JP2008172601A - ミキサ回路それを利用した電子機器 - Google Patents
ミキサ回路それを利用した電子機器 Download PDFInfo
- Publication number
- JP2008172601A JP2008172601A JP2007004702A JP2007004702A JP2008172601A JP 2008172601 A JP2008172601 A JP 2008172601A JP 2007004702 A JP2007004702 A JP 2007004702A JP 2007004702 A JP2007004702 A JP 2007004702A JP 2008172601 A JP2008172601 A JP 2008172601A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminals
- signal
- mosfet
- mixer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0074—Mixing using a resistive mixer or a passive mixer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Transceivers (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】Nチャンネルの第1トランジスタM1と、Pチャンネルの第2トランジスタM2は、第1端子同士、第2端子同士が互いに接続される。また、第3トランジスタM3と第4トランジスタM4も、第1端子同士、第2端子同士が互いに接続される。第1トランジスタM1〜第4トランジスタM4には、カップリング用の第1キャパシタC1〜第4キャパシタC4を設ける。第1インピーダンス素子Z1〜第4インピーダンス素子Z4は、第1トランジスタM1〜第4トランジスタM4のゲートにバイアス電圧を印加する経路に設けられる。第5キャパシタC5は、第1〜第4トランジスタM1〜M4の第1端子と、第1入力端子102の間に設けられる。第5インピーダンス素子Z5、第6インピーダンス素子Z6が、差動対の負荷として設けられる。
【選択図】図1
Description
第6、第7キャパシタを設けることにより、アイソレーションを改善することができ、また、第6インピーダンス素子Z6、第7インピーダンス素子Z7と同様に負荷として機能させることができる。
第8キャパシタを設けることにより、アイソレーションが向上し、第2入力端子から出力端子への信号の漏洩を抑制することができる。
同様に、「部材Aと部材Bの間に部材Cが設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、第3トランジスタM3、第4トランジスタM4も、それぞれNチャンネルMOSFETおよびPチャンネルMOSFETであり、第1端子同士、第2端子同士が互いに接続され、第2のトランジスタペアを構成する。
第1キャパシタC1は、第1トランジスタM1のゲートと、第2入力端子の一方104nとの間に設けられる。第2キャパシタC2は、第2トランジスタM2のゲートと、第2入力端子の一方104pとの間に設けられる。
第3キャパシタC3は、第3トランジスタM3のゲートと、第2入力端子の他方104pとの間に設けられる。第4キャパシタC4は、第4トランジスタM4のゲートと、第2入力端子の一方104nとの間に設けられる。
第1バイアス電圧Vb1は、NチャンネルMOSFETである第1トランジスタM1、第3トランジスタM3のゲートの直流バイアス点を設定する電圧である。第2バイアス電圧Vb2は、PチャンネルMOSFETである第2トランジスタM2、第4トランジスタM4のゲートの直流バイアス点を設定する電圧である。第3バイアス電圧Vb3は、第1〜第4トランジスタM1〜M4のドレイン、もしくはソースの直流バイアス点を設定する電圧である。
Vb1=Vb3+Vtn
Vb2=Vb3−Vtp
付近の値に設定する。Vt(n)、Vt(p)は、NチャンネルおよびPチャンネルMOSFETのゲートソース間のしきい値電圧である。また、第3バイアス電圧Vb3は、電源電圧Vddの1/2程度に設定してもよい。たとえば、Vdd=1.2V、Vtn=Vtp=0.5Vの場合、Vb1=1.1V、Vb2=0.1V、Vb3=0.6V程度に設定される。
バイアス電圧Vb1〜Vb3は、電源電圧Vddを抵抗分圧して生成してもよいし、またはレギュレータなどの回路を利用して生成してもよい。
第1インピーダンス素子Z1は、一端が第1トランジスタM1のゲートに接続され、他端に第1バイアス電圧Vb1が印加される。第2インピーダンス素子Z2は、一端が第2トランジスタM2のゲートに接続され、他端に第2バイアス電圧Vb2が印加される。
第3インピーダンス素子Z3は、一端が第3トランジスタM3のゲートに接続され、他端に第1バイアス電圧Vb1が印加される。第4インピーダンス素子Z4は、一端が第4トランジスタM4のゲートに接続され、他端に第2バイアス電圧Vb2が印加される。
第1インピーダンス素子Z1〜第4インピーダンス素子Z4の値も、互いに等しく設定する。インピーダンスの値は、第1トランジスタM1〜第4トランジスタM4を介して漏洩する第2信号S2n、S2pが、第1バイアス回路10、第2バイアス回路12に混入しないように、高い値に設定する。
第6キャパシタC6は、出力端子の一方106nと接地端子の間に設けられ、第7キャパシタC7は、出力端子の他方106pと接地端子の間に設けられる。第6キャパシタC6、第7キャパシタC7の容量値は、出力信号OUTn、OUTpを減衰させず、出力端子106n、106pに漏洩する第2信号を減衰させる値に設定するのが好ましい。
図2(a)、(b)は、図1のミキサ回路100と比較すべき一般的なミキサ回路の構成を示す回路図である。図2(a)は、ギルバートセルタイプのシングルバランスミキサを、図2(b)は、パッシブタイプのダブルバランスミキサを示す。
これに対して、図1のミキサ回路100では、第1トランジスタM1〜第4トランジスタM4には、定常的な直流電流がほとんど流れないため、消費電流を低減することができる。回路の低消費電力化は、特に携帯電話端末などのバッテリ駆動型の機器において重要である。
(Vn,l/f)2=Kf・Ids Af/(CoxL2)/fEf …(1)
Kf: プロセスに依存した定数
Af、Ef:モデルパラメータ
Ids:ドレインソース間電流
Cox:ゲート酸化膜容量
L: チャネル長
f: 周波数
これに対して、図1のミキサ回路100では、NチャンネルMOSFETとPチャンネルMOSFETを相補的に接続している。NチャンネルMOSFETである第1トランジスタM1によるフィードスルー成分と、PチャンネルMOSFETである第2トランジスタM2によるフィードスルー成分は逆相であるため、互いに相殺させることができる。同様に、第3トランジスタM3によるフィードスルー成分と第4トランジスタM4によるフィードスルー成分を相殺することができる。その結果、第2信号S2n、S2pと、出力信号OUTn、OUTpの間のアイソレーションを改善することができる。
電圧変換利得に着目すると、図1のミキサ回路100は、図2(b)の回路のダブルバランスミキサの2倍の利得を有する。これは、第2信号S2が小さくても、大きな振幅の出力信号OUTを得ることができることを意味するためメリットがある。
さらに、フリッカノイズを見積もる式(1)の定数Kfは、PチャンネルMOSFETの方が小さいため、フリッカノイズを低減することができる。
バンドパスフィルタ314は、アップコンバータ310の不要帯域を除去し、PA318はバンドパスフィルタ314の出力を増幅する。バンドパスフィルタ314の出力はデュプレクサ320を経てアンテナ322から送信される。
Claims (4)
- 第1入力端子に入力されたシングルエンドの第1信号と、2つの第2入力端子に差動入力される第2信号を受け、前記第1、第2信号を乗算し、2つの出力端子から差動出力するミキサ回路であって、
第1端子同士、第2端子同士が互いに接続された、Nチャンネルの第1MOSFET(Metal Oxide Semiconductor Field Effect Transistor)およびPチャンネルの第2MOSFETと、
第1端子同士、第2端子同士が互いに接続された、Nチャンネルの第3MOSFETおよびPチャンネルの第4MOSFETと、
前記第1MOSFETのゲートと、前記第2入力端子の一方との間に設けられた第1キャパシタと、
前記第2MOSFETのゲートと、前記第2入力端子の他方との間に設けられた第2キャパシタと、
前記第3MOSFETのゲートと、前記第2入力端子の他方との間に設けられた第3キャパシタと、
前記第4MOSFETのゲートと、前記第2入力端子の一方との間に設けられた第4キャパシタと、
一端が前記第1MOSFETのゲートに接続され、他端に第1電圧を受ける第1インピーダンス素子と、
一端が前記第2MOSFETのゲートに接続され、他端に第2電圧を受ける第2インピーダンス素子と、
一端が前記第3MOSFETのゲートに接続され、他端に第1電圧を受ける第3インピーダンス素子と、
一端が前記第4MOSFETのゲートに接続され、他端に第2電圧を受ける第4インピーダンス素子と、
前記第1、第2、第3、第4MOSFETの前記第1端子と、前記第1入力端子の間に設けられた第5キャパシタと、
一端が前記第1、第2MOSFETの前記第2端子と接続され、他端に第3電圧を受ける第5インピーダンス素子と、
一端が前記第3、第4MOSFETの前記第2端子と接続され、他端に第3電圧を受ける第6インピーダンス素子と、
を備え、
前記第1、第2MOSFETの第2端子を前記出力端子の一方とし、前記第3、第4MOSFETの第2端子を前記出力端子の他方としたことを特徴とするミキサ回路。 - 前記出力端子の一方と接地端子の間に設けられた第6キャパシタと、
前記出力端子の他方と接地端子の間に設けられた第7キャパシタと、
をさらに備えることを特徴とする請求項1に記載のミキサ回路。 - 2つの前記出力端子の間に設けられた第8キャパシタをさらに備えることを特徴とする請求項1または2に記載のミキサ回路。
- 第1周波数の第1信号と、第2周波数の第2信号の和周波信号または差周波信号を生成する周波数変換器を備える電子機器であって、
前記周波数変換器は、前記第1信号と前記第2信号をミキシングする請求項1または2に記載のミキサ回路を含むことを特徴とする電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004702A JP4536737B2 (ja) | 2007-01-12 | 2007-01-12 | ミキサ回路それを利用した電子機器 |
US12/522,647 US7915943B2 (en) | 2007-01-12 | 2008-01-09 | Mixer circuit |
PCT/JP2008/000007 WO2008084760A1 (ja) | 2007-01-12 | 2008-01-09 | ミキサ回路およびそれを利用した電子機器 |
TW097101197A TW200838123A (en) | 2007-01-12 | 2008-01-11 | Mixer circuit and electronic device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007004702A JP4536737B2 (ja) | 2007-01-12 | 2007-01-12 | ミキサ回路それを利用した電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008172601A true JP2008172601A (ja) | 2008-07-24 |
JP2008172601A5 JP2008172601A5 (ja) | 2009-08-27 |
JP4536737B2 JP4536737B2 (ja) | 2010-09-01 |
Family
ID=39608649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007004702A Expired - Fee Related JP4536737B2 (ja) | 2007-01-12 | 2007-01-12 | ミキサ回路それを利用した電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7915943B2 (ja) |
JP (1) | JP4536737B2 (ja) |
TW (1) | TW200838123A (ja) |
WO (1) | WO2008084760A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103724445A (zh) * | 2013-12-25 | 2014-04-16 | 广东省微生物研究所 | 灰树花多糖f2的制备方法及其降血糖功能 |
JP2014112874A (ja) * | 2008-10-30 | 2014-06-19 | Qualcomm Incorporated | ミキサ・アーキテクチャ |
JP2017212624A (ja) * | 2016-05-26 | 2017-11-30 | ラピスセミコンダクタ株式会社 | 周波数変換回路、通信装置及び半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7825716B1 (en) * | 2009-04-20 | 2010-11-02 | Kabushiki Kaisha Toshiba | Mixer circuit |
US8412143B2 (en) * | 2009-10-16 | 2013-04-02 | Qualcomm, Incorporated | Doubled balanced mixer with improved component matching |
US8237485B2 (en) * | 2010-07-08 | 2012-08-07 | Quintic Holdings | System and method for multiple-phase clock generation |
JP6028550B2 (ja) * | 2012-11-30 | 2016-11-16 | 富士通株式会社 | 可変位相装置、半導体集積回路及び位相可変方法 |
WO2015001924A1 (ja) * | 2013-07-03 | 2015-01-08 | シャープ株式会社 | 周波数変換器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117455A (ja) * | 1997-06-27 | 1999-01-22 | Sharp Corp | 周波数変換器 |
JP2004096644A (ja) * | 2002-09-03 | 2004-03-25 | Sony Corp | ミキサー回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2321352B (en) * | 1997-01-11 | 2001-04-04 | Plessey Semiconductors Ltd | Image reject mixer |
US6212369B1 (en) * | 1998-06-05 | 2001-04-03 | Maxim Integrated Products, Inc. | Merged variable gain mixers |
JP4056739B2 (ja) * | 1999-06-29 | 2008-03-05 | 三菱電機株式会社 | 高調波ミクサ |
US6653885B2 (en) * | 2001-05-03 | 2003-11-25 | Peregrine Semiconductor Corporation | On-chip integrated mixer with balun circuit and method of making the same |
JP2003318674A (ja) | 2002-04-18 | 2003-11-07 | Matsushita Electric Ind Co Ltd | ゲイン調整装置 |
DE102004030039B3 (de) * | 2004-06-22 | 2005-12-22 | Infineon Technologies Ag | Mischerschaltung |
-
2007
- 2007-01-12 JP JP2007004702A patent/JP4536737B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-09 US US12/522,647 patent/US7915943B2/en not_active Expired - Fee Related
- 2008-01-09 WO PCT/JP2008/000007 patent/WO2008084760A1/ja active Application Filing
- 2008-01-11 TW TW097101197A patent/TW200838123A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117455A (ja) * | 1997-06-27 | 1999-01-22 | Sharp Corp | 周波数変換器 |
JP2004096644A (ja) * | 2002-09-03 | 2004-03-25 | Sony Corp | ミキサー回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014112874A (ja) * | 2008-10-30 | 2014-06-19 | Qualcomm Incorporated | ミキサ・アーキテクチャ |
JP2016021760A (ja) * | 2008-10-30 | 2016-02-04 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | ミキサ・アーキテクチャ |
CN103724445A (zh) * | 2013-12-25 | 2014-04-16 | 广东省微生物研究所 | 灰树花多糖f2的制备方法及其降血糖功能 |
JP2017212624A (ja) * | 2016-05-26 | 2017-11-30 | ラピスセミコンダクタ株式会社 | 周波数変換回路、通信装置及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200838123A (en) | 2008-09-16 |
US7915943B2 (en) | 2011-03-29 |
WO2008084760A1 (ja) | 2008-07-17 |
JP4536737B2 (ja) | 2010-09-01 |
US20100085104A1 (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4536737B2 (ja) | ミキサ回路それを利用した電子機器 | |
US6947720B2 (en) | Low noise mixer circuit with improved gain | |
US7392033B2 (en) | Reducing active mixer flicker noise | |
US8358991B2 (en) | Transconductance enhanced RF front-end | |
JP2006033840A (ja) | 適応バイアス型ミクサ | |
US20090111377A1 (en) | Frequency converter and receiver and transmitter using the same | |
US20200028534A1 (en) | Radio receivers | |
US20030216128A1 (en) | RF passive mixer with DC offset tracking and local oscillator DC bias level-shifting nerwork for reducing even-order distortion | |
JP2008035466A (ja) | モス電界効果トランジスタの増幅度及び雑音度改善回路、並びにこれを利用した周波数混合器と、増幅器及び発振器 | |
US7541870B2 (en) | Cross-coupled low noise amplifier for cellular applications | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
KR100298204B1 (ko) | 이중밸런스능동혼합기 | |
KR100598437B1 (ko) | 직접변환 주파수 혼합기 | |
US20050221775A1 (en) | Passive mixer with improved linearity | |
US7139546B1 (en) | Up-conversion of a down-converted baseband signal in a direct conversion architecture without the baseband signal passing through active elements | |
US7113755B2 (en) | Passive mixer with improved linearity | |
JP5087444B2 (ja) | ミキサ回路 | |
US7197091B1 (en) | Direct conversion receiver with direct current offset correction circuitry | |
JP2005184141A (ja) | ミキサ回路、送信機、及び受信機 | |
US7679431B2 (en) | Low flicker noise mixer and buffer | |
KR100657009B1 (ko) | 초광대역 상향 주파수 변환 장치 | |
KR100650329B1 (ko) | 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기. | |
JP2013223118A (ja) | ミキサ回路 | |
KR100298207B1 (ko) | 단일밸런스능동혼합기 | |
Wolf et al. | Low noise design of a CMOS gilbert mixer cell in 700 MHz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090709 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |