CN102204085B - 混频器架构 - Google Patents
混频器架构 Download PDFInfo
- Publication number
- CN102204085B CN102204085B CN200980143491.2A CN200980143491A CN102204085B CN 102204085 B CN102204085 B CN 102204085B CN 200980143491 A CN200980143491 A CN 200980143491A CN 102204085 B CN102204085 B CN 102204085B
- Authority
- CN
- China
- Prior art keywords
- transistor
- signal
- coupled
- illusory
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0043—Bias and operating point
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
本发明揭示用于设计单平衡混频器的技术,所述单平衡混频器耦合到具有虚设负载的虚设部分以改进噪声抑制。在一方面中,来自所述混频器之前的一级(例如低噪声放大器(LNA))的单端信号(RF)耦合到所述单平衡混频器的输入以与本机振荡器(LO)信号混合。复制所述单平衡混频器的拓扑的虚设部分耦合到所述单平衡混频器以改进噪声抑制,其中所述LO信号还被提供到所述虚设部分。所述虚设部分的所述输入可例如耦合到虚设负载,所述虚设负载经设计以复制所述前一级(例如所述LNA)的加载特性。
Description
根据35U.S.C.§119主张优先权
本专利申请案主张2008年10月30日申请的标题为“使用单端低噪声放大器及单平衡混频器的接收器(Receiver using single ended low noise amplifier and single balancedmixer)”的第61/109,771号美国临时申请案的优先权,所述申请案的揭示内容在此以引用的方式明确地并入本文中。
技术领域
本发明涉及集成电路(IC)设计,且更确切地说涉及混频器的架构。
背景技术
用于无线通信的收发器通常并入有用于对信号的频率进行上变频转换或下变频转换的混频器。举例来说,在通***中,混频器可耦合到低噪声放大器(LNA)的输出以通过使其与本机振荡器(LO)信号混合来对LNA的输出进行下变频转换。
用于设计混频器的各种电路拓扑在此项技术中是众所周知的。举例来说,单平衡混频器经设计以使单端输入信号与差动LO信号混合。单平衡混频器的一个限制在于与其它混频器拓扑相比其具有相对不良的噪声抑制性质。相比来说,双平衡混频器经设计以使差动输入信号与差动LO信号混合。虽然双平衡混频器具有相对良好的噪声抑制性质,但其可需要在混频器之前的级(例如,LNA)的输出完全差动。完全差动LNA较单端LNA来说可消耗更多功率,占用更多裸片面积且需要更多IC输入引脚及/或外部匹配组件。或者,可提供平衡/不平衡转换器(balun)以将单端LNA输出变换为用于双平衡混频器的完全差动信号。然而,此平衡/不平衡转换器也可占用显著裸片面积,且可引入***损耗,这会不利地影响链路预算。
将需要提供用于改进耦合到单端先前级(例如放大器)的混频器的噪声抑制性质的技术。
发明内容
为了解决以上技术问题,本发明提供一种用于使单端第一信号与差动第二信号混合以产生差动输出信号的设备,所述设备包含:单端部分,其包含第一晶体管对,所述第一晶体管对的第一输入耦合到所述单端第一信号,第一晶体管对的栅极输入耦合到差动第二信号,第一晶体管对耦合到差动输出信号;以及虚设部分,其包含匹配于第一晶体管对的第二晶体管对,所述第二晶体管对的第一输入耦合到虚设负载端子,第二晶体管对的栅极耦合到差动第二信号,第二晶体管对耦合到差动输出信号。
本发明还提供一种用于使单端第一信号与差动第二信号混合以产生差动输出信号的方法,所述方法包含:将所述第一信号耦合到包含第一晶体管对的单端部分的第一输入;将差动第二信号耦合到第一晶体管对的栅极输入;将第一晶体管对耦合到差动输出信号;以及将虚设负载端子耦合到包含第二晶体管对的虚设部分的第一输入,第二晶体管对匹配于第一晶体管对;将差动第二信号耦合到第二晶体管对的栅极输入;将第二晶体管对耦合到差动输出信号。
在另一实施例中,本发明提供一种混频器设备,其包含:用于使单端第一信号与差动第二信号混合以产生差动输出信号的装置。
在另一实施例中,本发明提供一种存储用于使计算机选择用于混频器的偏压电压的代码的计算机程序产品,所述代码包含:用于使计算机以标称值偏置混频器的晶体管的代码,所述混频器包含单平衡部分及虚设部分;用于使计算机以候选值设定可配置偏压电压的代码;用于使计算机测量差动输出信号处的对称量度的代码;用于使计算机检查所述对称量度是否符合预定准则的代码;用于使计算机在对称量度符合预定准则的情况下以对应于符合预定准则的对称量度的候选值设定可配置偏压电压的代码;以及用于使计算机在对称量度不符合预定准则的情况下以新候选值设定可配置偏压电压的代码。
附图说明
图1说明可实施本发明的技术的现有技术无线通信装置的设计的框图。
图2A说明耦合到双平衡混频器的差动低噪声放大器(LNA)的现有技术实施方案。
图2B说明耦合到单平衡混频器的单端LNA的现有技术实施方案。
图3说明根据本发明的耦合到具有单平衡部分及虚设部分的混频器的单端LNA的示范性实施例。
图4A、图4B及图4C说明根据本发明的虚设负载的示范性实施例。
图5说明用于图3的混频器的晶体管的偏置方案的示范性实施例。
图6说明根据本发明的用于最佳选择偏压电压VBD1及VBD2的校准程序的示范性实施例。
图7说明根据本发明的方法的示范性实施例。
具体实施方式
以下结合附图阐述的详细描述意在作为本发明的示范性实施例的描述,且并不意在表示可实践本发明的仅有的示范性实施例。贯穿此描述中所使用的术语“示范性”意味着“充当实例、例子或说明”,且应不必被理解为比其它示范性实施例优选或有利。所述详细描述包括特定细节以便实现提供对本发明的示范性实施例的透彻理解的目的。所属领域的技术人员将明白可在没有这些特定细节的情况下实践本发明的示范性实施例。在一些情况下,以框图形式展示众所周知的结构及装置以便避免模糊本文中所呈现的示范性实施例的新颖性。
图1说明可实施本发明的技术的现有技术无线通信装置100的设计的框图。应注意装置100仅为实现说明的目的而展示,且并不打算以任何方式限制本发明的范围。
在图1中所示的设计中,无线装置100包括收发器120及数据处理器110,所述数据处理器110具有用以存储数据及程序代码的存储器112。收发器120包括发射器130及接收器150,其支持双向通信。大体上,无线装置100可包括用于许多通信***及频带的许多发射器及许多接收器。
发射器或接收器可通过超外差架构或直接转换架构来实施。在超外差架构中,信号在多级中在射频(RF)与基带之间频率转换,例如,在一级中从RF转换成中频(IF),且接着在另一级中从IF转换成基带以用于接收器。在直接转换架构中,信号在一级中在RF与基带之间频率转换。超外差及直接转换架构可使用不同电路块及/或具有不同要求。在图1中所示的设计中,发射器130及接收器150通过直接转换架构来实施。
在发射路径中,数据处理器110处理待发射的数据,且将同相(I)及正交相位(Q)模拟输出信号提供到发射器130。在发射器130内,低通滤波器132a及132b分别对I及Q模拟输出信号进行滤波以移除由先前数/模转换所引起的不当的图像。放大器(Amp)134a及134b分别放大来自低通滤波器132a及132b的信号,且提供I及Q基带信号。上变频转换器140使用来自TX LO信号产生器170的I及Q发射(TX)本机振荡(LO)信号对I及Q基带信号进行上变频转换,且提供上变频转换信号。滤波器142对上变频转换信号进行滤波以移除由上变频转换引起的不当图像以及接收频带中的噪声。功率放大器(PA)144放大来自滤波器142的信号以获得所要的输出功率电平且提供发射RF信号。发射RF信号经由双工器或开关146路由且经由天线148发射。
在接收路径中,天线148接收由基站所发射的信号且提供所接收RF信号,所述所接收RF信号经由双工器或开关146路由且被提供到低噪声放大器(LNA)152。所接收RF信号由LNA 152放大且由滤波器154滤波以获得所要的RF输入信号。下变频转换器160使用来自RX LO信号产生器180的I及Q接收(RX)LO信号对RF输入信号进行下变频转换,且提供I及Q基带信号。I及Q基带信号由放大器162a及162b放大且由低通滤波器164a及164b进一步滤波以获得I及Q模拟输入信号,其被提供到数据处理器110。
TX LO信号产生器170产生用于上变频转换的I及Q TX LO信号。RX LO信号产生器180产生用于下变频转换的I及Q RX LO信号。每一LO信号为具有特定基本频率的周期信号。PLL 172从数据处理器110接收时序信息,且产生用于调整来自LO信号产生器170的TX LO信号的频率及/或相位的控制信号。类似地,PLL 182从数据处理器110接收时序信息,且产生用于调整来自LO信号产生器180的RX LO信号的频率及/或相位的控制信号。
图1展示实例收发器设计。大体上,发射器及接收器中的信号的调节可由放大器、滤波器、上变频转换器、下变频转换器等中的一个或一个以上级执行。这些电路块可用不同于图1中所示的配置的方式布置。此外,图1中未展示的其它电路块也可用于调节发射器及接收器中的信号。也可省略图1中的一些电路块。可在一个或一个以上模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上实施整个收发器120或收发器120的一部分。
图2A说明耦合到双平衡混频器250A的差动低噪声放大器(LNA)200A的现有技术实施方案。LNA 200A及混频器250A可用于(例如)图1中所示的LNA 154及下变频转换器160中。所属领域的技术人员应了解为实现易于说明的目的,已从所示实施方案中省略某些细节,例如,所示晶体管中的一些的DC偏置及供应额外混频器以调节接收器中的Q通道。
在图2A中,LNA 200A包括以差动共阴共栅(cascode)配置而配置的晶体管201、202、203、204,以放大输入差动电压(IN+、IN-)从而产生经放大的差动电压(RF+、RF-)。为晶体管201、202提供源极退化阻抗210、211,且将负载220、221提供于晶体管203、204的漏极处。将偏压电压VB提供到晶体管203、204。
经放大的RF电压(RF+、RF-)经由耦合电容器215、216耦合到混频器250A的输入端口(P1、P2)。混频器250A使经放大的RF电压(RF+、RF-)与差动本机振荡器(LO)信号(LO+、LO-)混合以产生差动输出信号(OUT+、OUT-)。双平衡混频器250A包括两对晶体管260、261及270、271,其中261及271的漏极相互耦合,且260及270的漏极相互耦合。双平衡混频器250A具有良好噪声抑制性质,这是因为LO端子LO+或LO-中的任一者上的噪声表现为混频器输出(OUT+、OUT-)处的共模噪声,且此共模噪声容易由差动输出信号(OUT+、OUT-)抑制。
图2B说明耦合到单平衡混频器250B的单端LNA 200B的现有技术实施方案。在图2B中,单端LNA 200B包括放大器201、203,其经配置为单端共阴共栅放大器以放大输入电压(IN)以产生经放大的输出电压(RF)。支持输出电压(RF)的节点经由耦合电容器215耦合到混频器250B的单输入端口(P)。混频器250B使RF信号(RF)与差动LO信号(LO+、LO-)混合以产生输出信号(OUT+、OUT-)。
所属领域的技术人员应了解,由于单端LNA 200B及单平衡混频器250B通过比差动LNA 200A及双平衡混频器250A少的组件实施,所以200B及250B的组合可消耗比200A及250A的组合在集成电路上小的裸片面积。然而,应进一步了解单平衡混频器250B的输出信号(OUT+、OUT-)可提供LO噪声的相对不良抑制,这是因为LO端子LO+或LO-中的任一者上的噪声可表现为混频器输出(OUT+、OUT-)处的差动模式噪声。另外,来自混频器250B的电源供应器以及LNA 200B的电源供应器的噪声可直接下变频转换到混频器输出(OUT+、OUT-),从而使信噪比(SNR)进一步降级。
图3说明根据本发明的耦合到具有单平衡部分350.1及虚设部分350.2的混频器350的单端LNA 300的示范性实施例。在图3中,LNA 300为包括晶体管301、303的单端LNA。支持电压(RF)的LNA输出节点经由耦合电容器315耦合到混频器350的第一输入端口(P1)。混频器350的虚设部分350.2的端口(P2)在“虚设负载端子”390a处耦合到虚设负载390。通过使虚设部分350.2匹配于混频器350的单平衡部分350.1,双平衡混频器的噪声抑制性质可连同由单端先前级(例如LNA 300)所给予的面积节省一起保留。此外,通过设计虚设负载390使其具有匹配单端LNA 300的特性的某些特性,可进一步改进混频器350的噪声抑制性质。
在示范性实施例中,虚设负载390可经设计以具有呈现到混频器350的第二输入端口(P2)的阻抗Zin,其接近由LNA 300呈现到混频器350的第一输入端口(P1)的净阻抗。此阻抗Zin可考虑(例如)LNA 300的负载320的阻抗及/或LNA 300的共阴共栅晶体管303的输出阻抗。在下文进一步描述虚设负载390的示范性实施例。
在所示的示范性实施例中,将退化电阻器265、266、275、276提供于晶体管260、261、270、271的源极处。应了解被添加到混频器输入的电阻器可有利地帮助减小噪声。
图4A说明根据本发明的虚设负载390的示范性实施例390.1。虚设负载390.1包括从虚设负载端子390a到VDD的串联RC连接。在示范性实施例中,虚设负载390.1的电容C可经设计以复制图3中的耦合电容器315以及存在于LNA 300中的任何其它电容(例如,寄生)元件的效应。所属领域的技术人员应了解负载320中的并联电感器-电容器(LC)网络(未图示)可在谐振期间在操作的所要RF频带中看似电阻性的,虚设负载390.1的电阻R可经选择以使得其在谐振期间仿真此负载320的电阻。
图4B说明根据本发明的虚设负载390的替代示范性实施例390.2。虚设负载390.2包括与匹配于图3中的耦合电容器315的电容器316B串联耦合的并联LC网络410。在示范性实施例中,LC网络410可经设计以匹配LNA 300的负载320中的LC网络(未图示)。所属领域的技术人员应了解虚设负载390.2与虚设负载390.1相比可在较广频率范围内有利地提供与负载320的更佳匹配,但以更大裸片面积为代价。在示范性实施例中,LC网络410内的电感器可经设计以比负载320中的LC网络的相应电感器更有损耗,因而使得实施虚设负载390所需的裸片面积小于负载320所需的裸片面积。
图4C说明根据本发明的虚设负载390的又一示范性实施例390.3。虚设负载390.3经设计以复制单端LNA 300的拓扑及组件。应注意虚设负载390.3中的晶体管303C及301C可分别由电压VB1及VB2偏置。应了解提供虚设负载390.3有利地平衡到混频器350的输入,同时保留用于混频器350之前的级的单端LNA设计的上述优点。
在示范性实施例中,虚设负载390.1的RC电路可连接到用于供应LNA 300的相同供电电压VDD。然而,所属领域的技术人员应了解,大体上虚设负载390不需要连接到VDD,且替代地可连接到任何节点(例如,到接地)。在虚设负载390的又一示范性实施例(未图示)中,应了解虚设负载390可简单地包括到高频接地的直接连接,且不需要包括任何无源组件。预期这些替代示范性实施例在本发明的范围内。
所属领域的技术人员应了解可容易地得到未明确展示的虚设负载390的替代示范性实施例,且预期这些替代示范性实施例在本发明的范围内。
在示范性实施例中,混频器350的虚设部分350.2的晶体管370、371可具备可配置偏压电压以改进虚设部分350.2与单端部分350.1之间的匹配。图5说明用于混频器350的晶体管360、361、370、371的偏置方案的示范性实施例。在图5中,LO信号(LO+、LO-)分别使用耦合电容器360.1、361.1、370.1、371.1耦合到晶体管360、361、370、371。单端部分350.1的晶体管360、361使用偏压电压VBS1 501、VBS2 502偏置,而虚设部分350.2的晶体管370、371使用偏压电压VBD1 503、VBD2 504偏置。在示范性实施例中,可使得任何或所有偏压电压VBS1 501、VBS2 502、VBD1 503及VBD2 504成为可配置的,及/或对其进行校准以提供虚设部分350.2与单端部分350.1的最佳匹配。
图6说明根据本发明的用于最佳地选择偏压电压VBD1 503或VBD2 504的校准程序的示范性实施例600。注意:程序600仅为实现说明目的而提供,且并不打算将本发明的范围限于所示的任何特定程序。所属领域的技术人员应了解,替代程序(未图示)可额外或替代地提供用于共同调整其它组偏压电压(例如,VBS1 501及VBS2 502或VBD1 503及VBD2),且预期这些替代示范性实施例在本发明的范围内。
在图6中,在框610,偏压电压VBS1 501、VBS2 502、VBD1 503及VBD2 504被初始化为一组标称值以偏置晶体管360、361、370、371。在示范性实施例中,这些标称值可(例如)在IC制造之前经由对混频器设计的计算机电路仿真来确定。当在电路操作期间执行框610时,标称偏压值可存储于存储器(未图示)中以供检索。
在框620,将VBD1 503或VBD2 504的候选值应用于偏压晶体管370或371。
在框630,在混频器的输出处测量对应于应用于框620的VBD1 503或VBD2 504的候选值的对称量度。在本文中的技术的示范性实施例中,在接收(RX)链中,此对称量度可测量(例如)噪声功率、噪声指数、LO泄露、DC偏移、二阶输入截断点(IIP2)等及/或本文中未明确列举的用于测量混频器对称性的任何其它量度。在本文中的技术的示范性实施例中,在发射(TX)链中,此对称量度可测量(例如)混频器输出处的残余边带功率。
在框635,检查对称量度是否符合某些预定义准则。如果符合,则程序进行到框640。否则,程序进行到框636以选择VBD1 503或VBD2 504的新候选值。在框636处的新候选值的选择之后,程序返回到框620。
在示范性实施例中,框635处的预定义准则可包括将对称量度与阈值比较以确定VBD1 503或VBD2 504的所应用候选值是否产生混频器输出处的可接受水平的性能。举例来说,噪声指数可用作对称量度,且经测量的噪声指数可与最大可接受噪声指数阈值比较。所属领域的技术人员应了解利用其它对称量度的替代示范性实施例可在框635相应地利用其它预定义准则。预期这些替代示范性实施例在本发明的范围内。
在框640,将对应于测量的经识别对称量度的VBD1 503或VBD2 504的值应用于偏压晶体管370或371。
虽然已参看图6描述了用于调整偏压电压VBD1 503或VBD2 504的程序的示范性实施例600,但所属领域的技术人员可容易地得到用于调整偏压电压的其它方案。举例来说,在替代示范性实施例(未图示)中,VBD1 503及VBD2 504可共同且此外结合电压VBS1 501及VBS2 502变化,以获得用于混频器350中的晶体管360、361、370、371中的每一者的最佳组的偏压电压。预期这些替代示范性实施例在本发明的范围内。
图7说明根据本发明的方法700的示范性实施例。应注意方法700仅为实现说明的目的提供,且并不打算将本发明的范围限于所示的任何特定方法。所述方法700用于使单端第一信号与差动第二信号混合以产生差动输出信号。
在图7中,在框710,第一信号耦合到包含第一晶体管对的单端部分的第一输入。
在框720,差动第二信号耦合到第一晶体管对的栅极输入。
在框730,第一晶体管对耦合到差动输出信号。
在框740,虚设负载耦合到包含第二晶体管对的虚设部分的第一输入,第二晶体管对匹配于第一晶体管对。
在框750,差动第二信号耦合到第二晶体管对的栅极输入。
在框760,第二晶体管对耦合到差动输出信号。
虽然已在用于接收器中的下变频转换的混频器的上下文中描述本发明的各种示范性实施例,但所属领域的技术人员应了解所述技术不需要应用于此上下文中。举例来说,本文中的技术可经采用于发射器(未图示)的混频器中,其中单端基带信号可与LO信号混合以用于上变频转换,且混频器可具备虚设部分及虚设负载,如本文中先前所描述。在此示范性实施例中,虚设负载可经提供于上变频转换混频器的输出处。此方式可有利地允许上变频转换混频器直接驱动单端驱动放大器,因而消除对上变频转换信号路径中的中间平衡/不平衡转换器(balun)的需要。预期这些替代示范性实施例在本发明的范围内。
所属领域的技术人员应了解,虽然已参考MOS晶体管(MOSFET)描述了本发明的示范性实施例,但本发明的技术不需要限于基于MOSFET的设计,且可容易地应用于使用双极结晶体管(或BJT)及/或其它三端跨导装置的替代示范性实施例(未图示)。举例来说,在示范性实施例(未图示)中,所示比较器中的任一者可利用BJT而非MOSFET,其中BJT的集极、基极及发射极如所示经耦合分别用于MOSFET的漏极、栅极及源极。或者,在BiCMOS工艺中,CMOS与双极结构/装置的组合可用于使电路性能最大化。此外,除非另外提到,否则在此说明书中及在权利要求书中,术语“漏极”、“栅极”及“源极”可包含与MOSFET相关联的那些术语的常规意义,以及例如BJT等其它三端跨导装置的相应节点的常规意义,电路设计领域的技术人员将容易明白所述对应性。
所属领域的技术人员应进一步了解,虽然已参考在所示电路中用作有源装置的NMOS装置描述了本发明的示范性实施例,但替代示范性实施例可使用PMOS装置代替NMOS装置,且也可使用NMOS装置代替PMOS装置。预期这些替代示范性实施例均在本发明的范围内。
在此说明书中且在权利要求书中,应理解当一元件被称为“连接到”或“耦合到”另一元件时,其可直接连接或耦合到另一元件,或可存在介入元件。相反,当一元件被称为“直接连接到”或“直接耦合到”另一元件时,不存在介入元件。
所属领域的技术人员应理解,可使用多种不同技艺及技术中的任一者来表示信息及信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子,或其任何组合来表示可遍及以上描述所引用的数据、指令、命令、信息、信号、位、符号及码片。
所属领域的技术人员应进一步了解,可将结合本文中所揭示的示范性实施例所描述的各种说明性逻辑块、模块、电路及算法步骤实施为电子硬件、计算机软件或两者的组合。为清楚说明硬件与软件的此可互换性,上文已大体在功能性方面描述了各种说明性组件、块、模块、电路及步骤。此功能性是实施为硬件还是软件视特定应用及强加于整个***的设计约束而定。所属领域的技术人员可针对每一特定应用以变化方式来实施所描述的功能性,但这些实施决策不应被解释为导致偏离本发明的示范性实施例的范围。
可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中所描述的功能的其任何组合来实施或执行结合本文中所揭示的示范性实施例所描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器,但在替代方案中,处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可被实施为计算装置的组合,例如,DSP与微处理器的组合、多个微处理器、结合一DSP核心的一个或一个以上微处理器,或任何其它此配置。
结合本文中所揭示的示范性实施例所描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸磁盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器以使得处理器可从存储媒体读取信息且将信息写入到存储媒体。在替代方案中,存储媒体可与处理器成一体式。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代方案中,处理器及存储媒体可作为离散组件驻留于用户终端中。
在一个或一个以上示范性实施例中,可以硬件、软件、固件或其任何组合来实施所描述的功能。如果以软件实施,则功能可作为一个或一个以上指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。计算机可读媒体包括计算机存储媒体与通信媒体两者,通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。以实例说明且非限制性的,这些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置,或可用于载运或存储所要的呈指令或数据结构形式的程序代码且可由计算机存取的任何其它媒体。又,将任何连接适当地称作计算机可读媒体。举例来说,如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波的无线技术从网站、服务器或其它远程源传输软件,则所述同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波的无线技术包括于媒体的定义中。如本文中所使用,磁盘及光盘包括压缩光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软性磁盘及蓝光光盘,其中磁盘通常以磁性方式再现数据,而光盘通过激光以光学方式再现数据。上述各物的组合也应包括在计算机可读媒体的范围内。
提供对所揭示示范性实施例的先前描述以使所属领域的技术人员能够制造或使用本发明。所属领域的技术人员将容易明白对这些示范性实施例的各种修改,且在不偏离本发明的精神或范围的情况下,本文中所定义的一般性原理可应用于其它示范性实施例。因此,本发明并不意在限于本文中所展示的示范性实施例,而是符合与本文中所揭示的原理及新颖特征一致的最广范围。
Claims (23)
1.一种用于使单端第一信号与差动第二信号混合以产生差动输出信号的设备,所述设备包含:
单端部分,其包含第一晶体管对,所述第一晶体管对的第一输入耦合到所述单端第一信号,所述第一晶体管对的栅极输入耦合到所述差动第二信号,所述第一晶体管对耦合到所述差动输出信号,其中所述第一晶体管对经配置以不具有偏置电流;以及
虚设部分,其包含匹配于所述第一晶体管对的第二晶体管对,所述第二晶体管对的第一输入耦合到虚设负载端子,所述第二晶体管对的栅极耦合到所述差动第二信号,所述第二晶体管对耦合到所述差动输出信号。
2.根据权利要求1所述的设备,所述虚设负载端子耦合到高频接地电压。
3.根据权利要求1所述的设备,所述设备进一步包含耦合到所述虚设负载端子的虚设负载。
4.根据权利要求1所述的设备,所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号,且所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。
5.根据权利要求3所述的设备,所述第一晶体管对的所述第一输入经由耦合电容器耦合到所述单端第一信号,所述虚设负载进一步包含电容器。
6.根据权利要求3所述的设备,其进一步包含:
放大器,其经配置以放大输入信号以产生所述单端第一信号。
7.根据权利要求6所述的设备,所述虚设负载进一步包含电容器,所述电容器耦合到电源电压的电阻器。
8.根据权利要求6所述的设备,所述放大器包含并联电感器-电容器负载,所述虚设负载进一步包含并联电感器-电容器负载。
9.根据权利要求8所述的设备,所述虚设负载的所述电感器经设计以比所述放大器负载的所述电感器更有损耗。
10.根据权利要求6所述的设备,所述放大器包含:
共阴共栅放大器,其包含第一共阴共栅晶体管及第二共阴共栅晶体管;
源极退化阻抗,其耦合到所述第一共阴共栅晶体管的源极;以及
负载,其耦合到所述第二共阴共栅晶体管的漏极;所述虚设负载进一步包含:
第一虚设共阴共栅晶体管及第二虚设共阴共栅晶体管;
虚设源极退化阻抗,其耦合到所述第一虚设共阴共栅晶体管的源极;以及
二次虚设负载,其耦合到所述第二虚设共阴共栅晶体管的漏极。
11.根据权利要求1所述的设备,所述第一晶体管对包含第一晶体管及第二晶体管,所述第二晶体管对包含第三晶体管及第四晶体管,所述差动第二信号的第一端耦合到所述第一晶体管及所述第四晶体管的栅极,所述差动第二信号的第二端耦合到所述第二晶体管及所述第三晶体管的栅极,所述第一晶体管及所述第三晶体管的漏极耦合在一起,且所述第二晶体管及所述第四晶体管的漏极耦合在一起。
12.根据权利要求1所述的设备,所述第二信号包含本机振荡器(LO)信号,所述第一信号包含经放大射频(RF)信号。
13.根据权利要求1所述的设备,所述第二晶体管对由至少一个可配置偏压电压偏置。
14.根据权利要求13所述的设备,所述至少一个可配置偏压电压由用于确定偏压电压以优化在混频器的输出处所测量的对称量度的装置产生。
15.一种用于使单端第一信号与差动第二信号混合以产生差动输出信号的方法,所述方法包含:
将所述第一信号耦合到包含第一晶体管对的单端部分的第一输入;
将所述差动第二信号耦合到所述第一晶体管对的栅极输入;
将所述第一晶体管对耦合到所述差动输出信号;以及
将虚设负载端子耦合到包含第二晶体管对的虚设部分的第一输入,所述第二晶体管对匹配于所述第一晶体管对;
将所述差动第二信号耦合到所述第二晶体管对的栅极输入;以及
将所述第二晶体管对耦合到所述差动输出信号;
其中所述第一晶体管对经配置以不具有偏置电流。
16.根据权利要求15所述的方法,其进一步包含将虚设负载耦合到所述虚设负载端子。
17.根据权利要求15所述的方法,其进一步包含将所述第一晶体管对的所述第一输入经由退化电阻器耦合到所述单端第一信号,且将所述第二晶体管对的所述第一输入经由退化电阻器耦合到所述虚设负载端子。
18.根据权利要求15所述的方法,其进一步包含:
放大输入信号以产生所述单端第一信号。
19.根据权利要求15所述的方法,所述第二信号包含本机振荡器(LO)信号,所述第一信号包含经放大射频(RF)信号。
20.根据权利要求15所述的方法,其进一步包含使用可配置偏压电压偏置所述第一晶体管对及所述第二晶体管对中的至少一个晶体管。
21.根据权利要求20所述的方法,其进一步包含:
以标称值偏置所述第一晶体管对及所述第二晶体管对的所述晶体管;
以候选值设定所述可配置偏压电压;
测量所述差动输出信号处的对称量度;
检查所述对称量度是否符合预定准则;
如果所述对称量度符合预定准则,则以对应于符合所述预定准则的所述对称量度的所述候选值设定所述可配置偏压电压;以及
如果所述对称量度不符合预定准则,则以新候选值设定所述可配置偏压电压。
22.根据权利要求21所述的方法,所述对称量度包含噪声指数,所述预定准则包含所述噪声指数是否小于阈值。
23.一种混频器设备,其包含:
用于使单端第一信号与差动第二信号混合以产生差动输出信号的装置,所述装置包含经配置以不具有偏置电流的第一晶体管对。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10977108P | 2008-10-30 | 2008-10-30 | |
US61/109,771 | 2008-10-30 | ||
US12/538,775 | 2009-08-10 | ||
US12/538,775 US8515362B2 (en) | 2008-10-30 | 2009-08-10 | Mixer architectures |
PCT/US2009/062867 WO2010062702A2 (en) | 2008-10-30 | 2009-10-30 | Mixer architectures |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102204085A CN102204085A (zh) | 2011-09-28 |
CN102204085B true CN102204085B (zh) | 2014-07-02 |
Family
ID=42173686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980143491.2A Active CN102204085B (zh) | 2008-10-30 | 2009-10-30 | 混频器架构 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8515362B2 (zh) |
EP (2) | EP2351208B1 (zh) |
JP (3) | JP2012507956A (zh) |
KR (1) | KR101248346B1 (zh) |
CN (1) | CN102204085B (zh) |
TW (1) | TW201032461A (zh) |
WO (1) | WO2010062702A2 (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013085966A1 (en) * | 2011-12-06 | 2013-06-13 | Tensorcom, Inc. | An input resistance of a passive mixer to broaden the input matching bandwidth of an lna |
US8626106B2 (en) | 2011-12-06 | 2014-01-07 | Tensorcom, Inc. | Method and apparatus of an input resistance of a passive mixer to broaden the input matching bandwidth of a common source/gate LNA |
US8558605B1 (en) * | 2012-08-27 | 2013-10-15 | Linear Technology Corporation | Frequency mixer topology providing high linearity, low noise and high gain |
JP6347314B2 (ja) * | 2013-03-22 | 2018-06-27 | 株式会社ソシオネクスト | 信号生成回路 |
US9124246B2 (en) | 2013-09-25 | 2015-09-01 | Qualcomm Incorporated | Baseband processing circuitry |
CN105337579B (zh) * | 2014-08-06 | 2019-03-26 | 南京能瑞自动化设备股份有限公司 | 一种低压低功耗有源混频器 |
CN107346956A (zh) * | 2016-05-05 | 2017-11-14 | 中国科学院微电子研究所 | 混频器 |
US10187032B2 (en) * | 2016-06-17 | 2019-01-22 | Lam Research Corporation | Combiner and distributor for adjusting impedances or power across multiple plasma processing stations |
CN108169724B (zh) * | 2016-12-08 | 2022-03-18 | 南京理工大学 | 基于实信号数字波束形成的汽车防撞雷达***及方法 |
WO2019015756A1 (en) * | 2017-07-20 | 2019-01-24 | Huawei Technologies Co., Ltd. | PASSIVE MIXER WITH SINGLE BALANCED VOLTAGE MODE WITH SYMMETRICAL SIDE BAND GAIN |
JP6895087B2 (ja) | 2018-03-19 | 2021-06-30 | 日本電信電話株式会社 | 分布ミキサ |
FR3107796B1 (fr) * | 2020-02-27 | 2022-03-25 | St Microelectronics Alps Sas | Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G |
US11777449B1 (en) * | 2022-09-20 | 2023-10-03 | Qualcomm Incorporated | Frequency mixing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4912520A (en) * | 1987-06-11 | 1990-03-27 | Hitachi, Ltd. (501) | Mixer circuit for use in a tuner of a television set or the like |
US6211718B1 (en) * | 1997-01-11 | 2001-04-03 | Motel Semiconductor Limited | Low voltage double balanced mixer |
CN1526203A (zh) * | 2001-03-30 | 2004-09-01 | �칤������˾ | 直接转换接收机的干扰减少 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02274106A (ja) | 1989-04-17 | 1990-11-08 | Matsushita Electric Ind Co Ltd | ミキサ回路 |
US5570056A (en) | 1995-06-07 | 1996-10-29 | Pacific Communication Sciences, Inc. | Bipolar analog multipliers for low voltage applications |
GB9811345D0 (en) | 1998-05-27 | 1998-07-22 | Mitel Semiconductor Ltd | Mixer circuit arrangements |
JP2003309777A (ja) | 2002-04-16 | 2003-10-31 | Alps Electric Co Ltd | テレビジョンチューナ |
ATE411641T1 (de) | 2003-07-25 | 2008-10-15 | Nxp Bv | Offsetkorrektur für abwärtsumsetzungsmischer |
US7099646B1 (en) * | 2004-01-27 | 2006-08-29 | Marvell International Ltd. | Signal mixer having a single-ended input and a differential output |
JP2006173897A (ja) | 2004-12-14 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 直接直交復調器及び無線通信装置 |
US7529529B2 (en) * | 2005-03-04 | 2009-05-05 | Intel Corporation | Low noise, high-linearity RF front end receiver |
US7554380B2 (en) | 2005-12-12 | 2009-06-30 | Icera Canada ULC | System for reducing second order intermodulation products from differential circuits |
US7890076B2 (en) * | 2005-12-15 | 2011-02-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Mixer circuit and method |
JP2007288250A (ja) * | 2006-04-12 | 2007-11-01 | Toshiba Corp | ミキサ回路 |
JP4536737B2 (ja) * | 2007-01-12 | 2010-09-01 | ローム株式会社 | ミキサ回路それを利用した電子機器 |
US8812052B2 (en) * | 2007-02-27 | 2014-08-19 | Qualcomm Incorporated | SPS receiver with adjustable linearity |
US7541875B2 (en) * | 2007-05-11 | 2009-06-02 | Intel Corporation | High-linearity low noise amplifier and method |
-
2009
- 2009-08-10 US US12/538,775 patent/US8515362B2/en active Active
- 2009-10-30 JP JP2011534825A patent/JP2012507956A/ja not_active Withdrawn
- 2009-10-30 TW TW098137052A patent/TW201032461A/zh unknown
- 2009-10-30 KR KR1020117012231A patent/KR101248346B1/ko active IP Right Grant
- 2009-10-30 EP EP09749276.3A patent/EP2351208B1/en active Active
- 2009-10-30 WO PCT/US2009/062867 patent/WO2010062702A2/en active Application Filing
- 2009-10-30 EP EP16184401.4A patent/EP3116121B1/en active Active
- 2009-10-30 CN CN200980143491.2A patent/CN102204085B/zh active Active
-
2014
- 2014-01-06 JP JP2014000353A patent/JP2014112874A/ja not_active Withdrawn
-
2015
- 2015-08-26 JP JP2015166609A patent/JP2016021760A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4912520A (en) * | 1987-06-11 | 1990-03-27 | Hitachi, Ltd. (501) | Mixer circuit for use in a tuner of a television set or the like |
US6211718B1 (en) * | 1997-01-11 | 2001-04-03 | Motel Semiconductor Limited | Low voltage double balanced mixer |
CN1526203A (zh) * | 2001-03-30 | 2004-09-01 | �칤������˾ | 直接转换接收机的干扰减少 |
Also Published As
Publication number | Publication date |
---|---|
TW201032461A (en) | 2010-09-01 |
JP2012507956A (ja) | 2012-03-29 |
EP2351208B1 (en) | 2016-09-28 |
US8515362B2 (en) | 2013-08-20 |
WO2010062702A3 (en) | 2010-07-22 |
KR20110090975A (ko) | 2011-08-10 |
KR101248346B1 (ko) | 2013-04-01 |
CN102204085A (zh) | 2011-09-28 |
JP2016021760A (ja) | 2016-02-04 |
US20100144290A1 (en) | 2010-06-10 |
WO2010062702A2 (en) | 2010-06-03 |
JP2014112874A (ja) | 2014-06-19 |
EP2351208A2 (en) | 2011-08-03 |
EP3116121A1 (en) | 2017-01-11 |
EP3116121B1 (en) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102204085B (zh) | 混频器架构 | |
CN102356543B (zh) | 共栅极共源极放大器 | |
CN102362429B (zh) | 支持多个增益模式的放大器 | |
Tomkins et al. | A zero-IF 60 GHz 65 nm CMOS transceiver with direct BPSK modulation demonstrating up to 6 Gb/s data rates over a 2 m wireless link | |
CN102356551B (zh) | 基于变压器的互补金属氧化物半导体(cmos)振荡器 | |
US8626084B2 (en) | Area efficient concurrent matching transceiver | |
US20050090287A1 (en) | RF antenna coupling structure | |
US20100329158A1 (en) | Rf single-ended to differential converter | |
JP2008539674A (ja) | 差動インダクタを用いた低雑音増幅器 | |
BR112016019734B1 (pt) | Amplificador de baixo ruído, dispositivo de comunicação sem fio, e, receptor | |
WO2014189990A1 (en) | Receiver front end for carrier aggregation | |
US9608574B2 (en) | Port isolation in shared transformers | |
US7184735B2 (en) | Radio frequency integrated circuit having symmetrical differential layout | |
CN107332522B (zh) | 一种射频前端中的低噪声放大器 | |
JP2011176721A (ja) | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 | |
US7145390B2 (en) | Differential power amplifier and method in class AB mode | |
Zhang et al. | CMOS K-band receiver architectures for low-IF applications | |
Zhang | CMOS front-end amplifier for broadband DTV tuner | |
KR20050074354A (ko) | 초광대역 무선 통신 시스템의 수신 장치 및 이를 이용한신호 변환 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |