JP2015115699A - Ad変換装置 - Google Patents
Ad変換装置 Download PDFInfo
- Publication number
- JP2015115699A JP2015115699A JP2013255135A JP2013255135A JP2015115699A JP 2015115699 A JP2015115699 A JP 2015115699A JP 2013255135 A JP2013255135 A JP 2013255135A JP 2013255135 A JP2013255135 A JP 2013255135A JP 2015115699 A JP2015115699 A JP 2015115699A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- input
- value
- output
- tad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】AD変換装置1においては、TAD[A]26と、参照電圧を入力し、参照電圧をデジタル値に変換した参照値を出力するTAD[B]27と、参照値に従って、TAD[A]26がアナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する補正ロジック部40とを備えている。このようなAD変換装置1によれば、アナログ入力値をAD変換するTAD[A]26と、参照電圧をAD変換するTAD[B]27とを備えているので、TAD[B]27で入出力補正の実行中にTAD[A]26の入出力特性を補正しているときであってもアナログ入力値のAD変換を実施できる。
【選択図】図1
Description
そこで、このような問題点を鑑み、アナログ入力値をデジタル値に変換するAD変換装置において、入出力特性の補正を実行中であってもアナログ入力値のAD変換を実施できるようにすることを本発明の目的とする。
[第1実施形態]
図1は、本実施形態のAD変換装置の概略構成を示すブロック図である。図1に示す如く、本実施形態のAD変換装置1は、複数(本実施形態では2つ)のAD変換器(TAD)26,27と、基準電圧入力部10と、切替ロジック23と、補正部8とを備えている。
このようなboot期間が終了すると、TAD[A]26によるAD変換を開始する。入力電圧(Vin)に対する出力値DT[A]は、レジスタ30内の信号出力部31に一時記憶され、記憶された出力値が補正演算部42にて直線補正される。補正演算部42による直線補正は、補正式設定部41にて設定された直線補正式に従って行われ、出力値DT[A]が補正値DTcに補正される。
以上のように詳述したAD変換装置1においては、アナログ入力値(AD変換対象電圧)を入力し、アナログ入力値をデジタル値に変換した出力値を出力する1または複数のTAD[A]26と、参照電圧を入力し、参照電圧をデジタル値に変換した参照値を出力する1または複数のTAD[B]27と、参照値に従って、TAD[A]26がアナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する補正ロジック部40とを備えている。
このようなAD変換装置1によれば、パルス遅延回路を備えた時間AD変換器では温度特性の補正を行うためにアナログ入力値のAD変換中に入出力特性の補正を行う必要があるが、この際、アナログ入力値のAD変換を中断することなく入出力特性の補正を行うことができる。
[第2実施形態]
次に、別形態のAD変換装置2について説明する。本実施形態(第2実施形態)では、第1実施形態のAD変換装置1と異なる箇所のみを詳述し、第1実施形態のAD変換装置1と同様の箇所については、同一の符号を付して説明を省略する。
次に、さらに別形態のAD変換装置3について説明する。本実施形態のAD変換装置3は、図6に示すように、AD変換装置1の構成に加えて、切替部61,64、加算部62、乗算部63,65、を備えている。
乗算部63,65は、入力される値を定数倍(本実施形態では2倍)して出力する。乗算部63はTAD[A]26からの出力を定数倍して切替部64に出力し、乗算部65はTAD[B]27からの出力を定数倍してレジスタ30に出力する。
次に、さらに別形態のAD変換装置4について説明する。本実施形態のAD変換装置4は、図8に示すように、第1実施形態のAD変換装置1の構成に対して、前述の切替部51、入出力特性補正部52、切替部61,64、加算部62、乗算部63,65を備えている。
本発明は、上記の実施形態によって何ら限定して解釈されない。また、上記の実施形態の構成の一部を、課題を解決できる限りにおいて省略した態様も本発明の実施形態である。また、上記の複数の実施形態を適宜組み合わせて構成される態様も本発明の実施形態である。また、特許請求の範囲に記載した文言のみによって特定される発明の本質を逸脱しない限度において考え得るあらゆる態様も本発明の実施形態である。また、上記の実施形態の説明で用いる符号を特許請求の範囲にも適宜使用しているが、各請求項に係る発明の理解を容易にする目的で使用しており、各請求項に係る発明の技術的範囲を限定する意図ではない。
[実施形態の構成と本発明の手段との対応関係]
上記実施形態におけるTAD[A]26は、本発明でいう第1AD変換器に相当し、上記実施形態におけるTAD[B]27は、本発明でいう第2AD変換器に相当する。また、上記実施形態における補正ロジック部40は、本発明でいう出力補正手段に相当し、上記実施形態における切替ロジック23、切替部51は、本発明でいう参照電圧入力制御手段に相当する。
Claims (6)
- アナログ入力値をデジタル値に変換するAD変換装置(1)であって、
前記アナログ入力値を入力し、前記アナログ入力値をデジタル値に変換した出力値を出力する1または複数の第1AD変換器(26)と、
参照電圧を入力し、前記参照電圧をデジタル値に変換した参照値を出力する1または複数の第2AD変換器(27)と、
前記参照値に従って、前記第1AD変換器が前記アナログ入力値をデジタル値に変換する際の特性である入出力特性を補正する出力補正手段(40)と、
を備えたことを特徴とするAD変換装置。 - 請求項1に記載のAD変換装置において、
前記各AD変換器は、パルス遅延回路を備えた時間AD変換器として構成されていること
を特徴とするAD変換装置。 - 請求項1または請求項2に記載のAD変換装置において、
前記第2AD変換器は、複数の参照電圧を入力して、各参照電圧に応じた参照値を出力し、
前記出力補正手段は、複数の参照値に基づいて近似曲線を生成し、前記出力値を前記近似曲線に合致するよう補正すること
を特徴とするAD変換装置。 - 請求項1〜請求項3に記載のAD変換装置において、
前記第2AD変換器に入力される参照電圧を前記アナログ入力値に換えて前記第1AD変換器にも入力させる参照電圧入力制御手段(23、51)と、
各AD変換器から出力される参照値を比較することによって、前記各AD変換器のうちのあるAD変換器の入出力特性に他のAD変換器の入出力特性を補正する参照補正手段(52)と、
を備えたことを特徴とするAD変換装置。 - 請求項1〜請求項4の何れか1項に記載のAD変換装置において、
前記第2AD変換器に参照電圧を入力するタイミングを制御し、前記第2AD変換器に参照電圧を入力しないときに前記第1AD変換器に入力されるアナログ入力値を入力させる入力制御手段(23、61)と、
前記第2AD変換器にアナログ入力値が入力されている際に、各AD変換器から出力される出力値を加算する加算手段(62)と、
を備えたことを特徴とするAD変換装置。 - 請求項5に記載のAD変換装置において、
前記第2AD変換器に参照値が入力されている際に、各AD変換手段による出力を定数倍して出力する乗算手段(63,65)、
を備えたことを特徴とするAD変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013255135A JP6142790B2 (ja) | 2013-12-10 | 2013-12-10 | Ad変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013255135A JP6142790B2 (ja) | 2013-12-10 | 2013-12-10 | Ad変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115699A true JP2015115699A (ja) | 2015-06-22 |
JP6142790B2 JP6142790B2 (ja) | 2017-06-07 |
Family
ID=53529155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013255135A Active JP6142790B2 (ja) | 2013-12-10 | 2013-12-10 | Ad変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6142790B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201074A (ja) * | 1999-01-08 | 2000-07-18 | Yokogawa Electric Corp | A/d変換回路 |
JP2002325035A (ja) * | 2001-04-25 | 2002-11-08 | Yokogawa Electric Corp | 信号処理装置及び信号処理方法 |
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
JP2008131298A (ja) * | 2006-11-20 | 2008-06-05 | Fyuutorekku:Kk | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 |
-
2013
- 2013-12-10 JP JP2013255135A patent/JP6142790B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000201074A (ja) * | 1999-01-08 | 2000-07-18 | Yokogawa Electric Corp | A/d変換回路 |
JP2002325035A (ja) * | 2001-04-25 | 2002-11-08 | Yokogawa Electric Corp | 信号処理装置及び信号処理方法 |
JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | A/d変換方法及び装置 |
JP2008131298A (ja) * | 2006-11-20 | 2008-06-05 | Fyuutorekku:Kk | アナログ/ディジタル変換装置及びアナログ/ディジタル変換補正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6142790B2 (ja) | 2017-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5835031B2 (ja) | アナログデジタル変換器(adc),その補正回路およびその補正方法 | |
Szplet et al. | An FPGA-integrated time-to-digital converter based on two-stage pulse shrinking | |
JP2007104475A (ja) | A/d変換方法及び装置 | |
JP6114390B2 (ja) | アナログデジタル変換器 | |
JP6142790B2 (ja) | Ad変換装置 | |
JP5295844B2 (ja) | A/d変換装置 | |
JP2007306306A (ja) | 信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラム | |
JP4270315B2 (ja) | A/d変換回路の出力データ補正装置及びa/d変換出力データ補正方法 | |
JP3877747B1 (ja) | A/d変換装置 | |
JP6146372B2 (ja) | Ad変換装置 | |
JP2008182508A (ja) | A/d変換装置 | |
JP5059968B2 (ja) | A/d変換装置 | |
JP6787105B2 (ja) | デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー | |
GB0625237D0 (en) | Digital-to-analogue converter | |
JP6519238B2 (ja) | 電流検出回路 | |
JP4993009B2 (ja) | A/d変換方法及び装置 | |
JP2011171974A (ja) | 巡回型a/d変換器 | |
JP5387465B2 (ja) | デジタル制御dc/dcコンバータ | |
KR20150065313A (ko) | 정현파 생성 장치 및 방법, 그를 이용한 피에조 엑츄에이터 구동 시스템 | |
JP5417640B2 (ja) | 信号発生装置 | |
JP2011050112A (ja) | A/d変換方法及び装置 | |
JP5382393B1 (ja) | デジタルagc制御方法およびフィードバック制御装置 | |
JP5092475B2 (ja) | 遅延信号発生回路 | |
JP2015148478A (ja) | 電力の測定方法 | |
JP2014195129A (ja) | A/d変換回路およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170424 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6142790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |