JP2015069019A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015069019A
JP2015069019A JP2013203582A JP2013203582A JP2015069019A JP 2015069019 A JP2015069019 A JP 2015069019A JP 2013203582 A JP2013203582 A JP 2013203582A JP 2013203582 A JP2013203582 A JP 2013203582A JP 2015069019 A JP2015069019 A JP 2015069019A
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
power supply
sample
hold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013203582A
Other languages
English (en)
Inventor
遠藤　一哉
Kazuya Endo
一哉 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Japan GK
Original Assignee
Synaptics Display Devices GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Display Devices GK filed Critical Synaptics Display Devices GK
Priority to JP2013203582A priority Critical patent/JP2015069019A/ja
Priority to US14/491,994 priority patent/US9846504B2/en
Priority to CN201410508432.3A priority patent/CN104517574B/zh
Publication of JP2015069019A publication Critical patent/JP2015069019A/ja
Priority to US15/818,422 priority patent/US10599254B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04182—Filtering of noise external to the device and not generated by digitiser components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】電源ノイズで変動した基準電圧による複数の回路ユニットへの悪影響を抑制する。【解決手段】基準電圧発生回路で基準電圧を生成し、生成された同じ基準電圧を複数の回路ユニットで電圧生成のために利用する半導体装置において、回路ユニットに規準電圧を与えるために基準電圧のサンプルホールド回路を設け、サンプルホールド回路を制御するサンプルホールド制御回路には、前記基準電圧発生回路の電源ノイズが所定範囲に収まる状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示させ、前記電源ノイズが所定範囲を超える状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のホールド動作を指示させる。【選択図】図１

Description

本発明は、電源ノイズに起因する基準電圧の変動による影響を緩和する技術に係り、例えば一つの基準電圧発生回から電源の異なる複数の回路に基準電圧を分配して使用する半導体装置に関し、更に具体的には液晶表示パネルを駆動するＬＣＤ（Liquid Crystal Display）コントローラＬＳＩ（Large Scale Integrated circuit）などに適用して有効な技術に関する。
基準電圧を用いて所望の電圧の信号を生成する回路を複数個持つ場合に、複数個の回路に基準電圧発生回路を共通化すれば、基準電圧発生回路だけでなくそのトリミング回路の数も減らすことができ、回路規模の縮小に寄与することができる。例えば、液晶表示パネルを駆動する為のＬＣＤコントローラＬＳＩは液晶表示パネルのコモン電極駆動電圧を生成してコモン電極を駆動する回路、液晶表示パネルのソース電極駆動電圧を生成してソース電極を駆動する回路、及びタッチパネルの駆動及びタッチ検出のための電圧を生成してタッチパネルを制御する回路等を有し、それらは基準電圧を利用して必要な電圧の生成を行う。特許文献１には基準電圧を用いてそのようなコモン電極駆動電圧やソース電極駆動電圧を生成するＬＣＤコントローラＬＳＩについて記載がある。
特開２００３−３１６３２８号公報
ＬＣＤコントローラＬＳＩを一例とすると、液晶表示パネルのコモン電極駆動電圧を生成してコモン電極を駆動する回路、液晶表示パネルのソース電極駆動電圧を生成してソース電極を駆動する回路、及びタッチパネルの駆動及びタッチ検出のための電圧を生成してタッチパネルを制御する回路等に一つの基準電圧発生回路で生成した基準電圧を供給する場合には、以下の問題点の有ることが本発明者によって見出された。
例えばＬＣＤコントローラＬＳＩにおいて、仮にコモン電極を駆動する回路及びソース電極を駆動する回路、及びタッチパネルを制御する回路の夫々に基準電圧発生回路を個別に設ければ、一の回路で発生した電源ノイズの影響は他の回路の基準電圧発生回路に直接影響し難い。しかしながら、コモン電極を駆動する回路及びソース電極を駆動する回路、及びタッチパネルを制御する回路に供給される基準電圧が変動すると、その全ての回路が影響を受けて表示状態が乱れ、また、タッチ検出精度が低下する。特に、基準電圧の変動として基準電圧発生回路の電源ノイズに着目すると、これを同じ電源を使う回路の動作に起因して基準電圧が変動する。そのような電源変動が表示タイミングと非同期で生ずる場合には表示の乱れが表示画面に対してランダム且つ局部的になり、表示品質が著しく低下してしまう。ここで言う電源ノイズとは回路素子の消費電流が基板やパッケージの電源経路に流れることによって発生する電源変動ノイズであり、ＩＲドロップやグランドバウンズなどを挙げることができる。そのような電源ノイズによる影響は夫々の電源が外部電源として独立している場合だけでなく、外部から与えられる電源を昇圧して生成したいくつかの内部電源をそれらの回路に振り分けるようにした場合もほぼ同様である。
上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、基準電圧発生回路で基準電圧を生成し、生成された同じ基準電圧を複数の回路ユニットで電圧生成のために利用する半導体装置において、回路ユニットに規準電圧を与えるために基準電圧のサンプルホールド回路を設ける。サンプルホールド回路を制御するサンプルホールド制御回路には、前記基準電圧発生回路の電源ノイズが所定範囲に収まる状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示させ、前記電源ノイズが所定範囲を超える状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のホールド動作を指示させる。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
すなわち、電源ノイズで変動した基準電圧による複数の回路ユニットへの悪影響を抑制することができる。
図１は半導体装置の一例であるＬＣＤコントローラＬＳＩを例示するブロック図である。 図２は別のＬＣＤコントローラを例示するブロック図である。 図３は電源ノイズを検出してサンプルホールド制御を行う構成を原理的に例示する説明図である。 図４はノイズ検出回路の具体例を示す回路図である。 図５はノイズ源になる回路の非活性／活性に応じてサンプルホールド制御を行う構成を原理的に例示する説明図である。 図６はロジック回路によるサンプルホールド制御の具体例を示すブロック図である。 図７は図６の動作タイミングを例示するタイミングチャートである。 図８は表示期間と非表示期間に着目したサンプルホールド制御の原理を例示する説明図である。 図９は図２の昇圧電源レギュレータの一例を示す回路図である。 図１０はサンプルホールド回路の容量を外付けとし一方の電極をグランド電源に接続する場合を例示する回路図である。 図１１はサンプルホールド回路の容量を外付けとし一方の電極を高圧電源に接続する場合を例示する回路図である。
１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕<<基準電圧のサンプルホールド>>
半導体装置（１，１Ａ）は、第１回路ユニット（２０，３０，３１，３２）と、基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（２１）と、前記基準電圧のサンプルホールド回路（４０）と、前記サンプルホールド回路を制御するサンプルホールド制御回路（６０，７０，７０Ａ）と、前記サンプルホールド回路でサンプルホールドされた基準電圧を入力して動作する複数の第２回路ユニット（１０ｃｃｔ、１１ｃｃｔ、１２ｃｃｔ）と、を含む。前記サンプルホールド制御回路は、前記基準電圧発生回路の電源ノイズが所定範囲に収まる状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示し、前記電源ノイズが所定範囲を超える状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のホールド動作を指示する。
これによれば、基準電圧発生回路の電源ノイズが所定範囲に収まらなくなる場合にはサンプルホールド回路が変動前の基準電圧をホールドするので、第２回路ユニットは基準電圧発生回路の電源ノイズによって変動する前の基準電圧を継続的に利用することができる。したがって、電源ノイズで変動した基準電圧による第２回路ユニットへの悪影響を抑制することができる。また、複数の第２回路ユニットに個別に基準電圧発生回路を設けることを要しないから回路規模の縮小、並びに基準電圧発生回路に対するトリミング調整の手間を軽減することができる。
〔２〕<<複数電源の使用>>
項１において、前記基準電圧発生回路は第１電源（Ｉｏｖｃｃ）を用い、前記第１回路ユニットは第１電源（Ｉｏｖｃｃ）又は前記第１電源を降圧した電源（Ｌｖｃｃ）を用い、前記第２回路ユニットは前記第１電源よりも絶対値的に高圧の第２電源（Ｖｃｉ，Ｖｃｌ，Ｖｓｐ，Ｖｓｎ）を用いる。
これによれば、低電位電源で生成した基準電圧を高電位電源で動作する第２回路ユニットで用いる場合にも基準電圧の変動の影響は同様に抑制される。第１電源と第２電源は半導体装置の外部から個別に与えられる外部電源であってもよいし、また、第２電源は半導体装置の外部から与えられる第１電源を半導体装置の内部で昇圧して形成した電源であってもよい。
〔３〕<<電源ノイズを検出してＶｒｅｆのサンプルホールド制御>>
項２において前記サンプルホールド制御回路（６０）は、前記基準電圧発生回路の電源に所定の電源変動を生じたか否かを判別し、所定の電源変動を検出した場合はその変動に対して所定の時定数で決まる期間で前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記電源変動が検出されていないときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する。
これによれば、前記基準電圧発生回路の電源ノイズを直接把握してサンプルホールド制御を行うことができる。
〔４〕<<ノイズ源になる回路の非活性／活性に応じたサンプルホールド制御>>
項２において、前記サンプルホールド制御回路（７０，７０Ａ）は、前記第１回路ユニットの所定動作の活性化期間に前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記所定動作の非活性化期間に前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する。
これによれば、第１回路ユニットにおける電流消費量の大きな動作に着目することによって、必要なタイミングマージンなどを予め見積もることができ、基準電圧の変動の波及に対する防止精度を向上させることができる。
〔５〕<<メモリとアクセス制御回路>>
項４において、前記第１回路ユニットは表示データを格納するメモリ（３１）であり、前記第２回路ユニットは前記基準電圧を用いて生成した駆動電圧により表示用の走査電極及び信号電極を駆動する表示用電極駆動回路（１０ｃｃｔ、１１ｃｃｔ）を含む。前記サンプルホールド制御回路（７０Ａ）は前記メモリをアクセス制御するロジック回路であり、前記所定動作の活性化期間は前記ロジック回路による前記メモリに対するアクセス期間である。
これによれば、表示データの格納などのメモリアクセスが表示用電極駆動回路の表示動作と非同期で生じても、基準電圧の変動は表示用電極駆動回路に波及せず、基準電圧発生回路の電源ノイズによって表示状態が局部的に劣化する事態を防止することができる。
〔６〕<<非表示／表示期間に応じたサンプルホールド制御>>
半導体装置（１，１Ａ）は、第１回路ユニット（２０，３０，３，１，３２）と、基準電圧（Ｖｒｅｆ）を発生する基準電圧発生回路（２１）と、前記基準電圧のサンプルホールド回路（４０）と、前記サンプルホールド回路を制御するサンプルホールド制御回路（３０）と、前記サンプルホールド回路でサンプルホールドされた基準電圧を入力して動作する複数の第２回路ユニット（１０ｃｃｔ，１１ｃｃｔ，１２ｃｃｔ）と、を含む。前記第２回路ユニットは前記基準電圧を用いて生成した駆動電圧により表示用の走査電極及び信号電極を駆動するための複数の駆動電圧を生成する表示用電極駆動回路（１０ｃｃｔ、１１ｃｃｔ）を含む。前記サンプルホールド制御回路は、前記走査電極及び信号電極を駆動する表示期間に前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、非表示期間に前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する。
これによれば、表示期間の表示駆動で消費される大きな消費電流の影響によって基準電圧発生回路に電源ノイズが発生しても、表示用電極駆動回路はそれによって生ずる基準電圧の変動の影響を受け難い。
〔７〕<<表示制御とタッチ検出制御を行う半導体装置への適用>>
項６において、前記第２回路ユニットは更に、前記基準電圧を用いて生成した電圧により前記非表示期間にタッチパネルの駆動及びタッチ検出を制御するタッチ検出制御回路（１２ｃｃｔ）を含む。
これによれば、表示期間の表示駆動で消費される大きな消費電流の影響によって基準電圧発生回路に電源ノイズが発生しても、タッチ検出制御回路はそれによって生ずる基準電圧の変動の影響を受け難く、高いタッチ検出精度が保証される。
〔８〕<<ノイズ源回路の動作を検出してＶｒｅｆのサンプルホールド制御>>
半導体装置（１，１Ａ）は、第１電源（Ｖｒｅｆ）又は前記第１電源を降圧した電源（Ｌｖｃｃ）を用いる第１回路ブロック（１３）と、前記第１電源よりも絶対値的に高圧の電源（Ｖｓｐ，Ｖｓｎ，Ｖｃｉ，Ｖｃｌ）を用いる複数の第２回路ブロック（１０，１１，１２）とを含む。前記第１回路ブロックは基準電圧を発生する基準電圧発生回路（２１）を含む。前記第２回路ブロックは前記基準電圧のサンプルホールド回路（４０）を含み、自らのサンプルホールド回路でサンプルホールドした基準電圧を用いて動作する。前記第１回路ブロックは更に自らの所定の内部回路の活性化期間に前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記内部回路の非活性化期間に前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示するロジック回路（７０，７０Ａ）を含む。
これによれば、第１回路ブロックにおける電流消費量の大きな内部回路動作に着目することによって、当該内部回路動作の活性化期間に第２回路ブロックのサンプルホールド回路は前記基準電圧を変動前にホールドするので、第２回路ブロックは基準電圧発生回路の電源ノイズによって変動する前の基準電圧を継続的に利用することができる。したがって、電源ノイズで変動した基準電圧による第２回路ブロックへの悪影響を抑制することができる。特に、第１回路ブロックにおける電流消費量の大きな動作に着目することによって、必要なタイミングマージンなどを予め見積もることができ、基準電圧の変動の波及に対する防止精度を向上させることができる。また、複数の第２回路ブロックに個別に基準電圧発生回路を設けることを要しないから回路規模の縮小、並びに基準電圧発生回路に対するトリミング調整の手間を軽減することができる。更に、電源が異なれば電源間での電源ノイズの伝播は本来ないはずであり、基準電圧の共通化によってもその状態を保証することができる。
〔９〕<<メモリ非アクセス／メモリアクセスに応じたサンプルホールド制御>>
項８において、前記所定の内部回路はメモリ（３１）であり、前記ロジック回路は前記メモリを複数ビット並列にアクセスするアクセス制御回路（７０Ａ）を含む。前記活性化期間は前記ロジック回路による前記メモリの書き込みアクセス期間である。
これによれば、メモリアクセスが第２回路ブロックの動作と非同期で生じても、基準電圧の変動は第２回路ブロックに波及せず、基準電圧発生回路の電源ノイズによって第２回路ブロックの動作状態が局部的に劣化する事態を防止することができる。
〔１０〕<<サンプルホールド制御に書き込みイネーブル信号を流用>>
項９において、前記ロジック回路は前記メモリに対する書き込みイネーブル信号（７１Ａ）を前記第２回路ブロックに供給する。前記サンプルホールド回路は、前記書き込みイネーブル信号のイネーブルの期間に前記基準電圧のホールド動作を行い、前記書き込みイネーブル信号のディスエーブル期間に前記基準電圧のサンプリング動作を行う。
これによれば、メモリアクセス制御信号として本来備えられている書き込みイネーブル信号を流用することによって、サンプルホールド回路のサンプルホールド制御を容易に実現することができる。
〔１１〕<<電源レギュレータに参照電圧を供給する基準電圧発生回路>>
項９において、外部電源を入力して昇圧し、前記第１電源よりも絶対値的に高圧の電源として昇圧電源を生成する昇圧レギュレータ（５０）を更に有し、前記第２回路ブロックは前記昇圧レギュレータで生成された昇圧電源を動作電源に利用する。
これによれば、第２回路ブロックが昇圧電源を用いる場合にも基準電圧発生回路の電源ノイズによる悪影響を防止することができる。
〔１２〕<<昇圧レギュレータの昇圧動作期間／非昇圧動作期間に応じたサンプル／ホールド制御>>
項１１において、前記ロジック回路は更に、前記ディスエーブル期間であっても前記昇圧レギュレータの昇圧動作期間には前記サンプルホールド回路に前記基準電圧のホールド動作を指示する。
昇圧回路の昇圧動作による大きな電流消費による電源ノイズが基準電圧発生回路に波及することによって第２回路ブロックに悪影響が生ずる虞を未然に防止することができる。
〔１３〕<<電源ノイズを検出してＶｒｅｆのサンプルホールド制御>>
半導体装置は、第１電源又は前記第１電源を降圧した電源を用いる第１回路ブロックと、第１電源よりも絶対値的に高圧の電源を用いる複数の第２回路ブロックとを含む。前記第１回路ブロックは基準電圧を発生する基準電圧発生回路（２１）とサンプルホールド制御回路（６０）とを含む。前記第２回路ブロックは前記基準電圧のサンプルホールド回路（４０）を含み、自らのサンプルホールド回路でサンプルホールドした基準電圧を用いて動作する。前記サンプルホールド制御回路は、前記基準電圧発生回路の電源に所定の電源変動を生じたか否かを判別し、所定の電源変動を検出した場合はその変動に対して所定期間で前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記電源変動が検出されていないときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する。
これによれば、基準電圧発生回路の電源ノイズを直接把握し、所定の電源変動を検出することによってサンプルホールド回路は前記基準電圧を変動前にホールドするから、第２回路ブロックは基準電圧発生回路の電源ノイズによって変動する前の基準電圧を継続的に利用することができる。したがって、電源ノイズで変動した基準電圧による第２回路ブロックへの悪影響を抑制することができる。また、複数の第２回路ブロックに個別に基準電圧発生回路を設けることを要しないから回路規模の縮小、並びに基準電圧発生回路に対するトリミング調整の手間を軽減することができる。更に、電源が異なれば電源間での電源ノイズの伝播は本来ないはずであり、基準電圧の共通化によってもその状態を保証することができる。
〔１４〕<<電源変動に応じたサンプルホールド制御の収束性>>
項１３において、前記サンプルホールド制御回路は、所定の電源変動を検出した場合はその変動に対して所定の時定数で決まる期間で前記サンプルホールド回路に前記基準電圧のホールド動作を指示する。
これによれば、小刻みな電源変動があっても制御の収束性を保証することができる。
２．実施の形態の詳細
実施の形態について更に詳述する。
<<ＬＣＤコントローラＬＳＩ１>>
図１には半導体装置の一例としてＬＣＤコントローラＬＳＩ１が例示される。図１にはＬＣＤコントローラＬＳＩ１と共に、液晶表示パネル２とタッチパネル３が図示される。液晶表示パネル２は例えばＴＦＴ型のトランジスタを用いて形成されたが画素がマトリクス状に配置されて表示フレームを構成する。タッチパネル３は、特に制限されないが、液晶表示パネル２と一体に形成されたインセル構造を有し、表示フレームに重ねてタッチ検出フレームが形成されていて、静電容量の相違によってタッチ検出を可能にするものである。
同図に示されるＬＣＤコントローラＬＳＩ１は、液晶表示パネル２の表示走査電極を駆動する駆動電圧を生成して表示走査電極を駆動する回路（表示走査電極駆動回路）１０、液晶表示パネル２の信号電極を駆動する駆動電圧を生成して信号電極を駆動する回路（信号電極駆動回路）１１、及びタッチパネル３の駆動及びタッチ検出のための電圧を生成してタッチパネルを制御する回路（タッチ検出制御回路）１２を有する。表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２は回路ブロックの一例とされる。表示走査電極は画素トランジスタのゲートに接続するゲート線を意味し、更には画素トランジスタのコモン電極線を意味する。信号電極は画素トランジスタのソースに接続するソース線を意味する。
システムインタフェース２０は、図示を省略するホストプロセッサから表示コマンド、書き込みコマンド及びタッチ検出コマンドなどを受け取ると共に、表示データを受け取り、また、タッチ検出データをホストプロセッサに出力する。
表示コマンドは表示制御回路３０に供給される。表示制御回路３０はシステムインタフェース２０に供給された表示データを書き込みコマンドに応答して表示フレームメモリ３１に格納する。表示制御回路３０は表示コマンドに応答して、表示データを表示フレームメモリ３１から読み出してラッチ回路３２に転送し、垂直同期タイミングに従って表示走査電極駆動回路１０に液晶表示パネル２の表示走査電極を駆動させる。これに並行して表示制御回路３０はラッチ回路３２の表示データを用いて信号電極駆動回路１１に信号電極を駆動させる。
タッチ検出コマンドはタッチ検出制御回路１２に供給される。タッチ検出制御回路１２はタッチパネル３の走査線を順次駆動したときの静電容量の変化に応じた信号を検出し、検出信号を閾値と比較することによってタッチ検出フレームにおける夫々の検出位置でのタッチの有無を判別する。判別結果のデータはタッチ検出フレーム単位でシステムインタフェース２０を介してホストプロセッサに与えられる。
ＬＣＤコントローラＬＳＩ１の電源はその回路部分によって相違される。
ＬＣＤコントローラＬＳＩ１は、特に制限されないが、外部電源として、外部入出力用の高電位電源ＩＯＶＣＣ及び低電位電源ＧＮＤと、表示走査電極駆動用の高電位電源ＶＣＩ、低電位電源ＡＧＮＤ及び高電位負電源ＶＣＬと、信号電極駆動用の高電位電源ＶＳＰ及び高電位負電源ＶＳＮと、タッチ検出用の高電位電源ＡＶＤＤ及び低電位電源ＳＡＧＮＤとを入力する。
外部入出力用の電源ＩＯＶＣＣ，ＧＮＤは、Ｉｏｖｃｃ，Ｇｎｄとして内部の電源配線に供給され、そこからシステムインタフェース２０、基準電圧発生回路２１、論理回路用電源レギュレータ２３に渡される。例えばＩｏｖｃｃは１．８Ｖ、Ｇｎｄは０Ｖである。
基準電圧発生回路３０は例えばシリコンのバンドギャップを利用し、又はｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯＳトランジスタの閾値電圧の差を利用して、電源ＩＯＶＣＣ，ＧＮＤから１．２〜１．３Ｖ程度の基準電圧Ｖｒｅｆを生成する。
論理回路用電源レギュレータ２３は基準電圧Ｖｒｅｆを参照電圧として電源ＩＯＶＣＣ，ＧＮＤから論理回路用の高電位電源Ｌｖｃｃを生成する。電源Ｌｖｃｃは例えば０．８Ｖである。電源Ｌｖｃｃは低電位電源Ｇｎｄと共に電源配線を介して表示制御回路３０、表示フレームメモリ３１、及びラッチ回路３２に供給される。
表示走査電極駆動用の高電位電源ＶＣＩ、低電位電源ＡＧＮＤ及び高電位負電源ＶＣＬはＶｃｉ，Ａｇｎｄ，Ｖｃｌとして内部の電源配線に供給され、そこから表示走査電極駆動回路１０に供給される。例えばＶｃｉは３．０Ｖ、Ｖｃｌは−３．０Ｖ、Ａｇｎｄは０Ｖである。表示走査電極駆動回路１０は基準電圧Ｖｒｅｆを参照電圧として電源Ｖｃｉ，Ｖｃｌを増幅することによって液晶表示パネルの走査電極を駆動するための複数の正、負の駆動電圧を生成し、生成した駆動電圧を用いて走査電極を駆動する。
信号電極駆動用の高電位電源ＶＳＰ及び高電位負電源ＶＳＮはＶｓｐ，Ｖｓｎとして内部の電源配線に供給され、そこから信号電極駆動回路１１に供給される。例えばＶｓｐは６．０Ｖ、Ｖｓｎは−６．０Ｖ、Ａｇｎｄは０Ｖである。信号電極駆動回路１１は基準電圧Ｖｒｅｆを参照電圧として電源Ｖｓｐ，Ｖｓｎから複数の階調電圧レベルを生成し、生成された階調電圧を用いて液晶表示パネル２の信号電極を駆動する。信号電極駆動回路１１は表示データに対応して画素毎に選ばれた階調電圧によって液晶表示パネル２の信号電極を駆動することになる。
タッチ検出用の高電位電源ＡＶＤＤ及び低電位電源ＳＡＧＮＤはＡｖｄｄ，Ｓａｇｎｄとして内部の電源配線に供給され、そこからタッチ検出制御回路１２に渡される。例えばＡｖｄｄは５．０Ｖ、Ｓａｇｎｄは０Ｖである。タッチ検出制御回路１２の基準電圧Ｖｒｅｆを参照電圧として電源Ａｖｄｄ、Ｓａｇｎｄから所要の電圧レベルに増幅されてタッチパネルの走査駆動電圧及びタッチ検出電圧を生成し、生成した走査駆動電圧及びタッチ検出電圧を用いてタッチ検出制御を行う。
基準電圧Ｖｒｅｆは表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２に共通の基準電圧発生回路２１で生成されて各回路１０，１１，１２に供給される。基準電圧発生回路２１の電源はＩｏｖｃｃ，Ｇｎｄであり、電源Ｉｏｖｃｃ，Ｇｎｄの電源ノイズは基準電圧Ｖｒｅｆに影響することになる。例えば表示制御回路３０が表示データを表示フレームメモリ３１に書き込むとき大きな消費電流が電源Ｌｖｃｃの配線からＧｎｄの配線に流れると、電源Ｉｏｖｃｃ，Ｇｎｄに波及し、基準電圧発生回路２１に電源ノイズが発生すると考えられる。また、システムインタフェース２０がタッチ検出フレームのタッチ検出データを外部に出力することによって、大きな消費電流が電源ＩＯｖｃｃの配線からＧｎｄの配線に流れると、上記同様に基準電圧発生回路２１に電源ノイズが発生すると考えられる。
基準電圧Ｖｒｅｆを参照電圧として電圧を生成する表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２において変動した基準電圧Ｖｒｅｆを用いないようにするために夫々の回路がサンプルホールド回路４０を有し、基準電圧Ｖｒｅｆに変動を来たす場合には事前に基準電圧をホールドするようになっている。
図２には別のＬＣＤコントローラ１Ａの例が示される。図１との相違点は、外部電源として、外部入出力用の高電位電源ＩＯＶＣＣ及び低電位電源ＧＮＤと、表示走査電極駆動用の高電位電源ＶＣＩ及び低電位電源ＡＧＮＤを入力とし、それに応じて、高電位電源ＶＣＩ及び低電位電源ＡＧＮＤを動作電源とする昇圧電源レギュレータ５０を新たに採用したことである。この場合、昇圧電源レギュレータ５０は高電位電源ＶＣＩ及び低電位電源ＡＧＮＤを動作電源として、前記高電位負電源Ｖｃｌ、高電位電源Ｖｓｐ、高電位負電源Ｖｓｎ、タッチ検出用の高電位電源Ａｖｄｄ、及び低電位電源Ｓａｇｎｄを生成して、各部に供給する。
この場合も基準電圧Ｖｒｅｆを参照電圧として電圧を生成する表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２において、変動した基準電圧Ｖｒｅｆを用いないようにするために夫々の回路がサンプルホールド回路４０を有し、基準電圧Ｖｒｅｆに変動を来たす場合には事前に基準電圧をホールドするようになっていることは上記と同様である。
特に図示はしないが、システムインタフェース２０、表示制御回路３０、表示フレームメモリ３１、及びラッチ回路３２が電源Ｉｏｖｃｃ、Ｇｎｄを動作電源とすることも考えられる。この場合も、表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２において、変動した基準電圧Ｖｒｅｆを用いないようにするために夫々の回路がサンプルホールド回路４０を有し、基準電圧Ｖｒｅｆに変動を来たす場合には事前に基準電圧をホールドするようになっていることは言うまでもない。
<<電源ノイズを検出してサンプルホールド制御>>
図３には電源ノイズを検出してサンプルホールド制御を行う構成が原理的に例示される。ここでは信号電極駆動回路１１のサンプルホールド回路を一例とする。サンプルホールド回路４０は基準電圧発生回路２１から基準電圧Ｖｒｅｆが供給される経路に配置されたスイッチＳＷ１とスイッチＳＷ１の後段で低電位電源Ａｇｎｄとの間に配置された容量Ｃ１とによって構成される。１１ｃｃｔは回路ブロックとしての信号電極駆動回路１１に対してサンプルホールド回路４０を除く回路ユニット（信号電極駆動ユニット）とされる。２１ｃｃｔは基準電圧発生回路２１の回路構成を総称する。
ノイズ検出回路６０はサンプルホールド制御回路を意味し、高電位電源Ｉｏｖｃｃの電源ノイズ、即ち基準電圧発生回路の電源ノイズが所定範囲に収まっているのか又は逸脱しているかを判別する。その電源ノイズが所定範囲に収まっているときはサンプルホールド制御信号６１によってサンプルホールド回路４０のスイッチＳＷ１をオンにして基準電圧Ｖｒｅｆのサンプリング動作を指示する。前記電源ノイズが所定範囲を超えている場合はサンプルホールド回路４０のスイッチＳＷ１をオフにして基準電圧Ｖｒｅｆのホールド動作を指示する。ノイズ検出回路６０は基準電圧発生回路２１の近傍に配置するのがよい。
高電位電源Ｉｏｖｃｃにノイズが発生するタイミングでスイッチＳＷ１を開いて、サンプルホールド回路４０で基準電圧Ｖｒｅｆを保持することで、次段回路１１ｃｃｔの基準電圧は電源Ｉｏｖｃｃのノイズの影響を受けない安定した電圧を保持することができる。信号電極駆動回路１１だけでなく表示走査電極駆動回路１０及びタッチ検出制御回路１２においても同様であり、システムインタフェース回路２０や表示フレームメモリ３１などその他の回路の動作の影響で電源Ｉｏｖｃｃにノイズが発生したとしても、基準電圧Ｖｒｅｆを受け渡されて動作する信号電極駆動回路１１、表示走査電極駆動回路１０及びタッチ検出制御回路１２では、ノイズの影響を受けない安定した基準電圧Ｖｒｅｆで回路を動作させることができる。
また、上記のように異なる電源ブロック間で、電源ノイズの影響を受けない安定した基準電圧Ｖｒｅｆの受け渡しを行えることによって、基準電圧発生回路２１をそれぞれの電源ブロック毎に個別に搭載することなく、一基の基準電圧回路２１で発生した電圧をブロック間で引き渡すことによって、基準電圧回路２１の回路規模を小さく抑え、トリミング回路２２等での出荷調整が必要な場合も、複数のブロックの基準電圧を一括してトリミング調整することで、ＬＣＤコントローラＬＳＩの製造コストへの負担を最低限にすることができる。
図４にはノイズ検出回路６０の具体例が示される。図４では高電位電源Ｉｏｖｃｃと低電位電源Ａｇｎｄとの間に抵抗Ｒ１と容量Ｃ２を直列に配置し、高電位電源Ｉｏｖｃｃの上昇によって抵抗Ｒ１の両端に電位差が形成されるとき電流を流すｐチャネル型ＭＯＳトランジスタＭ１と、高電位電源Ｉｏｖｃｃの降下によって抵抗Ｒ１の両端に電位差が形成されるとき電流を流すｐチャネル型ＭＯＳトランジスタＭ２とを設ける。ＭＯＳトランジスタＭ１又はＭ２に流れる電流はｎチャネル型ＭＯＳトランジスタＭ３を介してｎチャネル型ＭＯＳトランジスタＭ４のコンダクタンスを制御し、ＭＯＳトランジスタＭ４のコンダクタンスに応じて当該ＭＯＳトランジスタＭ４と抵抗Ｒ２との結合ノードの電圧に従ってサンプルホールド制御信号６１を生成する。サンプルホールド制御信号６１のハイレベルでスイッチＳＷ１をオンにして基準電圧Ｖｒｅｆをサンプリングし、ローレベルでスイッチＳＷ１をオフにすることで基準電圧Ｖｒｅｆをホールドする。ホールド期間は抵抗Ｒ１と容量Ｃ２の時定数で決まる時間になる。
<<ノイズ源になる回路の非活性／活性に応じたサンプルホールド制御>>
図５にはノイズ源になる回路の非活性／活性に応じてサンプルホールド制御を行う構成が原理的に例示される。ここでは信号電極駆動回路１１のサンプルホールド回路を一例とする。サンプルホールド回路４０は基準電圧発生回路２１から基準電圧Ｖｒｅｆが供給される経路に配置されたスイッチＳＷ１とスイッチＳＷ１の後段で低電位電源Ａｇｎｄとの間に配置された容量Ｃ１とによって構成される。１１ｃｃｔはサンプルホールド回路４０を除く信号電極駆動回路１１の回路構成を総称し、２１ｃｃｔは基準電圧発生回路２１の回路構成を総称する。
ここでは、サンプルホールド制御を行うサンプルホールド制御回路としてのロジック回路７０は、基準電圧発生回路Ｖｒｅｆの電源ノイズが所定範囲に収まる範囲で電流消費されるＬＣＤコントローラＬＳＩ１（１Ａ）の動作に対しては制御信号７１にてサンプルホールド回路４０に基準電圧Ｖｒｅｆのサンプリング動作を指示し、電源ノイズが所定範囲を超えるほどに電流消費すると想定されるＬＣＤコントローラＬＳＩ１（１Ａ）の動作に対しては制御信号７１にてサンプルホールド回路４０に基準電圧Ｖｒｅｆのホールド動作を指示する。
実際の電源ノイズを検出して対処する場合に比べ、予め不所望な電源ノイズを発生する動作を予測して対処するから、必要なタイミングマージンなどを予め見積もることができ、変動した基準電圧Ｖｒｅｆの波及に対する防止精度を向上させることができる。
図６にはロジック回路によるサンプルホールド制御の具体例が示される。図６において１３は電源Ｉｏｖｃｃ及び電源Ｉｏｖｃｃを論理回路用電源レギュレータ２３で降圧した降圧電源Ｌｖｃｃを用いて動作される第１回路ブロックの一例である。これに対して表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２は電源Ｉｏｖｃｃよりも絶対値的に高圧の電源を用いて動作される第２回路ユニットの一例として位置付けられる。図６において１２ｃｃｔは回路ブロックとしてのタッチ検出制御回路１２に対してそのサンプルホールド回路４０を除く回路ユニット（タッチ検出制御ユニット）とされる。同様に１０ｃｃｔは回路ブロックとしての表示走査電極駆動回路１０に対してそのサンプルホールド回路４０を除く回路ユニット（表示走査電極駆動ユニット）とされる。
ここでは、ロジック回路７０として表示制御回路３０に含まれるメモリ書き込みロジック回路７０Ａを用いる。メモリ書き込みロジック回路７０Ａは、ホストプロセッサからのアクセスコマンドに応答して例えばＳＲＡＭなどで構成された表示フレームメモリ３１に対するか書き込み制御を行う。メモリ書き込みロジック回路７０Ａは表示フレームメモリ３１に表示データの書き込みを行うたびに書き込みイネーブル信号７１Ａをイネーブル（活性化レベル）にする。表示フレームメモリ３１は書き込みイネーブル信号７１Ａがイネーブルにされると、供給された表示データを書き込みアドレスに従ってメモリアレイに書き込む動作を行う。書き込み動作では複数の書き込みアンプなどを並列的に動作させて複数バイトの表示データが並列的に書き込まれる。この書き込み動作では大きな消費電流が電源ラインに流れ、電源Ｉｏｖｃｃ，Ｇｎｄに電源ノイズを発生させることが予想される。
このとき、書き込みイネーブル信号７１Ａをサンプルホールド回路４０のサンプルホールド制御信号として流用する。書き込みイネーブル信号７１Ａのディスエーブル（非活性化）レベルによってサンプルホールド回路４０にサンプリング動作が指示され、書き込みイネーブル信号７１Ａのイネーブルレベルによってサンプルホールド回路４０にホールド動作を指示する。図７にその動作タイミングが例示される。
これによって、表示フレームメモリ３１に対する表示データの書き込み動作によって基準電圧Ｖｒｅｆが変動しても表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２はその影響を受けない。したがって、表示動作とは非同期でホストプロセッサから表示データの書き込みが要求されても、表示画面が局部的に乱れる事態の発生を防止することができる。要するに、表示動作と非同期で基準電圧Ｖｒｅｆが変動することによって突発的に且つ不連続に表示画面が乱れてしまう事態を阻止することができる。
<<非表示／表示期間に応じたサンプルホールド制御>>
図８には表示期間と非表示期間に着目したサンプルホールド制御の原理が示される。信号電極駆動回路１１における液晶表示用のソース出力は液晶表示パネル２を駆動する表示期間に表示画像に合わせた様々な電圧を出力するため、出力電圧の振幅が極端に変化することによって電源ノイズを発生しやすくなり、基準電圧発生回路への影響が懸念される。これに対して垂直帰線期間のような液晶表示パネル２を駆動しない非表示期間中は、正極、負極の極性毎に一定の電圧を出力するか、電源Ｇｎｄの出力、又は高インピーダンス（Hi-z）状態とするため、電源ノイズは発生し難く、基準電圧発生回路への影響はない。このことに着眼して、表示制御回路３０は、サンプルホールド回路４０を、垂直帰線期間のような非表示期間でサンプル状態とし、表示期間ではホールド状態にすることで、ノイズの少ない基準電圧を供給しようとするものである。即ち、表示期間の表示駆動で消費される大きな消費電流の影響によって基準電圧発生回路２１に電源ノイズが発生しても、表示走査電極駆動回路１０、信号電極駆動回路１１、及びタッチ検出制御回路１２はそれによって生ずる基準電圧の変動の影響を受けないようになる。この非表示／表示期間に応じたサンプルホールド制御の態様は、単独で用いてもよいが、上記電源変動の検出結果に応じた制御、上記メモリ書き込みアクセスに可否に応じた制御と共に用いることも可能である。制御手法を混在させる場合に指示が競合するときはホールド指示を優先させればよい。
これと共に、タッチ検出制御回路１２は、垂直帰線期間のような非表示期間にタッチパネル３の駆動及びタッチ検出を制御する。したがって、表示期間の表示駆動で消費される大きな消費電流の影響によって基準電圧発生回路２１に電源ノイズが発生しても、タッチ検出制御回路１２はそれによって生ずる基準電圧Ｖｒｅｆの変動の影響を受け難く、高いタッチ検出精度が保証されることになる。
<<昇圧レギュレータの昇圧動作期間／非昇圧動作期間に応じたサンプルホールド制御>>
図９には図２の昇圧電源レギュレータ５０の一例が示される。ここでは外部電源ＶＣＩに基づいて高圧正電源Ｖｓｐと高圧負電源Ｖｓｎを昇圧する回路例が示される。電源Ｖｓｐ、Ｖｓｎ共に負荷電流が少なく、電圧降下がない状態ではマスク信号８０Ａ，８０Ｂにより動作クロック８１を停止する。ここでは、マスク信号８０Ａ，８０Ｂをサンプルホールド制御信号として流用して、昇圧電源レギュレータ５０の動作中はサンプルホールド回路４０にホールド動作を指示し、昇圧電源レギュレータ５０が停止中はサンプルホールド回路４０にサンプル動作を指示する。これによって、昇圧電源レギュレータ５０の動作で生じた電源ノイズが基準電圧発生回路２１に与える影響を回避することができる。
この昇圧動作に着目したサンプルホールド制御の態様は、上記電源変動の検出結果に応じた制御、メモリ書き込みアクセスに可否に応じた制御、表示／非表示に応じた制御と共に用いることも可能である。制御手法を混在させる場合に指示が競合するときはホールド指示を優先させればよい。
<<サンプルホールド回路のホールド容量>>
サンプルホールド回路４０のホールド用の容量Ｃ１は半導体装置１，１Ａの内蔵容量であっても良いし、図１０及び図１１に例示されるように半導体装置１，１Ａの外付け容量であってもよい。外付け容量とする場合には図１０のように容量Ｃ１の一方の電極を外部のグランド電源ＡＧＮＤ、ＳＡＧＮＤに接続しても良いし、図１１のように容量Ｃ１の一方の電極を高圧電源Ｖｓｐ，Ａｖｄｄに接続してもよい。特に、外付け容量Ｃ１に接続するグラン電源又は高圧電源は基準電圧Ｖｒｅｆが供給される回路と共通のグラン電源又は高圧電源とする。
本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、電源変動の検出結果に応じた制御とメモリ書き込みアクセスに可否に応じた制御とは夫々単独でも、或いは双方ともに用いることも可能である。後者の場合に指示が競合するときはホールド指示を優先させればよい。
本発明の半導体装置はＬＣＤドライバＬＳＩに限定されない。ＬＣＤドライバＬＳＩの場合にもタッチパネルの駆動及び検出機能を有しないものであっても良い。本発明は基準電圧を用いて内部電圧を生成する機能を備えた半導体装置に広く適用することができる。半導体装置はシングルチップに限定されず、マルチチップをモジュール化したものであってもよい。
１、１Ａ ＬＣＤコントローラＬＳＩ
２ 液晶表示パネル
３ タッチパネル
１０ 表示走査電極駆動回路
１１ 信号電極駆動回路
１２ タッチ検出制御回路
２０ システムインタフェース
２１ 基準電圧発生回路
２３ 論理回路用電源レギュレータ
３０ 表示制御回路
３１ 表示フレームメモリ
３２ ラッチ回路
ＩＯＶＣＣ、Ｉｏｖｃｃ 外部入出力用の高電位電源
ＧＮＤ、Ｇｎｄ 外部入出力用の低電位電源
ＶＣＩ、Ｖｃｉ 表示走査電極駆動用の高電位電源
ＡＧＮＤ、Ａｇｎｄ 表示走査電極駆動用の低電位電源
ＶＣＬ、Ｖｃｌ 表示走査電極駆動用の高電位負電源
ＶＳＰ、Ｖｓｐ 信号電極駆動用の高電位電源
ＶＳＮ、Ｖｓｎ 信号電極駆動用の高電位負電源
ＡＶＤＤ、Ａｖｄｄ タッチ検出用の高電位電源
ＳＡＧＮＤ、Ｓａｇｎｄ タッチ検出用の低電位電源
Ｖｒｅｆ 基準電圧
５０ 昇圧電源レギュレータ
４０ サンプルホールド回路
ＳＷ１ スイッチ
Ｃ１ 容量
６０ ノイズ検出回路
６１ サンプルホールド制御信号
７０ ロジック回路
７０Ａ メモリ書き込みロジック回路
７１ 制御信号
７１Ａ 書き込みイネーブル信号
８０Ａ，８０Ｂ マスク信号

Claims (14)

  1. 第１回路ユニットと、
    基準電圧を発生する基準電圧発生回路と、
    前記基準電圧のサンプルホールド回路と、
    前記サンプルホールド回路を制御するサンプルホールド制御回路と、
    前記サンプルホールド回路でサンプルホールドされた基準電圧を入力して動作する複数の第２回路ユニットと、を含む半導体装置であって、
    前記サンプルホールド制御回路は、前記基準電圧発生回路の電源ノイズが所定範囲に収まる状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示し、前記電源ノイズが所定範囲を超える状態で前記半導体装置が動作するときは前記サンプルホールド回路に前記基準電圧のホールド動作を指示する、半導体装置。
  2. 請求項１において、前記基準電圧発生回路は第１電源を用い、前記第１回路ユニットは第１電源又は前記第１電源を降圧した電源を用い、前記第２回路ユニットは前記第１電源よりも絶対値的に高圧の第２電源を用いる、半導体装置。
  3. 請求項２において前記サンプルホールド制御回路は、前記基準電圧発生回路の電源に所定の電源変動を生じたか否かを判別し、所定の電源変動を検出した場合はその変動に対して所定の時定数で決まる期間で前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記電源変動が検出されていないときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する、半導体装置。
  4. 請求項２において、前記サンプルホールド制御回路は、前記第１回路ユニットの所定動作の活性化期間に前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記所定動作の非活性化期間に前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する、半導体装置。
  5. 請求項４において、前記第１回路ユニットは表示データを格納するメモリであり、
    前記第２回路ユニットは前記基準電圧を用いて生成した複数の駆動電圧により表示用の走査電極及び信号電極を駆動する表示用電極駆動回路を含み、
    前記サンプルホールド制御回路は前記メモリをアクセス制御するロジック回路であり、
    前記所定動作の活性化期間は前記ロジック回路による前記メモリに対するアクセス期間である、半導体装置。
  6. 第１回路ユニットと、
    基準電圧を発生する基準電圧発生回路と、
    前記基準電圧のサンプルホールド回路と、
    前記サンプルホールド回路を制御するサンプルホールド制御回路と、
    前記サンプルホールド回路でサンプルホールドされた基準電圧を入力して動作する複数の第２回路ユニットと、を含む半導体装置であって、
    前記第２回路ユニットは前記基準電圧を用いて生成した駆動電圧により表示用の走査電極及び信号電極を駆動するための複数の駆動電圧を生成する表示用電極駆動回路を含み、
    前記サンプルホールド制御回路は、前記走査電極及び信号電極を駆動する表示期間に前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、非表示期間に前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する、半導体装置。
  7. 請求項６において、前記第２回路ユニットは更に、前記基準電圧を用いて生成した電圧により前記非表示期間にタッチパネルの駆動及びタッチ検出を制御するタッチ検出制御回路を含む、半導体装置。
  8. 第１電源又は前記第１電源を降圧した電源を用いる第１回路ブロックと、前記第１電源よりも絶対値的に高圧の電源を用いる複数の第２回路ブロックと、を含む半導体装置であって、
    前記第１回路ブロックは基準電圧を発生する基準電圧発生回路を含み、
    前記第２回路ブロックは前記基準電圧のサンプルホールド回路を含み、自らのサンプルホールド回路でサンプルホールドした基準電圧を用いて動作し、
    前記第１回路ブロックは更に自らの所定の内部回路の活性化期間に前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記内部回路の非活性化期間に前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示するロジック回路を含む、半導体装置。
  9. 請求項８において、前記所定の内部回路はメモリであり、
    前記ロジック回路は前記メモリを複数ビット並列にアクセスするアクセス制御回路を含み、
    前記活性化期間は前記ロジック回路による前記メモリの書き込みアクセス期間である、半導体装置。
  10. 請求項９において、前記ロジック回路は前記メモリに対する書き込みイネーブル信号を前記第２回路ブロックに供給し、
    前記サンプルホールド回路は、前記書き込みイネーブル信号のイネーブルの期間に前記基準電圧のホールド動作を行い、前記書き込みイネーブル信号のディスエーブル期間に前記基準電圧のサンプリング動作を行う、半導体装置。
  11. 請求項９において、外部電源を入力して昇圧し、前記第１電源よりも絶対値的に高圧の電源として昇圧電源を生成する昇圧レギュレータを更に有し、
    前記第２回路ブロックは前記昇圧レギュレータで生成された昇圧電源を動作電源に利用する、半導体装置。
  12. 請求項１１において、前記ロジック回路は更に、前記ディスエーブル期間であっても前記昇圧レギュレータの昇圧動作期間には前記サンプルホールド回路に前記基準電圧のホールド動作を指示する、半導体装置。
  13. 第１電源又は前記第１電源を降圧した電源を用いる第１回路ブロックと、第１電源よりも絶対値的に高圧の電源を用いる複数の第２回路ブロックと、を含む半導体装置であって、
    前記第１回路ブロックは基準電圧を発生する基準電圧発生回路とサンプルホールド制御回路とを含み、
    前記第２回路ブロックは前記基準電圧のサンプルホールド回路を含み、自らのサンプルホールド回路でサンプルホールドした基準電圧を用いて動作し、
    前記サンプルホールド制御回路は、前記基準電圧発生回路の電源に所定の電源変動を生じたか否かを判別し、所定の電源変動を検出した場合はその変動に対して所定期間で前記サンプルホールド回路に前記基準電圧のホールド動作を指示し、前記電源変動が検出されていないときは前記サンプルホールド回路に前記基準電圧のサンプリング動作を指示する、半導体装置。
  14. 請求項１３において、前記サンプルホールド制御回路は、所定の電源変動を検出した場合はその変動に対して所定の時定数で決まる期間で前記サンプルホールド回路に前記基準電圧のホールド動作を指示する、半導体装置。
JP2013203582A 2013-09-30 2013-09-30 半導体装置 Pending JP2015069019A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013203582A JP2015069019A (ja) 2013-09-30 2013-09-30 半導体装置
US14/491,994 US9846504B2 (en) 2013-09-30 2014-09-20 Semiconductor device
CN201410508432.3A CN104517574B (zh) 2013-09-30 2014-09-28 半导体装置
US15/818,422 US10599254B2 (en) 2013-09-30 2017-11-20 Semiconductor device for distributing a reference voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013203582A JP2015069019A (ja) 2013-09-30 2013-09-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2015069019A true JP2015069019A (ja) 2015-04-13

Family

ID=52739647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013203582A Pending JP2015069019A (ja) 2013-09-30 2013-09-30 半導体装置

Country Status (3)

Country Link
US (2) US9846504B2 (ja)
JP (1) JP2015069019A (ja)
CN (1) CN104517574B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021039179A (ja) * 2019-08-30 2021-03-11 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146284B2 (en) 2014-05-20 2018-12-04 Entropic Communications, Llc Method and apparatus for providing standby power to an integrated circuit
JP2017098594A (ja) * 2015-11-18 2017-06-01 シナプティクス・ジャパン合同会社 オーバードライブアンプ及び半導体装置
KR102660729B1 (ko) * 2016-10-28 2024-04-26 삼성전자주식회사 전원 잡음을 검출하는 불휘발성 메모리 장치 및 그것의 동작 방법
US11703983B2 (en) * 2020-03-25 2023-07-18 Sensortek Technology Corp Capacitance sensing circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69020036T2 (de) * 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JPH09160000A (ja) * 1995-12-13 1997-06-20 Denso Corp マトリクス型液晶表示装置
JPH11119734A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd 液晶表示装置の駆動回路、及び液晶表示装置
JP3930992B2 (ja) * 1999-02-10 2007-06-13 株式会社日立製作所 液晶表示パネル用駆動回路及び液晶表示装置
TWI267818B (en) * 2001-09-05 2006-12-01 Elantec Semiconductor Inc A method and apparatus to generate reference voltages for flat panel displays
JP3873003B2 (ja) 2002-04-24 2007-01-24 株式会社 日立ディスプレイズ 液晶表示装置及びｔｆｔ基板
KR100595312B1 (ko) * 2003-07-08 2006-07-03 엘지.필립스 엘시디 주식회사 액정표시장치의 구동회로 및 이의 구동방법
JP3902185B2 (ja) * 2004-03-01 2007-04-04 日本電気株式会社 電源ノイズ測定装置
JP4813857B2 (ja) * 2005-09-20 2011-11-09 株式会社 日立ディスプレイズ 共通電極印加電圧調整機能付き表示装置及びその調整方法
JP5138490B2 (ja) * 2008-07-17 2013-02-06 ルネサスエレクトロニクス株式会社 サンプル・ホールド回路及びデジタルアナログ変換回路
KR100971216B1 (ko) * 2008-08-25 2010-07-20 주식회사 동부하이텍 디스플레이
CN101751898B (zh) * 2008-12-18 2012-03-28 比亚迪股份有限公司 一种灰度电位生成装置
JP5412190B2 (ja) * 2009-06-29 2014-02-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5369969B2 (ja) * 2009-07-31 2013-12-18 日本電気株式会社 電源ノイズ測定回路および測定方法
JP5127862B2 (ja) * 2010-03-24 2013-01-23 株式会社東芝 固体撮像装置
CN102376275B (zh) * 2010-08-06 2013-09-04 北京京东方光电科技有限公司 Tft-lcd驱动电路及液晶显示装置
JP5885232B2 (ja) * 2011-05-09 2016-03-15 シナプティクス・ディスプレイ・デバイス合同会社 タッチセンサパネルコントローラ及び半導体装置
EP2733694A4 (en) * 2011-07-12 2014-07-16 Panasonic Corp DISPLAY DEVICE AND METHOD FOR OPERATING THE DISPLAY DEVICE
CN103150990B (zh) * 2011-09-28 2014-08-06 合肥工业大学 具有多种镜像比的led显示屏恒流驱动电路
JP5834733B2 (ja) * 2011-10-03 2015-12-24 セイコーエプソン株式会社 電気光学装置、電子機器
KR102071296B1 (ko) * 2013-09-30 2020-03-02 주식회사 실리콘웍스 디스플레이 패널의 소스 드라이버

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021039179A (ja) * 2019-08-30 2021-03-11 株式会社ジャパンディスプレイ 表示装置
JP7269139B2 (ja) 2019-08-30 2023-05-08 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
US9846504B2 (en) 2017-12-19
US10599254B2 (en) 2020-03-24
US20150091829A1 (en) 2015-04-02
CN104517574A (zh) 2015-04-15
US20180074647A1 (en) 2018-03-15
CN104517574B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
KR102555125B1 (ko) 표시 장치
US10599254B2 (en) Semiconductor device for distributing a reference voltage
KR101182538B1 (ko) 액정표시장치
JP4485776B2 (ja) 液晶表示装置および液晶表示装置の制御方法
TWI313851B (en) Source driver, electro-optic device
JP4082398B2 (ja) ソースドライバ、電気光学装置、電子機器及び駆動方法
KR102345396B1 (ko) 전원 관리 드라이버 및 이를 포함하는 표시 장치
JP6585893B2 (ja) 表示駆動回路
KR20220065166A (ko) 표시 장치 및 표시 장치의 구동 방법
US20070069807A1 (en) Voltage regulation having varying reference during operation
KR20170087079A (ko) 스캔 드라이버 및 이를 포함하는 표시 장치
JP6513447B2 (ja) 半導体装置、電子機器及び制御方法
US20160260385A1 (en) Driver, electro-optical apparatus, and electronic device
WO2012161022A1 (ja) 表示装置、液晶表示装置、および駆動方法
KR101493487B1 (ko) 구동 장치, 이를 포함하는 액정표시장치 및 이의 구동방법
EP2717253B1 (en) Drive device for liquid crystal display device, and liquid crystal display device
KR20230001052A (ko) 전력 모듈 및 이를 포함하는 전자 장치
KR20220089173A (ko) 전력관리장치 및 이를 포함하는 디스플레이장치
JP2008191443A (ja) 表示ドライバｉｃ
JP2005513537A (ja) 液晶ディスプレイ用列ドライバ
US11978376B2 (en) Power management circuit and display device including the same
JP4599912B2 (ja) 液晶表示装置
JP2010039190A (ja) 階調電圧生成回路、ドライバ、電気光学装置、及び電子機器
KR20230001614A (ko) 소스 증폭기 및 그를 포함하는 디스플레이 장치
TWI662527B (zh) 顯示幕電源控制方法、裝置、儲存介質及電子設備