JP4599912B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4599912B2
JP4599912B2 JP2004197871A JP2004197871A JP4599912B2 JP 4599912 B2 JP4599912 B2 JP 4599912B2 JP 2004197871 A JP2004197871 A JP 2004197871A JP 2004197871 A JP2004197871 A JP 2004197871A JP 4599912 B2 JP4599912 B2 JP 4599912B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal panel
supplied
operating voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004197871A
Other languages
English (en)
Other versions
JP2006018149A (ja
Inventor
達也 喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2004197871A priority Critical patent/JP4599912B2/ja
Publication of JP2006018149A publication Critical patent/JP2006018149A/ja
Application granted granted Critical
Publication of JP4599912B2 publication Critical patent/JP4599912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

この発明は、テレビ放送などの映像を液晶パネルに表示出力する液晶表示装置に関し、待機電力を低減する技術に関する。
液晶表示装置には、一般に、複数の走査線と複数のデータ線とが交差して設けられた液晶パネルと、液晶パネルの走査線とデータ線をそれぞれ駆動するゲートドライバおよびソースドライバと、映像信号をソースドライバに供給したりゲートドライバとソースドライバに駆動タイミングを与えたりする表示制御回路とが設けられている。
従来、このような液晶表示装置において待機時の消費電力を低減する提案が幾つかなされている。例えば、特許文献1では、ゲートドライバにパワーセーブ設定端子を備え、この端子に電圧Vssが印加されることで、走査線を駆動する信号出力が停止される技術が開示されている。
また、特許文献2では、外部入力される同期信号を監視して、同期信号が入力されていないときに液晶パネル駆動用の高電圧を生成する回路の動作を停止させることで、待機時の消費電力の低減を図った技術が開示されている。
特開2001−27750号公報 特開平1−177076号公報
液晶表示装置のゲートドライバやソースドライバは、液晶パネルに駆動電圧を出力するほか、駆動電圧を最適なタイミングで出力するべく種々の論理動作が高速で行われている。従って、液晶パネルの駆動電圧を生成する動作電圧を停止させただけでは、これらの論理動作は停止されず、その分、無駄な電力消費が生じてしまう。
この発明の目的は、ソースドライバやゲートドライバに新たな端子や回路を追加することなく、スタンバイ時にこれらの消費電力を低減し、待機電力の少ない液晶表示装置を提供することにある。
本発明は、上記目的を達成するため、複数の走査線と複数のデータ線とが交差するように設けられた液晶パネルと、前記液晶パネルの走査線を駆動するゲートドライバと、前記液晶パネルのデータ線を駆動するソースドライバと、前記ソースドライバに映像信号を出力する映像処理回路と、前記ゲートドライバおよび前記ソースドライバに駆動タイミングを与えるタイミングパルス信号を生成するタイミングコントローラとを備えた液晶表示装置において、通常動作モードと前記液晶パネルで表示出力を行わないスタンバイモードとの設定が可能なモード設定手段を備え、前記モード設定手段によりスタンバイモードが設定されると、通常動作モードにおいて、前記映像処理回路に供給されるアナログ回路用の動作電圧および制御系の動作電圧と、前記ソースドライバに供給される制御系の動作電圧
および前記液晶パネルを駆動するための動作電圧と、前記ゲートドライバに供給される制御系の動作電圧および前記液晶パネルを駆動するための動作電圧のうち、前記ソースドライバと前記ゲートドライバとにそれぞれ供給される前記液晶パネルを駆動するための動作電圧の供給が停止され、且つ、前記タイミングコントローラから前記タイミングパルス信号の出力が停止されるように構成され、前記映像処理回路に供給されるアナログ回路用の動作電圧および制御系の動作電圧と、前記ソースドライバと前記ゲートドライバにそれぞれ供給される制御系の動作電圧は、それぞれ供給され続けるように構成したものである。
このような手段によれば、スタンバイモードのときに、タイミングコントローラからゲートドライバやソースドライバにタイミングパルス信号が供給されないので、ゲートドライバやソースドライバの制御系の論理動作も停止されることになる。さらに、ゲートドライバやソースドライバの制御系の論理動作を停止させるのに、ゲートドライバやソースドライバにスタンバイモード用の制御端子を設ける必要もなく、タイミングコントローラの出力を停止させるという簡単な構成のみで対応することが出来る。
以上説明したように、本発明に従うと、スタンバイモードのときにソースドライバとゲートドライバの制御系の論理動作も停止され、それにより待機電力の更なる低減を図ることが出来るという効果がある。さらに、この待機電力の低減を簡単な構成で実現することが出来るという効果がある。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明の実施の形態の液晶表示装置の全体構成を示すブロック図である。
この実施の形態の液晶表示装置1は、横方向に伸びる複数の走査線と縦方向に伸びる複数のデータ線とがそれぞれ形成された例えばアクティブマトリックス方式の液晶パネル11と、走査線を順次駆動していくゲートドライバ12と、映像データに基づいてデータ線を駆動するソースドライバ13と、アナログの映像信号を受けてこれをデジタルのRGB信号に変換してソースドライバ13に供給する映像処理回路やゲートドライバ12やソースドライバ13に駆動タイミングを与えるタイミングコントローラ14aを有した表示制御回路14と、各部に動作電圧を供給する電源回路15と、各部を統括的に制御するマイクロコントローラ16とを備えている。
マイクロコントローラ16には、装置の動作モードが設定されるステータスレジスタ(モード設定手段)16bが設けられている。ステータスレジスタ16bにはモード設定ビットが設けられ、この設定ビットに通常動作モードと表示出力が行われないスタンバイモードとの設定が可能になっている。
マイクロコントローラ16は、例えば、外部から入力される映像信号を監視して、この入力が断たれた場合にモード設定ビットにスタンバイモードの値を設定したり、或いは、ユーザによる所定の操作が行われた場合にモード設定ビットにスタンバイモードの値を設定したりする。
さらに、マイクロコントローラ16は、モード設定ビットがスタンバイモードの値である場合に、表示制御回路14と電源回路15にスタンバイモードであることを示すスタンバイ信号を出力するようになっている。
電源回路15と表示制御回路14は、それぞれスタンバイ信号が入力される制御端子を備え、この制御端子の信号に基づいてスタンバイモードのときには、所定の動作電圧の供給を停止したり、所定の信号出力を停止したりするようになっている。
図2は、通常動作モードのときとスタンバイモードのときとで各動作電圧の供給状態と信号出力状態の変化を示す図表である。
電源回路15は、パワーオン時に、アナログの映像処理用の動作電圧A_3.3Vと、デジタルの映像信号処理用の動作電圧D_3.3Vと、デジタル制御用の動作電圧D_1.8Vとを表示制御回路14へ供給している。また、ゲートドライバ12とソースドライバ13へ、制御系の動作電圧P_3.3Vを、ソースドライバ13へ、データ線駆動電圧を生成する電圧10.8Vを、ゲートドライバ12へ、ゲートON電圧25VとゲートOFF電圧−6Vを、それぞれ供給している。
本実施の形態の液晶表示装置1では、これらのうち、スタンバイ信号が入力された場合には、ソースドライバ13へのデータ線駆動用の電圧10.8Vとゲートドライバ12へのゲートON電圧25VとゲートOFF電圧−6Vとの供給が断たれるように構成されている。また、その他の動作電圧の供給は続けられるように構成されている。
スタンバイモードのときに、制御系の動作電圧をゲートドライバ12やソースドライバ13に供給し続けるのは、スタンバイモードから通常動作モードへ切り換えるときにラッチアップ等の問題を生じることなく素早く切り換えることが出来るとともに、動作電圧の供給があっても制御動作が停止することで消費電力をほとんどゼロにすることが出来るからである。
さらに、本実施の形態の液晶表示装置1では、マイクロコントローラ16から表示制御回路14にスタンバイ信号が入力された場合に、タイミングコントローラ14aからゲートドライバ12やソースドライバ13へ供給されるタイミングパルス信号の出力が停止されるように構成されている。すなわち、タイミングパルス信号の信号線の出力がローレベルに固定される。
このタイミングパルス信号の出力停止は、タイミングコントローラ14aの出力段に信号出力を遮断可能なトランスファゲート回路を設けて停止させたり、または、タイミングコントローラ14aへの動作クロックの供給、或いは、タイミングコントローラ14aの動作クロックの生成動作を停止することで、タイミングコントローラ14aの動作自体を停止させるように構成しても良い。
以上のように、この実施の形態の液晶表示装置1によれば、スタンバイモードのときにタイミングコントローラ14aの出力が停止されるので、ゲートドライバ12やソースドライバ13において制御系の論理動作も停止され待機電力をより低減することが出来る。
また、スタンバイモードでの低消費電力を図るのに、ゲートドライバ12やソースドライバ13に特別な構成は不要であり、所定の動作電圧の供給を断つ構成と、タイミングコントローラ14aの出力を停止する構成のみで対応することが出来るので、追加する回路規模も少なくて済む。
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、上記実施の形態では、タイミングコントローラ14aが映像信号処理回路と同一のチップ上に形成されているが、タイミングコントローラ14aと映像信号処理回路とが別の集積回路となっている場合にも、本発明を同様に適用することが出来る。
また、スタンバイモードの設定が可能なモード設定手段としてマイクロコントローラ内のステータスレジスタを例示したが、その他のレジスタや外付けのレジスタ、或いは、モード設定用の信号線によりモード設定手段を構成することも出来る。
その他、液晶パネルの種類、各種動作電圧の種類、タイミングパルス信号の種類など、実施の形態で説明した細部等は発明の趣旨を逸脱しない範囲で適宜変更可能である。
本発明の実施の形態の液晶表示装置の全体構成を示すブロック図である。 通常動作モードのときとスタンバイモードのときの各動作電圧の供給状態と信号の出力状態とを示す図表である。
符号の説明
1 液晶表示装置
11 液晶パネル
12 ゲートドライバ
13 ソースドライバ
14 表示制御回路
14a タイミングコントローラ
15 電源回路
16 マイクロコントローラ
16a レジスタ

Claims (1)

  1. 複数の走査線と複数のデータ線とが交差するように設けられた液晶パネルと、前記液晶パネルの走査線を駆動するゲートドライバと、前記液晶パネルのデータ線を駆動するソースドライバと、前記ソースドライバに映像信号を出力する映像処理回路と、前記ゲートドライバおよび前記ソースドライバに駆動タイミングを与えるタイミングパルス信号を生成するタイミングコントローラとを備えた液晶表示装置において、
    通常動作モードと前記液晶パネルで表示出力を行わないスタンバイモードとの設定が可能なモード設定手段を備え、
    前記モード設定手段によりスタンバイモードが設定されると、
    通常動作モードにおいて、前記映像処理回路に供給されるアナログ回路用の動作電圧および制御系の動作電圧と、前記ソースドライバに供給される制御系の動作電圧および前記液晶パネルを駆動するための動作電圧と、前記ゲートドライバに供給される制御系の動作電圧および前記液晶パネルを駆動するための動作電圧のうち、前記ソースドライバと前記ゲートドライバとにそれぞれ供給される前記液晶パネルを駆動するための動作電圧の供給が停止され、
    且つ、前記タイミングコントローラから前記タイミングパルス信号の出力が停止されるように構成され
    前記映像処理回路に供給されるアナログ回路用の動作電圧および制御系の動作電圧と、前記ソースドライバと前記ゲートドライバにそれぞれ供給される制御系の動作電圧は、それぞれ供給され続けることを特徴とする液晶表示装置。
JP2004197871A 2004-07-05 2004-07-05 液晶表示装置 Expired - Fee Related JP4599912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004197871A JP4599912B2 (ja) 2004-07-05 2004-07-05 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004197871A JP4599912B2 (ja) 2004-07-05 2004-07-05 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2006018149A JP2006018149A (ja) 2006-01-19
JP4599912B2 true JP4599912B2 (ja) 2010-12-15

Family

ID=35792472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004197871A Expired - Fee Related JP4599912B2 (ja) 2004-07-05 2004-07-05 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4599912B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281926B1 (ko) 2006-06-29 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR101315500B1 (ko) * 2006-11-13 2013-10-14 엘지디스플레이 주식회사 액정패널과 이를 가지는 액정표시장치
JP5576587B2 (ja) * 2007-10-12 2014-08-20 船井電機株式会社 液晶表示装置
JP2010151920A (ja) * 2008-12-24 2010-07-08 Seiko Epson Corp 画像処理装置、投影型表示装置および画像処理装置の消費電力低減方法
KR101688599B1 (ko) 2010-06-01 2016-12-23 삼성전자 주식회사 모드전환방법, 상기 모드전환방법이 적용되는 디스플레이구동ic 및 영상신호처리시스템
KR101961723B1 (ko) * 2012-07-09 2019-07-17 엘지디스플레이 주식회사 영상표시장치 및 그 구동방법
JP5668748B2 (ja) * 2012-12-28 2015-02-12 セイコーエプソン株式会社 投影型表示装置および投影型表示装置の消費電力低減方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175062A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 表示装置用駆動装置
JP2002311909A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
JP2003228063A (ja) * 1990-03-23 2003-08-15 Matsushita Electric Ind Co Ltd 液晶表示素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003228063A (ja) * 1990-03-23 2003-08-15 Matsushita Electric Ind Co Ltd 液晶表示素子
JP2002175062A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 表示装置用駆動装置
JP2002311909A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
JP2006018149A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
EP2743910B1 (en) Display device and driving method thereof
JP4679812B2 (ja) 走査方向制御回路および表示装置
JP4668202B2 (ja) タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法
WO2009128280A1 (ja) 表示装置および携帯端末
WO2009128283A1 (ja) 表示装置および携帯端末
US10504478B2 (en) Semiconductor device having shifted operation voltages in different modes and electronic apparatus thereof
CN110264971B (zh) 防闪屏电路及方法、驱动电路、显示装置
JP3866577B2 (ja) 表示駆動装置
JPH1130974A (ja) 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP2009288461A (ja) 表示装置、表示パネルドライバ、表示パネルの駆動方法、及び表示パネルドライバへの画像データ供給方法
JP4896436B2 (ja) 液晶表示装置制御回路
JP2003216127A (ja) 表示装置用駆動装置および表示装置の駆動方法
US20150130862A1 (en) Display driver, display system and microcomputer
JP2008191442A (ja) 表示ドライバic
US7084851B2 (en) Display device having SRAM built in pixel
JP4599912B2 (ja) 液晶表示装置
KR102126549B1 (ko) 평판 표시 장치 및 그의 구동 방법
JP2009104014A (ja) 液晶駆動装置及びこれを用いた液晶表示装置
JP2002350808A (ja) 駆動回路および表示装置
JPH07271323A (ja) 液晶表示装置
JP4337447B2 (ja) フラットディスプレイ装置及び集積回路
JP2007121699A (ja) 半導体集積回路装置
JP2010141576A (ja) 半導体デバイスおよびディスプレイ装置
KR102383681B1 (ko) 전력 제공 방법 및 전력 제공 장치
JP2018013723A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees