JP5412190B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP5412190B2 JP5412190B2 JP2009153702A JP2009153702A JP5412190B2 JP 5412190 B2 JP5412190 B2 JP 5412190B2 JP 2009153702 A JP2009153702 A JP 2009153702A JP 2009153702 A JP2009153702 A JP 2009153702A JP 5412190 B2 JP5412190 B2 JP 5412190B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- circuit
- voltage generation
- intermittent operation
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
図1は、本発明の実施の形態1による間欠動作基準電圧発生回路の一例を示すブロック図、図2は、図1の間欠動作基準電圧発生回路における動作例を示すタイミングチャート、図3は、図1の間欠動作基準電圧発生回路による低消費電力効果の一例を示す説明図、図4は、図1の間欠動作基準電圧発生回路における外部電源投入時の動作波形と電圧精度との関係を示す説明図、図5は、図1の間欠動作基準電圧発生回路における外部電源投入時の動作波形と電圧精度との他の関係を示す説明図、図6は、図1の間欠動作基準電圧発生回路におけるスタンバイモードから通常動作モードへの遷移時における電圧ドロップの一例を示す説明図、図7は、図1の間欠動作基準電圧発生回路における状態遷移図、図8は、図1の間欠動作基準電圧発生回路を用いて構成した半導体チップにおけるレイアウトの一例を示す説明図、図9は、図8の半導体チップに搭載された間欠動作基準電圧発生回路におけるレイアウトの一例を示す説明図、図10は、図9の間欠動作基準電圧発生回路の上層に形成されたメタルシールド配線の一例を示す説明図、図11は、図9のA−B断面図、図12は、図9の間欠動作基準電圧発生回路の上層に形成されたメタルシールド配線の他の例を示す説明図、図13は、図12のA−B断面図、図14は、図1の間欠動作基準電圧発生回路を用いて構成した半導体チップに搭載された間欠動作基準電圧発生回路におけるガードリングの形成例を示すレイアウト図、図15は、図14のA−B断面図、図16は、本発明の実施の形態1による間欠動作基準電圧発生回路の他の例を示すブロック図、図17は、図16の間欠動作基準電圧発生回路による低消費電力効果の一例を示す説明図である。
Ibgr×R=(Ibe+α×△Ibe)×R:α、Rは任意]により得られる温度依存性の小さいレファレンス電圧PREVBGRを生成する。
図18は、本発明の実施の形態2による間欠動作基準電圧発生回路の一例を示すブロック図、図19は、図18の間欠動作基準電圧発生回路を用いて構成した半導体チップにおけるレイアウトの一例を示す説明図、図20は、図18の間欠動作基準電圧発生回路による低消費電力効果の一例を示す説明図、図21は、図18の間欠動作基準電圧発生回路における状態遷移図である。
図22は、本発明の実施の形態3による間欠動作基準電圧発生回路の一例を示すブロック図、図23は、図22の間欠動作基準電圧発生回路における状態遷移図、図24は、図22の間欠動作基準電圧発生回路による低消費電力効果の一例を示す説明図である。
図25は、本発明の実施の形態4による間欠動作基準電圧発生回路の一例を示すブロック図、図26は、図25の間欠動作基準電圧発生回路による低消費電力効果の一例を示す説明図である。
図27は、本発明の実施の形態5による間欠動作基準電圧発生回路に設けられたバイアス回路の一例を示す回路図である。
図28は、本発明の実施の形態6による間欠動作基準電圧発生回路に設けられた基準電圧発生回路の一例を示す回路図である。
図29は、本発明の実施の形態7による間欠動作基準電圧発生回路に設けられた基準電圧発生回路の一例を示す回路図である。
図30は、本発明の実施の形態8による間欠動作基準電圧発生回路に設けられた基準電圧生成回路の一例を示す回路図である。
図31は、本発明の実施の形態9による間欠動作基準電圧発生回路に設けられた発振回路の一例を示す回路図である。
図32は、本発明の実施の形態10による間欠動作基準電圧発生回路に設けられた分周制御回路の一例を示す回路図、図33は、図32の分周制御回路における動作波形の一例を示すタイミングチャートである。
図34は、本発明の実施の形態11による間欠動作基準電圧発生回路に設けられた低精度レファレンス回路の一例を示す回路図、図35は、本発明の実施の形態11による間欠動作基準電圧発生回路に設けられた接続用ディレイの一例を示す回路図である。
1a 間欠動作基準電圧発生回路
1b 間欠動作基準電圧発生回路
1c 間欠動作基準電圧発生回路
2 バイアス回路
3 基準電圧発生回路
4 基準電圧生成回路
5 発振回路
6 保持容量回路
7 アナログバッファ
8 低精度レファレンス回路
9 VOSCレギュレータ
10 レベルシフタ
11 容量充電レギュレータ
12 接続判定コンパレータ
13 接続用ディレイ
14 分周制御回路
15 I/O領域
16 システム電源回路
17 レギュレータ
18 PLL
19 レギュレータ
20 レギュレータ
21 RAM
22 CPU
23 不揮発性メモリ
24 ガードリング
25 ガードリング
25a ガードリング
26 ガードリング
27 メタルシールド配線
27a メタルシールド配線
28 半導体基板
29 DEEP−NWELL
30 NWELL
31 PWELL
32 NWELL
33 PWELL
34 P+型半導体領域
35 PWELL
36 P+型半導体領域
37 DEEP−NWELL
38 NWELL
39 PWELL
40 NWELL
41 PWELL
42 P+型半導体領域
43 DEEP−NWELL
44 NWELL
45 PWELL
46 NWELL
47 PWELL
48 NWELL
49 PWELL
50 P+型半導体領域
51 ビア
52 PWELL
53 P+型半導体領域
54 PWELL
55 P+型半導体領域
56 PWELL
57 P+型半導体領域
58 PWELL
59 P+型半導体領域
60 PWELL
61 P+型半導体領域
62 PWELL
63 P+型半導体領域
64 保持電圧検知コンパレータ
65 電圧低下検知回路
66 電圧低下検知回路
67 電圧低下検知回路
68 レジスタ
69 電圧低下検知回路
M1〜M7 トランジスタ
M10〜M17 トランジスタ
M60 トランジスタ
M70〜M72 トランジスタ
M80〜M89 トランジスタ
M90〜M95 トランジスタ
M100〜M105 トランジスタ
M110〜M112 トランジスタ
M140 トランジスタ
M150〜M152 トランジスタ
Q1〜Q3 トランジスタ
Q10,Q11 トランジスタ
CH 保持容量
SWH スイッチ
SW1〜SW6 スイッチ
CHP 半導体チップ
MH1〜MH5 配線層
R0,R11,R12 抵抗
R50〜R63 抵抗
R70〜R72 抵抗
R80〜R83 抵抗
R90〜R93 抵抗
AMP0〜AMP2 オペアンプ
AMP10,AMP20 オペアンプ
OR2 論理和回路
C0 静電容量素子
INV0,INV1 インバータ
INV20〜INV23 インバータ
INV41〜INV44 インバータ
DFF0〜DFF3 フリップフロップ
DFF20,DFF21 フリップフロップ
AND0〜AND2,AND11 論理積回路
C10 静電容量素子
Claims (7)
- レファレンス電圧を生成するレファレンス電圧生成手段を備えた半導体集積回路装置であって、
前記レファレンス電圧生成手段は、
前記レファレンス電圧を生成するレファレンス電圧生成部と、
低消費電力モードの1つであるスタンバイモード時に、前記レファレンス電圧生成部を間欠動作させて前記レファレンス電圧を生成する間欠動作制御部とを備え、
前記間欠動作制御部は、
基準クロック信号を任意の分周信号に変換し、第1の制御信号、および第2の制御信号を生成する制御信号生成部と、
前記スタンバイモード時に、前記第1の制御信号に基づいて動作し、前記レファレンス電圧生成部が生成したレファレンス電圧を安定化させる充電用レギュレータと、
前記充電用レギュレータが安定化させた電源電圧を、前記第2の制御信号に基づいて、サンプル/ホールドするサンプル/ホールド回路と、
前記サンプル/ホールド回路の電源電圧をバッファして前記レファレンス電圧として出力するバッファ部と、
前記スタンバイモード時に、前記レファレンス電圧生成部と前記レファレンス電圧生成手段の出力部とを非導通状態とし、前記バッファ部と前記出力部とを導通状態として前記バッファ部から出力される電源電圧をレファレンス電圧として出力するスイッチ部とを備え、
前記レファレンス電圧生成部は、
前記制御信号生成部が生成する前記第1の制御信号に基づいて間欠動作することを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記間欠動作制御部は、
前記制御信号生成部に供給する基準クロック信号を生成する発振回路を備えたことを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記間欠動作制御部は、
外部供給される外部電源電圧を降圧した発振用電源電圧を生成し、前記発振回路に電源電圧として供給する発振回路用レギュレータを備えたことを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記間欠動作制御部は、
前記スタンバイモードから通常動作モードに遷移した際に、前記レファレンス電圧生成部から出力されるレファレンス電圧の上昇を検知して任意の遅延時間が経過した後にスイッチ制御信号を出力し、前記レファレンス電圧生成部と前記レファレンス電圧生成手段の前記出力部とが導通状態となり、前記バッファ部と前記出力部とが非導通状態となるように前記スイッチ部を切り換える接続切り換え制御部を備えたことを特徴とする半導体集積回路装置。 - 請求項1〜4のいずれか1項に記載の半導体集積回路装置において、
前記レファレンス電圧生成部は、
トリミング信号により、生成するレファレンス電圧を調整することのできる機能を有し、前記スタンバイモードに移行した際に、前記トリミング信号による調整を行うリセット期間中に間欠動作しないことを特徴とする半導体集積回路装置。 - 請求項1〜5のいずれか1項に記載の半導体集積回路装置において、
前記レファレンス電圧生成手段は、
前記レファレンス電圧生成手段の周囲が取り囲まれるようにガードリングが形成されていることを特徴とする半導体集積回路装置。 - 請求項1〜6のいずれか1項に記載の半導体集積回路装置において、
前記レファレンス電圧生成手段は、
前記レファレンス電圧生成手段が形成された上方を覆うようにメッシュ状のメタルシールド配線が形成されていることを特徴とする半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153702A JP5412190B2 (ja) | 2009-06-29 | 2009-06-29 | 半導体集積回路装置 |
US12/796,033 US20100327841A1 (en) | 2009-06-29 | 2010-06-08 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153702A JP5412190B2 (ja) | 2009-06-29 | 2009-06-29 | 半導体集積回路装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011008683A JP2011008683A (ja) | 2011-01-13 |
JP2011008683A5 JP2011008683A5 (ja) | 2012-05-24 |
JP5412190B2 true JP5412190B2 (ja) | 2014-02-12 |
Family
ID=43379947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009153702A Expired - Fee Related JP5412190B2 (ja) | 2009-06-29 | 2009-06-29 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100327841A1 (ja) |
JP (1) | JP5412190B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5695439B2 (ja) * | 2011-02-18 | 2015-04-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6120528B2 (ja) * | 2012-11-08 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2015069019A (ja) * | 2013-09-30 | 2015-04-13 | シナプティクス・ディスプレイ・デバイス株式会社 | 半導体装置 |
KR102190453B1 (ko) * | 2014-02-17 | 2020-12-11 | 삼성전자주식회사 | 전력 관리 장치 및 이를 포함하는 시스템 온 칩 |
JP6492507B2 (ja) | 2014-10-06 | 2019-04-03 | 株式会社デンソー | 電子制御装置 |
JP5888387B1 (ja) * | 2014-10-22 | 2016-03-22 | ミツミ電機株式会社 | 電池保護回路及び電池保護装置、並びに電池パック |
KR20170007036A (ko) | 2015-07-10 | 2017-01-18 | 에스케이하이닉스 주식회사 | 입력 회로 및 이를 포함하는 반도체 장치 |
US11703983B2 (en) * | 2020-03-25 | 2023-07-18 | Sensortek Technology Corp | Capacitance sensing circuit |
US11404129B1 (en) * | 2021-02-05 | 2022-08-02 | Micron Technology, Inc. | Power architecture for non-volatile memory |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318365B2 (ja) * | 1992-10-20 | 2002-08-26 | 富士通株式会社 | 定電圧回路 |
JPH09288897A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 電圧供給回路 |
US5959471A (en) * | 1997-09-25 | 1999-09-28 | Siemens Aktiengesellschaft | Method and apparatus for reducing the bias current in a reference voltage circuit |
JP3293584B2 (ja) * | 1999-03-02 | 2002-06-17 | 日本電気株式会社 | 基準電圧発生装置および方法 |
JP3398693B2 (ja) * | 1999-08-24 | 2003-04-21 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
JP2002091591A (ja) * | 2000-09-14 | 2002-03-29 | Seiko Epson Corp | 定電圧出力装置 |
GB2376081B (en) * | 2001-03-14 | 2004-12-08 | Micron Technology Inc | Measurement of the integrity of a power supply |
JP2003005844A (ja) * | 2001-06-25 | 2003-01-08 | Matsushita Electric Ind Co Ltd | 低消費電流型レギュレータ回路 |
TW200524139A (en) * | 2003-12-24 | 2005-07-16 | Renesas Tech Corp | Voltage generating circuit and semiconductor integrated circuit |
JP5067836B2 (ja) * | 2005-12-19 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
JP5460093B2 (ja) * | 2009-03-26 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 半導体メモリの内部電源制御回路及び半導体装置 |
-
2009
- 2009-06-29 JP JP2009153702A patent/JP5412190B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-08 US US12/796,033 patent/US20100327841A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2011008683A (ja) | 2011-01-13 |
US20100327841A1 (en) | 2010-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5412190B2 (ja) | 半導体集積回路装置 | |
Yang et al. | A nanosecond-transient fine-grained digital LDO with multi-step switching scheme and asynchronous adaptive pipeline control | |
US8136987B2 (en) | Ratio meter for temperature sensor | |
US7528590B2 (en) | DC/DC boost converter with pulse skipping circuitry | |
US7768242B2 (en) | DC/DC boost converter with resistorless current sensing | |
US7107178B2 (en) | Temperature sensing circuit for use in semiconductor integrated circuit | |
US7852061B2 (en) | Band gap generator with temperature invariant current correction circuit | |
US7622963B2 (en) | General purpose comparator with multiplexer inputs | |
JP2004133800A (ja) | 半導体集積回路装置 | |
US20090089599A1 (en) | Power supply system for low power mcu | |
US20090089605A1 (en) | Power supply voltage monitors | |
US8710913B2 (en) | Circuit arrangement and method for operating a circuit arrangement | |
US20140145707A1 (en) | Voltage fluctuation detection circuit and semiconductor integrated circuit | |
US10637476B2 (en) | Clock integrated circuit | |
US10788376B2 (en) | Apparatus for sensing temperature in electronic circuitry and associated methods | |
US7123105B2 (en) | Oscillator with temperature control | |
US7135913B2 (en) | Reference voltage generating circuit for integrated circuit | |
US9922699B1 (en) | Adaptive diode sizing techniques for reducing memory power leakage | |
KR20010107531A (ko) | 반도체 집적 장치 및 집적 회로의 전압 강하 검출 방법 및그 전압 강하 보정 방법 | |
US9792979B1 (en) | Process, voltage, and temperature tracking SRAM retention voltage regulator | |
Kim et al. | An ultra-low voltage digitally controlled low-dropout regulator with digital background calibration | |
CN114174789A (zh) | 带有体效应二极管的反向带隙基准电路,以及带有占空比输出的开关电容器温度传感器 | |
US10126773B2 (en) | Circuit and method for providing a secondary reference voltage from an initial reference voltage | |
Kim et al. | PVT variation tolerant current source with on-chip digital self-calibration | |
WO2019118745A2 (en) | Digital low dropout regulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |