JP2015035572A - 回路モジュール及びその製造方法 - Google Patents
回路モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP2015035572A JP2015035572A JP2013248237A JP2013248237A JP2015035572A JP 2015035572 A JP2015035572 A JP 2015035572A JP 2013248237 A JP2013248237 A JP 2013248237A JP 2013248237 A JP2013248237 A JP 2013248237A JP 2015035572 A JP2015035572 A JP 2015035572A
- Authority
- JP
- Japan
- Prior art keywords
- circuit module
- sealing
- region
- shield
- conductive shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000007789 sealing Methods 0.000 claims abstract description 229
- 239000011810 insulating material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 73
- 239000000758 substrate Substances 0.000 description 33
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 238000005498 polishing Methods 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000011049 filling Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000007650 screen-printing Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1316—Moulded encapsulation of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本発明の一実施形態に係る回路モジュール100は、配線基板2と、電子部品3と、封止層4と、導電性シールド5とを具備する。配線基板2は、実装面2aを有する。電子部品3は、実装面2a上に実装される。封止層4は、第1の封止領域411と第1の封止領域411から実装面2aの反対側に突出する第2の封止領域412とを含み実装面2aと対向する第1の表面41と、実装面2aと第1の表面41とに連接する第2の表面42とを有し、絶縁性材料で構成され電子部品3を被覆する。導電性シールド5は、少なくとも第2の表面42と第1の表面41の第1の封止領域411とを被覆する。
【選択図】図4
Description
上記配線基板は、実装面を有する。
上記電子部品は、上記実装面上に実装される。
上記封止層は、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する。
上記導電性シールドは、少なくとも上記第2の表面と上記第1の表面の第1の封止領域とを被覆する。
上記実装面上に、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する封止層が形成される。
上記封止層の外表面を被覆する導電性シールドが形成される。
上記配線基板は、実装面を有する。
上記電子部品は、上記実装面上に実装される。
上記封止層は、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する。
上記導電性シールドは、少なくとも上記第2の表面と上記第1の表面の第1の封止領域とを被覆する。
上記第2の封止領域により、回路モジュール全体が薄型化した場合であっても、電子部品と導電性シールドとの間の距離を十分に確保することが可能となる。これにより、電子部品と導電性シールドとの間の寄生容量を低減することが可能となる。したがって、導電性シールドの電磁シールド機能を安定的に維持し、かつ上記電子部品の不具合を抑制することが可能となる。
これにより、導電性シールドが、封止層の第1及び第2の表面(外表面)全体を被覆することとなり、電磁シールド機能をより効果的に発揮することが可能となる。
上記第1の封止領域上に形成され第1の厚みで構成された第1のシールド領域と、上記第2の封止領域上に形成され上記第1の厚みよりも小さい第2の厚みで構成された第2のシールド領域とを含み上記第1の表面上を被覆する第1のシールド部と、
上記第2の表面上を被覆し上記実装面と接続される第2のシールド部とを有してもよい。
これにより、例えば第1のシールド部の表面を略平坦な面とすることができる。
これにより、導電性シールドが電子部品に対して影響を及ぼし得る領域に形成されない構成とすることができ、導電性シールドによる電子部品に対する電気的な影響を抑制することができる。
上記導電性シールドは、上記露出された第2の封止領域の周囲に形成され上記開口部の底面から露出される縁部をさらに有してもよい。
このような構成により、平面視において開口部を第2の封止領域よりも大きく構成することができ、第2の封止領域を確実に開放することが可能となる。
これにより、導電性シールドをグランド電位に維持することができ、導電性シールドの電磁シールド機能をより安定的に発揮させることが可能となる。
上記実装面上に、第1の封止領域と上記第1の封止領域から上記実装面の反対側に突出する第2の封止領域とを含み上記実装面と対向する第1の表面と、上記実装面と上記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され上記電子部品を被覆する封止層が形成される。
上記封止層の外表面を被覆する導電性シールドが形成される。
上記電子部品を被覆する第1の封止層を形成する工程と、
上記第1の封止層上に、上記第2の封止領域に対応する領域に開口を有するマスクを配置する工程と、
上記第1の封止層上に、上記マスクの開口を介して第2の封止層を形成する工程とを含んでいてもよい。
これにより、エッチングや、レーザ加工等によるパターニング工程によらず、第1及び第2の封止層の積層によって上記封止層を形成することができる。したがって、配線基板や電子部品に対する影響を抑制しつつ、上記封止層を容易に形成することが可能となる。
上記製造方法によれば、封止層の第2の封止領域に対応する部分が実装面と反対側に突出していることから、導電性シールドの上面全体を研磨等により除去することで、第2の封止領域のみを選択的に露出させることが可能となる。したがって、煩雑な工程を経ることなく、導電性シールドに、第2の封止領域が露出する構成の開口部を形成することが可能となる。
図1〜図4は、本発明の一実施形態に係る回路モジュールを示す図であり、図1は斜視図、図2は平面図、図3は配線基板の平面図、図4は、図2の[A]−[A]線方向断面図である。
本実施形態に係る回路モジュール100は、配線基板2と、電子部品3と、封止層4と、導電性シールド5とを有する。
配線基板2は、例えば回路モジュール100全体の寸法と同一の略正方形に構成された実装面2aと、その反対側の端子面2bとを有し、厚みが例えば約0.4mmのガラスエポキシ系多層配線基板で構成される。配線基板2の絶縁層を構成する材料は、上述のガラスエポキシ系材料に限られず、例えば絶縁性セラミック材料等も採用可能である。
電子部品3は、実装面2a上に実装されている。本実施形態において、電子部品3は、図3に示すように、複数の電子部品を含む。複数の電子部品としては、典型的には、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。これらの部品には、金属製等の導体からなる筐体を有するものが含まれる。また、動作時に電磁波を周囲に発生する部品や、当該電磁波の影響を受け易い部品も含まれる。
封止層4は、絶縁性材料で構成され、複数の電子部品31,32を被覆するように実装面2a上に形成される。封止層4は、例えばシリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂で構成される。封止層4の形成方法は特に限定されないが、例えば後述するように、モールド形成法やスクリーン印刷法等を採用することができる。
導電性シールド5は、封止層4上に形成され、少なくとも第2の表面42と第1の表面41の第1の封止領域411とを被覆するように構成される。本実施形態において、導電性シールド5は、第1の表面41の第2の封止領域412をさらに被覆しており、封止層4の外表面(第1の表面41及び第2の表面42を含む封止層4の表面をいう。以下同様。)全体を被覆するように構成される。
次に、本実施形態の回路モジュール100の製造方法について説明する。
図6Aは、集合基板の準備工程と、電子部品3(31,32)の実装工程とを説明する図である。図6Aを参照し、集合基板25は、複数枚の配線基板2が面付けされた大面積の基板で構成される。図6Aに複数の配線基板2を区画する分離ラインLを示す。この分離ラインLは仮想的なものであってもよいし、集合基板25上に実際に印刷等により描かれていてもよい。
引き続き図6Aを参照し、電子部品の実装工程について説明する。図6Aは、集合基板25(配線基板2)上に電子部品31,32が配置された態様を示す。
図6B,図7Aは、封止層4の形成工程を説明する図である。本実施形態において、封止層4を形成する工程は、第1の封止層4aを形成する工程と、マスクを配置する工程と、第2の封止層4bを形成する工程とを有する。
図7Bは、ハーフカット工程を説明する図である。本工程では、例えばダイサーにより、分離ラインLに沿って、封止層4の上面である第1の表面41から集合基板25の内部に達する深さのカット溝Cが形成される。カット溝Cは、集合基板25(配線基板2)の段差部2cを形成する。カット溝Cの深さは特に限定されないが、集合基板25上の第1のGND端子24aを分断できる深さで形成される。
図8Aは、導電性シールド5の形成工程を説明する図である。導電性シールド5は、封止層4の外表面である第1の表面41と第2の表面42とを被覆するように形成される。これにより、封止層4の第1の表面41上を被覆する第1のシールド部51と、第2の表面42上を被覆する第2のシールド部52とが形成される。
図8Bは、裁断工程を説明する図である。本工程においては、ダイシングテープT上で集合基板25が分離ラインLに沿ってフルカットされることにより、複数の回路モジュール100が個片化される。分離に際しては、図8Aに示すように、例えばダイサーD等が用いられる。本実施形態において、カット溝C内にも導電性シールド5が充填されるため、分離ラインLにて分離した際に、配線基板2と導電性シールド5とが同一の裁断面を有するように構成される。
以上の各工程により、回路モジュール100が製造される。本実施形態に係る回路モジュールの製造方法によれば、電子部品31と対向して設けられた封止層4の第2の封止領域412がZ軸方向上方に突出して形成される。これにより、回路モジュール全体の厚みを高背の電子部品31の厚み(高さ)を考慮して可能な限り薄く構成しようとした場合であっても、突出した第2の封止領域412により、電子部品31と導電性シールド5の内面との距離を十分に確保することが可能となる。したがって、回路モジュール100の小型化を図りつつ、電子部品31と導電性シールド5との間に発生する寄生容量を低減することが可能となる。またこれにより、導電性シールド5の電磁シールド機能を十分に確保できるとともに、電子部品31の誤動作等の不具合を抑制することが可能となる。
図10は、本発明の第2の実施形態に係る回路モジュールを示す概略断面図であり、図4に示した断面図に対応する。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
図11は、本発明の第3の実施形態に係る回路モジュールを示す概略断面図であり、図4に示した断面図に対応する。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
図12は、本実施形態の変形例に係る回路モジュールを示す概略断面図であり、図4に示した断面図に対応する。
図13、14は、本発明の第4の実施形態に係る回路モジュールを示す図であり、図13は図4に示した断面図に対応する概略断面図、図14は平面図である。以下、第1及び第2の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態に係る回路モジュール100Eは、上述の製造方法の他に、以下のように製造することも可能である。すなわち、ハーフカット工程と、第1のシールド層の形成工程と、第2のシールド層の形成工程と、裁断工程とを有してもよい。
3,31,32…電子部品
4,4B,4C,4D,4E…封止層
41,41B,41C,41D,41E…第1の表面
42,42B,42C,42D,42E…第2の表面
411,411B,411C,411D,411E…第1の封止領域
412,412B,412C,412D,412E…第2の封止領域
5,5B,5C,5D,5E…導電性シールド
51,51C…第1のシールド部
52,52C…第2のシールド部
511…第1のシールド領域
512…第2のシールド領域
513B,513D,513E…開口部
53E…縁部
24a…グランド端子
100,100B,100C,100D,100E…回路モジュール
Claims (10)
- 実装面を有する配線基板と、
前記実装面上に実装された電子部品と、
第1の封止領域と前記第1の封止領域から前記実装面の反対側に突出する第2の封止領域とを含み前記実装面と対向する第1の表面と、前記実装面と前記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され前記電子部品を被覆する封止層と、
少なくとも前記第2の表面と前記第1の表面の第1の封止領域とを被覆する導電性シールドと
を具備する回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記第2の封止領域は、前記電子部品と対向して設けられる
回路モジュール。 - 請求項1又は2に記載の回路モジュールであって、
前記導電性シールドは、前記第1の表面の第2の封止領域をさらに被覆する
回路モジュール。 - 請求項3に記載の回路モジュールであって、
前記導電性シールドは、
前記第1の封止領域上に形成され第1の厚みで構成された第1のシールド領域と、前記第2の封止領域上に形成され前記第1の厚みよりも小さい第2の厚みで構成された第2のシールド領域とを含み前記第1の表面上を被覆する第1のシールド部と、
前記第2の表面上を被覆し前記実装面と接続される第2のシールド部とを有する
回路モジュール。 - 請求項1又は2に記載の回路モジュールであって、
前記導電性シールドは、前記第2の封止領域を露出する開口部を有する
回路モジュール。 - 請求項5に記載の回路モジュールであって、
前記開口部は、前記第2の封止領域を露出する底面を有し、
前記導電性シールドは、前記露出された第2の封止領域の周囲に形成され前記開口部の底面から露出される縁部をさらに有する
回路モジュール。 - 請求項1〜6のうちのいずれか1項に記載の回路モジュールであって、
前記配線基板は、前記導電性シールドと電気的に接続するグランド端子を有する
回路モジュール。 - 実装面上に電子部品が実装された配線基板を準備し、
前記実装面上に、第1の封止領域と前記第1の封止領域から前記実装面の反対側に突出する第2の封止領域とを含み前記実装面と対向する第1の表面と、前記実装面と前記第1の表面とに連接する第2の表面とを有し、絶縁性材料で構成され前記電子部品を被覆する封止層を形成し、
前記封止層の外表面を被覆する導電性シールドを形成する
回路モジュールの製造方法。 - 請求項8に記載の回路モジュールの製造方法であって、
前記封止層を形成する工程は、
前記電子部品を被覆する第1の封止層を形成する工程と、
前記第1の封止層上に、前記第2の封止領域に対応する領域に開口を有するマスクを配置する工程と、
前記第1の封止層上に、前記マスクの開口を介して第2の封止層を形成する工程とを含む
回路モジュールの製造方法。 - 請求項8又は9に記載の回路モジュールの製造方法であって、さらに
前記第2の封止領域上の前記導電性シールドを除去する工程を含む
回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013248237A JP5576548B1 (ja) | 2013-07-10 | 2013-11-29 | 回路モジュール及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013144579 | 2013-07-10 | ||
JP2013144579 | 2013-07-10 | ||
JP2013248237A JP5576548B1 (ja) | 2013-07-10 | 2013-11-29 | 回路モジュール及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014082639A Division JP2015035579A (ja) | 2013-07-10 | 2014-04-14 | 回路モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5576548B1 JP5576548B1 (ja) | 2014-08-20 |
JP2015035572A true JP2015035572A (ja) | 2015-02-19 |
Family
ID=51579045
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013248237A Active JP5576548B1 (ja) | 2013-07-10 | 2013-11-29 | 回路モジュール及びその製造方法 |
JP2014082639A Pending JP2015035579A (ja) | 2013-07-10 | 2014-04-14 | 回路モジュール及びその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014082639A Pending JP2015035579A (ja) | 2013-07-10 | 2014-04-14 | 回路モジュール及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150016066A1 (ja) |
JP (2) | JP5576548B1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017047539A1 (ja) * | 2015-09-14 | 2017-03-23 | 株式会社村田製作所 | 高周波モジュール |
JP2017191835A (ja) * | 2016-04-12 | 2017-10-19 | Tdk株式会社 | 電子回路モジュール及びその製造方法 |
JP2018206869A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社村田製作所 | インダクタ |
JP2019103232A (ja) * | 2017-12-01 | 2019-06-24 | 矢崎総業株式会社 | 電子部品ユニット |
WO2021060163A1 (ja) * | 2019-09-27 | 2021-04-01 | 株式会社村田製作所 | モジュールおよびその製造方法 |
WO2022034822A1 (ja) * | 2020-08-12 | 2022-02-17 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2023003148A1 (ko) * | 2021-07-23 | 2023-01-26 | 삼성전자 주식회사 | 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5767268B2 (ja) * | 2013-04-02 | 2015-08-19 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
FR3020742B1 (fr) * | 2014-05-05 | 2016-05-27 | Valeo Systemes De Controle Moteur | Systeme electrique avec blindage |
JP6738588B2 (ja) * | 2014-09-02 | 2020-08-12 | セイコーエプソン株式会社 | 発振器、電子機器、および移動体 |
JP6387278B2 (ja) * | 2014-09-30 | 2018-09-05 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP6272745B2 (ja) * | 2014-10-27 | 2018-01-31 | ソニー・オリンパスメディカルソリューションズ株式会社 | 医療機器用基板および医療機器 |
WO2016092693A1 (ja) * | 2014-12-12 | 2016-06-16 | 株式会社メイコー | モールド回路モジュール及びその製造方法 |
WO2016144039A1 (en) | 2015-03-06 | 2016-09-15 | Samsung Electronics Co., Ltd. | Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof |
US10652996B2 (en) * | 2015-12-21 | 2020-05-12 | 3M Innovative Properties Company | Formable shielding film |
DE112017000890T5 (de) * | 2016-02-18 | 2018-10-31 | Autonetworks Technologies, Ltd. | Schaltungsanordnung und elektrischer Anschlusskasten |
US10477737B2 (en) | 2016-05-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method of a hollow shielding structure for circuit elements |
JP6328698B2 (ja) * | 2016-07-26 | 2018-05-23 | Tdk株式会社 | 電子回路パッケージ |
US10477687B2 (en) | 2016-08-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method for EMI shielding structure |
KR20180032985A (ko) * | 2016-09-23 | 2018-04-02 | 삼성전자주식회사 | 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스 |
US10068854B2 (en) * | 2016-10-24 | 2018-09-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
KR102551657B1 (ko) * | 2016-12-12 | 2023-07-06 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
WO2018168591A1 (ja) * | 2017-03-13 | 2018-09-20 | 株式会社村田製作所 | モジュール |
JP6689780B2 (ja) | 2017-03-30 | 2020-04-28 | 太陽誘電株式会社 | 電子部品モジュールの製造方法 |
JP2018170419A (ja) * | 2017-03-30 | 2018-11-01 | 太陽誘電株式会社 | 電子部品モジュール |
KR20190004964A (ko) * | 2017-07-05 | 2019-01-15 | 삼성전자주식회사 | 반도체 패키지 |
US10594020B2 (en) | 2017-07-19 | 2020-03-17 | Samsung Electronics Co., Ltd. | Electronic device having antenna element and method for manufacturing the same |
KR102373931B1 (ko) | 2017-09-08 | 2022-03-14 | 삼성전자주식회사 | 전자파 차폐구조 |
JP2021158202A (ja) * | 2020-03-26 | 2021-10-07 | シャープ株式会社 | シールド構造および電子機器 |
FR3117302B1 (fr) * | 2020-12-03 | 2022-11-11 | Thales Sa | Module électronique et procédé de fabrication associé |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03206702A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 発振器用シールドケース |
JP2011155223A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュール |
JP2012009611A (ja) * | 2010-06-24 | 2012-01-12 | Murata Mfg Co Ltd | 回路モジュール |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
WO2012101920A1 (ja) * | 2011-01-27 | 2012-08-02 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4178880B2 (ja) * | 2002-08-29 | 2008-11-12 | 松下電器産業株式会社 | モジュール部品 |
JP4138862B1 (ja) * | 2008-01-15 | 2008-08-27 | 松下電器産業株式会社 | 回路基板モジュール及び電子機器 |
JP4658268B2 (ja) * | 2008-11-26 | 2011-03-23 | 三菱電機株式会社 | 電力用半導体モジュール |
JP2010225620A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 回路モジュール |
-
2013
- 2013-11-29 JP JP2013248237A patent/JP5576548B1/ja active Active
-
2014
- 2014-02-27 US US14/192,559 patent/US20150016066A1/en not_active Abandoned
- 2014-04-14 JP JP2014082639A patent/JP2015035579A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03206702A (ja) * | 1990-01-08 | 1991-09-10 | Nec Corp | 発振器用シールドケース |
JP2011155223A (ja) * | 2010-01-28 | 2011-08-11 | Tdk Corp | 回路モジュール |
JP2012009611A (ja) * | 2010-06-24 | 2012-01-12 | Murata Mfg Co Ltd | 回路モジュール |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
WO2012101920A1 (ja) * | 2011-01-27 | 2012-08-02 | 株式会社村田製作所 | 回路モジュール及びその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017047539A1 (ja) * | 2015-09-14 | 2017-03-23 | 株式会社村田製作所 | 高周波モジュール |
US10312172B2 (en) | 2015-09-14 | 2019-06-04 | Murata Manufacturing Co., Ltd. | High-frequency module |
JP2017191835A (ja) * | 2016-04-12 | 2017-10-19 | Tdk株式会社 | 電子回路モジュール及びその製造方法 |
JP2018206869A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社村田製作所 | インダクタ |
US11056263B2 (en) | 2017-05-31 | 2021-07-06 | Murata Manufacturing Co., Ltd. | Inductor |
JP2019103232A (ja) * | 2017-12-01 | 2019-06-24 | 矢崎総業株式会社 | 電子部品ユニット |
WO2021060163A1 (ja) * | 2019-09-27 | 2021-04-01 | 株式会社村田製作所 | モジュールおよびその製造方法 |
WO2022034822A1 (ja) * | 2020-08-12 | 2022-02-17 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2023003148A1 (ko) * | 2021-07-23 | 2023-01-26 | 삼성전자 주식회사 | 전자 부품의 차폐를 위한 도전성 레이어가 형성된 기판 및 이를 포함하는 전자 장치 |
US11943862B2 (en) | 2021-07-23 | 2024-03-26 | Samsung Electronics Co., Ltd. | Board having conductive layer for shielding electronic component and electronic device including the same |
Also Published As
Publication number | Publication date |
---|---|
JP2015035579A (ja) | 2015-02-19 |
US20150016066A1 (en) | 2015-01-15 |
JP5576548B1 (ja) | 2014-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5576548B1 (ja) | 回路モジュール及びその製造方法 | |
JP5466785B1 (ja) | 回路モジュール及びその製造方法 | |
TWI520661B (zh) | 電路模組及其製造方法 | |
JP6387278B2 (ja) | 回路モジュール及びその製造方法 | |
JP5756500B2 (ja) | 回路モジュール | |
JP5550159B1 (ja) | 回路モジュール及びその製造方法 | |
JP5622906B1 (ja) | 回路モジュールの製造方法 | |
JP5576543B1 (ja) | 回路モジュール | |
JP5517379B1 (ja) | 回路モジュール | |
KR20130117328A (ko) | 회로 모듈 및 그 제조 방법 | |
JP5517378B1 (ja) | 回路モジュール | |
JP2014183181A (ja) | 電子部品モジュール及びその製造方法 | |
US20150062835A1 (en) | Circuit module | |
JP2015204342A (ja) | 電子部品の製造方法 | |
EP2363883A1 (en) | Connecting pad producing method | |
KR20130080294A (ko) | 커패시터 내장형 인쇄회로기판 및 그의 제조방법 | |
JP2019102536A (ja) | 多層回路基板 | |
JP2016127148A (ja) | 配線基板の製造方法 | |
CN114220795B (zh) | Sip封装组件及其封装方法、制作方法 | |
JP2015144165A (ja) | 回路モジュール及びその製造方法 | |
JP2011049379A (ja) | 電子部品およびその製造方法 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5576548 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |