JP5550159B1 - 回路モジュール及びその製造方法 - Google Patents
回路モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP5550159B1 JP5550159B1 JP2013192713A JP2013192713A JP5550159B1 JP 5550159 B1 JP5550159 B1 JP 5550159B1 JP 2013192713 A JP2013192713 A JP 2013192713A JP 2013192713 A JP2013192713 A JP 2013192713A JP 5550159 B1 JP5550159 B1 JP 5550159B1
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- circuit module
- region
- sealing layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 151
- 239000004020 conductor Substances 0.000 claims abstract description 107
- 238000007789 sealing Methods 0.000 claims abstract description 81
- 239000011241 protective layer Substances 0.000 claims abstract description 44
- 239000011810 insulating material Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000000945 filler Substances 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000003973 paint Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000004382 potting Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/0015—Gaskets or seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【解決手段】回路モジュール100は、配線基板2と、複数の電子部品3と、封止層4と、導電性シールド5とを具備する。配線基板2は、第1の領域と第2の領域とを含む実装面2aと、上記各領域の境界に沿って実装面2a上に形成された導体パターン10と、実装面2a上に形成され実装面2a及び導体パターン10を被覆する絶縁性の保護層6とを有する。複数の電子部品3は、上記各領域に実装される。封止層4は、複数の電子部品3を被覆し絶縁性材料で構成され、保護層6を貫通して導体パターン10の表面に達する深さの溝部41を有する。導電性シールド5は、封止層4の外表面を被覆する第1のシールド部51と、溝部41に設けられ導体パターン10と電気的に接続する第2のシールド部52とを有する。
【選択図】図2
Description
上記配線基板は、第1の領域と第2の領域とを含む実装面と、上記第1の領域と上記第2の領域との境界に沿って上記実装面上に形成された導体パターンと、上記実装面上に形成され上記実装面及び上記導体パターンを被覆する絶縁性の保護層とを有する。
上記複数の電子部品は、上記第1の領域と上記第2の領域とに実装される。
上記封止層は、上記複数の電子部品を被覆し、絶縁性材料で構成され、上記保護層を貫通して上記導体パターンの表面に達する深さの溝部を有する。
上記導電性シールドは、上記封止層の外表面を被覆する第1のシールド部と、上記溝部に設けられ上記導体パターンと電気的に接続する第2のシールド部とを有する。
上記実装面上に上記実装面及び上記導体パターンを被覆する絶縁性材料で構成された保護層が形成される。
上記第1の領域と上記第2の領域とに複数の電子部品が実装される。
上記実装面に上記複数の電子部品を被覆する絶縁性材料で構成された封止層が形成される。
上記封止層の表面にレーザ光を照射することで、上記保護層を貫通して上記導体パターンの表面に達する深さの溝部が形成される。
上記溝部内に導電性樹脂を充填し、上記封止層の外表面を導電性樹脂で被覆することで導電性シールドが形成される。
上記配線基板は、第1の領域と第2の領域とを含む実装面と、上記第1の領域と上記第2の領域との境界に沿って上記実装面上に形成された導体パターンと、上記実装面上に形成され上記実装面及び上記導体パターンを被覆する絶縁性の保護層とを有する。
上記複数の電子部品は、上記第1の領域と上記第2の領域とに実装される。
上記封止層は、上記複数の電子部品を被覆する絶縁性材料で構成され、上記保護層を貫通して上記導体パターンの表面に達する深さの溝部を有する。
上記導電性シールドは、上記封止層の外表面を被覆する第1のシールド部と、上記溝部に設けられ上記導体パターンと電気的に接続する第2のシールド部とを有する。
これにより、後工程のデスミア処理を必要とせずに、上記導体パターンと上記第2のシールド部との間の安定した電気的接続を確保することが可能となる。
上記実装面上に上記実装面及び上記導体パターンを被覆する絶縁性材料で構成された保護層が形成される。
上記第1の領域と上記第2の領域とに複数の電子部品が実装される。
上記実装面に上記複数の電子部品を被覆する絶縁性材料で構成された封止層が形成される。
上記封止層の表面にレーザ光を照射することで、上記保護層を貫通して上記導体パターンの表面に達する深さの溝部が形成される。
上記溝部内に導電性樹脂を充填し、上記封止層の外表面を導電性樹脂で被覆することで導電性シールドが形成される。
これにより、レーザ光が上記封止層を構成する材料と比べて材料中のフィラー成分が少ない又はフィラーを含有しない上記保護層を貫通後に上記導体パターン表面に達するため、上記導体パターン上にレーザ照射後のスミア(樹脂の残渣)の付着が少なく済む。よって、後工程のデスミア処理を必要とせずに、上記導体パターンと上記第2のシールド部との間の安定した電気的接続を確保することが可能となる。
図1〜3は、本発明の一実施形態に係る回路モジュールを示す図であり、図1は上面図、図2は、図1の[A]−[A]線方向断面図、そして図3は、図2の拡大断面図である。
本実施形態に係る回路モジュール100は、配線基板2と、複数の電子部品3(31〜33)と、封止層4と、導電性シールド5とを有する。
配線基板2は、例えば回路モジュール100全体の寸法と同一の略正方形に構成された実装面2aと、その反対側の端子面2bとを有し、厚みが例えば約0.4mmのガラスエポキシ系多層配線基板で構成される。配線基板2の絶縁層を構成する材料は、上述のガラスエポキシ系材料に限られず、例えば絶縁性セラミック材料等も採用可能である。
複数の電子部品3は、実装面2a上の第1、第2及び第3の領域2A〜2C上にそれぞれ実装されている。典型的には、複数の電子部品3としては、集積回路(IC)、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。
封止層4は、複数の電子部品31,32及び保護層6を被覆するように実装面2a上に形成された絶縁性材料で構成される。封止層4は、溝部41に設けられた第2のシールド部52により、第1の領域2A側と第2の領域2B側と第3の領域2C側とに分割される。実施形態において封止層4は、典型的には、例えばシリカやアルミナが添加されたエポキシ樹脂等の絶縁性樹脂で構成される。封止層4の形成方法は特に限定されず、例えばモールド成形法によって形成される。
導電性シールド5は、第1のシールド部51と、第2のシールド部52とを有する。第1のシールド部51は、封止層4の外表面(封止層4の上面及び側面を含む表面をいう。以下同様。)を被覆するように構成され、回路モジュール100の外装シールドとして機能する。第2のシールド部52は、封止層4の溝部41に設けられ、回路モジュール100の内装シールドとして機能する。
次に、本実施形態の回路モジュール100の製造方法について説明する。
図4は、集合基板25の構成を模式的に示す上面図である。集合基板25は、複数枚の配線基板2が面付けされた大面積の基板で構成される。図4に複数の配線基板2を区画する分離ラインLを示す。この分離ラインLは仮想的なものであってもよいし、集合基板25上に実際に印刷等により描かれていてもよい。
図5は、電子部品3(31〜33)の実装工程を説明する図であり、集合基板25(配線基板2)上に電子部品31〜33が配置された態様を示す。
図6(A),(B)は、封止層4の形成工程を説明する図であり、封止層4が実装面2a上に形成された態様を示す。
図7(A),(B)は、ハーフカット工程を説明する図である。本工程では、例えばダイサーにより、分離ラインLに沿って、封止層4の上面から集合基板25の内部に達する深さのカット溝Cが形成される。カット溝Cは、集合基板25(配線基板2)の段差部2cを形成する。カット溝Cの深さは特に限定されないが、集合基板25上のGND端子24aを分断できる深さで形成される。
図8(A),(B)は、溝部41の形成工程を説明する図である。溝部41は、各実装面2a上の領域2A〜2C間の境界に沿って形成される。すなわち溝部41は、第1の領域2Aと第2、第3の領域2B,2Cとの境界に沿って形成される第1の溝部41aと、第2の領域2Bと第3の領域2Cとの境界に沿って形成される第2の溝部41bとを有する。
図9(A),(B)は、導電性シールド5の形成工程を説明する図である。導電性シールド5は、封止層4上に形成される。これにより、封止層4の外表面を被覆する第1のシールド部51と、溝部41に設けられる第2のシールド部52とが形成される。
図10(A),(B)は、裁断工程を説明する図である。本工程においては、集合基板25が分離ラインLに沿ってフルカットされることにより、複数の回路モジュール100が個片化される。分離に際しては、例えばダイサー等が用いられる。本実施形態において、カット溝C内にも導電性シールド5が充填されるため、分離ラインLにて分離した際に、配線基板2と導電性シールド5(第1のシールド部51)とが同一の裁断面を有するように構成される。これにより、封止層4の表面(上面及び側面)と配線基板2の側面の一部を被覆する導電性シールド5を備えた回路モジュール100が作製される。
以上の各工程により、回路モジュール100が製造される。本実施形態に係る回路モジュールの製造方法によれば、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する第1のシールド部51と、モジュール内部における複数の電子部品間の電磁的な干渉を防止する第2のシールド部52とを有する導電性シールド5を備えた回路モジュール100を製造することができる。
これにより、スミアを取り除くデスミア処理を実施することなく、導体パターン10と溝部41に設けられた第2のシールド部52との間の安定な電気的接続を確保することが可能となる。
図11は、本発明の第2の実施形態に係る回路モジュールの縦断面図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略又は簡略化する。
これにより、レーザ光により第1の金属層21を焼き切ることなく溝部42を安定かつ容易に形成することができる。したがって、CO2レーザ加工用レーザとしてCO2レーザだけでなく、これよりも短波長のNd:YAGレーザ等のようなレーザ光を用いたとしても、導体パターン20の焼損を効果的に防止することができる。
3(31〜33)…電子部品
4…封止層
5…導電性シールド
6…保護層
H1…第1の厚み
H2…第2の厚み
4a…第1の内周壁面
6a…第2の内周壁面
10,20…導体パターン
21…第1の金属層
22…第2の金属層
23…第3の金属層
41,42…溝部
51…第1のシールド部
52…第2のシールド部
100,200…回路モジュール
Claims (8)
- 第1の領域と第2の領域とを含む実装面と、前記第1の領域と前記第2の領域との境界に沿って前記実装面上に形成された導体パターンと、前記実装面上に形成され前記実装面及び前記導体パターンを被覆する絶縁性の保護層とを有する配線基板と、
前記第1の領域と前記第2の領域とに実装された複数の電子部品と、
前記複数の電子部品を被覆し、フィラーを含有した絶縁性の樹脂材料からなる封止層であって、レーザ光の走査により前記樹脂材料と前記保護層とを部分的に溶融あるいは蒸散することで形成された、前記導体パターンの表面に達する深さの溝部を有する絶縁性の封止層と、
前記封止層の外表面を被覆する第1のシールド部と、前記溝部に設けられ前記導体パターンと電気的に接続する第2のシールド部とを有する導電性シールドと
を具備する回路モジュール。 - 請求項1に記載の回路モジュールであって、
前記保護層は、前記導体パターンの直上で第1の厚みを有し、
前記封止層は、前記導体パターンの直上で第2の厚みを有し、
前記溝部は、前記第1の厚みと前記第2の厚みとの和の深さを有する
回路モジュール。 - 請求項1又は2に記載の回路モジュールであって、
前記溝部の内周壁面は、前記封止層の材料で構成された第1の内周壁面と、
前記保護層の材料で構成された第2の内周壁面とを有する
回路モジュール。 - 請求項1〜3のいずれか1項に記載の回路モジュールであって、
前記導体パターンは、Cuで構成されている
回路モジュール。 - 請求項1〜3のいずれか1項に記載の回路モジュールであって、
前記導体パターンは、
Cuで構成された第1の金属層と、
前記第1の金属層の表面に形成されたAu又はAgで構成された第2の金属層とを含む
回路モジュール。 - 請求項5に記載の回路モジュールであって、
前記導体パターンは、前記第1の金属層と前記第2の金属層との間に配置された第3の金属層をさらに有し、
前記第3の金属層はCuよりも融点の高い金属材料で構成される
回路モジュール。 - 第1の領域と第2の領域とを含む実装面上に、前記第1の領域と前記第2の領域との境界に沿って前記実装面上に導体パターンが形成された配線基板を準備し、
前記実装面上に前記実装面及び前記導体パターンを被覆する絶縁性材料で構成された保護層を形成し、
前記第1の領域と前記第2の領域とに複数の電子部品を実装し、
前記実装面上に前記複数の電子部品を被覆する絶縁性材料で構成された封止層を形成し、
前記封止層の表面にレーザ光を照射することで、前記保護層を貫通して前記導体パターンの表面に達する深さの溝部を形成し、
前記溝部内に導電性樹脂を充填し、前記封止層の外表面を導電性樹脂で被覆することで導電性シールドを形成する
回路モジュールの製造方法。 - 請求項7に記載の回路モジュールの製造方法であって、
前記溝部は、前記封止層の表面にCO2レーザ光を照射することで形成される
回路モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013192713A JP5550159B1 (ja) | 2013-09-12 | 2013-09-18 | 回路モジュール及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013189168 | 2013-09-12 | ||
JP2013189168 | 2013-09-12 | ||
JP2013192713A JP5550159B1 (ja) | 2013-09-12 | 2013-09-18 | 回路モジュール及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5550159B1 true JP5550159B1 (ja) | 2014-07-16 |
JP2015079775A JP2015079775A (ja) | 2015-04-23 |
Family
ID=51416774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013192713A Expired - Fee Related JP5550159B1 (ja) | 2013-09-12 | 2013-09-18 | 回路モジュール及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9807916B2 (ja) |
JP (1) | JP5550159B1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5767268B2 (ja) * | 2013-04-02 | 2015-08-19 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
JP6400108B2 (ja) * | 2014-08-26 | 2018-10-03 | 三菱電機株式会社 | 高周波モジュール |
WO2016040184A1 (en) | 2014-09-08 | 2016-03-17 | Samumed, Llc | 3-(3h-imidazo[4,5-b]pyridin-2-yl)-1h-pyrazolo[3,4-c]pyridine and therapeutic uses thereof |
WO2016144039A1 (en) | 2015-03-06 | 2016-09-15 | Samsung Electronics Co., Ltd. | Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof |
JP6511947B2 (ja) * | 2015-05-11 | 2019-05-15 | 株式会社村田製作所 | 高周波モジュール |
WO2016195026A1 (ja) * | 2015-06-04 | 2016-12-08 | 株式会社村田製作所 | 高周波モジュール |
CN105163491B (zh) * | 2015-09-17 | 2018-03-06 | 北京代尔夫特电子科技有限公司 | 一种可穿戴电子设备的封装方法 |
US10134682B2 (en) | 2015-10-22 | 2018-11-20 | Avago Technologies International Sales Pte. Limited | Circuit package with segmented external shield to provide internal shielding between electronic components |
US10163808B2 (en) | 2015-10-22 | 2018-12-25 | Avago Technologies International Sales Pte. Limited | Module with embedded side shield structures and method of fabricating the same |
US20170117229A1 (en) * | 2015-10-22 | 2017-04-27 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Circuit package with trench features to provide internal shielding between electronic components |
US9807866B2 (en) * | 2015-11-30 | 2017-10-31 | Intel Corporation | Shielding mold for electric and magnetic EMI mitigation |
JP6715672B2 (ja) | 2016-04-25 | 2020-07-01 | 株式会社村田製作所 | 回路モジュール |
US10477737B2 (en) | 2016-05-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method of a hollow shielding structure for circuit elements |
US10477687B2 (en) | 2016-08-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method for EMI shielding structure |
CN114980523A (zh) * | 2016-08-19 | 2022-08-30 | 奈科斯特金技术私人有限公司 | 用于制造印刷电路板的方法 |
KR102551657B1 (ko) * | 2016-12-12 | 2023-07-06 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
US10510667B2 (en) | 2016-12-21 | 2019-12-17 | Intel Corporation | Conductive coating for a microelectronics package |
WO2018168591A1 (ja) * | 2017-03-13 | 2018-09-20 | 株式会社村田製作所 | モジュール |
US10594020B2 (en) | 2017-07-19 | 2020-03-17 | Samsung Electronics Co., Ltd. | Electronic device having antenna element and method for manufacturing the same |
KR102373931B1 (ko) | 2017-09-08 | 2022-03-14 | 삼성전자주식회사 | 전자파 차폐구조 |
US11177226B2 (en) * | 2018-09-19 | 2021-11-16 | Intel Corporation | Flexible shield for semiconductor devices |
US20200098700A1 (en) * | 2018-09-21 | 2020-03-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
WO2020071492A1 (ja) * | 2018-10-05 | 2020-04-09 | 株式会社村田製作所 | モジュール |
DE102019130898A1 (de) | 2019-08-16 | 2021-02-18 | Infineon Technologies Ag | Zweistufige laserbearbeitung eines verkapselungsmittels eines halbleiterchipgehäuses |
KR20220020018A (ko) * | 2020-08-11 | 2022-02-18 | 삼성전기주식회사 | 부품 패키지 및 이에 이용되는 인쇄회로기판 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294701A (ja) * | 2005-04-06 | 2006-10-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6140575A (en) * | 1997-10-28 | 2000-10-31 | 3Com Corporation | Shielded electronic circuit assembly |
JP3757971B2 (ja) * | 2003-10-15 | 2006-03-22 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP2006202969A (ja) * | 2005-01-20 | 2006-08-03 | Taiyo Yuden Co Ltd | 半導体装置およびその実装体 |
JP2010225620A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 回路モジュール |
US8654537B2 (en) * | 2010-12-01 | 2014-02-18 | Apple Inc. | Printed circuit board with integral radio-frequency shields |
JP5466785B1 (ja) * | 2013-08-12 | 2014-04-09 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
-
2013
- 2013-09-18 JP JP2013192713A patent/JP5550159B1/ja not_active Expired - Fee Related
- 2013-11-26 US US14/090,534 patent/US9807916B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294701A (ja) * | 2005-04-06 | 2006-10-26 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2012019091A (ja) * | 2010-07-08 | 2012-01-26 | Sony Corp | モジュールおよび携帯端末 |
Also Published As
Publication number | Publication date |
---|---|
US20150070851A1 (en) | 2015-03-12 |
US9807916B2 (en) | 2017-10-31 |
JP2015079775A (ja) | 2015-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5550159B1 (ja) | 回路モジュール及びその製造方法 | |
JP5466785B1 (ja) | 回路モジュール及びその製造方法 | |
JP5767268B2 (ja) | 回路モジュール及びその製造方法 | |
JP6387278B2 (ja) | 回路モジュール及びその製造方法 | |
JP5576548B1 (ja) | 回路モジュール及びその製造方法 | |
US20130271928A1 (en) | Circuit module and method of manufacturing the same | |
US9230924B2 (en) | Method of producing semiconductor module and semiconductor module | |
JP5622906B1 (ja) | 回路モジュールの製造方法 | |
JP5756500B2 (ja) | 回路モジュール | |
US20150062835A1 (en) | Circuit module | |
JP5517379B1 (ja) | 回路モジュール | |
JP5576543B1 (ja) | 回路モジュール | |
KR101164957B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2003046216A (ja) | 表面実装型電子部品、回路基板および表面実装型電子部品の実装構造 | |
TWI837058B (zh) | 半導體器件及其製造方法 | |
WO2021060164A1 (ja) | 電子部品モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5550159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |