JP6328698B2 - 電子回路パッケージ - Google Patents
電子回路パッケージ Download PDFInfo
- Publication number
- JP6328698B2 JP6328698B2 JP2016145891A JP2016145891A JP6328698B2 JP 6328698 B2 JP6328698 B2 JP 6328698B2 JP 2016145891 A JP2016145891 A JP 2016145891A JP 2016145891 A JP2016145891 A JP 2016145891A JP 6328698 B2 JP6328698 B2 JP 6328698B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit package
- film
- electronic circuit
- magnetic
- magnetic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010408 film Substances 0.000 claims description 233
- 229910052751 metal Inorganic materials 0.000 claims description 103
- 239000002184 metal Substances 0.000 claims description 103
- 229920005989 resin Polymers 0.000 claims description 96
- 239000011347 resin Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 74
- 239000002131 composite material Substances 0.000 claims description 25
- 239000000696 magnetic material Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- 229910000859 α-Fe Inorganic materials 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 11
- 239000012762 magnetic filler Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229920001187 thermosetting polymer Polymers 0.000 claims description 11
- 239000011888 foil Substances 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 230000003064 anti-oxidating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 89
- 230000008569 process Effects 0.000 description 20
- 238000012986 modification Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 13
- 238000005259 measurement Methods 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000005422 blasting Methods 0.000 description 7
- 239000003795 chemical substances by application Substances 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000007921 spray Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000007639 printing Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910017061 Fe Co Inorganic materials 0.000 description 2
- 229910017082 Fe-Si Inorganic materials 0.000 description 2
- 229910017133 Fe—Si Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000003063 flame retardant Substances 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910000889 permalloy Inorganic materials 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 238000007751 thermal spraying Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 1
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 1
- 229920001342 Bakelite® Polymers 0.000 description 1
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910019819 Cr—Si Inorganic materials 0.000 description 1
- 229910017518 Cu Zn Inorganic materials 0.000 description 1
- 229910017752 Cu-Zn Inorganic materials 0.000 description 1
- 229910017943 Cu—Zn Inorganic materials 0.000 description 1
- 239000004641 Diallyl-phthalate Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229910017060 Fe Cr Inorganic materials 0.000 description 1
- 229910002544 Fe-Cr Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 229910003296 Ni-Mo Inorganic materials 0.000 description 1
- 229910003962 NiZn Inorganic materials 0.000 description 1
- 229910018605 Ni—Zn Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002796 Si–Al Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- QUDWYFHPNIMBFC-UHFFFAOYSA-N bis(prop-2-enyl) benzene-1,2-dicarboxylate Chemical compound C=CCOC(=O)C1=CC=CC=C1C(=O)OCC=C QUDWYFHPNIMBFC-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- UPHIPHFJVNKLMR-UHFFFAOYSA-N chromium iron Chemical compound [Cr].[Fe] UPHIPHFJVNKLMR-UHFFFAOYSA-N 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000702 sendust Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Geometry (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Regulation Of General Use Transformers (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明は電子回路パッケージに関し、特に、電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド機能を有する電子回路パッケージに関する。
近年、スマートフォンなどの電子機器は、高性能な無線通信回路及びデジタルチップが採用され、使用する半導体ICの動作周波数も上昇する傾向にある。さらに複数の半導体ICを最短配線で接続する2.5D構造や3D構造をもったシステムインパッケージ(SIP)化が加速し、電源系回路のモジュール化も今後増加していくと予測される。さらに多数の電子部品(インダクタ、コンデンサ、抵抗、フィルターなどの受動部品、トランジスタ、ダイオードなどの能動部品、半導体ICなどの集積回路部品、並びに、その他電子回路構成に必要な部品の総称)がモジュール化された電子回路モジュールも今後益々増加していくことが予測され、これらを総称した電子回路パッケージがスマートフォンなどの電子機器の高機能化および小型化、薄型化により高密度実装される傾向にある。これらの傾向は、一方でノイズによる誤動作及び電波障害が顕著となることを示し、従来のノイズ対策では誤動作や電波障害を防止することが困難である。このため、近年においては、電子回路パッケージのセルフシールド化が進み、導電性ペーストもしくはメッキやスパッタ法による電磁気シールドの提案及び実用化がなされているが、今後はさらに高いシールド特性が要求される。
これを実現すべく、近年においては電磁気シールド機能と磁気シールド機能を併せ持つ複合シールド構造の提案がなされている。複合シールド構造を得るためには、導電膜(金属膜)による電磁気シールドと磁性膜による磁気シールドを電子回路パッケージに形成する必要がある。
例えば、特許文献1に記載された半導体パッケージは、磁性層と金属膜が積層されてなるシールドケース(シールドカン)を接着剤によってモールド樹脂に接着した構成を有している。また、特許文献2に記載された半導体パッケージは、モールド樹脂の表面を金属シールドで覆うとともに、半導体チップの上面が露出するようモールド樹脂に凹部を設け、凹部を金属などで埋め込んだ構成を有している。
しかしながら、特許文献1のように接着剤を用いてシールドケースを貼り付ける構成では、低背化に不利であるばかりでなく、金属膜を基板上のグランドパターンに接続することが困難となる。また、特許文献2のように、モールド樹脂に形成した凹部を金属などで埋める構成では、放熱性は高められるものの、複合シールド構造ではないことから、特に低周波領域におけるシールド特性が不十分である。
したがって、本発明は、高い複合シールド効果と低背化を両立可能な電子回路パッケージを提供することを目的とする。
本発明による電子回路パッケージは、電源パターンを有する基板と、前記基板の表面の第1の領域に搭載された第1の電子部品と、前記第1の電子部品を埋め込むよう前記基板の前記表面を覆うモールド樹脂と、前記モールド樹脂の少なくとも上面を覆う磁性膜と第1の金属膜の積層体と、を備え、前記第1の金属膜は、前記電源パターンに接続されており、前記磁性膜は、前記第1の領域上において膜厚が選択的に厚い形状を有していることを特徴とする。
本発明によれば、モールド樹脂の少なくとも上面に磁性膜及び金属膜の積層膜が形成されていることから、複合シールド特性を得ることができる。しかも、第1の電子部品の上方においては、磁性膜の膜厚が厚いことから、第1の電子部品に対する複合シールド特性を高めることができる。つまり、電子回路パッケージは、基板に搭載された全ての電子部品が同レベルのノイズ源となるわけではなく、特定の電子部品が特に強いノイズ源となることが多い。また、基板に搭載された全ての電子部品が均等に外部ノイズに弱いわけではなく、特定の電子部品が特に外来ノイズに弱い場合も多い。そして、本発明においては、ノイズ対策が必要な電子部品の上方において磁性膜の膜厚を厚くしており、これにより当該電子部品を中心として発生するピークノイズを抑制することができ、かつ外部ノイズに弱い電子部品の誤動作を防止することができる。しかも、磁性膜の膜厚は、第1の電子部品の上方において選択的に厚くなっていることから、第1の電子部品が他の電子部品よりも高さが低い場合においては、低背化を実現することも可能となる。さらに、多くの磁性材料はモールド樹脂よりも熱伝導率が高いため、放熱性を高めることも可能となる。
本発明において、前記モールド樹脂の前記上面は、前記第1の領域において凹部を有し、前記磁性膜の一部は、前記凹部に設けられていることが好ましい。これによれば、磁性膜の上面を平坦とすることができる。
本発明において、前記磁性膜は前記第1の金属膜と前記モールド樹脂の間に位置していても構わない。或いは、前記第1の金属膜は、前記モールド樹脂と前記磁性膜との間に位置していても構わない。前者によれば、第1の電子部品から発せられるノイズを効果的に遮断することができ、後者によれば、第1の電子部品に入射する外来ノイズを効果的に遮断することができる。また、前記磁性膜を覆う第2の金属膜をさらに備えることにより、両方の効果を得ることもできる。
本発明による電子回路パッケージは、前記基板の前記表面の第2の領域に搭載された第2の電子部品をさらに備え、前記第1の電子部品は前記第2の電子部品よりも高さが低いことが好ましい。これによれば、第1の電子部品と第2の電子部品の高さの差を利用して凹部を形成していることから、磁性膜を設けることによる電子回路パッケージ全体の高さの増大を最小限に抑えることが可能となる。
本発明において、前記第1の電子部品の上面は前記凹部に露出しており、これにより前記第1の電子部品の上面は、前記磁性膜又は前記第1の金属膜と接していることが好ましい。これによれば、磁性膜の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、第1の電子部品の上面が磁性膜又は第1の金属膜と接していることから、高い放熱効率を得ることが可能となる。
本発明において、前記凹部の平面サイズは前記第1の電子部品の平面サイズよりも大きく、これにより前記凹部は平面視で前記第1の電子部品の全体と重なることが好ましい。これによれば、磁性膜と金属膜の積層体で第1の電子部品の全体を覆うことが可能となる。
本発明において、前記磁性膜は、前記モールド樹脂の側面の一部を覆う部分を有していることが好ましい。これによれば、第1の電子部品から側面方向に放射されるノイズや、側面方向から第1の電子部品に入射するノイズを減衰させることが可能となる。
本発明において、前記電源パターンは前記基板の前記表面又は側面に露出しており、前記第1の金属膜は前記基板の前記表面又は前記側面に露出した前記電源パターンと接していることが好ましい。これによれば、金属膜を電源パターンに容易かつ確実に接続することが可能となる。
本発明において、前記磁性膜は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜であっても構わないし、軟磁性材料からなる薄膜もしくは箔であっても構わないし、フェライトなどからなる薄膜、バルクシートであっても構わない。複合磁性材料からなる膜を用いる場合、前記磁性フィラーは、フェライト又は軟磁性金属からなることが好ましく、前記磁性フィラーの表面が絶縁コートされていることがより好ましい。
本発明において、前記金属膜は、Au、Ag、Cu及びAlからなる群から選ばれた少なくとも1つの金属を主成分とすることが好ましく、前記金属膜の表面が酸化防止被覆で覆われていることが好ましい。
このように、本発明によれば、高い複合シールド効果と低背化を両立することが可能となる。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
<第1の実施形態>
図1は、本発明の第1の実施形態による電子回路パッケージ11Aの構成を示す断面図である。
図1は、本発明の第1の実施形態による電子回路パッケージ11Aの構成を示す断面図である。
図1に示すように、本実施形態による電子回路パッケージ11Aは、基板20と、基板20に搭載された複数の電子部品31,32と、電子部品31,32を埋め込むよう基板20の表面21を覆うモールド樹脂40と、モールド樹脂40の上面41を覆う磁性膜50と、磁性膜50の上面51及びモールド樹脂40の側面42を覆う金属膜60とを備えている。
本実施形態による電子回路パッケージ11Aの種類については特に限定されないが、例えば、高周波信号を取り扱う高周波モジュールや、電源制御を行う電源モジュール、2.5D構造や3D構造をもったシステムインパッケージ(SIP)、無線通信用またはデジタル回路用半導体パッケージなどが挙げられる。図1においては、2つの電子部品31,32のみを図示しているが、実際にはより多くの電子部品が内蔵されている。
基板20は、内部に多数の配線が埋め込まれた両面および多層配線構造を有しており、FR−4、FR−5、BT、シアネートエステル、フェノール、イミドなど熱硬化性樹脂ベースの有機基板、液晶ポリマーなど熱可塑性樹脂ベースの有機基板、LTCC基板、HTCC基板、フレキシブル基板など種類は問わない。本実施形態では基板20が4層構造であり、基板20の表面21及び裏面22に形成された配線層と、内部に埋め込まれた2層の配線層を有している。基板20の表面21には、複数のランドパターン23が形成されている。ランドパターン23は、電子部品31,32と接続するための内部電極であり、両者はハンダ24(或いは導電性ペースト)を介して電気的且つ機械的に接続される。一例として、電子回路31はコントローラなどの半導体チップであり、電子回路32はキャパシタやコイルなどの受動部品である。電子部品の一部(例えば薄型化された半導体チップなど)は、基板20に埋め込まれていても構わない。
半導体チップである電子部品31は、基板20の表面21の第1の領域21Aに搭載され、受動部品である電子部品32は、基板20の表面21の第2の領域21Bに搭載されている。第1の領域21Aと第2の領域21Bは、平面視で互いに異なる領域である。本実施形態においては、第1の領域21Aに搭載された電子部品31の方が、第2の領域21Bに搭載された電子部品32よりも高さが低い。また、電子部品31は、ノイズの発生が顕著であり、或いは、外来ノイズの影響を受けやすい部品である。本実施形態においては、この電子部品31に対して複合シールド効果が選択的に高められた構造を採る。
ランドパターン23は、基板20の内部に形成された内部配線25を介して、基板20の裏面22に形成された外部端子26に接続される。実使用時においては、電子回路パッケージ11Aが図示しないマザーボードなどに実装され、マザーボード上のランドパターンと電子回路パッケージ11Aの外部端子26が電気的に接続される。ランドパターン23、内部配線25及び外部端子26を構成する導体の材料としては、銅、銀、金、ニッケル、クロム、アルミニウム、パラジウム、インジウムなどの金属もしくはその金属合金であっても構わないし、樹脂やガラスをバインダーとした導電材料であっても構わないが、基板20が有機基板またはフレキシブル基板である場合は、コストや導電率などの観点より銅、銀を用いることが好ましい。これら導電材料の形成方法としては、印刷、メッキ、箔ラミネート、スパッタ、蒸着、インクジェットなどの方法を用いることができる。
尚、図1において、符号の末尾にGが付された内部配線25は、電源パターンであることを意味する。電源パターン25Gは、典型的には、接地電位が与えられるグランドパターンであるが、固定電位が与えられるパターンであればグランドパターンに限定されるものではない。
モールド樹脂40は、電子部品31,32を埋め込むよう基板20の表面21を覆って設けられている。本実施形態においては、モールド樹脂40の側面42と基板20の側面27が同一平面を構成している。モールド樹脂40の材料としては、熱硬化性もしくは熱可塑性材料をベースとし、熱膨張係数を合わせるためのフィラーを配合した材料を用いることができる。
モールド樹脂40の上面41は、電子部品31が搭載された第1の領域21A上において凹部47を有している。したがって、凹部47に相当する位置においては、モールド樹脂40の厚さが他の部分よりも薄くなっている。特に、電子部品32が搭載された第2の領域21B上には凹部47が設けられておらず、したがって、第1の領域21A上におけるモールド樹脂40の厚さは、第2の領域21B上におけるモールド樹脂40の厚さよりも薄い。本実施形態においては、凹部47の平面サイズが電子部品31の平面サイズよりも大きく、これにより凹部47は平面視で電子部品31の全体と重なっている。本実施形態においては、電子部品31の方が電子部品32よりも低背であることから、モールド樹脂40の全体の厚さを厚くすることなく、このような凹部47を形成することが可能である。凹部47の底面は、電子部品32の上面よりも高くても構わない。
モールド樹脂40の上面41には、凹部47を埋め込むよう、磁性膜50が設けられている。このため、磁性膜50は、第1の領域21Aの上方において膜厚が選択的に厚く、第2の領域21Bを含む他の領域の上方においては膜厚が薄い形状を有している。このため、磁性膜50を設けているにもかかわらず、電子回路パッケージ11Aの全体の高さの増大が最小限に抑えられる。
特に限定されるものではないが、磁性膜50は、接着剤などを介在することなくモールド樹脂40に直接接触していることが好ましい。磁性膜50は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、箔またはバルクシートからなり、磁気シールドとして機能する。
磁性膜50として複合磁性材料からなる膜を選択する場合、熱硬化性樹脂材料としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、ウレタン樹脂等を用いることができ、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いて形成することができる。熱硬化性材料を使用することで、耐熱性、絶縁性、耐衝撃性、落下強度など、電子回路パッケージに要求される信頼性が高められる。
また、磁性フィラーとしては、フェライト又は軟磁性金属を用いることが好ましく、バルクでの透磁率が高い軟磁性金属を用いることが特に好ましい。フェライト又は軟磁性金属としては、Fe,Ni,Zn,Mn,Co,Cr,Mg,Al,Siからなる群から選ばれた1又は2以上の金属、或いはその酸化物が挙げられる。具体例としては、Ni−Zn系、Mn−Zn、Ni−Cu−Zn系などのフェライト、パーマロイ(Fe−Ni合金)、スーパーパーマロイ(Fe−Ni−Mo合金)、センダスト(Fe−Si−Al合金)、Fe−Si合金、Fe−Co合金、Fe−Cr合金、Fe−Cr−Si合金、Fe等を挙げることができる。磁性フィラーの形状については特に限定されないが、高充填化するためには球状とし、最密充填となるように複数の粒度分布のフィラーをブレンド、配合してもよい。透磁率実数成分の遮蔽効果と透磁率虚数成分のロスの熱変換効果を最大限に引き出すためには、アスペクト5以上の扁平粉を配向させて形成することがさらに好ましい。
磁性フィラーの表面は、流動性、密着性、絶縁性向上のために、Si,Al,Ti,Mgなどの金属の酸化物、或いは、有機材料によって絶縁コートされていることが好ましい。絶縁コートは、磁性フィラーの表面に熱硬化性材料をコート処理、もしくは、金属アルコキシドの脱水反応によって酸化膜を形成してもよく、酸化ケイ素のコート被膜形成が最も好ましい。さらにその上に有機官能性カップリング処理を施すとさらに好適である。
複合磁性材料は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、未硬化のシート状樹脂を用いたラミネート法などの公知の方法を用いてモールド樹脂40の凹部47を含む上面41の全面に形成することができる。
また、磁性膜50として軟磁性材料もしくはフェライトからなる薄膜を選択する場合、その材料としては、Fe,Ni,Zn,Mn,Co,Cr,Mg,Al,Siからなる群から選ばれた1又は2以上の金属、或いはその酸化物を用いることができ、スパッタリング法、蒸着法などの薄膜工法の他、メッキ法、スプレー法、AD法、溶射法などを用いてモールド樹脂40の凹部47を含む上面41の全面に形成することができる。この場合、磁性膜50の材料は、必要とされる透磁率と周波数から適時選択すればよいが、低周波(kHz〜100MHz)側のシールド効果を上げるためには、Fe−Co、Fe−Ni、Fe−Al、Fe−Si系の合金が最も好ましい。一方、高周波(50〜数百MHz)のシールド効果を上げるためには、NiZn、MnZn、NiCuZnなどのフェライト膜もしくはFeが最も好ましい。
さらに、磁性膜50の一部として箔またはバルクシートを用いる場合には、あらかじめ箔またはバルクシートを凹部47の平面サイズと一致するサイズに加工しておき、これをモールド樹脂40の凹部47に貼り付けることによって凹部47を埋め込んだ後、平坦化されたモールド樹脂40の上面41に複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、別の箔またはバルクシートを形成すればよい。
磁性膜50の上面51、モールド樹脂40の側面42、並びに、基板20の側面27は、金属膜60で覆われている。金属膜60は電磁気シールドであり、Au、Ag、Cu及びAlからなる群から選ばれた少なくとも1つの金属を主成分とすることが好ましい。金属膜60はできるだけ低抵抗であることが好ましく、コストなどを鑑みるとCuを用いることが最も好ましい。また、金属膜60の外側表面は、SUS,Ni,Cr,Ti,黄銅などの防食性の金属、或いは、エポキシ、フェノール、イミド、ウレタン、シリコーンなどの樹脂からなる酸化防止被覆で覆われていることが好ましい。これは、金属膜60は熱、湿度などの外部環境で酸化劣化するため、これを抑制及び防止するために上記処理を施すことが好ましい。金属膜60の形成方法は、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法など公知の方法より適時選択すればよく、金属膜60を形成する前に密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜60の下地として、チタンやクロム、SUSなどの高密着性金属膜を事前に薄く形成しても構わない。
図1に示すように、基板20の側面27には電源パターン25Gが露出しており、金属膜60は基板20の側面27を覆うことによって電源パターン25Gと接続されている。金属膜60は、基板20の表面21に形成された電源パターン25Gと接続されていても構わない。
特に限定されるものではないが、金属膜60と磁性膜50の界面における抵抗値は、106Ω以上であることが好ましい。これによれば、電磁波ノイズが金属膜60に入射されることにより生じる渦電流がほとんど磁性膜50に流れ込まないことから、渦電流の流入による磁性膜50の磁気特性の低下を防止することが可能となる。金属膜60と磁性膜50の界面における抵抗値とは、両者が直接接している場合には磁性膜50の表面抵抗を指し、両者間に絶縁膜が存在する場合には、絶縁膜の表面抵抗を指す。
金属膜60と磁性膜50の界面における抵抗値を106Ω以上とする方法としては、磁性膜50の材料として十分に表面抵抗の高い材料を用いるか、或いは、磁性膜50の上面51に薄い絶縁材料を形成する方法が挙げられる。
このように、本実施形態による電子回路パッケージ11Aは、モールド樹脂40の上面41が磁性膜50及び金属膜60からなる積層膜で覆われていることから、基板20に搭載された電子部品31,32に対する複合シールド構造を得ることが可能となる。しかも、ノイズ対策が特に必要な電子部品31の上方において磁性膜50の膜厚が増大されていることから、電子部品31に対する複合シールド効果を高めることが可能となる。特に、本実施形態においては、磁性膜50と金属膜60がこの順に積層されていることから、磁性膜50と金属膜60の形成位置が逆である場合と比べ、電子部品31から放射される電磁波ノイズがより効果的に遮蔽される。これは、電子部品31から発生した電磁波ノイズが磁性膜50を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜60で反射し、磁性膜50を再び通過するからである。このように、磁性膜50は入射した電磁波ノイズに対して2度作用するので、電子部品31から放射される電磁波ノイズを効果的に遮蔽することができる。
しかも、本実施形態においては、モールド樹脂40の上面41に凹部47が設けられており、磁性膜50の一部がモールド樹脂40の凹部47に埋め込まれていることから、磁性膜50を付加することによる電子回路パッケージ11Aの全体の高さの増大を抑えることが可能となり、低背化の要請を満たすことができる。
また、磁性膜50をモールド樹脂40の上面41に直接形成すれば、両者間に接着剤などが介在しないことから、製品の低背化によりいっそう有利である。しかも、本実施形態においては、磁性膜50がモールド樹脂40の上面41にのみ形成されていることから、金属膜60を電源パターン25Gに容易に接続することが可能となる。
次に、本実施形態による電子回路パッケージ11Aの製造方法について説明する。
図2〜図5は、電子回路パッケージ11Aの製造方法を説明するための工程図である。
まず、図2に示すように、多層配線構造を有する集合基板20Aを用意する。集合基板20Aの表面21には複数のランドパターン23が形成されており、集合基板20Aの裏面22には複数の外部端子26が形成されている。また、集合基板20Aの内層には、電源パターン25Gを含む複数の内部配線25が形成されている。なお、図2に示す破線aは、その後のダイシング工程において切断されるべき部分を指している。図2に示すように、電源パターン25Gは、平面視で破線aと重なる位置に設けられている。
次に、図2に示すように、ランドパターン23に接続されるよう、集合基板20Aの表面21に複数の電子部品31,32を搭載する。具体的には、ランドパターン23上にハンダ24を供給した後、電子部品31,32を搭載し、リフローを行うことによって電子部品31,32をランドパターン23に接続すればよい。
次に、図3に示すように、電子部品31,32を埋め込むよう、集合基板20Aの表面21をモールド樹脂40で覆う。モールド樹脂40の形成方法としては、コンプレッション、インジェクション、印刷、ディスペンス、ノズル塗付プロセスなどを用いることができる。この時、第1の領域21Aの上方、つまり、電子部品31を覆う部分には凹部47が形成されるよう、モールド樹脂40を形成する。
モールド樹脂40に凹部47を形成する方法としては、図6に示すように、モールド材料40aをプレスする金型81,82のうち、モールド樹脂40の上面41側となる金型81に凹部47に対応した凸部83を形成しておく方法が挙げられる。この方法によれば、工程数を増やすことなく、モールド樹脂40に凹部47を形成することができる。
別の方法として、図7に示すように、凸部83を持たない金型81,82を用いてモールド材料40aをプレスした後、図8に示すように、第1の領域21A上が開口したマスク84を介してブラストなどを行うことによって凹部47を形成しても構わない。或いは、図9に示すように、モールド樹脂40の平坦な上面41に金属膜85を形成した後、図10に示すように第1の領域21A上に形成された金属膜85をパターニングにより除去し、図11に示すように、パターニングされた金属膜85を介してブラストなどを行うことによって凹部47を形成しても構わない。
このようにして凹部47を有するモールド樹脂40を形成した後、図4に示すように、凹部47を埋め込むよう、モールド樹脂40の上面41に磁性膜50を形成する。この場合、モールド樹脂40と磁性膜50の密着性を向上させるために、モールド樹脂40の上面41をブラスト、エッチングなどの手法で物理的な凹凸を形成したり、プラズマや短波長UVなどで表面改質したり、有機官能性カップリング処理などを施しても構わない。
ここで、磁性膜50として複合磁性材料からなる膜を用いる場合は、印刷法、成型法、スリットノズル塗布法、スプレー法、ディスペンス法、インジェクション法、トランスファー法、コンプレッション成型法、未硬化のシート状樹脂を用いたラミネート法などの厚膜工法を用いることができる。印刷法、スリットノズル塗付法、スプレー法、ディスペンス法などによる形成時においては、必要に応じて複合磁性材料の粘度を調整することが好ましい。粘度の調整は、沸点が50〜300℃である1又は2種類以上の溶剤を用いて希釈すればよい。熱硬化性材料は、主剤、硬化剤、硬化促進剤を基本とするが、主剤、硬化剤は2種以上を要求特性に応じてブレンドしてもよい。また、必要に応じ、溶剤を混合してもよく、密着性、流動性向上のためのカップリング剤、難燃化のための難燃剤、着色のための染料、顔料、可とう性付与などの非反応性樹脂材料、熱膨張係数調整などの目的で非磁性のフィラーをブレンド、配合してもよい。材料はニーダーやミキサー、真空脱泡撹拌装置、3本ロールなどの既知の方法で混錬、分散すればよい。
また、磁性膜50として軟磁性材料やフェライトからなる薄膜を用いる場合は、スパッタリング法、蒸着法などの薄膜工法の他、メッキ法、スプレー法、AD法、溶射法などを用いることができる。さらに、磁性膜50として箔またはバルクシートを用いる場合には、凹部47の平面サイズに合わせてあらかじめ箔またはバルクシートをカットし、接着剤などを用いて凹部47に貼り付けた後、さらに、複合磁性材料からなる膜、軟磁性材料やフェライトからなる薄膜、或いは、別の箔またはバルクシートを形成すればよい。
次に、図5に示すように、破線aに沿って集合基板20Aを切断することにより基板20を個片化する。本実施形態においては、電源パターン25Gがダイシング位置である破線aを横切っているため、破線aに沿って集合基板20Aを切断すると、基板20の側面27からは電源パターン25Gが露出する。
そして、磁性膜50の上面51、モールド樹脂40の側面42、並びに、基板20の側面27を覆うよう、金属膜60を形成すれば、本実施形態による電子回路パッケージ11Aが完成する。金属膜60の形成方法としては、スパッタリング法、蒸着法、無電解メッキ法、電解メッキ法などを用いることができる。また、金属膜60を形成する前に、密着性向上前処理であるプラズマ処理、カップリング処理、ブラスト処理、エッチング処理などを施しても良い。さらに、金属膜60の下地として、チタンやクロムなどの高密着性金属膜を事前に薄く形成しても構わない。
このように、本実施形態による電子回路パッケージ11Aの製造方法によれば、モールド樹脂40の形成と同時に、或いは、モールド樹脂40を形成した後に凹部47を形成し、この凹部47を埋め込むよう、モールド樹脂40の上面41の全面に磁性膜50を形成していることから、電子回路パッケージ11Aの全体の高さの増大を最小限に抑えつつ、電子部品31,32の上方を磁性膜50及び金属膜60の積層膜で覆うことが可能となる。しかも、集合基板20Aを切断することによって電源パターン25Gを露出させていることから、金属膜60を電源パターン25Gに容易かつ確実に接続することが可能となる。
図12は、第1の実施形態の第1の変形例による電子回路パッケージ11Bの構成を示す断面図である。
図12に示すように、第1の変形例による電子回路パッケージ11Bは、電子部品31の上面が凹部47に露出しており、これにより磁性膜50が電子部品31の上面と接している点において、図1に示した電子回路パッケージ11Aと相違している。その他の構成は、図1に示した電子回路パッケージ11Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図12に示す構成によれば、第1の領域21Aの上方における磁性膜50の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、磁性膜50の材料として、モールド樹脂40よりも熱伝導率の高い材料を用いれば、電子部品31に対する放熱性を高めることも可能となる。図12に示す構造を得るためには、例えば、凹部47を形成するためのブラスト工程において、電子部品31の上面が露出するまでブラストを行えばよい。或いは、金型81,82を用いてモールド樹脂40を形成する際に、あらかじめ電子部品31の上面に磁性膜50を貼り付けておき、この状態でモールド形成した後、さらに、薄い磁性膜50を別途形成することによって図12に示す構造を得ることもできる。
図13は、第1の実施形態の第2の変形例による電子回路パッケージ11Cの構成を示す断面図である。
図13に示すように、第2の変形例による電子回路パッケージ11Cは、磁性膜50の一部である側面磁性膜53がモールド樹脂40の側面42の一部を覆っている点において、図1に示した電子回路パッケージ11Aと相違している。その他の構成は、図1に示した電子回路パッケージ11Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図13に示す構成によれば、電子部品31から側面方向に放射されるノイズや、側面方向から電子部品31に入射するノイズを減衰させることが可能となる。この場合、側面磁性膜53は、平面視で凹部47と同じ長さを有していても構わないし(図14参照)、凹部47よりも長くても構わない(図15参照)。また、電子部品31が基板20の角部近傍に搭載されている場合は、平面視で凹部47の2辺に沿って側面磁性膜53を設けても構わないし(図16参照)、2辺ともに平面視における長さを拡大しても構わない(図17参照)。いずれも場合も、モールド樹脂40に凹部47を形成する際に、側面磁性膜53を形成すべき領域に別の凹部を形成し、この凹部に磁性材料を埋め込むことによって側面磁性膜53を形成することができる。
<第2の実施形態>
図18は、本発明の第2の実施形態による電子回路パッケージ12Aの構成を示す断面図である。
図18は、本発明の第2の実施形態による電子回路パッケージ12Aの構成を示す断面図である。
図18に示すように、本実施形態による電子回路パッケージ12Aは、磁性膜50と金属膜60の積層順序が逆である点において、図1に示した電子回路パッケージ11Aと相違している。つまり、金属膜60がモールド樹脂40と磁性膜50との間に位置している。その他の構成は、図1に示した電子回路パッケージ11Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においても、ノイズ対策が特に必要な電子部品31の上方が金属膜60と膜厚の厚い磁性膜50の積層膜によって覆われることから、電子部品31に対する複合シールド効果を高めることが可能となる。特に、本実施形態においては、金属膜60と磁性膜50がこの順に積層されていることから、電子部品31に入射する電磁波ノイズがより効果的に遮蔽される。これは、外来の電磁波ノイズが磁性膜50を通過する際にその一部が吸収され、吸収されなかった電磁波ノイズの一部が金属膜60で反射し、磁性膜50を再び通過するからである。このように、磁性膜50は外来の電磁波ノイズに対して2度作用するので、電子部品31に入射する外来ノイズを効果的に遮蔽することができる。
次に、本実施形態による電子回路パッケージ12Aの製造方法について説明する。
まず、図2及び図3を用いて説明した方法により、凹部47を有するモールド樹脂40を集合基板20Aの表面21に形成した後、図19に示すように、破線aに沿って集合基板20Aを切断することにより基板20を個片化する。これにより、基板20の側面27からは電源パターン25Gが露出する。
次に、図20に示すように、凹部47を含むモールド樹脂40の上面41及び側面42、並びに、基板20の側面27を覆うよう、金属膜60を形成する。これにより、金属膜60は、基板20の側面27に露出する電源パターン25Gに接続される。また、凹部47は、金属膜60によって覆われる。この時、金属膜60によって凹部47が完全に埋まらないよう、凹部47の深さ及び金属膜60の厚さを設定する必要がある。
最後に、凹部47を埋め込むよう、モールド樹脂40の上面41に磁性膜50を形成すれば、本実施形態による電子回路パッケージ12Aが完成する。このように、本実施形態による電子回路パッケージ12Aの製造方法によれば、先に金属膜60を形成していることから、金属膜60と磁性膜50をこの順に積層することが可能となる。
図21は、第2の実施形態の第1の変形例による電子回路パッケージ12Bの構成を示す断面図である。
図21に示すように、第1の変形例による電子回路パッケージ12Bは、電子部品31の上面が凹部47に露出しており、これにより金属膜60が電子部品31の上面と接している点において、図18に示した電子回路パッケージ12Aと相違している。その他の構成は、図18に示した電子回路パッケージ12Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図21に示す構成によれば、第1の領域21Aの上方における磁性膜50の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、電子部品31の上面が熱伝導率の高い金属膜60と接していることから、高い放熱効率を得ることが可能となる。
図22は、第2の実施形態の第2の変形例による電子回路パッケージ12Cの構成を示す断面図である。
図22に示すように、第2の変形例による電子回路パッケージ12Cは、磁性膜50の一部である側面磁性膜53がモールド樹脂40の側面42の一部を覆っている点において、図18に示した電子回路パッケージ12Aと相違している。その他の構成は、図18に示した電子回路パッケージ12Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図22に示す構成によれば、電子部品31から側面方向に放射されるノイズや、側面方向から電子部品31に入射するノイズを減衰させることが可能となる。この場合も、側面磁性膜53は、平面視で凹部47と同じ長さを有していても構わないし(図14参照)、凹部47よりも長くても構わない(図15参照)。また、電子部品31が基板20の角部近傍に搭載されている場合は、平面視で凹部47の2辺に沿って側面磁性膜53を設けても構わないし(図16参照)、2辺ともに平面視における長さを拡大しても構わない(図17参照)。
<第3の実施形態>
図23は、本発明の第3の実施形態による電子回路パッケージ13Aの構成を示す断面図である。
図23は、本発明の第3の実施形態による電子回路パッケージ13Aの構成を示す断面図である。
図23に示すように、本実施形態による電子回路パッケージ13Aは、磁性膜50の上面が別の金属膜63で覆われている点において、図18に示した電子回路パッケージ12Aと相違している。その他の構成は、図18に示した電子回路パッケージ12Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
本実施形態においては、モールド樹脂40の上面41が第1の金属膜60、磁性膜50及び第2の金属膜63からなる3層の積層膜によって覆われるとともに、ノイズ対策が特に必要な電子部品31の上方において磁性膜50の膜厚が厚くなっている。このため、第1の実施形態と同様、電子部品31から発せられる電磁波ノイズを効果的に遮蔽することができるとともに、第2の実施形態と同様、電子部品31に入射する外来ノイズについても効果的に遮蔽することができる。これにより、低背化を実現しつつ、非常に高いシールド効果を得ることが可能となる。
次に、本実施形態による電子回路パッケージ13Aの製造方法について説明する。
まず、図2及び図3を用いて説明した方法により、凹部47を有するモールド樹脂40を集合基板20Aの表面21に形成した後、図24に示すように、凹部47を含むモールド樹脂40の上面41を覆うよう、金属膜60を形成する。これにより、金属膜60は凹部47の底部に形成される。この時、金属膜60によって凹部47が完全に埋まらないよう、凹部47の深さ及び金属膜60の厚さを設定する必要がある。
次に、図25に示すように、凹部47を埋め込むよう、モールド樹脂40の上面41に磁性膜50を形成した後、図26に示すように、破線aに沿って集合基板20Aを切断することにより基板20を個片化する。これにより、基板20の側面27からは電源パターン25Gが露出する。
最後に、磁性膜50の上面51、モールド樹脂40の側面42、並びに、基板20の側面27を覆うよう、金属膜63を形成すれば、本実施形態による電子回路パッケージ13Aが完成する。このように、本実施形態による電子回路パッケージ13Aの製造方法によれば、磁性膜50を形成する前後において、金属膜60及び63を形成していることから、第1の金属膜60、磁性膜50及び第2の金属膜63からなる3層の積層膜を得ることが可能となる。
図27は、第3の実施形態の第1の変形例による電子回路パッケージ13Bの構成を示す断面図である。
図27に示すように、第1の変形例による電子回路パッケージ13Bは、電子部品31の上面が凹部47に露出しており、これにより金属膜60が電子部品31の上面と接している点において、図23に示した電子回路パッケージ13Aと相違している。その他の構成は、図23に示した電子回路パッケージ13Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図27に示す構成によれば、第1の領域21Aの上方における磁性膜50の膜厚をより厚くすることができることから、磁気シールド特性を高めることができる。しかも、電子部品31の上面が熱伝導率の高い金属膜60と接していることから、高い放熱効率を得ることが可能となる。
図28は、第3の実施形態の第2の変形例による電子回路パッケージ13Cの構成を示す断面図である。
図28に示すように、第2の変形例による電子回路パッケージ13Cは、磁性膜50の一部である側面磁性膜53がモールド樹脂40の側面42の一部を覆っている点において、図23に示した電子回路パッケージ13Aと相違している。その他の構成は、図23に示した電子回路パッケージ13Aと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。
図28に示す構成によれば、電子部品31から側面方向に放射されるノイズや、側面方向から電子部品31に入射するノイズを減衰させることが可能となる。この場合も、側面磁性膜53は、平面視で凹部47と同じ長さを有していても構わないし(図14参照)、凹部47よりも長くても構わない(図15参照)。また、電子部品31が基板20の角部近傍に搭載されている場合は、平面視で凹部47の2辺に沿って側面磁性膜53を設けても構わないし(図16参照)、2辺ともに平面視における長さを拡大しても構わない(図17参照)。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
<複合磁性ペーストの作成>
以下の方法によって、複合磁性ペーストを作成した。
以下の方法によって、複合磁性ペーストを作成した。
まず、Fe系の組成からなる球状の磁性フィラーとして、三菱製鋼株式会社製AKT4.5Si−5.0Cr(D50=30μm)及びBASF社製カルボニル鉄粉(D50=6μm)を用意した。次に、AKT4.5Si−5.0Crとカルボニル鉄粉を重量比で8:2となるよう計量し、熱硬化性樹脂に対して90wt%添加した。使用した熱硬化性樹脂、主剤としてDIC社製830S(ビスフェノールA型エポキシ樹脂)、硬化剤として主剤に対し0.5当量の日本カーバイド工業社製DicyDD(ジジアンジアミド)、硬化促進剤として主剤に対し1wt%の四国化成工業社製C11Z−CN(イミダゾール)をそれぞれ使用した。そして、これらを配合後、真空脱泡撹拌装置にて混錬撹拌し、10rpmでの粘度が50Pa・sとなるように適時ブチルカルビトールアセテートを添加し、更に真空脱泡撹拌装置にて混錬、撹拌して複合磁性材料ペーストを得た。
<磁性膜シートの物性評価>
次に、基板に50Ωの抵抗が実装されたたシールド評価用基板を用意し、モールド材料として住友ベークライト社製G−770Hを使用し、コンプレッションモールドにて封止成型した。その後、図9〜図11を用いて説明した方法を用いて、平面視で50Ωの抵抗が実装された部分を包含する3mm×3mmのエリアに深さ100μmの凹部を形成した。ブラストは、ウェットブラストによって行った。
次に、基板に50Ωの抵抗が実装されたたシールド評価用基板を用意し、モールド材料として住友ベークライト社製G−770Hを使用し、コンプレッションモールドにて封止成型した。その後、図9〜図11を用いて説明した方法を用いて、平面視で50Ωの抵抗が実装された部分を包含する3mm×3mmのエリアに深さ100μmの凹部を形成した。ブラストは、ウェットブラストによって行った。
次に、この凹部を埋め込むようモールド樹脂の全面に上述した複合磁性材ペーストを塗布し、180℃で60分加熱硬化した。その後、ダイサーで個品化処理を行うことによって、基板の側面にグランドパターンを露出させた。そして、無電解メッキを施すことにより、グランドパターンと接するよう、磁性膜の上面、モールド樹脂の上面及び側面、並びに、基板の側面にCu(膜厚1μm)とNi(膜厚2μm)の積層膜からなる金属膜を形成し、ノイズ減衰量測定サンプルA(実施例)を得た。
一方、磁性膜及び金属膜を省略した他は、ノイズ減衰量測定サンプルAと同様の方法でノイズ減衰量測定サンプルB(比較例)を作製した。
そして、ノイズ減衰量測定サンプルA,Bをシグナルジェネレータに接続して任意周波数の信号を50Ωの抵抗に送信し、各サンプルから放射されるノイズ量を近傍磁界測定装置によって測定した。その結果、ノイズ減衰量測定サンプルBと比べ、ノイズ減衰量測定サンプルAは、100MHzで約45dBμV、1.2GHzで約50dBμVの減衰効果が確認された。また、ノイズ減衰量測定サンプルBでは、ノイズ発生源である50Ωの抵抗の付近に明確なピークが確認されたが、ノイズ減衰量測定サンプルAではピークが消えており、全面がほぼ同レベルまで減衰していることが確認された。これは、磁性膜の膜厚をパッケージ全体で厚くするのではなく、ノイズの発生源に対して磁性膜の膜厚を選択的に厚くすることでピークノイズは消失し、充分なシールド効果が得られることを示しており、本発明の有効性が検証された。
11A〜11C,12A〜12C,13A〜13C 電子回路パッケージ
20 基板
20A 集合基板
21 基板の表面
21A 第1の領域
21B 第2の領域
22 基板の裏面
23 ランドパターン
24 ハンダ
25 内部配線
25G 電源パターン
26 外部端子
27 基板の側面
31 第1の電子部品
32 第2の電子部品
40 モールド樹脂
40a モールド材料
41 モールド樹脂の上面
42 モールド樹脂の側面
47 凹部
50 磁性膜
51 磁性膜の上面
53 側面磁性膜
60 第1の金属膜
63 第2の金属膜
81,82 金型
83 凸部
84 マスク
85 金属膜
20 基板
20A 集合基板
21 基板の表面
21A 第1の領域
21B 第2の領域
22 基板の裏面
23 ランドパターン
24 ハンダ
25 内部配線
25G 電源パターン
26 外部端子
27 基板の側面
31 第1の電子部品
32 第2の電子部品
40 モールド樹脂
40a モールド材料
41 モールド樹脂の上面
42 モールド樹脂の側面
47 凹部
50 磁性膜
51 磁性膜の上面
53 側面磁性膜
60 第1の金属膜
63 第2の金属膜
81,82 金型
83 凸部
84 マスク
85 金属膜
Claims (11)
- 電源パターンを有する基板と、
前記基板の表面の第1の領域に搭載された第1の電子部品と、
前記基板の前記表面の第2の領域に搭載された第2の電子部品と、
前記第1及び第2の電子部品を埋め込むよう前記基板の前記表面を覆うモールド樹脂と、
前記モールド樹脂の少なくとも上面を覆う磁性膜と第1の金属膜の積層体と、を備え、
前記第1の金属膜は、前記電源パターンに接続されており、
前記第1の電子部品は前記第2の電子部品よりも高さが低く、
前記モールド樹脂の前記上面は、前記第1の領域において凹部を有し、
前記磁性膜の一部は、前記凹部に設けられており、
前記磁性膜は、前記第2の領域上の膜厚よりも前記第1の領域上の膜厚の方が厚いことを特徴とする電子回路パッケージ。 - 前記磁性膜は、前記第1の金属膜と前記モールド樹脂の間に位置することを特徴とする請求項1に記載の電子回路パッケージ。
- 前記第1の金属膜は、前記モールド樹脂と前記磁性膜との間に位置することを特徴とする請求項1に記載の電子回路パッケージ。
- 前記磁性膜を覆う第2の金属膜をさらに備えることを特徴とする請求項3に記載の電子回路パッケージ。
- 前記第1の電子部品の上面は前記凹部に露出しており、これにより前記第1の電子部品の上面は、前記磁性膜又は前記第1の金属膜と接していることを特徴とする請求項1乃至4のいずれか一項に記載の電子回路パッケージ。
- 前記凹部の平面サイズは前記第1の電子部品の平面サイズよりも大きく、これにより前記凹部は平面視で前記第1の電子部品の全体と重なることを特徴とする請求項1乃至5のいずれか一項に記載の電子回路パッケージ。
- 前記磁性膜は、前記モールド樹脂の側面の一部を覆う部分を有していることを特徴とする請求項1乃至6のいずれか一項に記載の電子回路パッケージ。
- 前記電源パターンは前記基板の前記表面又は側面に露出しており、前記第1の金属膜は前記基板の前記表面又は前記側面に露出した前記電源パターンと接していることを特徴とする請求項1乃至7のいずれか一項に記載の電子回路パッケージ。
- 前記磁性膜は、熱硬化性樹脂材料に磁性フィラーが分散された複合磁性材料からなる膜、又は、軟磁性材料あるいはフェライトからなる薄膜、箔、若しくはバルクシートであることを特徴とする請求項1乃至8のいずれか一項に記載の電子回路パッケージ。
- 前記第1の金属膜は、Au、Ag、Cu及びAlからなる群から選ばれた少なくとも1つの金属を主成分とし、且つ、表面が酸化防止被覆で覆われていることを特徴とする請求項1乃至9のいずれか一項に記載の電子回路パッケージ。
- 前記第1の電子部品は、半導体チップ又は受動部品であることを特徴とする請求項1乃至10のいずれか一項に記載の電子回路パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016145891A JP6328698B2 (ja) | 2016-07-26 | 2016-07-26 | 電子回路パッケージ |
US15/641,568 US10269726B2 (en) | 2016-07-26 | 2017-07-05 | Electronic circuit package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016145891A JP6328698B2 (ja) | 2016-07-26 | 2016-07-26 | 電子回路パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017003470A Division JP2018019057A (ja) | 2017-01-12 | 2017-01-12 | 電子回路パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018018867A JP2018018867A (ja) | 2018-02-01 |
JP6328698B2 true JP6328698B2 (ja) | 2018-05-23 |
Family
ID=61011663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016145891A Active JP6328698B2 (ja) | 2016-07-26 | 2016-07-26 | 電子回路パッケージ |
Country Status (2)
Country | Link |
---|---|
US (1) | US10269726B2 (ja) |
JP (1) | JP6328698B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10937710B2 (en) | 2019-06-13 | 2021-03-02 | Samsung Electro-Mechanics Co., Ltd. | Electronic component module |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6478001B2 (ja) * | 2016-12-05 | 2019-03-06 | 株式会社村田製作所 | 電子部品 |
US11121095B2 (en) * | 2016-12-21 | 2021-09-14 | Mitsubishi Electric Corporation | Semiconductor device having electromagnetic wave absorbing layer with heat dissipating vias |
CN110178214A (zh) * | 2017-01-18 | 2019-08-27 | 株式会社村田制作所 | 模块 |
JP6683289B2 (ja) * | 2017-02-28 | 2020-04-15 | 株式会社村田製作所 | 薄膜シールド層付き電子部品 |
WO2019167908A1 (ja) * | 2018-02-28 | 2019-09-06 | 株式会社村田製作所 | 高周波モジュール |
KR102052834B1 (ko) * | 2018-07-27 | 2019-12-09 | 삼성전기주식회사 | 코일 부품 |
DE102018214778A1 (de) * | 2018-08-30 | 2020-03-05 | Siemens Aktiengesellschaft | Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul |
KR102574453B1 (ko) | 2018-09-03 | 2023-09-04 | 삼성전자 주식회사 | 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지 |
CN112740844B (zh) * | 2018-10-05 | 2023-10-24 | 株式会社村田制作所 | 模块 |
JP7131626B2 (ja) * | 2018-10-25 | 2022-09-06 | 株式会社村田製作所 | 電子部品モジュール及び電子部品モジュールの製造方法 |
GB2581149B (en) * | 2019-02-05 | 2021-11-10 | Pragmatic Printing Ltd | Flexible interposer |
WO2020250823A1 (ja) * | 2019-06-13 | 2020-12-17 | 株式会社村田製作所 | モジュール |
WO2020262077A1 (ja) * | 2019-06-27 | 2020-12-30 | 株式会社村田製作所 | 電子部品モジュール |
US11605598B2 (en) * | 2020-04-17 | 2023-03-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
KR102208360B1 (ko) * | 2020-04-21 | 2021-01-28 | 엔트리움 주식회사 | 반도체 패키지 및 그 제조 방법 |
US20220066036A1 (en) * | 2020-08-25 | 2022-03-03 | Lumentum Operations Llc | Package for a time of flight device |
US11664327B2 (en) * | 2020-11-17 | 2023-05-30 | STATS ChipPAC Pte. Ltd. | Selective EMI shielding using preformed mask |
JP2022096837A (ja) * | 2020-12-18 | 2022-06-30 | 株式会社村田製作所 | 半導体装置、及び半導体モジュール |
CN113013118B (zh) * | 2021-02-20 | 2024-03-08 | 英韧科技股份有限公司 | 应用磁性盖封装的封装级芯片、芯片模组及电子产品 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02220496A (ja) | 1989-02-22 | 1990-09-03 | Hitachi Ltd | 高周波増幅モジュール |
JPH05235582A (ja) | 1992-02-25 | 1993-09-10 | Advantest Corp | 磁気シールド材 |
JPH0897486A (ja) * | 1994-09-22 | 1996-04-12 | Hitachi Cable Ltd | ホールセンサ |
JP2008258478A (ja) * | 2007-04-06 | 2008-10-23 | Murata Mfg Co Ltd | 電子部品装置およびその製造方法 |
JP2009218484A (ja) * | 2008-03-12 | 2009-09-24 | Tdk Corp | 電子モジュール、および電子モジュールの製造方法 |
JP2010087058A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 高周波モジュール |
JP2010206182A (ja) * | 2009-02-05 | 2010-09-16 | Toshiba Corp | 電磁シールドシート |
KR101855294B1 (ko) * | 2010-06-10 | 2018-05-08 | 삼성전자주식회사 | 반도체 패키지 |
KR101798571B1 (ko) * | 2012-02-16 | 2017-11-16 | 삼성전자주식회사 | 반도체 패키지 |
JP5576548B1 (ja) * | 2013-07-10 | 2014-08-20 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
US9293421B2 (en) * | 2014-03-06 | 2016-03-22 | Tdk Corporation | Electronic component module |
JP6036739B2 (ja) * | 2014-04-04 | 2016-11-30 | 株式会社村田製作所 | モジュールおよびその製造方法 |
US10157855B2 (en) * | 2015-06-03 | 2018-12-18 | Advanced Semiconductor Engineering, Inc. | Semiconductor device including electric and magnetic field shielding |
-
2016
- 2016-07-26 JP JP2016145891A patent/JP6328698B2/ja active Active
-
2017
- 2017-07-05 US US15/641,568 patent/US10269726B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10937710B2 (en) | 2019-06-13 | 2021-03-02 | Samsung Electro-Mechanics Co., Ltd. | Electronic component module |
Also Published As
Publication number | Publication date |
---|---|
US20180033738A1 (en) | 2018-02-01 |
JP2018018867A (ja) | 2018-02-01 |
US10269726B2 (en) | 2019-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6328698B2 (ja) | 電子回路パッケージ | |
JP5988004B1 (ja) | 電子回路パッケージ | |
JP6407186B2 (ja) | 電子回路パッケージ | |
JP5988003B1 (ja) | 電子回路パッケージ | |
JP6376230B2 (ja) | 電子回路パッケージ | |
JP6380615B2 (ja) | 複合磁性封止材料及びこれをモールド材として用いた電子回路パッケージ | |
US9966343B2 (en) | Electronic circuit package | |
JP6394719B2 (ja) | 電子回路パッケージ | |
JP6791287B2 (ja) | 複合磁性封止材料を用いた電子回路パッケージ | |
CN110034075B (zh) | 使用具有导电性的模制材料的电路封装 | |
CN109119380B (zh) | 使用复合磁性密封材料的电子电路封装 | |
US20190035744A1 (en) | Electronic circuit package using composite magnetic sealing material | |
JP2018019057A (ja) | 電子回路パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6328698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |