JP2018170419A - 電子部品モジュール - Google Patents

電子部品モジュール Download PDF

Info

Publication number
JP2018170419A
JP2018170419A JP2017067050A JP2017067050A JP2018170419A JP 2018170419 A JP2018170419 A JP 2018170419A JP 2017067050 A JP2017067050 A JP 2017067050A JP 2017067050 A JP2017067050 A JP 2017067050A JP 2018170419 A JP2018170419 A JP 2018170419A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
component module
contact portion
shield film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017067050A
Other languages
English (en)
Inventor
健三 北崎
Kenzo Kitazaki
健三 北崎
甲斐　岳彦
Takehiko Kai
岳彦 甲斐
島村　雅哉
Masaya Shimamura
雅哉 島村
青木　幹雄
Mikio Aoki
幹雄 青木
仁 三ヶ田
Hitoshi Mikada
仁 三ヶ田
泰治 伊藤
Taiji Ito
泰治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017067050A priority Critical patent/JP2018170419A/ja
Priority to US15/934,829 priority patent/US20180286816A1/en
Priority to CN201810257001.2A priority patent/CN108695300A/zh
Publication of JP2018170419A publication Critical patent/JP2018170419A/ja
Priority to US16/380,990 priority patent/US10490512B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】 集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュールを提供する。
【解決手段】 電子部品モジュールは、導電性パターンを有する基板と、前記基板に設けられた電子部品と、前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面と、前記垂直面に連続する水平面を有する、前記基板に設けられたコンタクト部と、前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、を有する。
【選択図】図１

Description

本発明は、電子部品モジュールに関する。
半導体装置から発生するＥＭＩ(Electro Magnetic Interference)を抑制するために、表面に電磁シールドが形成された半導体パッケージが知られている。この種の半導体装置の製造においては、例えば、集合基板から個片化された複数の半導体パッケージを所定の間隔で搬送キャリア上に配列及び固定したうえで、スパッタリングなどの成膜手段によってシールド膜を形成する（例えば特許文献１）。
特開２０１０−２１２４１０号公報
しかしながら、個片化された半導体パッケージの搬送キャリアへの配列及び固定は手間である。また、半導体パッケージを搬送キャリアの上で、所定の間隔だけ空けて配置するため、生産性が低下する。更に、成膜手段によっては、成膜材料が半導体パッケージの裏面に回り込み、品質低下の原因となる。またダイシング装置で個片化すると、基板の側面に露出するグランド電極は、その面積が限られ、コンタクト抵抗が上昇する問題があった。
そこで、本発明は、集合基板の状態でシールド膜を形成することができ、生産性を向上させることができる電子部品モジュールを提供することを目的とする。本発明のこれら以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態に係る電子部品モジュールは、導電性パターンを有する基板と、前記基板に設けられた電子部品と、前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面と、前記垂直面に連続する水平面を有するコンタクト部と、前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、を有する。
本発明によれば、集合基板の状態でシールド膜を形成することができるため、電子部品モジュールの生産性を向上させることができる。
第１実施形態に係る電子部品モジュールの概略図である。 図１の電子部品モジュールの内部に形成されたビア（またはスルーホール）を上面側から見た位置関係を示す図である。 第１実施形態に係る電子部品モジュールにベタグランドを用いた概略図である。 第１実施形態に係る電子部品モジュールにアンテナ領域を設けた概略図である。 図１の電子部品モジュールの製造過程のうち、集合基板に電子部品を載置する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、集合基板及び電子部品を絶縁材料で封止する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、溝を形成する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、シールド膜を成膜する工程を示す概略図である。 図１の電子部品モジュールの製造過程のうち、電子部品モジュールを個片化する工程を示す概略図である。 図７に示す第１溝の形成工程を詳細に示す図である。 図８に示すシールド膜の成膜工程を詳細に示す図である。 第１実施形態の変形例１に係る電子部品モジュールの概略図である。 第２実施形態に係る電子部品モジュールの概略図である。 図１３の電子部品モジュールの製造過程のうち、集合基板に電子部品を載置する工程を示す概略図である。 図１３の電子部品モジュールの製造過程のうち、集合基板及び電子部品を絶縁材料で封止する工程を示す概略図である。 図１３の電子部品モジュールの製造過程のうち、溝を形成する工程を示す概略図である。 図１３の電子部品モジュールの製造過程のうち、切除部を形成する工程を示す概略図である。 図１３の電子部品モジュールの製造過程のうち、シールド膜を成膜する工程を示す概略図である。 図１３の電子部品モジュールの製造過程のうち、電子部品モジュールを個片化する工程を示す概略図である。 図１６及び図１７に示す溝及び切除部の形成工程を詳細に示す図である。 図１８に示すシールド膜の成膜工程を詳細に示す図である。 第３実施形態に係る電子部品モジュールの概略図である。 図２２の電子部品モジュールの製造工程のうち、溝及び切除部の形成工程を詳細に示す図である。 図２２の電子部品モジュールの製造工程のうち、シールド膜の成膜工程を詳細に示す図である。 第３実施形態の変形例１に係る電子部品モジュールの概略図である。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。図面において共通の又は類似する構成要素には同一又は類似の参照符号が付されている。
以下の説明では、便宜上、次のような座標軸を用いることとする。つまり、Ｚ軸の正方向を鉛直上向きとする。Ｙ軸の正方向を、Ｚ軸に直交するとともに図面の紙面を手前から奥に向かう方向とする。Ｘ軸を、Ｙ軸及びＺ軸に直交する方向とする。したがって、上及び下と言う場合はＺ軸の正及び負側を、右及び左という場合はＸ軸の正及び負側を、それぞれ意味することになる。
＝＝＝第１実施形態＝＝＝
＝＝電子部品モジュール１の構造＝＝
図１〜図４を参照して、第１実施形態に係る電子部品モジュール１の構造を説明する。図１は、第１実施形態に係る電子部品モジュール１の概略図である。図２は、電子部品モジュール１の内部に形成されたビア５３（またはスルーホール）を、電子部品モジュール１の上面側から見た位置関係を示す図である。図３は、第１実施形態に係る電子部品モジュール１にベタグランド５４を用いた概略図である。図４は、第１実施形態に係る電子部品モジュール１にアンテナ領域１０１を設けた概略図である。
電子部品モジュール１は、図１に示すように、基板１０、電子部品２０、封止部３０、コンタクト部４０、及びシールド膜６０を有する。
＜＜基板１０＞＞
基板１０は、例えば、樹脂、シリコン、アルミナ、ガラス、セラミック、複合材料のような絶縁材料で形成され、導電性パターン１１（例えばグランド配線やＶｃｃなど）を内部に有する。言うまでもなく、導電性パターン１１は、例えばＧＮＤに接続されている。ここで、例えば、シリコンを使った基板１０は、所謂シリコンインターポーザであり、シリコン基板１０には、ＰＮ接合からなる半導体素子が形成されているか、真性半導体で、何も素子が形成されてなくても良い。尚、導電パターンは、シリコン基板１０の上層に、無機系の絶縁層や有機系の絶縁層が被覆された上に設けられ、少なくとも一層が形成される。例えば、図１の基板１０は、Ｓｉ基板の上に形成されたものであるとも捉えることができる。
図１に示すように、基板１０は、少なくとも一層の導電パターンが形成されている。ここでは、コア層の両面に形成された４層の導電パターンを有する基板である。基板１０は、異なる層に形成されたＧＮＤ配線パターンを接続するビア５３、またはＧＮＤ電極同士を電気的に接続するビア５３を有している。ここで、ビア５３は、電極の上層または下層に設けられたスルーホールでもよく、以下、ビア５３というときは、スルーホールを含むものとする。尚、導電パターンとは、ワイヤボンディングや半田ボール実装などで用いられる電極、電極から延在する配線、ビアやスルーホールの上下に一体でなるビア電極、スルーホール電極などがあり、信号が印加されるもの、ＶｃｃやＧＮＤが印加されるものがある。
ビア５３は、図２に示すように、上面側から見たときにダイシングラインＤＬと重なるように配置されている。そのため、ビア５３は、ダイシングにより電子部品モジュール１の側面が形成されたとき、その側面から露出することになる。ちなみに、ダイシングラインＤＬは、切削装置（ダイシング装置）で個片化するための仮想的な切断線であるところ、切削装置の刃が幅を有することから、図２ではダイシングラインＤＬが一定の幅をもって描かれている。
ビア５３は、複数設けられている。図２（ａ）では、ビア５３は、ダイシングラインＤＬに沿って１列に配置されているが、図２（ｂ）のように、複数の列を形成するように設けられてもよい。ビア５３は、必ずしも規則正しく配列される必要はなく、ダイシングラインＤＬの近傍に不規則に配置されてもよい。ここでは、このようにビア５３の不規則な配置を「ランダム配置」と呼ぶこととする。
図２（ａ），（ｂ）のいずれの場合でも、複数のビア５３とダイシングラインＤＬとを重ならせることにより、電子部品モジュール１の側面、特に基板１０の側面からビア５３が複数個露出され、コンタクト部４０としての導電部の露出面積が大きくなる。このため、ビア５３などの導電部と後述するシールド膜６０とのコンタクト面積が大きくなる。これにより、ビア５３などの露出された導電部にシールド膜６０が形成されるため、後述するコンタクト部４０におけるシールド膜６０のコンタクト抵抗を低下させることができる。
さらに、基板１０は、電極５２を有する。電極５２は、基板１０の内部（内層）に形成されてもよいし、基板１０の表面（例えば上面）に形成されてもよい。なお、電極５２は、グランド配線であってもよい。また、基板１０は、例えば、電子部品モジュール１の下面側に、例えばＧＮＤに接続するための外部接続端子５１を有し、この外部接続端子５１は、内層や基板１０の表面の配線や電極と電気的に接続され、電子部品２０が基板１０の表面の電極と接続されている。
＜＜電子部品２０＞＞
電子部品２０は、例えば、基板１０の上面側に設けられている。ここでは、電子部品２０は、半導体チップのほか、例えば抵抗、インダクタ、キャパシタのような受動素子を含んでもよい。またアンテナ、フィルタなどでも良い。
＜＜封止部３０＞＞
封止部３０は、電子部品２０および基板１０を覆う保護部材である。封止部は、例えばエポキシ樹脂やシアネート樹脂のようなモールド用の熱硬化性樹脂を用いて形成されている。封止部３０は、上面３１と、その上面３１の縁部から下方に延びる側面３２と、を含む。したがって、上面３１と側面３２との接続部は、角部３３を構成することになる。尚、封止部３０は、熱硬化型樹脂がトランスファーモールド法により硬化されたり、熱可塑性樹脂がインジェクションモールド法で硬化されたりする。更には、スクリーン印刷で絶縁性樹脂を印刷し、硬化しても良いし、ポッティングにより、絶縁性樹脂を被覆しても良い。
＜＜コンタクト部４０＞＞
コンタクト部４０は、ダイシングにより露出した電極５２やビア５３（またはスルーホール）により形成される、垂直な面と水平な面を有する部分である。また、コンタクト部４０は、外部接続端子５１や導電性パターン１１と電気的に接続されている。コンタクト部４０は、電極５２、ビア５３、または、スルーホールのうち、少なくとも一つを有して構成されてよい。つまり、図１や図２に示すように、ダイシングラインＤＬが電極５２、ビア５３またはスルーホールと重なる位置に設定されて、ダイシングされると、電極５２やビア５３の研削された面が基板１０の側面に現れ、コンタクト部４０が形成される。なお、コンタクト部４０は、電極５２、ビア５３またはスルーホールを介して、例えば外部接続端子５１や導電性パターン１１を通じてＧＮＤに電気的に接続される。
さらに、コンタクト部４０は、図３に示すように、ベタグランド５４を有して構成されていてもよい。なお、ベタグランド５４とは、基板１０における所定の絶縁層に設けられ、面的な広がりを有するグランド電極である。参考に、図３（ｂ）において、ベタグランド５４、ビア５３およびダイシングラインＤＬとの関係を上面から見たときの状況を示す。なお、図３において、ベタグランド５４は、基板の表層に設けられているように示しているが、基板１０の内部（内層）や裏面に設けられていてもよい。この場合、ビア５３またはスルーホールは、ベタグランド５４の下側または上側に形成されている。
このような位置に形成された電極５２、ビア５３、スルーホール、ベタグランド５４は、上述したように、ダイシングによって研削された基板１０の側面から露出することになる。この状態において、コンタクト部４０は、封止部３０の側面３２と連続した基板１０の垂直面４１（ＹＺ平面に平行な面）と、この垂直面４１に連続する基板１０の水平面４２（ＸＹ平面に平行な面）と、を有する。垂直面４１と水平面４２との間には湾曲面４３が介在している。この湾曲面４３における湾曲の程度は、用いられる切削装置の刃の尖り（設計時、または摩耗した後）具合に応じて変わるところ、後述するシールド膜６０の膜厚の関係を満たすことが望ましい。
後述する成膜手法では、水平面４２には厚く成膜され、垂直面４１には水平面４２と比較して薄く成膜されるという特徴を有する。さらに、垂直面４１では、−Ｚ方向側ほど薄く成膜される。このような成膜手法の特徴に鑑みると、コンタクト部４０により、水平面４２に、電極５２などを露出させることで、該電極５２などに比較的厚くシールド膜６０が形成できる。更には、シールド膜６０が比較的薄く成膜される垂直面４１および湾曲面４３に、電極５２、ビア５３またはスルーホールを露出させることで、コンタクト面積を大きくできる。これにより、コンタクト部４０とシールド膜６０とのコンタクト抵抗を低減でき、シールド膜６０によるＥＭＩの抑制効果を向上できる。電極５２がベタグランド５４であったり、ビア５３またはスルーホールが複数個列を成しているためである。
以下の全ての実施例に言えることであるが、コンタクト部４０の水平面４２の部分は、ダイシング時に底面に発生するバリでも良い。図１、図３、図４では、水平面４２にビア５３や電極５２が露出するように、基板１０の厚み方向の途中で止めているが、完全に削った後も、下に位置するビア５３または電極５２の削りカス、いわゆるバリが、電極５２と一体で水平面４２に残っている場合、このバリにシールド膜６０が付着されても良い。またダイシングラインの切削は、レーザによる加工でも良い。
＜＜シールド膜６０＞＞
シールド膜６０を形成する成膜手法は、蒸着、スパッタリングまたはＣＶＤを用いる。シールド膜６０は、封止部３０の上面３１、側面３２、およびコンタクト部４０を被覆する導電膜である。シールド膜６０は、コンタクト部４０に電気的に接続され、電子部品モジュール１の内部で発生する電磁波が外部へ漏出することを抑制する。またはシールド膜６０は、外部ノイズがモジュール内に進入することを防止する働きを有する。
シールド膜６０は、例えばＣｕ、Ｎｉ、Ｔｉ、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｒ、ＳＵＳのような導電性の金属材料を用いて形成される。また、シールド膜６０は、上記金属材料のいずれか複数の材料を用いた合金、あるいは、上記金属材料のいずれか複数の材料を用いた積層膜でもよい。例えばＣｕを主材料として成膜し（第１膜）、更にその上にＳＵＳまたはＡｕなどの貴金属を成膜する。
ここで、様々な部位におけるシールド膜６０の膜厚は、低真空化で飛散可能な、スパッタリング、蒸着などは、次のような関係にある。すなわち、封止部３０の上面３１におけるシールド膜６０の膜厚ｔ１１と、コンタクト部４０の水平面４２におけるシールド膜６０の膜厚ｔ２１と、封止部３０の側面３２におけるシールド膜６０の膜厚ｔ３１と、コンタクト部４０の湾曲面４３におけるシールド膜６０の膜厚ｔ４１とは、ｔ１１＞ｔ３１で、ｔ２１＞ｔ３１またはｔ４１＞ｔ３１の関係を満たす。シールド膜６０は、少なくともこのような膜厚を有すると、水平面４２や湾曲面４３には、シールド膜６０が厚く付くため、コンタクト部４０との接触も良好となり、外部への電磁波の漏出を抑制できるようなコンタクト抵抗を示すシールド膜６０を形成できる。
なお、上記において基板１０の上面側に電子部品２０が設けられているように説明したが、これに限定されない。例えば、図４に示すように、基板１０の上面側の一方には、電子部品２０が配置される無線領域１００を有し、基板１０の上面側の他方には、アンテナ２１となる配線パターンが配設されるアンテナ領域１０１と、が設けられていてもよい。この場合であっても、コンタクト部４０は上述したものと同じように形成される。
＝＝電子部品モジュール１の製法＝＝
図５〜図１１を参照して、上述した構成を有する電子部品モジュール１の製造方法を説明する。図５〜図１１はいずれも電子部品モジュール１の製造過程を示す図である。具体的には、図５は集合基板１５に電子部品２０，２０Ａを載置する工程を、図６は集合基板１５及び電子部品２０を絶縁材料で封止する工程を、図７は溝７１を形成する工程を、図８はシールド膜６０を成膜する工程を、図９は電子部品モジュール１を個片化する工程を、それぞれ示す。図５〜図９では、便宜上、電子部品モジュール１の構造は簡略化されている。また、図１０は、図７に示す溝７１の形成工程を詳細に示し、図１１は、図８に示すシールド膜６０の成膜工程を詳細に示す。
まず、図５に示すように、導電性パターン１１（不図示）が形成された基板１０を用意し、この基板１０の上面における予め設定された領域（素子配置領域）Ｓに電子部品２０を配置する。基板１０には、隣り合う素子配置領域Ｓの間に、ダイシングにより切除されることになるダイシングライン（ダイシング領域）ＤＬが、所定の幅で予め設定されている。尚、電子部品２０は、半導体ＩＣチップ、ＢＧＡなどの封止された半導体パッケージなどの高背な電子部品である。一方、電子部品２０Ａは、先に述べた電子部品も含め、所望の機能を実現するための低背な電子部品であり、ここでは、チップ抵抗、チップコンデンサ、ソレノイドなどである。当然、実現する機能や規模により、電子部品２０，２０Ａは、少なくとも一個以上配置される。
次いで、図６に示すように、基板１０の上面及び電子部品２０を絶縁材料で覆うことで、封止部３０を有する集合基板１５を形成する。この状態における集合基板１５には、熱硬化性樹脂をトランスファーモールドしたり、熱可塑性樹脂をインジェクションモールドしたり、ポッティングで封止し硬化させても良い。更には、スクリーン印刷で封止樹脂を印刷し、硬化させても良い。
そして、図７に示すように、例えばダイシング装置（研削装置）のような、一定の幅を有する刃で、封止部３０の上面から基板１０まで、ダイシング領域ＤＬに沿って研削し、溝７１を形成する。これにより、素子配置領域Ｓを囲むように溝７１が形成されるとともに、封止部３０と基板１０には、側面３２が形成される。
このとき、図７（ｂ）、図１０に示すように、基板１０の上面から内層まで研削し、基板１０の側面を露出するようにする。つまり、基板１０の内部に達するまで研削（所謂ハーフダイシング）を行う。その結果、基板１０の垂直面４１には、電極５２、ビア５３、スルーホールの少なくとも一つを露出させるとともに、水平面４２からも、それらを露出させて、コンタクト部４０が形成される。
次に、図８、図１１に示すように、封止部３０の上面３１および側面３２に、導電性材料を成膜させてシールド膜６０を形成する。成膜工程は、例えば蒸着、スパッタリングまたは化学気相成長（ＣＶＤ）のような真空系の成膜手法により行われる。このとき、コンタクト部４０に露出する電極５２、ビア５３またはスルーホールなどをシールド膜６０で被覆成膜する。特に水平面４２や湾曲部４３も含めて被覆することから、この部分のシールド膜６０の膜厚を厚く確保でき、シールド膜６０とコンタクト部４０のコンタクト抵抗を低減できる。
最後に、図９に示すように、ダイシング領域ＤＬをさらに研削して集合基板１５を分離して電子部品モジュール１を生成する。このときに用いられる切削装置の刃の幅は、シールド膜６０を傷付けることがないように、また、上述したコンタクト部４０の段差を形成しやすいように、溝７１の幅より狭いことが好ましい。よって、個片化した基板１０は、タイシング面である封止部３０の側面３２から若干外側に飛び出しており、シールド膜６０の断面は、Ｌ字型を呈する。
＝＝シールド膜６０の形成手法＝＝
ここで、シールド膜６０の形成手法として蒸着、スパッタリングまたはＣＶＤを用いる理由を述べる。一般にシールド膜の成膜手法には、メッキ法、導電ペーストの印刷、スパッタリング法、蒸着法、ＣＶＤ法などがある。
メッキ法は、メッキ液に浸漬させるため、パッケージの信頼性にとってあまり好ましくない。また排水処理など、設備や廃棄などでも問題がある。導電ペーストの印刷では、貴金属が混入された樹脂ペーストが用いられるが、材料が高価であり、金属粒子間に樹脂が存在するため電気抵抗が大きくなる傾向にある。更には導電ペーストを比較的厚く塗らないと、シールド性を高めることができない。これに対して、真空系の成膜方法（蒸着、スパッタリングまたはＣＶＤ）には、上述した問題はなく、シールド膜の膜厚の均一性及び信頼性に優れている。よって、本実施形態では、成膜手法として真空系の成膜方法を採用している。以下では、真空系の成膜手法の一例としてスパッタリングを採用した場合について説明するが、蒸着やＣＶＤでも、類似した関係にて成膜することができる。
スパッタリングは、金属粒（スパッタによる飛散物）が層状に付くため、コンタクト抵抗が低く、導電ペーストと比べると、膜厚を薄くできる利点がある。ただし、スパッタ粒子は、狭いダイシング溝には入りづらく、また、ある程度直進性があるため、封止部３０や基板１０の側面側の膜厚の確保が難しい。
そのため、例えば上述した特許文献１では、パッケージを個片にしてから、スパッタリングしている。その際、個片同士の間に所定の空間を確保することでシールド膜の膜厚を確保している。もっとも、特許文献１の手法は、集合基板の状態で製造することと比べ、量産性の点で劣る。
また、スパッタリングでは、前述し成膜材料の粒子の指向性または直進性ゆえに、パッケージ（モジュール）同士の間隔が狭いと、パッケージの側面に形成されるシールド膜の膜厚が、パッケージの上面に形成されるシールド膜に対して薄くなる傾向にある。
このような点を考慮して、本実施形態では、図１で述べたように、ダイシングによる溝７１の形成の際に、少なくとも電極５２またはビア５３を部分的に切削することで、コンタクト部４０の垂直面４１、水平面４２および湾曲面４３を露出させている。尚、好ましくは、図の様に、電極５２、下層のビア５３、その下の電極５２など全てが基板１０の側面に露出したほうが良い。特に水平面４２に電極５２、配線またはビア５３を露出させるために、ハーフダイシングして形成している。この水平面４２に導電材が露出するためには、厚さ方向に於いて、電極５２またはビア５３のどこかでダイシングを止めなくては成らない。一般に、電極５２よりもビア５３の方が厚みがあるため、好ましくは、ビア５３の部分で止めると良い。また図２の様にビア５３やスルーホール複数個が整列して配置されていると、ダイシング面には、複数のビア５３やスルーホールが露出されるので、露出面積を大きく確保できる。一方、平面視でみた露出面積で考えると、電極５２やベタグランド５４の方が、ビア５３よりも面積を広く取れるメリットもある。よって、好ましくは、図２の様に、整列したビア５３やスルーホールを側面に露出させ、図１に示すように、ビア５３またはスルーホールの下端または下端の電極５２の部分で止めれば、水平面４２には、複数のビア５３または電極５２が露出される。この状態で成膜すると、図１に示すように、水平面４２及び湾曲面４３に形成されるシールド膜６０の膜厚ｔ２１，ｔ４１が、垂直面４１に形成されるシールド膜６０の膜厚ｔ３１よりも厚くなる。これにより、湾曲面４３及び水平面４２とシールド膜６０とのコンタクト抵抗を小さくできる。
さらに、湾曲面４３を有することで、更に接触面積を拡大できるメリットを有する。好ましくは、ダイシングブレードに湾曲部を設ければ良い。
このように、第１実施形態では、集合基板１５の状態でシールド膜６０を形成することが可能となり、個片化の後に成膜を行う場合の半導体パッケージの再配列やテープ固定が不用である。また、生産性が向上するため製造コストを下げることが可能である。さらに、個片化の後に成膜を行う場合のように成膜材料の基板の裏側への回り込みも皆無であり、品質、歩留まりが向上する。しかも基板１０の側面には、水平面４２があり、ここに導電材料が露出されているので、低真空下の飛散物は、垂直面４１から比べると、シールド膜６０の膜厚が厚く形成できたり、または被着体積を大きく確保できるため、シールド膜６０としての機能を劣化することなく成膜できるメリットを有する。
＝＝第１実施形態の変形例１＝＝
図１２を参照して、変形例１を説明する。図１２は、変形例１に係る電子部品モジュール２の概略図である。
変形例１に係る電子部品モジュール２は、第１実施形態と同様に、基板２１０、電子部品２２０、封止部２３０、コンタクト部２４０、及びシールド膜２６０を有する。ただし、コンタクト部２４０は、ビア２５３（スルーホールを含む）および電極２５４のうちの少なくともいずれかで構成されている。なお、本実施形態は、電極２５２はコンタクト部２４０に含まれない。つまり、本実施形態では、ダイシングによる溝の形成に際して、ダイシングブレードの刃先が電極２５２まで達しない場合である。
この場合でも、ビア２５３および電極２５４のうち少なくとも一方に、コンタクト部２４０を構成するように、少なくとも垂直面２４１が形成される。なお、図１２に示すように、垂直面２４１に加えて、水平面２４２及び湾曲面２４３が形成されてもよい。これにより、コンタクト部２４０とシールド膜２６０とのコンタクト面積を十分に確保することができる。
変形例１に係る電子部品モジュール２の製造方法は、第１実施形態と同様である。ただし、図1では、下層の電極５２を水平面に露出させているが、図１２では、溝の形成の際、ダイシングブレードの刃先が下側の電極２５２に達する前に、ダイシングを終了させ、水平面２４２には、ビア２５３の一部が露出されている。
変形例１では、ダイシング溝を比較的浅く形成することができる。したがって、成膜工程において、ダイシング溝の側面には、溝の底面（水平面２４２）の近傍でも、十分な膜厚のシールド膜２６０を形成することができる。よって、シールド膜２６０とコンタクト部２４０との間のコンタクト抵抗を低くすることができるとともに、シールド膜２６０の破れや剥がれを抑制することができ、電子部品モジュール２の品質向上を図ることができる。
＝＝＝第２実施形態＝＝＝
図１３〜図２１を参照して、第２実施形態に係る電子部品モジュール３を説明する。図１３は、第２実施形態に係る電子部品モジュール３の概略図である。図１４〜図１９はいずれも電子部品モジュール３の製造過程を示す図である。具体的には、図１４は集合基板３１５に電子部品３２０を載置する工程を、図１５は集合基板３１５及び電子部品３２０を絶縁材料で封止する工程を、図１６は溝３７１を形成する工程を、図１７は切除部３７２を形成する工程を、図１８はシールド膜３６０を成膜する工程を、図１９は電子部品モジュール３を個片化する工程を、それぞれ示す。図１４〜図１９においては、便宜上、電子部品モジュール１の構造が簡略化されている。また、図２０は、溝３７１及び切除部３７２の形成工程を詳細に示し、図２１は、シールド膜３６０の成膜工程を詳細に示す。
第２実施形態に係る電子部品モジュール３は、第１実施形態と同様に、基板３１０、電子部品３２０、封止部３３０、コンタクト部３４０、及びシールド膜３６０を有し、さらに、図１３に示すように切除部３７２（第２溝）を備える。
切除部３７２は、封止部３３０の上面３３１と側面３３２とから成る角部３３３（上面３３１と側面３３２との接続部、あるいは上面３３１の縁部とも言える）を切除して形成される。切除部３７２は、コンタクト部３４０がシールド膜３６０で被覆される際、大気圧よりも低真空雰囲気内で飛散される導電材料を通過させる領域（空間）となる。第２実施形態において、角部３３３は、図１３に示すように、コンタクト部３４０が形成される側面３３２の上端に位置する。
切除部３７２は、第２実施形態では溝のような形状を呈しているが、これに限られず、後述する第３実施形態の変形例１のような外側（図１３におけるＸ軸の負側）に向かって傾斜する斜面であってもよい（図２５参照）。以下、第２溝というときには、第２実施形態における切除部３７２のような形状のみならず、後述する第３実施形態の変形例１における切除部３７２のような形状を含むものとする。
このように切除部３７２を形成することで、導電性材料の飛散粒子は、シールド膜３６０の成膜工程において、切除部３７２の空間（領域）を通過して、コンタクト部３４０へ飛散できる。つまり、切除部３７２を設けて空間容量を確保することにより、通過エリアとなり、更には溝３７１のアスペクト比を小さくできることから、コンタクト部３４０への飛散量を確保できるメリットを有する。より好ましくは、溝３７１の幅Ａに対して、溝３７１の底面から切除部３７２の底面までの側面の長さ（距離）Ｂが２倍以下となるように、形成する。
さらに、切除部３７２は、電子部品３２０の鉛直上方に形成されることが好ましい（不図示）。つまり、上面側から見たときに、切除部３７２が電子部品３２０の全部または一部分と重なるように配置されることが好ましい。このような配置により、電子部品モジュール３の小型化およびコスト低減を図ることが可能となる。
したがって、集合基板３１５上のパッケージ同士の間隔（つまり溝３７１の幅）が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜３６０を形成することが可能となる。これにより、電子部品モジュール３の生産性が向上する。
このような構造を有する電子部品モジュール３の製造方法を説明する。ここで、第１絶縁性基板の一例としての基板３１０は、第２絶縁性基板の一例としての集合基板３１５に含まれ、最終的に個片化される基板を言うものとする。
まず、図１４のように集合基板３１５（第２絶縁性基板）を用意する。第２絶縁性基板３１５は、基板３１０の上に電子部品３２０が配置される素子配置領域Ｓ５を複数配置して形成され、隣り合う素子配置領域Ｓ５の間にダイシングライン（ダイシング領域）ＤＬ５を有する。続いて、図１５に示すように、電子部品３２０が設けられた表面を絶縁材料で被覆する封止部３３０を有する。
次いで、図１６のように、ダイシング領域ＤＬ５を研削装置で研削して溝３７１（第１溝）を形成することで、素子配置領域Ｓ５を囲むように封止部３３０の側面３３２を形成する。具体的には、基板３１０の表面をハーフダイシングして、基板３１０の側面が露出するように第１溝３７１を形成する。これにより、コンタクト部３４０が形成される。
第１溝３７１を形成した後、図１７のように、切除部３７２（第２溝）を形成する。第２溝３７２は、図２０のように、封止部３３０の表面３３１側に、第１溝３７１と連続し、第１溝３７１よりも幅が同じぐらいか広く、かつ第１溝３７１よりも深さが浅い状態で形成される。これにより、後工程において、集合基板３１５上のパッケージ同士の間隔（つまり溝３７１の幅）が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜３６０を形成することが可能となる。
そして、図１８のように、例えば蒸着、スパッタリングまたはＣＶＤのような真空系の成膜手法を用いて、大気圧よりも低真空雰囲気内において、封止部３３０の上面３３１（表面）および側面３３２に、導電性材料を成膜させてシールド膜３６０を形成する。その際、図２１のように、低真空雰囲気内において導電性材料が第２溝３７２を通過するようにして、基板３１０の側面にシールド膜３６０を形成させる。
最後に、図１９のように、ダイシング領域ＤＬ５をさらに研削して集合基板３１５を分離して個片化された基板３１０（第１絶縁性基板）より成る電子部品モジュール３を生成する。尚、通過エリア３７２は、コンタクト部３４０の側面側ではなく、対向する側の側面に設けたほうが良い。図２４で説明すれば、切除部４７３の近くの矢印を見ると、ここの通過エリアからコンタクト部３４０へ一直線で到達可能であるからである。
＝＝＝第３実施形態＝＝＝
図２２〜図２４を参照して、第３実施形態に係る電子部品モジュール４を説明する。図２２は、第３実施形態に係る電子部品モジュール４の概略図である。図２３は、溝４７１及び切除部４７２の形成工程を詳細に示し、図２４は、シールド膜４６０の成膜工程を詳細に示す。
第３実施形態に係る電子部品モジュール４は、第２実施形態と同様に、基板４１０、電子部品４２０、封止部４３０、コンタクト部４４０、シールド膜４６０、及び切除部４７２を有するほか、更に切除部４７３を備える。切除部４７３は、図２２に示すように、切除部４７２とは反対側の角部４３４にも形成されている。切除部４７３は、切除部４７２の形成の際に、切除部４７２と同様の手法によって形成されてよい。
切除部４７３は、例えば、コンタクト部４４０が形成される垂直面と対向する側面に形成される。これにより、図２４に示すように、切除部４７２のみを設ける場合と比較して、直進性を有するスパッタリングの金属粒子が溝４７１の底部により多く侵入できるため、コンタクト部４４０に対してより厚く成膜できる。
切除部４７３は、図２４に示すように、溝４７１の幅Ａに対して、溝４７１の底面から切除部４７３の底面までの側面の長さ（距離）Ｂが２倍以下となるように、形成されることが好ましい。このように切除部４７３を形成することで、シールド膜４６０の成膜工程において、導電性材料の飛散粒子が、切除部４７３によって形成された空間（領域）を通過することができる。
切除部４７２，４７３のうち少なくとも一方は、電子部品４２０の鉛直上方に形成されることが好ましい（図２２参照）。つまり、上面側から見たときに、切除部４７２，４７３のうち少なくとも一方が電子部品４２０の全部または一部分と重なるように配置されることが好ましい。このような配置を採用することで、電子部品モジュール４の小型化およびコスト低減を図ることが可能となる。
また、電子部品モジュール４の小型化およびコスト低減を図るため、高さ（Ｚ軸方向の長さ）が低い電子部品４２０を電子部品モジュール４の外周（側面４３２）の近傍に配置することが考えられる。
＝＝第３実施形態の変形例１＝＝
図２５を参照して、第３実施形態の変形例１に係る電子部品モジュール５を説明する。図２５は、変形例２に係る電子部品モジュール５の概略図である。
第３実施形態の変形例１に係る電子部品モジュール５は、第３実施形態と同様に、基板５１０、電子部品５２０、封止部５３０、コンタクト部５４０、シールド膜５６０、切除部５７２および切除部５７３を有する。切除部５７２および切除部５７３は、第３実施形態と同様に、封止部５３０の角５３３および角５３４（不図示）を切除することで形成される。ただし、第３実施形態の変形例１の切除部５７２は、外側（図２５におけるＸ軸の負側）に向かって傾斜する斜面であり、切除部５７３は、外側（図２５におけるＸ軸の正側）に向かって傾斜する斜面として形成されている点で、第３実施形態の切除部４７２および切除部４７３と異なる。
かかる切除部５７２においては、切除される側面５３２の高さ（Ｚ軸方向の長さ）が、切除される上面５３１の幅（Ｘ軸方向の長さ）の２倍以下になることが好ましい。この場合、シールド膜５６０の成膜工程において、直進性を有する導電性材料の飛散粒子が、切除部５７２によって形成された空間を通過することができるため、集合基板上のパッケージ同士の間隔が狭い場合にも、パッケージ側面に十分な膜厚のシールド膜５６０を形成することが可能となる。これにより、電子部品モジュール５の生産性が向上する。
＝＝＝まとめ＝＝＝
かかる実施形態によれば、集合基板の状態でシールド膜６０（１６０，２６０，３６０，４６０，５６０）を形成することが可能となり、個片化の後に成膜を行う場合における半導体パッケージの再配列やテープ固定が不用である。また、生産性が向上するため製造コストを下げることが可能である。さらに、個片化の後に成膜を行う場合のように成膜材料の基板１０（１１０，２１０，３１０，４１０，５１０）の裏側への回り込みも皆無であり、品質、歩留まりが向上する。
また、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）は、導電性パターン１１（１１１，２１１，３１１，４１１，５１１）と電気的に接続され、基板１０（１１０，２１０，３１０，４１０，５１０）の表層または内層に設けられる電極５２（１５２，２５２，３５２，４５２，５５２）、電極５２（１５２，２５２，３５２，４５２，５５２）の上層または下層を接続するように設けられるビア５３（１５３，２５３，３５３，４５３，５５３）、または電極５２（１５２，２５２，３５２，４５２，５５２）の上層または下層に設けられるスルーホール、のうち少なくとも一つを有して構成されることが好ましい。
かかる実施形態によれば、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）とシールド膜６０（１６０，２６０，３６０，４６０，５６０）との間のコンタクト面積が増加するため、コンタクト抵抗を下げることができる。
また、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）の電極５２（１５２，２５２，３５２，４５２，５５２）は、ベタグランド５４（１５４，２５４，３５４，４５４，５５４）を有して構成されることが好ましい。
かかる実施形態によれば、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）とシールド膜６０（１６０，２６０，３６０，４６０，５６０）との間のコンタクト面積が増加するため、コンタクト抵抗を下げることができる。
また、ビア５３（１５３，２５３，３５３，４５３，５５３）またはスルーホールは、封止部３０（１３０，２３０，３３０，４３０，５３０）の側面（１３２，２３２，３３２，４３２，５３２）に対応する部分に、複数個が列を成して形成される、または複数個がランダムに配置されるように、設けられることが好ましい。
かかる実施形態によれば、ダイシングしたときにコンタクト部４０（１４０，２４０，３４０，４４０，５４０）の露出が大きくなるから、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）とシールド膜６０（１６０，２６０，３６０，４６０，５６０）との間のコンタクト面積が増大し、コンタクト抵抗の低減につながる。
また、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）は、垂直面４１（１４１，２４１，３４１，４４１，５４１）と水平面４２（１４２，２４２，３４２，４４２，５４２）との境目に湾曲面４３（１４３，２４３，３４３，４４３，５４３）を有することが好ましい。
かかる実施形態によれば、シールド膜６０（１６０，２６０，３６０，４６０，５６０）の十分な膜厚を確保できる。したがって、シールド膜６０（１６０，２６０，３６０，４６０，５６０）の抵抗を下げることができるとともに、シールド膜６０（１６０，２６０，３６０，４６０，５６０）が電子部品モジュール１（２，３，４，５）から剥がれることを抑制することができるため、電子部品モジュール１（２，３，４，５）の品質向上につながる。
また、封止部３０（１３０，２３０，３３０，４３０，５３０）の上面３１（１３１，２３１，３３１，４３１，５３１）におけるシールド膜６０（１６０，２６０，３６０，４６０，５６０）の膜厚ｔ１１（ｔ１２，ｔ１３，ｔ１４，ｔ１５）と、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）の水平面４２（１４２，２４２，３４２，４４２，５４２）におけるシールド膜６０（１６０，２６０，３６０，４６０，５６０）の膜厚ｔ２１（ｔ２２，ｔ２３，ｔ２４，ｔ２５）と、封止部３０（１３０，２３０，３３０，４３０，５３０）の側面３２（１３２，２３２，３３２，４３２，５３２）におけるシールド膜６０（１６０，２６０，３６０，４６０，５６０）の膜厚ｔ３１（ｔ３２，ｔ３３，ｔ３４，ｔ３５）と、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）の湾曲面４３（１４３，２４３，３４３，４４３，５４３）におけるシールド膜６０（１６０，２６０，３６０，４６０，５６０）の膜厚ｔ４１（ｔ４２，ｔ４３，ｔ４４，ｔ４５）とは、ｔ１１＞ｔ３１（ｔ１２＞ｔ３２，ｔ１３＞ｔ３３，ｔ１４＞ｔ３４，ｔ１５＞ｔ３５）で、ｔ２１＞ｔ３１（ｔ２２＞ｔ３２，ｔ２３＞ｔ３３，ｔ２４＞ｔ３４，ｔ２５＞ｔ３５）またはｔ４１＞ｔ３１（ｔ４２＞ｔ３２，ｔ４３＞ｔ３３，ｔ４４＞ｔ３４，ｔ４５＞ｔ３５）の関係を満たすことが好ましい。
また、封止部３３０（４３０，５３０）の上面３３１（４３１，５３１）と、封止部３３０（４３０，５３０）の側面３３２（４３２，５３２）と、から成る角３３３（４３３，５３３）を切除して形成される切除部３７２（４７２，４７３，５７２，５７３）をさらに備え、切除部３７２（４７２，４７３，５７２，５７３）は、コンタクト部３４０（４４０，５４０）がシールド膜３６０（４６０，５６０）で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電性材料を通過させる領域であることが好ましい。
かかる実施形態によれば、例えば蒸着、スパッタリング、ＣＶＤのような真空系の成膜技術を用いて、十分な膜厚を有するシールド膜３６０（４６０，５６０）を形成することが容易となる。このことは、電子部品モジュール３（４，５）の生産性及び品質の向上に繋がる。
また、切除部３７２（４７２，４７３，５７２，５７３）は、電子部品３２０，４２０，５２０の上側に形成されることが好ましい。かかる実施形態によれば、コンタクト部３４０，４４０，５４０で所定の膜厚を確保できる。また、このような配置を採用することで、電子部品モジュール３，４，５の小型化およびコスト低減を図ることが可能となる。
また、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）は、コンタクト部４０（１４０，２４０，３４０，４４０，５４０）が位置する基板１０（１１０，２１０，３１０，４１０，５１０）の一方側に設けられ、一方側の封止部３０（１３０，２３０，３３０，４３０，５３０）と一方側の封止部３０（１３０，２３０，３３０，４３０，５３０）の下層の基板１０（１１０，２１０，３１０，４１０，５１０）をダイシング装置にて研削して露出させることが好ましい。かかる実施形態によれば、基板１０（１１０，２１０，３１０，４１０，５１０）のコンタクト部４０（１４０，２４０，３４０，４４０，５４０）で所定の膜厚を確保できる。
以上本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。
例えば、第１〜第３実施形態および変形例で説明した事項を任意に組み合わせることができる。一例を挙げると、第１実施形態に係る電子部品モジュール１及び変形例１に係る電子部品モジュール２に、第２実施形態で説明した切除部３７２や、第３実施形態および第３実施形態の変形例１で説明した切除部４７２，５７２を適用してもよい。
１，２，３，４，５ 電子部品モジュール
１０，１１０，２１０，３１０，４１０，５１０ 基板
１１，１１１，２１１，３１１，４１１，５１１ 導電性パターン
２０，１２０，２２０，３２０，４２０，５２０ 電子部品
３０，１３０，２３０，３３０，４３０，５３０ 封止部
４０，１４０，２４０，３４０，４４０，５４０ コンタクト部
４１，１４１，２４１，３４１，４４１，５４１ 垂直面
４２，１４２，２４２，３４２，４４２，５４２ 水平面
５１，１５１，２５１，３５１，４５１，５５１ 端子
５２，１５２，２５２，３５２，４５２，５５２ 電極
５３，１５３，２５３，３５３，４５３，５５３ ビア（又はスルーホール）
５４，１５４，２５４，３５４，４５４，５５４ ベタグランド
６０，１６０，２６０，３６０，４６０，５６０ シールド膜
１００ 無線領域
１０１ アンテナ領域

Claims (12)

  1. 導電性パターンを有する基板と、
    前記基板に設けられた電子部品と、
    前記電子部品および前記基板を覆い、上面および前記上面と角部を構成する側面からなる封止部と、
    前記導電性パターンと電気的に接続され、前記封止部の側面と連続した垂直面と、前記垂直面に連続する水平面を有する、前記基板に設けられたコンタクト部と、
    前記封止部の上面、前記側面および前記コンタクト部を被覆するシールド膜と、
    を有することを特徴とする電子部品モジュール。
  2. 前記基板は、
    前記導電性パターンが設けられ、前記電子部品が配置される無線領域と、アンテナとなる配線パターンが配置されるアンテナ領域と、を有し、
    前記電子部品は、
    前記導電性パターンと電気的に接続され、前記無線領域に設けられる無線回路用の部品である
    ことを特徴とする請求項１に記載の電子部品モジュール。
  3. 前記コンタクト部は、前記導電性パターンと電気的に接続され、前記基板の表層または内層に設けられる電極、前記電極の上層または下層を接続するように設けられるビア、または前記電極の上層または下層に設けられるスルーホール、のうち少なくとも一つから成る
    ことを特徴とする請求項１又は請求項２に記載の電子部品モジュール。
  4. 前記コンタクト部の電極は、ベタグランドを有して構成される
    ことを特徴とする１乃至請求項３の何れか一項に記載の電子部品モジュール。
  5. 前記ビアまたはスルーホールは、前記封止部の側面に対応する部分に、複数個が列を成して形成される、または複数個がランダムに配置されるように、設けられる
    ことを特徴とする請求項３又は請求項４に記載の電子部品モジュール。
  6. 前記コンタクト部は、前記垂直面と前記水平面との境目に湾曲面を有する
    ことを特徴とする請求項１乃至請求項５の何れか一項に記載の電子部品モジュール。
  7. 前記封止部の前記上面における前記シールド膜の膜厚ｔ１と、前記コンタクト部の前記水平面における前記シールド膜の膜厚ｔ２と、前記封止部の前記側面における前記シールド膜の膜厚ｔ３と、前記コンタクト部の前記湾曲面における前記シールド膜の膜厚ｔ４とは、ｔ１＞ｔ３で、ｔ２＞ｔ３またはｔ４＞ｔ３の関係を満たす
    ことを特徴とする請求項４に記載の電子部品モジュール。
  8. 前記封止部の上面と、前記封止部の側面と、から成る角を切除して形成される切除部をさらに備え、
    前記切除部は、前記コンタクト部が前記シールド膜で被覆されるように、大気圧よりも低真空雰囲気内で飛散される導電性材料を通過させる領域である
    ことを特徴とする請求項１乃至請求項７の何れか一項に記載の電子部品モジュール。
  9. 前記切除部は、前記電子部品の上側に形成される
    ことを特徴とする請求項８に記載の電子部品モジュール。
  10. 前記コンタクト部は、前記コンタクト部が位置する前記基板の一方側に設けられ、
    前記一方側の前記封止部と前記一方側の前記封止部の下層の前記基板をダイシング装置にて研削して露出される
    ことを特徴とする請求項１乃至請求項９に記載の電子部品モジュール。
  11. 前記コンタクト部は、前記コンタクト部が位置する前記基板の一方側に設けられ、
    前記切除部は、前記一方側と対向する他方側に設けられる請求項８に記載の電子部品モジュール。
  12. 前記シールド膜は、Ｃｕを主材料とした第１膜と、前記第１膜の外側に被覆されたＳＵＳ膜からなり、低真空化で飛散した飛散物からなる請求項１１に記載の電子部品モジュール。
JP2017067050A 2017-03-30 2017-03-30 電子部品モジュール Pending JP2018170419A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017067050A JP2018170419A (ja) 2017-03-30 2017-03-30 電子部品モジュール
US15/934,829 US20180286816A1 (en) 2017-03-30 2018-03-23 Electronic component module
CN201810257001.2A CN108695300A (zh) 2017-03-30 2018-03-27 电子部件组件
US16/380,990 US10490512B2 (en) 2017-03-30 2019-04-10 Method of making plural electronic component modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017067050A JP2018170419A (ja) 2017-03-30 2017-03-30 電子部品モジュール

Publications (1)

Publication Number Publication Date
JP2018170419A true JP2018170419A (ja) 2018-11-01

Family

ID=63669812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017067050A Pending JP2018170419A (ja) 2017-03-30 2017-03-30 電子部品モジュール

Country Status (3)

Country Link
US (2) US20180286816A1 (ja)
JP (1) JP2018170419A (ja)
CN (1) CN108695300A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020067468A1 (ja) * 2018-09-28 2021-08-30 株式会社村田製作所 電子部品モジュール
WO2021176871A1 (ja) * 2020-03-06 2021-09-10 株式会社村田製作所 モジュール
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
WO2021261270A1 (ja) * 2020-06-22 2021-12-30 株式会社村田製作所 電子部品
WO2023112577A1 (ja) * 2021-12-14 2023-06-22 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
KR102301208B1 (ko) * 2019-08-14 2021-09-09 삼성전기주식회사 전자 소자 모듈 및 이를 구비하는 전자 기기
US11355451B2 (en) 2019-08-28 2022-06-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11004801B2 (en) 2019-08-28 2021-05-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11626337B2 (en) * 2020-05-19 2023-04-11 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11756894B2 (en) * 2020-05-20 2023-09-12 Qualcomm Incorporated Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
KR20220003342A (ko) * 2020-07-01 2022-01-10 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
US11658391B2 (en) * 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
US11610848B2 (en) * 2021-06-07 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, semiconductor device and shielding housing of semiconductor package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517515A (en) 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
JPH11345905A (ja) * 1998-06-02 1999-12-14 Mitsubishi Electric Corp 半導体装置
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
KR100813625B1 (ko) * 2006-11-15 2008-03-14 삼성전자주식회사 반도체 소자 패키지
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP5576548B1 (ja) * 2013-07-10 2014-08-20 太陽誘電株式会社 回路モジュール及びその製造方法
JP6469572B2 (ja) 2013-07-29 2019-02-13 株式会社村田製作所 アンテナ一体型無線モジュールおよびこのモジュールの製造方法
JP6199724B2 (ja) 2013-12-13 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
JP6528850B2 (ja) 2015-09-11 2019-06-12 株式会社村田製作所 高周波モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP2013058513A (ja) * 2011-09-07 2013-03-28 Sharp Corp 高周波モジュールおよびその製造方法
JP2014146624A (ja) * 2013-01-25 2014-08-14 Murata Mfg Co Ltd モジュールおよびその製造方法
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2020067468A1 (ja) * 2018-09-28 2021-08-30 株式会社村田製作所 電子部品モジュール
JP7063390B2 (ja) 2018-09-28 2022-05-09 株式会社村田製作所 電子部品モジュール
WO2021176871A1 (ja) * 2020-03-06 2021-09-10 株式会社村田製作所 モジュール
WO2021251160A1 (ja) * 2020-06-10 2021-12-16 株式会社村田製作所 モジュールおよび部品
WO2021261270A1 (ja) * 2020-06-22 2021-12-30 株式会社村田製作所 電子部品
WO2023112577A1 (ja) * 2021-12-14 2023-06-22 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
US20180286816A1 (en) 2018-10-04
CN108695300A (zh) 2018-10-23
US20190237409A1 (en) 2019-08-01
US10490512B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
JP2018170419A (ja) 電子部品モジュール
US10529668B2 (en) Method of manufacturing electronic component module
US10756024B2 (en) Electronic component module and method of manufacturing the same
KR102246040B1 (ko) 회로 모듈
US10074613B2 (en) Method of fabricating semiconductor package including cutting encapsulating body and carrier to form packages
US8030750B2 (en) Semiconductor device packages with electromagnetic interference shielding
US8138584B2 (en) Method of forming a semiconductor package and structure thereof
US7198987B1 (en) Overmolded semiconductor package with an integrated EMI and RFI shield
US8368185B2 (en) Semiconductor device packages with electromagnetic interference shielding
TWI471985B (zh) 晶片封裝體及其製作方法
US7626247B2 (en) Electronic package with integral electromagnetic radiation shield and methods related thereto
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
CN103400825A (zh) 半导体封装件及其制造方法
US20120235259A1 (en) Semiconductor package and method of fabricating the same
US20150296667A1 (en) Method of manufacturing electronic component
US20140198459A1 (en) Stacked package device and manufacturing method thereof
US11127689B2 (en) Segmented shielding using wirebonds
CN106711123A (zh) 半导体封装件及其制造方法
US20230075555A1 (en) Electromagnetic shields with bonding wires for sub-modules
JP2018046084A (ja) 半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190219