JP2014228834A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2014228834A JP2014228834A JP2013110942A JP2013110942A JP2014228834A JP 2014228834 A JP2014228834 A JP 2014228834A JP 2013110942 A JP2013110942 A JP 2013110942A JP 2013110942 A JP2013110942 A JP 2013110942A JP 2014228834 A JP2014228834 A JP 2014228834A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light shielding
- source
- crystal display
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】表示品位の良好な液晶表示装置を提供する。【解決手段】マトリクス状に配置された画素電極PEと、画素電極CEが配列した行に沿って配置されたゲート配線Gと、画素電極PEが配列した列に沿って配置されたソース配線Sと、ゲート配線Gとソース配線Sとが交差した位置近傍に配置されたスイッチング素子SWと、スイッチング素子SWの下層に配置された遮光層LSと、を備えたアレイ基板ARと、複数の画素電極PEと対向した共通電極CE、を備えた対向基板CTと、アレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備え、遮光層LSは、ゲート配線Gが延びた方向に並ぶ偶数のソース配線Sと交差して延びている液晶表示装置。【選択図】図1
Description
本発明の実施形態は、液晶表示装置に関する。
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から様々な電子機器の表示装置として採用されている。
アクティブマトリクス型の液晶表示装置は、マトリクス状に配置した画素を含むアクティブエリアを備えている。アクティブエリアには、画素が配列した行に沿って延びたゲート配線と、列に沿って延びたソース配線と、ソース配線とゲート配線とが交差した位置近傍に配置されたスイッチング素子とを備えている。
液晶表示装置では、例えばフレーム毎に液晶に印加する電圧の極性を反転する交番電界駆動を行っている。例えば、カラム反転駆動では各フレームにおいてソース配線に沿ったカラム毎に極性が反転した極性パタンであり、ドット反転駆動では各フレームにおいて異なる極性の画素が市松模様状に並んだ極性パタンである。
本発明の実施形態によれば、表示品位の良好な液晶表示装置を提供することを目的とする。
実施形態によれば、マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って配置されたゲート配線と、前記画素電極が配列した列に沿って配置されたソース配線と、前記ゲート配線と前記ソース配線とが交差した位置近傍に配置されたスイッチング素子と、前記スイッチング素子および前記ゲート配線の下層に配置された遮光層と、を備えたアレイ基板と、複数の画素電極と対向した共通電極、を備えた対向基板と、前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、前記遮光層は、前記ゲート配線が延びた方向に並ぶ偶数のソース配線と交差して延びている液晶表示装置が提供される。
以下、実施形態の液晶表示装置について、図面を参照して詳細に説明する。
図1は、実施形態の液晶表示装置の一構成例を概略的に示す図である。
図1は、実施形態の液晶表示装置の一構成例を概略的に示す図である。
本実施形態の液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。アクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。
液晶表示パネルLPNは、アクティブエリアACTにおいて、n本のゲート配線G(G1〜Gn)、n本の補助容量線C(C1〜Cn)、m本のソース配線S(S1〜Sm)などを備えている。ゲート配線G及び補助容量線Cは、例えば、第1方向Xに沿って略直線的に延出している。これらのゲート配線G及び補助容量線Cは、第1方向Xに交差する第2方向Yに沿って交互に並列配置されている。ここでは、第1方向Xと第2方向Yとは互いに略直交している。ソース配線Sは、ゲート配線G及び補助容量線Cと交差している。ソース配線Sは、第2方向Yに沿って略直線的に延出している。なお、ゲート配線G、補助容量線C、及び、ソース配線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。
各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。これらのゲートドライバGD及びソースドライバSDの少なくとも一部は、例えば、アレイ基板ARに形成され、コントローラを内蔵した駆動ICチップ2と接続されている。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。補助容量Ccsは、例えば補助容量線Cとスイッチング素子SWのドレイン配線(半導体層)との間に形成される。補助容量線Cは、補助容量電圧が印加される電圧印加部(図示せず)と電気的に接続されている。
なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEが対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。
スイッチング素子SWは、例えば、nチャネル薄膜トランジスタ(TFT)によって構成されている。このスイッチング素子SWは、ゲート配線G及びソース配線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
アレイ基板ARは、共通電極CEに電圧を印加するための給電部(図示せず)を備えている。この給電部は、例えば、アクティブエリアACTの外側に形成されている。共通電極CEは、アクティブエリアACTの外側に引き出され、図示しない導電部材を介して、給電部と電気的に接続されている。
図2は、図1に示した液晶表示パネルLPNを対向基板側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X−Y平面における平面図を示している。
図示した画素PXは、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形状である。カラー表示タイプの液晶表示パネルの場合、画素PXは複数種類の色画素を含む。本実施形態では、例えば画素PXは赤色画素PX(R)と、緑色画素PX(G)と、青色画素PX(B)を含む。各色画素は、ソース配線Sが延びた方向に沿って並んでいる。複数種類の色画素はゲート配線Gが延びた方向に沿って周期的に並んでいる。
ゲート配線Gは、第1方向Xに沿って延びている。補助容量線Cは、ゲート配線Gを挟んで第1方向Xに沿って延びている。ソース配線Sは、第2方向Yに沿って延出している。画素電極PEは、隣接するソース配線Sの間に配置されている。また、画素電極PEは、隣接した補助容量線Cの間に配置されている。
ソース配線Sは、第1方向に隣接した画素PXの境界に跨って配置されている。また、ゲート配線Gは、画素PXの第2方向Yの略中央に配置されている。補助容量線Cは、第2方向Yに隣接した画素PXの境界に跨って配置されている。
スイッチング素子SWは、図示した例では、ゲート配線G及びソース配線Sに電気的に接続されている。スイッチング素子SWは、ゲート配線Gとソース配線Sの交点に設けられ、ドレイン配線SCはソース配線S及び補助容量線Cに沿って延長され、補助容量線Cと重なる領域に形成されたコンタクトホールCH1、CH2を介して画素電極PEと電気的に接続されている。このようなスイッチング素子SWは、ソース配線S及び補助容量線Cと重なる領域に設けられ、ソース配線S及び補助容量線Cと重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
スイッチング素子SWの下層には、遮光層LSが配置されている。遮光層LSは、ゲート配線Gとソース配線Sとが交差した部分に配置されるとともに、ゲート配線Gの下層において第1方向Xに沿って延び、後述するように少なくとも第1方向Xに隣接した偶数の画素PXに渡って配置されている。
図3は、図2に示した液晶表示パネルをIII−III線で切断したときの断面構造を概略的に示す断面図である。
アレイ基板ARは、透明絶縁基板SB1と、遮光層LSと、ドレイン配線SCと、ゲート配線Gと、補助容量線Cと、ソース配線Sと、コンタクト電極E1と、画素電極PEと、第1配向膜AL1と、を備えている。
遮光層LSは、透明絶縁基板SB1上に配置され、第1層間絶縁膜L1によって覆われている。
ドレイン配線SCは、第1層間絶縁膜L1上に配置され、第2層間絶縁膜L2に覆われている。ドレイン配線SCは、ポリシリコンあるいはアモルファスシリコン等の半導体により形成されている。
ゲート配線Gおよび補助容量線Cは第2層間絶縁膜L2上に配置され、第3層間絶縁膜L3に覆われている。ゲート配線Gは遮光層LSの上層に配置され、ドレイン配線SCと2カ所で交差するように分岐している。補助容量線Cは第2層間絶縁膜L2を介してドレイン配線SCと対向するように配置され、ドレイン配線SCとの間に補助容量を形成する。補助容量線Cは、ドレイン配線SC上で一部が除去されている。
ソース配線Sおよびコンタクト電極E1は、第3層間絶縁膜L3上に配置され、第4層間絶縁膜L4に覆われている。ソース配線Sは、ゲート配線Gの一方側において、第2層間絶縁膜L2及び第3層間絶縁膜L3に設けられたコンタクトホールCH3においてドレイン配線SCと電気的に接続している。コンタクト電極E1は、ゲート配線Gの他方側において、第2層間絶縁膜L2および第3層間絶縁膜L3に設けられたコンタクトホールCH1においてドレイン配線SCと電気的に接続している。
画素電極PEは、第4層間絶縁膜L4上に配置され、第1配向膜AL1に覆われている。画素電極PEは、第4層間絶縁膜L4に設けられたコンタクトホールCH2においてコンタクト電極E1と電気的に接続している。すなわち、画素電極PEは、コンタクト電極E1を介してドレイン配線SCと電気的に接続している。
対向基板CTは、透明絶縁基板(図示せず)と、ブラックマトリクス(図示せず)と、カラーフィルタ(図示せず)と、共通電極(図示せず)と、第2配向膜AL2と、を備えている。
カラーフィルタは、赤色画素PX(R)に配置された赤色着色層(図示せず)と、緑色画素PX(G)に配置された緑色着色層(図示せず)と、青色画素PX(B)に配置された青色着色層(図示せず)と、を備えている。隣接した着色層の境界にはブラックマトリクスが配置されている。
第2配向膜AL2は対向基板CTの表面を覆うとともに、第1配向膜AL1と対向している
図4は、アクティブエリアACTの一部において、遮光層LSが配置される位置を説明するための図である。
図4は、アクティブエリアACTの一部において、遮光層LSが配置される位置を説明するための図である。
遮光層LSは、ゲート配線Gが延びた方向に並ぶ偶数の画素PXに渡って配置され、偶数のソース配線Sと交差している。カラー表示タイプの液晶表示装置では、遮光層LSは、周期的に並ぶカラーフィルタの着色層の偶数周期分の画素PXに渡って配置されることが望ましい。その場合、遮光層LSは、複数種類の着色層の偶数周期と対向した領域に渡って配置され、偶数本のソース配線Sと交差する。したがって、赤色着色層、緑色着色層、および、青色着色層が、第1方向Xに周期的に並んでいる場合、遮光層LSは、第1方向Xに並んだ少なくとも6つの画素PXに渡って配置される。
すなわち、ソース配線S(S1〜Sm)は、各フレームの所定の水平期間において正極性の信号が印加されるソース配線(第1ソース配線)と、負極性の信号が印加されるソース配線(第2ソース配線)とを備え、遮光層LSのそれぞれが交差した偶数のソース配線Sは、第1ソース配線と第2ソース配線とを同数だけ含んでいる。ここで、例えばカラム反転駆動を行う場合には第1ソース配線と第2ソース配線とはフレーム毎に入れ替わり、ドット反転駆動を行う場合第1ソース配線と第2ソース配線とは水平期間単位で入れ替わる。
さらに、ソース配線Sが延びた方向に隣接した画素PXの行について、遮光層LSの端部はゲート配線Gが延びた方向の異なる位置に配置している。換言すると、遮光層LSの端部は、第2方向Yに並ばないように配置している。
上記のように遮光層LSを配置すると、ソース配線Sの電位変動が生じた場合でも、遮光層LSには正極性の信号による電位変動と、負極性の信号による電位変動とが重畳するため、この電位変動はある程度相殺されて小さくなる。
以下に、遮光層LSを介して液晶容量Clcが変動するメカニズムの一例を説明する。
図5は、遮光層LSと、ゲート配線G、ソース配線S、ドレイン配線SCとの間に生じる容量の一例を示す図である。
図5は、遮光層LSと、ゲート配線G、ソース配線S、ドレイン配線SCとの間に生じる容量の一例を示す図である。
各画素PXには、図1に示すように画素電極PEと共通電極CEとの間に生じる液晶容量Clcと、補助容量線Cとドレイン配線SCとの間に生じる補助容量Ccsと、画素電極PEと自ソース配線Sとの間に生じる寄生容量Cp1と、画素電極PEと隣接ソース配線Sとの間に生じる寄生容量Cp2と、画素電極PEとゲート配線Gとの間に生じる寄生容量Cgsと、の各種容量が生じる。
なお、自ソース配線Sは、画素電極PEがスイッチング素子SWを介して電気的に接続するソース配線であって、隣接ソース配線Sは、画素電極PEが電気的に接続していないソース配線である。
ここで、画素電極PEの電位は、遮光層LSを介してソース配線Sの電位変動やゲート配線の電位変動に応じて変化することがある。ここでは、遮光層LSとゲート配線Gとの間に生じる合成容量C_ls_gateと、遮光層LSとソース配線Sとの間に生じる合成容量C_ls_sig_totalと、遮光層LSとドレイン配線SCとの間に生じる合成容量C_ls_pixと、について説明する。
ゲート配線Gと遮光層LSとの間に生じる合成容量C_ls_gateは、ゲート配線Gの電位変動に応じて大きさが変わるが、画素電極PEの電位が保持されている期間はゲート配線Gの電位は略一定であるため、この合成容量C_ls_gateが液晶容量Clcに与える影響は小さい。
ソース配線Sと遮光層LSとの間に生じる合成容量C_ls_sig_totalは、ソース配線Sの電位変動に応じて大きさが変わり、合成容量C_ls_sig_totalを介して遮光層LSの電位が変動する。遮光層LSの電位変動をΔVlsとし、ソース配線Sの電位変動をΔVsigとすると、この電位変動ΔVlsは下記の式で表すことができる。
ΔVls=(C_ls_sig_total/Cls_total)×ΔVsig
ここで、Cls_total=C_ls_gate+C_ls_sig_total+C_ls_pixである。
ここで、Cls_total=C_ls_gate+C_ls_sig_total+C_ls_pixである。
液晶容量Clcが保持されている期間において、遮光層LSの電位が変動すると、遮光層LSとドレイン配線SCとの間に生じる寄生容量C_ls_pixを介してドレイン配線SCの電位が変動する。ドレイン配線SCは、画素電極PEと電気的に接続しているため、ドレイン配線SCの電位変動により画素電極PEの電位が変動する。画素電極PEの電位変動ΔVpixは、下記の式で表すことができる。
ΔVpix=(C_ls_pix/Ctotal)×ΔVls
なお、Ctotal=Ccs+Clc+Cgs+Cp1+Cp2である。
ΔVpix=(C_ls_pix/Ctotal)×ΔVls
なお、Ctotal=Ccs+Clc+Cgs+Cp1+Cp2である。
ここで、ソース配線Sの電位変動ΔVlsは、ソース配線Sに正極性の信号が印加されているときと、負極性の信号が印加されているときとで符号が逆になる。したがって、遮光層LSを、正極性の信号が印加されるソース配線Sと負極性の信号が印加されるソース配線Sとの両方と交差して配置されることにより、各遮光層LSに対するソース配線Sの電位変動ΔVlsが正極側と負極側とで相殺されて小さくなり、結果として画素電極PEの電位変動ΔVpixも小さくなる。
本実施形態では、遮光層LSは、ゲート配線Gが延びた方向において隣接した6つの画素PX、より具体的には、6つのスイッチング素子SWおよびこれらのスイッチング素子SWのゲート電位を制御するゲート配線Gの下層に配置されている。したがって、各遮光層LSは第1方向Xに隣接した6つのソース配線Sと交差し、遮光層LSの電位は第1方向Xに隣接した6つのソース配線Sの電位変動ΔVlsの合計により変動する。
例えば、液晶表示パネルLPNの極性反転方式としてカラム反転駆動を採用した場合、および、ドット反転駆動を採用した場合、各フレームの所定の水平期間において第1方向Xに隣り合ったソース配線Sには異なる極性の信号が印加される。したがって、遮光層LSの電位変動は、正極性の信号が印加される3つのソース配線Sの電位変動ΔVlsと、負極性の信号が印加される3つのソース配線Sの電位変動ΔVlsとで相殺されるため、抑制される。この結果、遮光層LSの電位変動に起因する液晶容量Clcの変動が抑制されるため、表示品位の劣化を回避することができる。
さらに、本実施形態では、遮光層LSの端部が第2方向Yに並ばないように配置している。したがって、例えば遮光層LSの境界近傍において、隣接した遮光層LSの電位変動が異なることによりライン状の表示ムラが発生することを回避することができる。
図6は、本実施形態の液晶表示装置のアクティブエリアの他の構成例を概略的に示す図である。
この例では、画素PXの構成が上述の例と異なっている。すなわち、画素電極PEは、第2方向Yに並んだゲート配線Gの間に配置されている。補助容量線Cは、ゲート配線Gの間において第1方向Xに延びている。ドレイン配線SCは、ソース配線Sに沿ってゲート配線Gと交差するように延び、補助容量線Cの下層で広がって補助容量Ccsを形成している。ゲート配線Gは、ドレイン配線SCと2カ所で交差するように分岐している。
この例では、画素PXの構成が上述の例と異なっている。すなわち、画素電極PEは、第2方向Yに並んだゲート配線Gの間に配置されている。補助容量線Cは、ゲート配線Gの間において第1方向Xに延びている。ドレイン配線SCは、ソース配線Sに沿ってゲート配線Gと交差するように延び、補助容量線Cの下層で広がって補助容量Ccsを形成している。ゲート配線Gは、ドレイン配線SCと2カ所で交差するように分岐している。
この例においても、遮光層LSは、スイッチング素子SWとゲート配線Gとの下層において、ゲート配線Gが延びた方向に並ぶ偶数の画素PXに渡って配置されている。カラー表示タイプの液晶表示装置では、赤色着色層、緑色着色層、および、青色着色層が、第1方向Xに周期的に並んでいる場合、遮光層LSは、第1方向Xに並んだ少なくとも6つの画素PXに渡って配置される。
さらに、ソース配線Sが延びた方向に隣接した画素PXの行について、遮光層LSの端部はゲート配線Gが延びた方向の異なる位置に配置している。換言すると、遮光層LSの端部は、第2方向Yに並ばないように配置している。
図6に示すように遮光層LSを配置すると、上述の例と同様に、ソース配線Sの電位変動が生じた場合でも、遮光層LSには正極性の信号による電位変動と、負極性の信号による電位変動とが重畳するため、この電位変動はある程度相殺されて小さくなり、液晶容量Clcが変動することを抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述の実施形態では、遮光層LSは第1方向Xに並んだ6つのソース配線Sと交差するように配置され、第1方向Xに並んだ画素の行に沿って複数の遮光層LSが並んで配置されていたが、遮光層LSは第1方向XにおけるアクティブエリアACTの一端から他端まで連続して延びていても構わない。すなわち、遮光層LSは、第1方向Xに並んだ全てのソース配線S(S1〜Sm)と交差して延びていてもよい。その場合であっても、上述の実施形態と同様の効果を得ることができる。
更に、上述の実施形態では共通電極CEは対向基板CTに配置されていたが、共通電極CEはアレイ基板ARに配置され、画素電極PEと共通電極CEとの間に生じる横電界(フリンジ電界を含む)により液晶分子の配向を制御する液晶表示装置にも本実施形態を適用可能である。
また、上述の実施形態では、液晶表示パネルLPNの極性反転方式としてカラム反転駆動を採用した場合、画素PXの1列毎に極性を反転してもよく、RGBの3列の画素PX単位で極性を反転してもよい。すなわち、各フレームにおいて、ゲート配線Gが延びた方向に隣接したソース配線Sには、1列毎あるいはRGBの3列毎で互いに異なる極性の信号が印加され、各ソース配線Sに印加される信号の極性はフレーム毎に反転する。いずれの場合であっても上述の実施形態と同様の効果を得ることができる。
LPN…液晶表示パネル、AR…アレイ基板、CT…対向基板、LQ…液晶層、ACT…アクティブエリア、PX…画素、PX(R)…赤色画素、PX(G)…緑色画素、PX(B)…青色画素、G…ゲート配線、C…補助容量線、S…ソース配線、X…第1方向、Y…第2方向、GD…ゲートドライバ、SD…ソースドライバ、SW…スイッチング素子、SC…ドレイン配線、PE…画素電極、CE…共通電極、LS…遮光層、Ccs…補助容量、Cp1、Cp2、Cgs…寄生容量、Clc…液晶容量、CH1〜CH3…コンタクトホール。
Claims (7)
- マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って配置されたゲート配線と、前記画素電極が配列した列に沿って配置されたソース配線と、前記ゲート配線と前記ソース配線とが交差した位置近傍に配置されたスイッチング素子と、前記スイッチング素子の下層に配置された遮光層と、を備えたアレイ基板と、
複数の画素電極と対向した共通電極、を備えた対向基板と、
前記アレイ基板と前記対向基板との間に保持された液晶層と、を備え、
前記遮光層は、前記ゲート配線が延びた方向に並ぶ偶数の前記ソース配線と交差して延びている液晶表示装置。 - ソース配線は、各フレームの所定の水平期間において正極性の信号が印加される第1ソース配線と、負極性の信号が印加される第2ソース配線とを備え、
前記遮光層のそれぞれが交差した偶数の前記ソース配線は、前記第1ソース配線と前記第2ソース配線は同数である請求項1記載の液晶表示装置。 - 前記遮光層は、前記ゲート配線の下層において前記ゲート配線と略平行に延びている請求項1又は請求項2記載の液晶表示装置。
- 前記対向基板は複数種類の着色層を含むカラーフィルタを備え、
前記遮光層は、周期的に並ぶ複数種類の前記着色層の偶数周期と対向した領域に渡って配置されている請求項1乃至請求項3のいずれか1項記載の液晶表示装置。 - 前記ソース配線が延びた方向に隣接した前記行において、前記遮光層の端部は前記ゲート配線が延びた方向の異なる位置に配置している請求項1又は請求項2記載の液晶表示装置。
- 前記遮光層は、前記ゲート配線が延びた方向に並んだ全ての前記ソース配線と交差している請求項1乃至請求項5のいずれか1項記載の液晶表示装置。
- 各フレームにおいて、前記ゲート配線が延びた方向に隣接した前記ソース配線には互いに異なる極性の信号が印加され、各ソース配線に印加される信号の極性はフレーム毎に反転する請求項1乃至請求項6のいずれか1項記載の液晶表示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110942A JP2014228834A (ja) | 2013-05-27 | 2013-05-27 | 液晶表示装置 |
US14/264,321 US9459502B2 (en) | 2013-05-27 | 2014-04-29 | Liquid crystal display device |
TW103116884A TWI563333B (en) | 2013-05-27 | 2014-05-13 | Liquid crystal display device and display device |
KR1020140061353A KR20140139414A (ko) | 2013-05-27 | 2014-05-22 | 액정 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110942A JP2014228834A (ja) | 2013-05-27 | 2013-05-27 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014228834A true JP2014228834A (ja) | 2014-12-08 |
Family
ID=51935179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013110942A Pending JP2014228834A (ja) | 2013-05-27 | 2013-05-27 | 液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9459502B2 (ja) |
JP (1) | JP2014228834A (ja) |
KR (1) | KR20140139414A (ja) |
TW (1) | TWI563333B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10241605B2 (en) | 2016-02-17 | 2019-03-26 | Japan Display Inc. | Liquid crystal display device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWM491180U (zh) * | 2014-05-08 | 2014-12-01 | Chunghwa Picture Tubes Ltd | 薄膜電晶體及畫素結構 |
JP2016200635A (ja) * | 2015-04-07 | 2016-12-01 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0684946A (ja) | 1992-08-31 | 1994-03-25 | Dainippon Printing Co Ltd | アクティブマトリックス液晶表示装置およびその製造方法 |
KR100488927B1 (ko) | 1997-12-08 | 2005-10-14 | 비오이 하이디스 테크놀로지 주식회사 | 스테거드타입박막트렌지스터액정표시소자및그의제조방법 |
JP3736122B2 (ja) | 1998-06-23 | 2006-01-18 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
TW533325B (en) | 1999-09-30 | 2003-05-21 | Samsung Electronics Co Ltd | Thin film transistor array panels for liquid crystal display and manufacturing methods of the same |
JP2003307746A (ja) * | 2002-02-12 | 2003-10-31 | Seiko Epson Corp | 電気光学装置及び電子機器 |
KR101001969B1 (ko) | 2003-12-26 | 2010-12-17 | 삼성전자주식회사 | 광감지 패널과, 이를 갖는 액정 표시 장치 |
KR101050292B1 (ko) | 2003-12-27 | 2011-07-19 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판의 제조방법 |
TW200525219A (en) | 2004-01-29 | 2005-08-01 | Au Optronics Corp | Active array liquid crystal display |
KR101297804B1 (ko) * | 2006-07-25 | 2013-08-20 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 갖는 표시패널 |
JP2008191470A (ja) | 2007-02-06 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP2008197359A (ja) | 2007-02-13 | 2008-08-28 | Toshiba Matsushita Display Technology Co Ltd | アレイ基板及び液晶表示装置 |
US8836879B2 (en) * | 2010-06-10 | 2014-09-16 | Apple Inc. | Displays with minimized curtain mura |
JP5666883B2 (ja) | 2010-11-18 | 2015-02-12 | 京セラディスプレイ株式会社 | 液晶表示装置 |
-
2013
- 2013-05-27 JP JP2013110942A patent/JP2014228834A/ja active Pending
-
2014
- 2014-04-29 US US14/264,321 patent/US9459502B2/en active Active
- 2014-05-13 TW TW103116884A patent/TWI563333B/zh not_active IP Right Cessation
- 2014-05-22 KR KR1020140061353A patent/KR20140139414A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10241605B2 (en) | 2016-02-17 | 2019-03-26 | Japan Display Inc. | Liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
TW201502673A (zh) | 2015-01-16 |
US9459502B2 (en) | 2016-10-04 |
TWI563333B (en) | 2016-12-21 |
KR20140139414A (ko) | 2014-12-05 |
US20140347584A1 (en) | 2014-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10755661B2 (en) | Display panel with compensation capacitors | |
JP6376989B2 (ja) | 表示装置 | |
JP5380416B2 (ja) | 液晶表示装置 | |
JP6257259B2 (ja) | 表示装置 | |
JP5526085B2 (ja) | 液晶表示装置 | |
JP2014048652A (ja) | 液晶表示装置 | |
JP2016050987A (ja) | 液晶表示装置 | |
JP2009092930A (ja) | 液晶表示装置 | |
KR101733150B1 (ko) | 액정 표시 장치 | |
JP6220628B2 (ja) | 表示装置 | |
JP2015014635A (ja) | 液晶表示装置 | |
JP6230822B2 (ja) | 液晶表示装置 | |
US9558697B2 (en) | Display device driving sub-pixels of a plurality of colors | |
CN104280949A (zh) | 液晶显示装置 | |
JP2014228834A (ja) | 液晶表示装置 | |
JP5589018B2 (ja) | 液晶表示装置 | |
US10241605B2 (en) | Liquid crystal display device | |
JP5997958B2 (ja) | 表示装置及びアレイ基板 | |
GB2545851A (en) | Liquid crystal display and array substrate thereof | |
TWI534517B (zh) | 液晶顯示面板 | |
WO2017170069A1 (ja) | 液晶表示装置 | |
JP7092914B2 (ja) | 表示装置 | |
JP5919133B2 (ja) | 液晶表示装置 | |
JP2017134113A (ja) | 液晶表示装置 | |
JP2012208410A (ja) | アレイ基板及び液晶表示装置 |