KR101297804B1

KR101297804B1 - 어레이 기판 및 이를 갖는 표시패널

Info

Publication number: KR101297804B1
Application number: KR1020060069444A
Authority: KR
Inventors: 김동규
Original assignee: 삼성디스플레이 주식회사
Priority date: 2006-07-25
Filing date: 2006-07-25
Publication date: 2013-08-20
Also published as: US8102496B2; KR20080009796A; US7649605B2; JP2008033265A; US20100085500A1; CN101114656B; CN101114656A; EP1882975A1; JP5230966B2; US20080024712A1

Abstract

영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널이 개시된다. 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극, 공통전압 배선 및 공통전극을 포함한다. 게이트 배선은 제1 방향으로 형성되고, 데이터 배선은 게이트 배선과 교차되어 단위화소를 정의하도록 제2 방향으로 형성된다. 박막 트랜지스터는 게이트 배선 및 데이터 배선과 전기적으로 연결된다. 화소전극은 박막 트랜지스터와 전기적으로 연결된다. 공통전압 배선은 데이터 배선과 평행하게 제2 방향으로 형성된다. 공통전극은 화소전극과 전기적으로 이격되도록 단위화소 내에 형성되고, 공통전압 배선과 전기적으로 연결된다. 이와 같이, 화소전극 및 공통전극이 어레이 기판에 형성됨에 따라, 터치 스크린 구현시 외부의 압력에 의해 액정의 배열이 변경되는 것을 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.

화소전극, 공통전극, 수평 연결전극, 공통전압 배선

Description

어레이 기판 및 이를 갖는 표시패널{ARRAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}

도 1은 본 발명의 제1 실시예에 따른 표시패널을 도시한 사시도이다.

도 2는 도 1의 표시패널 중 어레이 기판의 배치관계를 개념적으로 평면도이다.

도 3은 도 2의 일부를 확대해서 도시한 평면도이다.

도 4는 도 3의 A부분을 확대해서 도시한 평면도이다.

도 5는 도 4의 I-I'선을 따라 절단한 단면도이다.

도 6은 도 3의 B부분을 확대해서 도시한 평면도이다.

도 7은 도 6의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이다.

도 8은 도 3의 C부분을 확대해서 도시한 평면도이다.

도 9는 도 8의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.

도 10은 본 발명의 제2 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이다.

도 11은 도 10의 D부분을 확대해서 도시한 평면도이다.

도 12는 도 10의 E부분을 확대해서 도시한 평면도이다.

도 13은 도 10의 F부분을 확대해서 도시한 평면도이다.

도 14는 도 13의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 어레이 기판 110 : 제1 투명기판

120 : 제1 절연막 130 : 공통전압 배선

140 : 제2 절연막 150 : 화소전극

CE, 160 : 공통전극 HE : 수평 연결전극

GL : 게이트 배선 DL : 데이터 배선

TFT : 박막 트랜지스터 200 : 대향 기판

300 : 액정층

본 발명은 어레이 기판 및 이를 갖는 표시패널에 관한 것으로, 보다 상세하게는 영상의 표시품질을 향상시킨 어레이 기판 및 이를 갖는 표시패널에 관한 것이다.

최근 들어 키보드 대신 터치 스크린을 이용하는 테플릿 개인용 컴퓨터(tablet PC)의 인가가 계속 증가하고 있다. 이는 유비쿼터스(ubiquitous) 시대를 맞아 개인용 컴퓨터의 이동성 기능이 강화되는 추세에 있기 때문이다.

상기 테플릿 개인용 컴퓨터는 영상을 표시하며 외부의 펜으로부터 신호를 입력받는 평판 표시장치를 포함하고, 이러한 평판 표시장치의 대표적인 것으로 액정 표시장치(liquid crystal display)가 있다.

일반적으로, 상기 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 평판 표시장치로, 광을 이용하여 영상을 표시하는 액정 표시패널(liquid crystal display panel) 및 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리(back-light assembly)를 포함한다.

이때, 상기 액정 표시패널은 박막 트랜지스터(thin film transistor)를 갖는 어레이 기판, 컬러필터를 갖는 컬러필터 기판, 및 상기 어레이 기판과 상기 컬러필터 기판 사이에 개재되는 액정층을 포함한다.

한편, 상기 테플릿 개인용 컴퓨터에 채용되는 액정 표시장치는 넓은 시야각을 갖는 것이 바람직하고, 특히 외부의 펜에 의해 영상이 무너지지 않아야 한다.

그러나, 상기 액정 표시장치 내에 개재된 액정들은 일반적으로 상기 펜에 의한 압력에 의해 배열된 형태가 쉽게 변경될 수 있다. 이와 같이, 상기 액정들이 상기 펜의 압력에 의해 배열 형태가 변경될 경우, 상기 액정 표시장치는 국부적으로 영상이 무너지는 현상이 발생될 수 있다.

따라서, 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 외부의 압력에 의해 액정의 배열이 변경되는 것을 방지하여 영상의 표시품질을 향상시킨 어레이 기판을 제공하는 것이다.

본 발명의 다른 목적은 상기한 어레이 기판을 갖는 표시패널을 제공하는 것이다.

상기한 본 발명의 목적을 달성하기 위한 일 실시예에 따른 어레이 기판은 게이트 배선, 데이터 배선, 박막 트랜지스터, 화소전극, 공통전압 배선 및 공통전극을 포함한다.

상기 게이트 배선은 제1 방향으로 형성된다. 상기 데이터 배선은 상기 게이트 배선과 교차되도록 제2 방향으로 형성된다. 상기 박막 트랜지스터는 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된다. 상기 화소전극은 상기 게이트 배선 및 상기 데이터 배선에 의해 정의된 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된다. 상기 공통전압 배선은 상기 데이터 배선과 평행하게 상기 제2 방향으로 형성된다. 상기 공통전극은 상기 화소전극과 전기적으로 이격되도록 상기 단위화소 내에 형성되고, 상기 공통전압 배선과 전기적으로 연결된다. 이때, 상기 화소전극 및 상기 공통전극은 투명한 도전성 물질로 이루어진 것이 바람직하다.

선택적으로 우선, 상기 화소전극은 제1 메인 전극부, 제2 메인 전극부 및 서브 전극부를 포함할 수 있다. 상기 제1 메인 전극부는 상기 게이트 배선과 인접하도록 상기 제1 방향을 따라 형성된다. 상기 제2 메인 전극부는 상기 게이트 배선과 이웃하는 다른 게이트 배선과 인접하도록 상기 제1 메인 전극부로부터 상기 제2 방향으로 소정거리 이격되고, 상기 제1 방향을 따라 형성된다. 상기 서브 전극부는 상기 제1 및 제2 메인 전극부 사이에 배치되어 상기 제1 및 제2 메인 전극부를 직선으로 연결하고, 상기 제1 방향을 따라 병렬로 복수개가 형성된다. 이때, 상기 공 통전극은 상기 화소전극의 하부에 형성되고, 상기 공통전극 및 상기 화소전극 사이에는 절연막이 형성된 것이 바람직하다.

이와 다르게, 상기 화소전극은 화소 메인 전극부 및 화소 서브 전극부를 포함한다. 상기 화소 메인 전극부는 상기 게이트 배선과 인접하도록 상기 제1 방향을 따라 형성된다. 상기 화소 서브 전극부는 상기 화소 메인 전극부로부터 상기 게이트 배선과 이웃하는 다른 게이트 배선을 향하여 직선으로 돌출되고, 상기 제1 방향을 따라 병렬로 복수개가 형성된다. 이때, 상기 공통전극은 상기 화소전극과 동일한 층에 형성되며, 공통 메인 전극부 및 공통 서브 전극부를 포함할 수 있다. 상기 공통 메인 전극부는 상기 다른 게이트 배선과 인접하도록 상기 제1 방향을 따라 형성된다. 상기 공통 서브 전극부는 상기 공통 메인 전극부로부터 상기 게이트 배선을 향하여 상기 화소 서브 전극부와 중첩되지 않도록 직선으로 돌출되고, 상기 제1 방향을 따라 병렬로 복수개가 형성된다.

상기한 본 발명의 다른 목적을 달성하기 위한 일 실시예에 따른 표시패널은 어레이 기판, 상기 어레이 기판과 대향하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다.

상기 어레이 기판은 제1 방향으로 형성된 게이트 배선과, 상기 게이트 배선과 교차되도록 제2 방향으로 형성된 데이터 배선과, 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터와, 상기 게이트 배선 및 상기 데이터 배선에 의해 정의된 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극과, 상기 데이터 배선과 평행하게 상기 제2 방향으로 형성된 공통전압 배선과, 상기 화소전극과 전기적으로 이격되도록 상기 단위화소 내에 형성되고, 상기 공통전압 배선과 전기적으로 연결된 공통전극을 포함한다.

이때, 상기 액정층 내의 액정들은 상기 어레이 기판의 표면과 평행하게 누워서 배치되고, 상기 화소전극 및 상기 공통전극 사이에서 발생된 전기장에 의해 상기 표면에 누워진 채로 소정의 각도로 회전하는 것이 바람직하다.

이러한 본 발명에 따르면, 화소전극 및 공통전극이 어레이 기판에 형성되어 액정들이 기판에 대하여 수평한 방향으로 배열됨에 따라, 터치 스크린 구현시 외부의 압력에 의해 액정의 배열이 변경되는 것을 방지하여 영상의 표시품질을 보다 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하기로 한다.

<표시패널의 제1 실시예>

우선, 도 1을 참조하여 본 실시예에 의한 표시패널(400)을 간단하게 설명하기로 한다. 표시패널(400)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함하고, 광을 이용하여 영상을 외부로 표시한다.

어레이 기판(100)은 매트릭스(matrix) 형태로 배치된 복수의 화소전극(pixel electrode)들, 상기 각 화소전극에 구동전압을 인가하는 박막 트랜지스터(Thin Film Transistor)들, 상기 박막 트랜지스터들을 각각 작동시키기 위한 신호선(signal line)들을 포함한다.

대향 기판(200)은 어레이 기판(100)과 마주보도록 배치된다. 대향 기판(200)은 선택적으로, 상기 화소전극들과 마주보는 곳에 배치된 컬러필터(color filter)들을 포함할 수 있다. 상기 컬러필터들에는 적색 컬러필터, 녹색 컬러필터 및 청색 컬러필터 등이 있다.

액정층(300)은 어레이 기판(100) 및 대향 기판(200)의 사이에 개재되며, 상기 화소전극 및 상기 공통전극의 사이에 형성된 전기장에 의하여 재배열된다. 재배열된 액정층(300)은 외부에서 인가된 광의 광투과율을 조절하고, 광투과율이 조절된 광은 상기 컬러필터들을 통과함으로써 영상을 외부로 표시한다.

도 2를 참조하여 어레이 기판(100)의 배치관계를 간단하게 설명하면, 어레이 기판(100)은 게이트 배선(GL), 데이터 배선(DL), 박막 트랜지스터(TFT) 및 화소전극(150)을 포함한다.

게이트 배선(GL)은 제1 방향을 따라 복수개가 형성되고, 데이터 배선(DL)은 제1 방향과 수직한 제2 방향을 따라 복수개가 형성된다. 일례로, 도 2에서는 9개의 게이트 배선들(GL1, GL2, ... , GL9) 및 7개의 데이터 배선들(DL1, DL2, ... , DL7)이 형성된 것을 도시하였다. 상기 게이트 배선들(GL1, GL2, ... , GL9)은 게이트 구동부(미도시)와 전기적으로 연결되어 게이트 신호들을 인가받고, 상기 데이터 배선들(DL1, DL2, ... , DL7)은 데이터 구동부(미도시)와 전기적으로 연결되어 데이터 신호들을 인가받는다.

여기서, 상기 게이트 구동부는 홀수 열의 게이트 배선들(GL1, GL3, GL5, GL7, GL9)의 좌측단부와 전기적으로 연결된 좌측 게이트 구동부(미도시) 및 짝수 열의 게이트 배선들(GL2, GL4, GL6, GL8)의 우측단부와 전기적으로 연결된 우측 게이트 구동부(미도시)를 포함한다. 이와 다르게, 상기 게이트 구동부는 상기 게이트 배선들(GL1, GL2, ... , GL9)의 일단부와 전기적으로 연결될 수도 있다.

상기 게이트 배선들(GL1, GL2, ... , GL9)과 상기 데이터 배선들(DL1, DL2, ... , DL7)이 서로 수직하게 교차됨에 따라, 어레이 기판(100) 상에는 복수의 단위화소들이 정의된다. 상기 각 단위화소 내에는 화소전극(150)이 형성되고, 그로 인해 화소전극(150)은 어레이 기판(100)에 매트릭스 형태로 복수개가 배치된다.

상기 각 단위화소는 제1 방향이 긴 직사각형 형상을 갖는 것이 바람직하고, 그 결과 상기 각 단위화소 내에 형성된 화소전극(150)도 제1 방향으로 긴 형상을 갖는다.

한편, 박막 트랜지스터(TFT)도 화소전극(150)과 대응되도록 상기 각 단위화소 내에 형성된다. 박막 트랜지스터(TFT)는 게이트 배선(GL) 및 데이터 배선(DL)과 전기적으로 연결되고, 화소전극(150)과도 전기적으로 연결된다. 그 결과, 박막 트랜지스터(TFT)는 게이트 배선(GL)의 게이트 신호에 의해 스위칭(switching)되어, 데이터 배선(DL)의 데이터 신호를 화소전극(150)으로 인가한다. 이때, 박막 트랜지스터(TFT)는 어느 하나의 데이터 배선(DL)을 기준으로 일측 및 타측에 제2 방향을 따라 번갈아 가며 형성되는 것이 바람직하다.

보다 구체적으로 예를 들어 설명하면, 우선 상기 게이트 배선들(GL1, GL2, ... , GL9)의 각각은 각 열에 배치된 박막 트랜지스터(TFT)들 모두와 전기적으로 연결된다.

반면, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 좌측단부에 배치된 데이터 배선(DL1)은 홀수 열의 박막 트랜지스터(TFT)들과 전기적으로 연결되고, 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 우측단부에 배치된 데이터 배선(DL7)은 짝수 열의 박막 트랜지스터(TFT)들과 전기적으로 연결된다. 상기 데이터 배선들(DL1, DL2, ... , DL7) 중 나머지 데이터 배선들(DL2, ... , DL6)은 상기 홀수 열에서 각 데이터 배선(DL2, ... , DL6)의 우측에 배치된 박막 트랜지스터(TFT)들과 전기적으로 연결되고, 상기 짝수 열에서 각 데이터 배선(DL2, ... , DL6)의 좌측에 배치된 박막 트랜지스터(TFT)들과 전기적으로 연결된다.

한편, 상기 데이터 배선들(DL1, DL2, ... , DL7)의 각각에는 수직반전(vertical inversion)을 위한 데이터 신호들이 인가되는 것이 바람직하다. 구체적으로 설명하면, 한 프레임 동안 임의의 데이터 배선에는 양 전압(+)의 데이터 신호가 인가되고, 상기 임의의 데이터 배선과 이웃하는 데이터 배선에는 음 전압(-)의 데이터 신호가 인가된다. 반면, 상기 프레임의 다음 프레임 동안에는 상기 임의의 데이터 배선에는 음 전압(-)의 데이터 신호가 인가되고, 상기 이웃하는 데이터 배선에는 양 전압(+)의 데이터 신호가 인가된다. 그 결과, 화소전극(150)들은 각 프레임마다 도트 반전(dot inversion)을 한다.

도 3은 도 2의 일부를 확대해서 도시한 평면도이고, 도 4는 도 3의 A부분을 확대해서 도시한 평면도이며, 도 5는 도 4의 I-I'선을 따라 절단한 단면도이고, 도 6은 도 3의 B부분을 확대해서 도시한 평면도이며, 도 7은 도 6의 Ⅱ-Ⅱ'선을 따라 절단한 단면도이고, 도 8은 도 3의 C부분을 확대해서 도시한 평면도이며, 도 9는 도 8의 Ⅲ-Ⅲ'선을 따라 절단한 단면도이다.

도 3, 도 4, 도 5, 도 6, 도 7, 도 8 및 도 9를 참조하면, 본 실시예에 의한 표시패널(400)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

우선 어레이 기판(100)부터 설명하면, 어레이 기판(100)은 제1 투명기판(110), 게이트 배선(GL), 공통전극(CE), 수평 연결전극(HE), 제1 절연막(120), 데이터 배선(DL), 박막 트랜지스터(TFT), 공통전압 배선(130), 제2 절연막(140), 화소전극(150) 및 층간 연결전극(135)을 포함한다.

제1 투명기판(110)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다. 일례로, 제1 투명기판(110)은 유리, 석영 및 투명한 합성수지로 이루어진다.

도 3을 참조하면, 게이트 배선(GL)은 제1 투명기판(110) 상에 제1 방향으로 형성되고, 제2 방향을 따라 복수개가 병렬로 형성된다.

제1 절연막(120)은 게이트 배선(GL)을 덮도록 제1 투명기판(110) 상에 형성된다. 이때, 제1 절연막(120)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등을 포함할 수 있다.

도 3을 참조하면, 데이터 배선(DL)은 게이트 배선(GL)과 교차되도록 제1 절연막(120) 상에 제2 방향으로 형성되고, 제1 방향을 따라 복수개가 병렬로 형성된다. 데이터 배선(DL)은 제2 방향을 따라 직선으로 형성될 수 있지만, 도 3에서 도시된 것과 같이 지그재그 굴곡진 형태로 형성될 수도 있다. 한편, 이러한 게이트 배선(GL) 및 데이터 배선(DL)이 수직하게 교차됨에 따라, 복수의 단위화소들이 정의된다.

공통전극(CE)은 상기 각 단위화소 내에 형성되고, 게이트 전극(GL)과 동일한 층에 형성된다. 즉, 공통전극(CE)은 제1 절연막(120)에 의해 덮여지도록 제1 투명기판(110) 상에 형성된다. 공통전극(CE)은 일례로, 직사각형 형상을 갖는 것이 바람직하고, 투명한 도전성 물질로 이루어진다.

수평 연결전극(HE)은 제1 방향으로 서로 이웃하는 공통전극(CE)들 사이에 배치되어, 상기 공통전극(CE)들을 서로 전기적으로 연결시킨다. 수평 연결전극(HE)은 공통전극(CE)과 동일한 층에 형성된다. 즉, 수평 연결전극(HE)은 제1 절연막(120)에 의해 덮여지도록 제1 투명기판(110) 상에 형성된다. 이때, 수평 연결전극(HE)은 투명한 도전성 물질로 이루어지는 것이 바람직하다.

도 3, 도 4 및 도 5를 참조하면, 박막 트랜지스터(TFT)는 상기 각 단위화소 내에 형성되어, 게이트 배선(GL) 및 데이터 배선(DL)과 전기적으로 연결되고, 후술될 화소전극(150)과도 전기적으로 연결된다.

구체적으로, 박막 트랜지스터(TFT)는 게이트 전극(G), 액티브층(A), 소스 전극(S), 드레인 전극(D) 및 오믹 콘택층(O)을 포함한다.

게이트 전극(G)은 게이트 배선(GL)으로부터 소정의 길이로 돌출된다. 일례로, 게이트 전극(G)은 게이트 배선(GL)으로부터 데이터 배선(DL)과 평행한 방향으로 돌출된다.

액티브층(A)은 게이트 전극(G)과 중첩되도록 제1 절연막(120) 상에 형성된 다. 일례로, 액티브층(A)은 직사각형 형상을 갖고, 아몰퍼스 실리콘(a-Si)으로 이루어지는 것이 바람직하다.

소스 전극(S)은 데이터 배선(DL)으로부터 소정의 길이로 돌출되어, 액티브층(A)의 일부와 중첩된다. 일례로, 소스 전극(S)은 게이트 배선(GL)과 평행한 방향으로 돌출된다.

드레인 전극(D)은 소스 전극(S)으로부터 소정의 거리로 이격되어, 소스 전극(S)과 동일한 층에 형성된다. 드레인 전극(D)은 액티브층(A)의 일부와 중첩되고, 화소전극(150)의 일부와도 중첩되도록 연장되어, 화소전극(150)과 전기적으로 연결된다.

오믹 콘택층(O)은 소스 전극(S)과 액티브층(A) 사이 및 드레인 전극(D) 및 액티브층(A) 사이에 형성된다. 오믹 콘택층(O)은 고밀도 이온도핑 아몰퍼스 실리콘(n+ a-Si)인 것이 바람직하다.

제2 절연막(140)은 박막 트랜지스터(TFT) 및 데이터 배선(DL)을 덮도록 제1 절연막(120) 상에 형성된다. 일례로, 제2 절연막(140)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등을 포함할 수 있다.

도 3, 도 6 및 도 7을 참조하면, 공통전압 배선(130)은 상기 각 단위화소를 가로지르도록 제2 방향으로 형성되고, 제1 방향을 따라 복수개가 병렬로 형성된다. 이때, 공통전압 배선(130)은 상기 각 단위화소의 중심을 가로지르는 것이 바람직하다. 한편, 공통전압 배선(130)은 데이터 배선(DL)과 동일한 층에 형성된다. 즉, 공통전압 배선(130)은 제2 절연막(140)에 의해 덮여지도록 제1 절연막(130) 상에 형 성된다. 또한, 공통전압 배선(130)에는 공통전극(CE)과 전기적으로 연결되기 위한 공통전압 연결부(132)가 형성된다. 일례로, 공통전압 연결부(132)는 중앙이 개구된 형상을 갖고, 바람직하게 상기 각 단위화소의 중심을 제2 방향을 따라 가로지르는 가상의 중심선을 기준으로 대칭 형상을 갖는다.

층간 연결전극(135)은 제2 절연막(140) 상에 형성되어, 공통전압 배선(130) 및 공통전극(CE) 사이를 전기적으로 연결시킨다.

구체적으로 설명하면, 공통전극(CE)의 상부에는 제1 절연막(120) 및 제2 절연막(140)의 일부가 제거되어, 제1 공통 콘택홀(CH1)이 형성된다. 바람직하게, 제1 공통 콘택홀(CH1)은 공통전압 연결부(132)의 개구된 부분에 형성된다. 또한, 공통전압 연결부(132)의 상부에는 제2 절연막(140)의 일부가 제거되어, 제2 공통 콘택홀(CH2)이 형성된다.

층간 연결전극(135)은 제2 절연막(140) 상에 형성되어 제1 공통 콘택홀(CH1)을 통해 공통전극(CE)과 전기적으로 연결되고, 제2 공통 콘택홀(CH2)을 통해 공통전압 연결부(132)와 전기적으로 연결된다. 그 결과, 층간 연결전극(135)은 공통전압 배선(130) 및 공통전극(CE) 사이를 전기적으로 연결시킨다.

도 3 및 도 4를 참조하면, 화소전극(150)은 제2 절연막(140) 상에 형성되고, 상기 각 단위화소 내에 형성된다. 화소전극(150)은 제2 절연막(140)에 형성된 화소 콘택홀(142)을 통해 박막 트랜지스터(TFT)의 드레인 전극(D)과 전기적으로 연결된다. 화소전극(150)은 투명한 도전성 물질로 이루어진다. 이때, 화소전극(150)의 하부에 형성된 공통전극(CE)은 화소전극(150)을 커버하도록 화소전극(150)보다 넓은 면적을 갖는 것이 바람직하다.

화소전극(150)은 제1 메인 전극부(152), 제2 메인 전극부(154) 및 서브 전극부(156)를 포함한다. 이때, 화소전극(150)은 상기 각 단위화소의 중심을 가로지르는 상기 중심선을 기준으로 대칭 형상을 갖는 것이 바람직하다.

제1 메인 전극부(152)는 어느 하나의 게이트 배선(GL)과 인접하도록 제1 방향을 따라 형성된다.

제2 메인 전극부(154)는 제1 메인 전극부(152)로부터 제2 방향으로 소정거리 이격되고, 제1 메인 전극부(152)와 대응되도록 제1 방향을 따라 형성된다. 즉, 제2 메인 전극부(154)는 상기 어느 하나의 게이트 배선(GL)과 이웃하는 다른 게이트 배선(GL)과 인접하도록 제1 방향을 따라 형성된다.

서브 전극부(156)는 제1 메인 전극부(152) 및 제2 메인 전극부(154) 사이에 배치되어, 제1 메인 전극부(152) 및 제2 메인 전극부(154)를 직선으로 연결한다. 서브 전극부(156)는 제1 방향을 따라 병렬로 복수개가 형성된다.

서브 전극부(156)는 상기 중심선을 기준으로 대칭 형상을 갖는다. 즉, 서브 전극부(156)는 상기 중심선을 기준으로 대칭이 되는 제1 서브 전극(156a) 및 제2 서브전극(156b)을 포함한다.

제1 서브 전극(156a)은 상기 중심선을 기준으로 일측에 형성되고, 바람직하게 제2 방향에 대하여 소정의 각도로 기울어지도록 형성된다. 제1 서브 전극(156a)은 일례로, 제1 방향에 대하여 0.5도 ~ 5도의 범위로 기울어지도록 형성된다.

제2 서브전극(156b)은 상기 일측의 반대방향인 타측에 형성되고, 상기 중심 선을 기준으로 제1 서브 전극(156a)과 대칭이 되도록 기울어진다. 즉, 제2 서브 전극(156b)은 제1 서브 전극(156a)이 기울어진 방향의 역방향으로 제2 방향에 대하여 0.5도 ~ 5도의 범위로 기울어지도록 형성된다.

한편, 도면에는 도시되지 않았지만, 어레이 기판(100)은 액정층(300)의 액정들을 일렬로 배열시키기 위해 제1 배향막(미도시)을 더 포함한다. 상기 제1 배향막은 화소전극(150) 및 층간 연결전극(135)을 덮도록 제2 절연막(140) 상에 형성된다.

이어서 도 8 및 도 9를 참조하여, 대향 기판(200) 및 액정층(300)을 설명하기로 한다.

대향 기판(200)은 어레이 기판(100)과 대향하도록 배치된다. 대향 기판(200)은 제2 투명기판(210) 및 차광막(미도시)을 포함하고, 선택적으로 컬러필터(220)를 더 포함할 수 있다.

제2 투명기판(210)은 제1 투명기판(140)과 동일하게 투명한 물질로 이루어지며, 플레이트 형상을 갖는다.

상기 차광막은 어레이 기판(100)과 마주보도록 제2 투명기판(210) 상에 형성된다. 바람직하게, 상기 차광막은 게이트 배선(GL), 데이터 배선(DL) 및 박막 트랜지스터(TFT)를 모두 커버할 수 있도록 제2 투명기판(210) 상에 형성된다.

컬러필터(220)는 화소전극(150)과 대응되도록 제2 투명기판(210) 상에 형성된다. 이때, 컬러필터(220)가 대향 기판(200)에 형성되지 않을 경우, 컬러필터(220)는 어레이 기판(100)에 형성될 수 있다.

한편, 도면에는 도시되지 않았지만, 대향 기판(100)은 액정층(300)의 액정들을 일렬로 배열시키기 위해 제2 배향막(미도시)을 더 포함한다. 상기 제2 배향막은 컬러필터(220) 상부에 형성된다.

액정층(300)은 어레이 기판(100) 및 컬러필터 기판(200) 사이에 개재된다. 이때, 액정층(300) 내의 액정(310)들은 상기 제1 배향막 및 상기 제2 배향막에 의해 일렬로 배열된다. 구체적으로, 액정(310)들은 어레이 기판(100)의 표면과 평행하게 누워서 배치되고, 일례로 제2 방향과 평행하게 배치된다.

한편, 공통전극(CE)에 제1 전압이 인가되고, 화소전극(150)에 상기 제1 전압과 다른 제2 전압이 인가되면, 공통전극(CE) 및 화소전극(150) 사이에 전기장이 형성된다. 이러한 전기장은 액정(310)들을 어레이 기판(100)의 표면에 누워진 채로 소정의 각도로 회전시킨다. 여기서, 제1 서브 전극(156a)의 상부에 배치된 액정(310)들과 제2 서브 전극(156b)의 상부에 배치된 액정(310)들은 서로 다른 방향으로 회전한다. 이와 같이, 제1 서브 전극(156a) 및 제2 서브 전극(156b)이 서로 다른 방향으로 경사지게 형성됨에 따라, 액정(310)들은 회전할 때 회전하는 방향이 달라 서로 충돌하는 것을 방지할 수 있다.

본 실시예에 따르면, 액정층(300) 내의 액정(310)들은 어레이 기판(100)의 표면과 평행하게 누워서 배치되어 있다가, 화소전극(150) 및 공통전극(CE) 사이에서 발생된 전기장에 의해 누워진 채로 소정의 각도로 회전한다. 그 결과, 액정층(300) 내의 액정(310)들은 어레이 기판(100)의 표면에 수직하게 배열되지 않고, 상기 표면에 대하여 항상 평행하게 배치된다. 이와 같이, 액정층(300) 내의 액 정(310)들은 상기 표면에 대하여 항상 평행하게 배치될 경우, 터치 스크린 구현시 외부의 압력에 의해 배열이 변경되는 것을 방지하여, 영상의 표시품질을 보다 향상시킬 수 있다.

또한, 상기 각 단위화소가 제2 방향보다 제1 방향으로 긴 직사각형 형상을 가짐에 따라, 종래에 비해 게이트 배선(GL)의 수는 증가하는 반면, 데이터 배선(DL)의 수는 감소될 수 있다. 이와 같이, 데이터 배선(DL)의 수가 감소될 경우, 데이터 배선(DL)과 대응되는 데이터 구동IC의 수도 감소될 수 있고, 그로 인해 표시패널(400)의 제조비용 및 전력소모량이 보다 감소될 수 있다.

<표시패널의 제2 실시예>

도 10은 본 발명의 제2 실시예에 따른 표시패널 중 어레이 기판의 일부를 도시한 평면도이고, 도 11은 도 10의 D부분을 확대해서 도시한 평면도이며, 도 12는 도 10의 E부분을 확대해서 도시한 평면도이고, 도 13은 도 10의 F부분을 확대해서 도시한 평면도이며, 도 14는 도 13의 Ⅳ-Ⅳ'선을 따라 절단한 단면도이다.

도 1 및 도 2를 참조하면, 본 실시예에 의한 표시패널(400)은 어레이 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.

우선 도 10, 도 11, 도 12, 도 13 및 도 14를 참조하여 어레이 기판(100)을 설명하면, 어레이 기판(100)은 제1 투명기판(110), 게이트 배선(GL), 제1 절연막(120), 데이터 배선(DL), 박막 트랜지스터(TFT), 공통전압 배선(130), 제2 절연막(140), 화소전극(150), 공통전극(160) 및 수평 연결전극(HE)을 포함한다.

제1 투명기판(110)은 플레이트 형상을 갖고, 투명한 물질로 이루어진다. 게 이트 배선(GL)은 제1 투명기판(110) 상에 제1 방향으로 형성되고, 제2 방향을 따라 복수개가 병렬로 형성된다. 제1 절연막(120)은 게이트 배선(GL)을 덮도록 제1 투명기판(110) 상에 형성된다. 데이터 배선(DL)은 게이트 배선(GL)과 교차되도록 제1 절연막(120) 상에 제2 방향으로 형성되고, 제1 방향을 따라 복수개가 병렬로 형성된다. 한편, 이러한 게이트 배선(GL) 및 데이터 배선(DL)이 수직하게 교차됨에 따라, 복수의 단위화소들이 정의된다. 상기 각 단위화소는 제1 방향이 긴 직사각형 형상을 갖는 것이 바람직하다.

박막 트랜지스터(TFT)는 상기 각 단위화소 내에 형성되어 게이트 배선(GL) 및 데이터 배선(DL)과 전기적으로 연결되고, 화소전극(150)과도 전기적으로 연결된다. 이때, 박막 트랜지스터(TFT)는 어느 하나의 데이터 배선(DL)을 기준으로 일측 및 타측에 제2 방향을 따라 번갈아 가며 형성되는 것이 바람직하다.

구체적으로 도 10 및 도 11을 참조하면, 박막 트랜지스터(TFT)는 게이트 전극(G), 액티브층(A), 소스 전극(S), 드레인 전극(D) 및 오믹 콘택층(미도시)을 포함한다.

액티브층(A)은 게이트 전극(G)과 중첩되도록 제1 절연막(120) 상에 형성된다. 일례로, 액티브층(A)은 직사각형 형상을 갖고, 아몰퍼스 실리콘(a-Si)으로 이루어지는 것이 바람직하다.

드레인 전극(D)은 소스 전극(S)으로부터 소정의 거리로 이격되어, 소스 전극(S)과 동일한 층에 형성된다. 드레인 전극(D)은 액티브층(A)의 일부와 중첩되고, 화소전극(150)의 일부와도 중첩되도록 연장되어, 화소전극(150)과 전기적으로 연결된다. 일례로, 드레인 전극(D)은 데이터 배선(DL)을 따라 길게 연장되어 화소전극(150)의 일부와 중첩된다.

상기 오믹 콘택층은 소스 전극(S)과 액티브층(A) 사이 및 드레인 전극(D) 및 액티브층(A) 사이에 형성된다. 상기 오믹 콘택층은 고밀도 이온도핑 아몰퍼스 실리콘(n+ a-Si)인 것이 바람직하다.

도 10을 참조하면, 공통전압 배선(130)은 상기 각 단위화소를 가로지르도록 제2 방향으로 형성되고, 제1 방향을 따라 복수개가 병렬로 형성된다. 이때, 공통전압 배선(130)은 상기 각 단위화소의 중심을 가로지르는 것이 바람직하다. 한편, 공통전압 배선(130)은 데이터 배선(DL)과 동일한 층에 형성된다. 즉, 공통전압 배선(130)은 제1 절연막(130) 상에 형성된다.

제2 절연막(140)은 박막 트랜지스터(TFT), 데이터 배선(DL) 및 공통전압 배선(130)을 덮도록 제1 절연막(120) 상에 형성된다.

화소전극(150)은 제2 절연막(140) 상에 형성되고, 상기 각 단위화소 내에 형성된다. 화소전극(150)은 제2 절연막(140)에 형성된 화소 콘택홀(142)을 통해 박막 트랜지스터(TFT)의 드레인 전극(D)과 전기적으로 연결된다. 화소전극(150)은 투명한 도전성 물질로 이루어진다.

구체적으로 도 10을 참조하면, 화소전극(150)은 화소 메인 전극부(152) 및 화소 서브 전극부(154)를 포함한다. 이때, 화소전극(150)은 상기 각 단위화소의 중심을 제2 방향으로 가로지르는 가상의 중심선을 기준으로 대칭 형상을 갖는 것이 바람직하다.

화소 메인 전극부(152)는 어느 하나의 게이트 배선(GL)과 인접하도록 제1 방향을 따라 형성된다.

화소 서브 전극부(154)는 화소 메인 전극부(152)로부터 상기 어느 하나의 게이트 배선(GL)과 이웃하는 다른 게이트 배선(GL)을 향하여 직선으로 돌출된다. 화소 서브 전극부(154)는 제1 방향을 따라 병렬로 복수개가 형성된다.

화소 서브 전극부(154)는 상기 각 단위화소의 중심을 가로지르는 상기 중심선을 기준으로 대칭 형상을 갖는다. 즉, 화소 서브 전극부(154)는 상기 중심선을 기준으로 대칭이 되는 제1 화소 서브 전극(154a) 및 제2 화소 서브전극(154b)을 포함한다.

제1 화소 서브 전극(154a)은 상기 각 단위화소의 중심을 가로지르는 상기 중심선을 기준으로 일측에 형성되고, 제2 방향에 대하여 소정의 각도로 기울어지도록 형성된다. 이때, 제1 화소 서브 전극(154a)은 제2 방향에 대하여 0.5도 ~ 5도의 범위로 기울어지는 것이 바람직하다.

제2 화소 서브 전극(154b)은 상기 일측의 반대방향인 타측에 형성되고, 상기 중심선을 기준으로 제1 화소 서브 전극(154a)과 대칭이 되도록 제2 방향에 대하여 기울어진다. 즉, 제2 화소 서브 전극(154b)은 제1 화소 서브 전극(154a)이 기울어진 방향의 역방향으로 제2 방향에 대하여 0.5도 ~ 5도의 범위로 기울어지도록 형성된다.

도 10 및 도 12를 참조하면, 공통전극(160)은 화소전극(150)과 동일한 층에 형성된다. 즉, 공통전극(160)은 제2 절연막(140) 상에 형성되고, 화소전극(150)과 전기적으로 이격되도록 상기 각 단위화소 내에 형성된다. 공통전극(160)은 제2 절연막(140)에 형성된 공통 콘택홀(144)을 통해 공통전압 배선(130)과 전기적으로 연결된다. 한편, 공통전극(160)은 화소전극(150)과 동일하게 투명한 도전성 물질로 이루어진다.

구체적으로, 공통전극(160)은 공통 메인 전극부(162) 및 공통 서브 전극부(164)를 포함한다. 이때, 공통전극(160)은 상기 중심선을 기준으로 대칭 형상을 갖는 것이 바람직하다.

공통 메인 전극부(162)는 화소 메인 전극부(152)와 대향하도록 제1 방향을 따라 형성된다. 즉, 공통 메인 전극부(162)는 화소 서브 전극부(154)와 인접한 게이트 배선(GL)과 이웃하는 다른 게이트 배선(GL)과 인접한 위치에 형성된다.

공통 서브 전극부(164)는 공통 메인 전극부(162)로부터 화소 메인 전극부(152)를 향하여 화소 서브 전극부(154)와 중첩되지 않도록 직선으로 돌출된다. 공통 서브 전극부(164)는 제1 방향을 따라 병렬로 복수개가 형성된다.

공통 서브 전극부(164)는 상기 각 단위화소의 중심을 가로지르는 상기 중심 선을 기준으로 대칭 형상을 갖는다. 즉, 공통 서브 전극부(164)는 상기 중심선을 기준으로 대칭이 되는 제1 공통 서브 전극(164a) 및 제2 공통 서브전극(164b)을 포함한다.

제1 공통 서브 전극(164a)은 상기 중심선을 기준으로 일측에 형성되고, 제1 화소 서브 전극(154a)과 동일한 방향으로 기울어진다. 즉, 제1 공통 서브 전극(164a)은 제2 방향에 대하여 소정의 각도, 일례로 0.5도 ~ 5도의 범위로 기울어진다. 이때, 제1 공통 서브 전극(164a)은 제1 화소 서브 전극(154a)과 동일한 개수로 형성되는 것이 바람직하고, 서로 이웃하는 제1 화소 서브 전극(154a)들 사이의 중앙에 형성되는 것이 바람직하다.

제2 공통 서브전극(164b)은 상기 중심선을 기준으로 타측에 형성되고, 제2 화소 서브 전극(154b)과 동일한 방향으로 기울어진다. 즉, 제2 공통 서브전극(164b)은 제1 공통 서브 전극(164a)이 기울어진 방향의 역방향으로 제2 방향에 대하여 소정의 각도, 일례로 0.5도 ~ 5도의 범위로 기울어지도록 형성된다. 이때, 제2 공통 서브전극(164b)은 제2 화소 서브 전극(154b)과 동일한 개수로 형성되는 것이 바람직하고, 서로 이웃하는 제2 화소 서브 전극(154b)들 사이의 중앙에 형성되는 것이 바람직하다.

한편, 도 12를 참조하면, 공통전극(160)은 공통전압 배선(130)과 전기적으로 연결되는 수직 연결전극(162a)을 더 포함할 수 있다. 또한, 공통전압 배선(130)에는 공통전극(160)과 전기적으로 연결되기 위한 공통전압 연결부(132)가 형성된다. 한편, 제2 절연막(140)에는 공통전압 연결부(132)의 일부를 노출시키기 위한 공통 콘택홀(144)이 형성된다.

구체적으로 설명하면, 수직 연결전극(162a)은 공통 메인 전극부(162)로부터 공통전압 배선(130)을 따라 소정의 길이로 돌출된다. 그 결과, 수직 연결전극(162a)은 공통전압 연결부(132)와 중첩되고, 공통 콘택홀(144)을 통해 공통전압 연결부(132)와 전기적으로 연결된다.

수평 연결전극(HE)은 제1 방향으로 서로 이웃하는 공통전극(160)들 사이에 배치되어, 상기 공통전극(160)들을 서로 전기적으로 연결시킨다. 수평 연결전극(HE)은 공통전극(160)과 동일한 층에 형성된다. 즉, 수평 연결전극(HE)은 제2 절연막(140) 상에 형성된다. 이때, 수평 연결전극(HE)은 투명한 도전성 물질로 이루어지는 것이 바람직하다.

마지막으로, 도면에는 도시되지 않았지만, 어레이 기판(100)은 액정층(300)의 액정들을 일렬로 배열시키기 위해 제1 배향막(미도시)을 더 포함한다. 상기 제1 배향막은 화소전극(150) 및 공통전극(160)을 덮도록 제2 절연막(140) 상에 형성된다.

한편, 본 실시예에서는 평면적으로 보았을 때, 화소전극(150)이 공통전극(160)의 상측에 형성되는 것으로 설명하였으나, 이와 다르게 화소전극(150) 및 공통전극(160)의 위치가 서로 뒤바뀌어, 공통전극(160)이 화소전극(150)의 상측에 형성될 수도 있다.

이어서 도 1, 도 2, 도 10, 도 13 및 도 14를 참조하여, 대향 기판(200) 및 액정층(300)을 설명하기로 한다.

한편, 공통전극(CE)에 제1 전압이 인가되고, 화소전극(150)에 상기 제1 전압과 다른 제2 전압이 인가되면, 공통전극(CE) 및 화소전극(150) 사이에 전기장이 형 성된다. 이러한 전기장은 액정(310)들을 어레이 기판(100)의 표면에 누워진 채로 소정의 각도로 회전시킨다. 여기서, 제1 서브 전극(156a)의 상부에 배치된 액정(310)들과 제2 서브 전극(156b)의 상부에 배치된 액정(310)들은 서로 다른 방향으로 회전한다. 이와 같이, 제1 서브 전극(156a) 및 제2 서브 전극(156b)이 서로 다른 방향으로 경사지게 형성됨에 따라, 액정(310)들은 회전할 때 회전하는 방향이 달라 서로 충돌하는 것을 방지할 수 있다.

이와 같은 본 발명에 의하면, 화소전극 및 공통전극이 어레이 기판에 형성됨에 따라, 액정층 내의 액정들은 어레이 기판의 표면과 평행하게 누워서 배치되어 있다가, 화소전극 및 공통전극 사이에서 발생된 전기장에 의해 누워진 채로 소정의 각도로 회전할 수 있다. 그로 인해, 액정들이 어레이 기판의 표면에 수직하게 배열되지 않고 항상 수평하게 배열됨에 따라, 터치 스크린 구현시 외부의 압력에 의해 배열이 변경되는 것을 방지하여, 영상의 표시품질을 보다 향상시킬 수 있다.

또한, 각 단위화소가 제2 방향보다 제1 방향으로 긴 직사각형 형상을 가짐에 따라, 데이터 배선의 수의 감소로 데이터 구동IC의 수가 감소되어, 표시패널의 제조비용 및 전력소모량이 보다 감소될 수 있다.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

기판;

상기 기판 상에 제1 방향으로 형성된 게이트 배선;

상기 기판 상에 형성된 공통전극;

상기 게이트 배선 및 상기 공통 전극을 커버하고, 상기 공통 전극을 노출시키는 제1 공통 컨택홀을 갖는 제1 절연막;

상기 제1 절연막에 형성되고, 상기 게이트 배선과 교차되도록 제2 방향으로 형성된 데이터 배선;

상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터;

상기 게이트 배선 및 상기 데이터 배선에 의해 정의된 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극;

상기 제1 절연막에 형성되고, 상기 데이터 배선과 평행하게 상기 제2 방향으로 형성되며, 공통 전압 연결부를 가지는 공통전압 배선;

상기 화소전극과 전기적으로 이격되도록 상기 단위화소 내에 형성되고, 상기 공통전압 배선과 전기적으로 연결된 공통전극;

상기 데이터 배선 및 상기 공통 전압 배선을 커버하고 상기 공통 전압 연결부를 노출하는 제2 공통 컨택홀을 갖는 제2 절연막; 및

상기 제2 절연막에 형성되고, 상기 화소 전극과 전기적으로 절연되는 연결전극을 포함하고,

상기 연결전극은 제1 공통 컨택홀을 통해 상기 공통 전극에 전기적으로 연결되고, 제2 공통 컨택홀을 통해 공통 전압 연결부에 전기적으로 연결되어 상기 공통 전극이 상기 공통 전압 배선에 전기적으로 연결되며,

상기 연결 전극은 상기 제1 공통 컨택홀 및 제2 공통 컨택홀에 인접하게 배치되며,

상기 제1 공통 컨택홀 및 상기 제2 공통 컨택홀은 상기 제1 및 제2 절연막에 의해 분리되며, 상기 제1 공통 컨택홀의 하부면은 상기 공통 전극만을 노출시키는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 상기 화소전극 및 상기 공통전극은 투명한 도전성 물질로 이루어진 것을 특징으로 하는 어레이 기판.
제2항에 있어서, 상기 화소전극은

상기 게이트 배선과 인접하도록 상기 제1 방향을 따라 형성된 제1 메인 전극부;

상기 게이트 배선과 이웃하는 다른 게이트 배선과 인접하도록 상기 제1 메인 전극부로부터 상기 제2 방향으로 소정거리 이격되고, 상기 제1 방향을 따라 형성된 제2 메인 전극부; 및

상기 제1 및 제2 메인 전극부 사이에 배치되어 상기 제1 및 제2 메인 전극부를 직선으로 연결하고, 상기 제1 방향을 따라 병렬로 복수개가 형성된 서브 전극부를 포함하는 것을 특징으로 하는 어레이 기판.
삭제
제3항에 있어서, 상기 공통전극은 상기 화소전극을 커버하도록 상기 화소전극보다 넓은 면적을 갖는 것을 특징으로 하는 어레이 기판.
제3항에 있어서, 상기 서브 전극부는 상기 단위화소의 중심을 상기 제2 방향을 따라 가로지르는 가상의 중심선을 기준으로 대칭 형상을 갖는 것을 특징으로 하는 어레이 기판.
제6항에 있어서, 상기 서브 전극부는

상기 중심선을 기준으로 일측에 형성되고, 상기 제2 방향에 대하여 소정의 각도로 기울어진 제1 서브 전극; 및

상기 일측의 반대방향인 타측에 형성되고, 상기 중심선을 기준으로 상기 제1 서브 전극과 대칭이 되도록 상기 제2 방향에 대하여 기울어진 제2 서브 전극을 포함하는 것을 특징으로 하는 어레이 기판.
삭제
제1항에 있어서, 상기 공통전압 연결부는 상기 단위화소의 중심을 상기 제2 방향을 따라 가로지르는 가상의 중심선을 기준으로 대칭 형상을 갖는 것을 특징으로 하는 어레이 기판.
제2항에 있어서, 상기 화소전극은

상기 게이트 배선과 인접하도록 상기 제1 방향을 따라 형성된 화소 메인 전극부; 및

상기 화소 메인 전극부로부터 상기 게이트 배선과 이웃하는 다른 게이트 배선을 향하여 직선으로 돌출되고, 상기 제1 방향을 따라 병렬로 복수개가 형성된 화소 서브 전극부를 포함하는 것을 특징으로 하는 어레이 기판.
제10항에 있어서, 상기 공통전극은

상기 다른 게이트 배선과 인접하도록 상기 제1 방향을 따라 형성된 공통 메인 전극부; 및

상기 공통 메인 전극부로부터 상기 화소 메인 전극부를 향하여 상기 화소 서브 전극부와 중첩되지 않도록 직선으로 돌출되고, 상기 제1 방향을 따라 병렬로 복수개가 형성된 공통 서브 전극부를 포함하는 것을 특징으로 하는 어레이 기판.
삭제
제11항에 있어서, 상기 화소 서브 전극부 및 상기 공통 서브 전극부는 상기 단위화소의 중심을 상기 제2 방향을 따라 가로지르는 가상의 중심선을 기준으로 대칭 형상을 갖는 것을 특징으로 하는 어레이 기판.
제13항에 있어서, 상기 화소 서브 전극부는

상기 중심선을 기준으로 일측에 형성되고, 상기 제2 방향에 대하여 소정의 각도로 기울어진 제1 화소 서브 전극; 및

상기 일측의 반대방향인 타측에 형성되고, 상기 중심선을 기준으로 상기 제1 화소 서브 전극과 대칭이 되도록 상기 제2 방향에 대하여 기울어진 제2 화소 서브 전극을 포함하고,

상기 공통 서브 전극부는

상기 중심선을 기준으로 상기 일측에 형성되고, 상기 제1 화소 서브 전극과 동일한 방향으로 기울어진 제1 공통 서브 전극; 및

상기 중심선을 기준으로 상기 타측에 형성되고, 상기 제2 화소 서브 전극과 동일한 방향으로 기울어진 제2 공통 서브 전극을 포함하는 것을 특징으로 하는 어레이 기판.
삭제
제2항에 있어서, 상기 제1 방향으로 서로 이웃하는 상기 공통전극들을 서로 전기적으로 연결시키는 수평 연결전극을 더 포함하는 것을 특징으로 하는 어레이 기판.
제2항에 있어서, 상기 제2 방향은 상기 제1 방향과 수직하고, 상기 단위화소는 상기 제2 방향보다 상기 제1 방향으로 긴 직사각형 형상을 갖는 것을 특징으로 하는 어레이 기판.
제17항에 있어서, 상기 박막 트랜지스터는 상기 데이터 배선을 기준으로 일측 및 타측에 상기 제2 방향을 따라 번갈아 가며 형성된 것을 특징으로 하는 어레이 기판.
어레이 기판, 상기 어레이 기판과 대향하는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함하는 표시패널에 있어서,

기판;

상기 기판 상에 제1 방향으로 형성된 게이트 배선;

상기 기판 상에 형성된 공통전극;

상기 게이트 배선 및 상기 공통 전극을 커버하고, 상기 공통 전극을 노출시키는 제1 공통 컨택홀을 갖는 제1 절연막;

상기 제1 절연막에 형성되고, 상기 게이트 배선과 교차되도록 제2 방향으로 형성된 데이터 배선;

상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결된 박막 트랜지스터;

상기 게이트 배선 및 상기 데이터 배선에 의해 정의된 단위화소 내에 형성되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소전극;

상기 제1 절연막에 형성되고, 상기 데이터 배선과 평행하게 상기 제2 방향으로 형성되며, 공통 전압 연결부를 가지는 공통전압 배선;

상기 화소전극과 전기적으로 이격되도록 상기 단위화소 내에 형성되고, 상기 공통전압 배선과 전기적으로 연결된 공통전극;

상기 데이터 배선 및 상기 공통 전압 배선을 커버하고 상기 공통 전압 연결부를 노출하는 제2 공통 컨택홀을 갖는 제2 절연막; 및

상기 제2 절연막에 형성되고, 상기 화소 전극과 전기적으로 절연되는 연결전극을 포함하고,

상기 연결전극은 제1 공통 컨택홀을 통해 상기 공통 전극에 전기적으로 연결되고, 제2 공통 컨택홀을 통해 공통 전압 연결부에 전기적으로 연결되어 상기 공통 전극이 상기 공통 전압 배선에 전기적으로 연결되며,

상기 연결 전극은 상기 제1 공통 컨택홀 및 제2 공통 컨택홀에 인접하게 배치되며,

상기 제1 공통 컨택홀 및 상기 제2 공통 컨택홀은 상기 제1 및 제2 절연막에 의해 분리되며, 상기 제1 공통 컨택홀의 하부면은 상기 공통 전극만을 노출시키는 것을 특징으로 하는 표시패널.
제19항에 있어서, 상기 액정층 내의 액정들은 상기 어레이 기판의 표면과 평행하게 누워서 배치되고, 상기 화소전극 및 상기 공통전극 사이에서 발생된 전기장에 의해 상기 표면에 누워진 채로 소정의 각도로 회전하는 것을 특징으로 하는 표시패널.