JP2008191470A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008191470A
JP2008191470A JP2007026750A JP2007026750A JP2008191470A JP 2008191470 A JP2008191470 A JP 2008191470A JP 2007026750 A JP2007026750 A JP 2007026750A JP 2007026750 A JP2007026750 A JP 2007026750A JP 2008191470 A JP2008191470 A JP 2008191470A
Authority
JP
Japan
Prior art keywords
light shielding
shielding layer
lines
line
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007026750A
Other languages
English (en)
Inventor
Satoru Maruyama
哲 丸山
Masaki Miyatake
正樹 宮武
Masakatsu Kitani
正克 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2007026750A priority Critical patent/JP2008191470A/ja
Publication of JP2008191470A publication Critical patent/JP2008191470A/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】液晶表示装置において、画素TFTのチャネル保護用遮光層と定電圧配線とのコンタクト不良を低減させ、歩留まりを向上させることを課題とする。
【解決手段】複数の遮光層ライン4のうち隣接する2本の遮光層ラインと一体であって、それら遮光層ラインと走査線駆動回路電源ライン8とをコンタクトホールを介して接続するための共通層7を設けることで、コンタクトホール15を設置するスペースが十分に確保され、コンタクトホールの大きさや設置数などを考慮した設計が可能となるので、遮光層ライン4と走査線駆動回路電源ライン8とのコンタクト不良を低減させることができる。
【選択図】図4

Description

本発明は、アクティブマトリクス型の液晶表示装置に関する。
近年、アレイ基板上において互いに交差するように配線された複数の走査線と複数の信号線の各交差部にスイッチング素子として画素TFT(薄膜トランジスタ)がマトリクス状に配置されたアクティブマトリクス型の液晶表示装置は、発色性に優れ残像が少ないことから情報機器の表示装置として多く用いられている。プロジェクションなどの投射型液晶プロジェクタでは液晶表示装置に強力な光が照射されるため、トップゲート構造のアレイ基板では画素TFTの光リークが発生する。これに対し、画素TFTチャネルの裏側すなわち対向基板側から光を照射し、TFTの光リークを防止する方法がとられる。
一方、近年開発が進められているヘッドアップディスプレイでは映像を車のフロントガラスに投射する。この場合、強力なバックライト光が液晶表示装置に照射されると共に太陽光がフロントガラスを通じて液晶表示装置に照射される。この結果として、アレイ基板上の画素TFTはチャネルの上下方向から光にさらされ、光リークによるコントラスト比の低下などを引き起こしてしまう。そこで、最近ではヘッドアップディスプレイにおいて、画素TFTチャネルの裏側に絶縁膜を介して遮光層を形成すると共に、遮光層を定電圧配線に電気的に接続して遮光層の電位を安定させて光リークの発生を防ぐ技術が開示されている(例えば、特許文献1、特許文献2参照)。この場合はアレイ基板上に多層配線により形成された遮光層と定電圧配線とをコンタクトホールを介して接続する。
特開平11−101990号公報 特開2004−258671号公報
しかしながら、従来技術では、ESD(静電気放電)やコンタクトホールの形成不良により接触不良が発生すると、遮光層の電位が不安定となるため画素TFTに光リークが発生し歩留まりが低下するという問題がある。
本発明は、上記に鑑みてなされたものであり、液晶表示装置において、画素TFTのチャネル保護用遮光層と定電圧配線とのコンタクト不良を低減させ、歩留まりを向上させることを課題とする。
本発明に係る液晶表示装置は、互いに交差して配線された複数の走査線および複数の信号線と、複数の走査線および複数の信号線の各交差部に配置された画素TFTと、画素TFTのチャネル部分を遮光すると共に、複数の走査線に沿って配線された複数の遮光層ラインと、複数の遮光層ラインのうち少なくとも隣接する2本の遮光層ラインと一体であって、それら遮光層ラインと定電圧配線とをコンタクトホールを介して電気的に接続するための共通層と、を備えることを特徴とする。
本発明にあっては、画素TFTのチャネル部分を遮光すると共に複数の走査線に沿って配線された複数の遮光層ラインのうち、少なくとも隣接する2本の遮光層ラインと一体であって、それら遮光層ラインと定電圧配線とをコンタクトホールを介して電気的に接続するための共通層を設けることで、コンタクトホールを配置するスペースが十分に確保され、コンタクトホールの大きさや設置数などを考慮した設計が可能となるので、遮光層ラインと定電圧配線とのコンタクト不良を低減させることができる。
また、上記液晶表示装置における共通層では、複数のコンタクトホールが分散して設置されることを特徴とする。
本発明にあっては、共通層では複数のコンタクトホールを分散して設置することでコンタクトホールの形成不良の発生を低減させることができる。
また、上記液晶表示装置における定電圧配線には、例えば走査線を駆動する走査線駆動回路の電源ラインを使用する。
本発明の液晶表示装置によれば、画素TFTのチャネル保護用遮光層と定電圧配線とのコンタクト不良を低減させ、歩留まりを向上させることができる。
以下、本発明の実施の形態について図面を用いて説明する。
[実施の形態]
図1のブロック図は、一実施の形態に係る液晶表示装置のアレイ基板上の概略的な構成を示している。同図に示すように、液晶表示装置は、中央に設けられた表示領域101と、左辺部に配置された走査線駆動回路102と、下辺部に配置された信号線駆動回路103と、上辺部に配置された信号線終端部104と、右辺部に配置された走査線終端部105とをアレイ基板100に備える。ここで液晶表示装置は、例えば映像を車のフロントガラスに投射するヘッドアップディスプレイであり、アレイ基板100の裏側には図示しないバックライト装置が配置されている。
表示領域101は、複数の走査線1および複数の信号線2が互いに交差して配線される。 複数の走査線1および複数の信号線2の各交差部にはスイッチング素子として画素TFT3および補助容量5が配置される。画素TFT3のゲート端子は走査線1に接続され、ドレイン端子は信号線2に接続され、ソース端子は補助容量5および図示しない画素電極に並列に接続される。複数の走査線1に沿って、画素TFT3のチャネル部分を遮光するための遮光層がライン状に複数配線される(以下、遮光層ライン4と称する)。
走査線駆動回路102は、アレイ基板100外部から供給される電源電圧、タイミング信号に基づいて、走査線1を通じて画素TFTに制御信号を供給する。信号線駆動回路103は、信号線2を通じて画素TFTに映像信号を供給する。信号線終端部104と走査線終端部105には、例えば走査線1又は信号線2を終端させるための保護ダイオードが配置される。
次に、一画素の具体的な構成について図2、図3を用いて説明する。図2のレイアウト図は、表示領域101における一画素を示している。画素TFT3が走査線1および信号線2の交差部に配置されている。ここで画素TFT3の構造はリーク電流を低減させるためにダブルゲート構造とする。走査線1の裏側には斜線で示した遮光層ライン4が配線されている。これにより画素の開口率の低下を防止している。
図3は、図2のA−A部の断面図である。同図に示すように、遮光層ライン4の上には絶縁膜10が形成される。画素TFTのチャネル11としてポリシリコン膜が絶縁膜10上に形成される。絶縁膜10および画素TFTのチャネル11上にTEOS膜12が形成され、更にその上にはMoWにより走査線1が配線される。TEOS膜12および走査線1上には絶縁膜13が形成され、更にその上には信号線2が配線される。ここではコンタクトホール14が絶縁膜13およびTEOS膜12を貫通し、信号線2はコンタクトホール14を介して画素TFTのチャネル11と電気的に接続される。このようにトップゲート構造のアレイ基板において、遮光層ライン4は、画素TFTのチャネル11の裏側に絶縁膜10を介して形成され、画素TFT3のチャネル部分を遮光する。
次に、遮光層ライン4の具体的な構成について図を用いて説明する。図4のレイアウト図は、表示領域101と走査線駆動回路102の境界近傍を示している。表示領域101では遮光層ライン4が走査線1に沿って配線される。走査線駆動回路102では走査線駆動回路電源ライン8が境界側に遮光層ライン4の方向と垂直な方向に帯状に配線されている。走査線駆動回路電源ライン8は10V系の電源ラインであり、主に走査線駆動回路102内部のシフトレジスタ/レベルシフタ等で使用される。
斜線で示した複数の遮光層ライン4のうち隣接する2本の遮光層ライン4と一体であって、それら遮光層ラインと走査線駆動回路電源ライン8とをコンタクトホール14,15を介して電気的に接続するための共通層7が設けられている。ここでは走査線駆動回路電源ライン8を一定な電圧が供給される定電圧配線として使用する。
このように共通層7を設けたことでコンタクトホール15を配置するスペースが十分に確保されるので、コンタクトホールの大きさや設置数などを考慮した設計が可能となる。ここでは共通層7において1行目と2行目の遮光層ライン4との間の領域と、2行目と3行目の遮光層ライン4との間の領域にそれぞれ3つのコンタクトホール15を設置している。
図5は共通層7のB−B部の断面を、図6は共通層7のC−C部の断面をそれぞれ示している。共通層7と走査線駆動回路電源ライン8とは異なる層に形成されている。具体的には、遮光層ライン4と一体かつ同一層に形成された共通層7上には、絶縁膜10、TEOS膜12、走査線1および補助容量線6などを形成するMoW層16、絶縁膜13、走査線駆動回路電源ライン8が順番に形成される。
このような積層構造において、コンタクトホール15が絶縁膜10とTEOS膜12を貫通し、共通層7がコンタクトホール15を介してMoW層16に接続される。更に、コンタクトホール14が絶縁膜13を貫通し、MoW層16がコンタクトホール14を介して走査線駆動回路電源ライン8に接続される。このような構成とすることで、遮光層ライン4と走査線駆動回路電源ライン8とのコンタクト不良を低減させることができ、遮光層ラインの電位が安定し画素TFTの光リークの発生が抑制されるので歩留まりを向上させることができる。
したがって、本実施の形態によれば、複数の遮光層ライン4のうち隣接する2本の遮光層ラインと一体であって、それら遮光層ラインと走査線駆動回路電源ライン8とをコンタクトホールを介して接続するための共通層7を設けることで、コンタクトホール15を設置するスペースが十分に確保され、コンタクトホールの大きさや設置数などを考慮した設計が可能となるので、遮光層ライン4と走査線駆動回路電源ライン8とのコンタクト不良を低減させることができる。よって画素TFTのチャネル保護用遮光層と定電圧配線とのコンタクト不良を低減させ、歩留まりを向上させることができる。
[比較例]
ここで本実施の形態の理解を容易にするために比較例として従来開示されている液晶表示装置について説明する。比較例の液晶表示装置の構成は、本実施の形態で説明したものと基本的な構成は同様であるので以下では異なる点を中心に説明する。
図7のレイアウト図は、比較例としての液晶表示装置の表示領域と走査線駆動回路の境界近傍の詳細を示している。ここでは遮光層ライン4は1ライン毎に走査線駆動回路電源ライン8とコンタクトホール14,15を介して電気的に接続している。ここでは1ライン毎にコンタクトホール15は4個設置されている。
このような構成では例えば1行目の遮光層ライン4においてコンタクトホールの形成不良が発生した場合、画素TFTの遮光層ライン4の電位がフローティングとなってしまう。このため、1行目の走査線1に接続された画素TFTの特性が不安定なものとなってしまう場合がある。
そこで、本実施の形態では、図4のレイアウト図に示すように、複数の遮光層ライン4のうち隣接する2本の遮光層ラインと一体となった共通層7を設けることで、コンタクトホール15を設置するスペースが十分に確保される。ここでは比較例と比べてコンタクトホール15の径をより大きくするとともに6個設置している。遮光層ライン4と走査線駆動回路電源ライン8とのコンタクト不良を低減させることができる。
更に、共通層7において1行目と2行目の遮光層ライン4との間の領域に3個、2行目と3行目の遮光層ライン4との間の領域に3個というように複数のコンタクトホール15が分散して設置されている。これにより、コンタクトホール15の形成不良に起因する共通層7とMoW層16との接触不良の発生を低減させることができる。
尚、本実施の形態では隣接する2本の遮光層ラインと一体となった共通層を定電圧配線に接続するような構成としたが、これに限れられるものではなく、例えば、隣接する3本の遮光層ライン乃至は全ての遮光層ラインと一体となった共通層を定電圧配線に接続するような構成としてもよい。
また、本実施の形態では共通層毎にコンタクトホール15を6個設置する構成としたが、これに限れられるものではなく、例えば隣接する3本の遮光層ラインと一体となった共通層を定電圧配線に接続する場合にはコンタクトホール15を9個設置することが可能となる。
また、本実施の形態では、定電圧配線には走査線駆動回路の電源ラインを使用したがこれに限られるものではなく、定電圧配線には走査線終端部において配置される保護ダイオードの電源ラインを使用してもよい。
また、本実施の形態では遮光層ラインを複数の走査線に沿って配線するような構成としたが、これに限れられるものではなく、例えば遮光層ラインを複数の信号線に沿って配線し、上記実施の形態と同様な共通層を設けて、定電圧配線として信号線駆動回路の電源ラインや信号線終端部の保護ダイオードの電源ラインを使用した場合でも本実施の形態と同様な効果を奏することができる。
一実施の形態に係る液晶表示装置のアレイ基板上の概略的な構成を示すブロック図である。 上記液晶表示装置の一画素の詳細を示すレイアウト図である。 図2のA−A部の断面図である。 上記液晶表示装置の表示領域と走査線駆動回路の境界近傍の詳細を示すレイアウト図である。 図4の共通層のB−B部の断面図である。 図4の共通層のC−C部の断面図である。 比較例としての液晶表示装置の表示領域と駆動回路の境界近傍の詳細を示すレイアウト図である。
符号の説明
1…走査線
2…信号線
3…画素TFT
4…遮光層
5…補助容量
6…補助容量線
7…共通層
8…走査線駆動回路電源ライン
10…絶縁膜
11…ポリシリコン膜
12…TEOS膜
13…絶縁膜
14…コンタクトホール(層間)
15…コンタクトホール(遮光層)
16…MoW層
100…アレイ基板
101…表示領域
102…走査線駆動回路
103…信号線駆動回路
104…信号線終端部
105…走査線終端部

Claims (3)

  1. 互いに交差して配線された複数の走査線および複数の信号線と、
    前記複数の走査線および複数の信号線の各交差部に配置された画素TFTと、
    前記画素TFTのチャネル部分を遮光すると共に、前記複数の走査線に沿って配線された複数の遮光層ラインと、
    前記複数の遮光層ラインのうち少なくとも隣接する2本の遮光層ラインと一体であって、それら遮光層ラインと定電圧配線とをコンタクトホールを介して電気的に接続するための共通層と、
    を備えることを特徴とする液晶表示装置。
  2. 前記共通層では、複数のコンタクトホールが分散して設置されることを特徴とする請求項1に記載の液晶表示装置。
  3. 前記定電圧配線は、前記走査線を駆動する走査線駆動回路の電源ラインであることを特徴とする請求項1又は2に記載の液晶表示装置。
JP2007026750A 2007-02-06 2007-02-06 液晶表示装置 Abandoned JP2008191470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007026750A JP2008191470A (ja) 2007-02-06 2007-02-06 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007026750A JP2008191470A (ja) 2007-02-06 2007-02-06 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2008191470A true JP2008191470A (ja) 2008-08-21

Family

ID=39751621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007026750A Abandoned JP2008191470A (ja) 2007-02-06 2007-02-06 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2008191470A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9459502B2 (en) 2013-05-27 2016-10-04 Japan Display Inc. Liquid crystal display device
US9880432B2 (en) 2014-04-10 2018-01-30 Samsung Display Co., Ltd. Display substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213631A (ja) * 1995-02-07 1996-08-20 Sony Corp 薄膜半導体装置
JPH10301100A (ja) * 1997-02-27 1998-11-13 Seiko Epson Corp 液晶装置及びその製造方法、並びに投写型表示装置
JPH11101989A (ja) * 1997-09-26 1999-04-13 Seiko Epson Corp 液晶表示パネル
JPH11218781A (ja) * 1998-01-30 1999-08-10 Seiko Epson Corp 液晶装置及びその製造方法並びに電子機器
JP2002108244A (ja) * 2000-09-27 2002-04-10 Seiko Epson Corp 電気光学装置の製造方法
JP2005527856A (ja) * 2002-05-28 2005-09-15 サムスン エレクトロニクス カンパニー リミテッド 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
JP2006330711A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置及び液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213631A (ja) * 1995-02-07 1996-08-20 Sony Corp 薄膜半導体装置
JPH10301100A (ja) * 1997-02-27 1998-11-13 Seiko Epson Corp 液晶装置及びその製造方法、並びに投写型表示装置
JPH11101989A (ja) * 1997-09-26 1999-04-13 Seiko Epson Corp 液晶表示パネル
JPH11218781A (ja) * 1998-01-30 1999-08-10 Seiko Epson Corp 液晶装置及びその製造方法並びに電子機器
JP2002108244A (ja) * 2000-09-27 2002-04-10 Seiko Epson Corp 電気光学装置の製造方法
JP2005527856A (ja) * 2002-05-28 2005-09-15 サムスン エレクトロニクス カンパニー リミテッド 非晶質シリコン薄膜トランジスタ−液晶表示装置及びそれの製造方法
JP2006330711A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置及び液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9459502B2 (en) 2013-05-27 2016-10-04 Japan Display Inc. Liquid crystal display device
US9880432B2 (en) 2014-04-10 2018-01-30 Samsung Display Co., Ltd. Display substrate

Similar Documents

Publication Publication Date Title
US9869916B2 (en) Liquid crystal display device
US6633360B2 (en) Active matrix type liquid crystal display apparatus
US8395744B2 (en) Display device including dummy pixel region
JP4048225B2 (ja) 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
JP6753885B2 (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の欠陥修正方法
KR20110114677A (ko) Tft 어레이 기판 및 액정 표시 패널
JP2008032920A (ja) 液晶表示装置
JP2005326834A (ja) Lcdパネル構造とその形成方法
JP2008191517A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2010079038A (ja) 電気光学装置及び電子機器並びにトランジスタ
JP2009122256A (ja) 電気光学装置及び電子機器
JP2009098336A (ja) 液晶表示装置
JP2007192974A (ja) 電気光学装置及びその製造方法、並びに導電層の接続構造
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP4682295B2 (ja) 液晶表示装置
JP2006139092A (ja) 電気光学装置及び電子機器
JP2008089646A (ja) 表示装置
JP2008191470A (ja) 液晶表示装置
JP2001092378A (ja) アクティブマトリクス基板
JP4131520B2 (ja) 液晶表示装置
JP4967556B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2008191518A (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2005215343A (ja) 表示装置
JP2007328356A (ja) 表示装置用基板、その修正方法、表示装置の修正方法及び液晶表示装置
JP2006171387A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130118