JP2014204026A - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014204026A
JP2014204026A JP2013080433A JP2013080433A JP2014204026A JP 2014204026 A JP2014204026 A JP 2014204026A JP 2013080433 A JP2013080433 A JP 2013080433A JP 2013080433 A JP2013080433 A JP 2013080433A JP 2014204026 A JP2014204026 A JP 2014204026A
Authority
JP
Japan
Prior art keywords
back surface
ohmic electrode
silicon carbide
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013080433A
Other languages
English (en)
Other versions
JP5920275B2 (ja
Inventor
潤 河合
Jun Kawai
潤 河合
杉浦　和彦
Kazuhiko Sugiura
和彦 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013080433A priority Critical patent/JP5920275B2/ja
Priority to US14/197,542 priority patent/US9105558B2/en
Priority to DE102014206572.0A priority patent/DE102014206572B4/de
Publication of JP2014204026A publication Critical patent/JP2014204026A/ja
Application granted granted Critical
Publication of JP5920275B2 publication Critical patent/JP5920275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】不純物のイオン注入工程やオーミック電極が形成される下地表面に凹凸を形成するための工程を行う必要がなく、シンタリングによって終端効果も無くならないようにする。【解決手段】ｎ+型基板１の裏面１ｂに、ポーリングの電気陰性度がＳｉよりも大きく、かつ、Ｓｉとの結合エネルギーがＳｉ−Ｈの結合エネルギーよりも大きな元素を終端させるための表面処理工程を行うる。そして、このような表面処理工程を行った後で、ドレイン電極１１を形成する。これにより、裏面１ｂ上に形成されるドレイン電極１１を良好なオーミック特性を有するオーミック電極にすることができる。【選択図】図１

Description

本発明は、オーミック電極を有する炭化珪素（以下、ＳｉＣという）半導体装置およびその製造方法に関するものである。
従来より、ＳｉＣ基板に縦型パワーデバイスを形成した場合において、当該デバイスを電気回路等と接続するための電極、特にドレイン電極を形成するに際し、ＳｉＣ基板とドレイン電極との接触抵抗を低減させたオーミック電極を形成することが望まれている。
このようなオーミック電極を形成する方法として、イオン注入によって不純物ドープ層を形成したのち、それを活性化することで、オーミック接触を得る方法がある。この方法を用いた場合の裏面電極の形成プロセスは次のようになる。まず、縦型素子を形成したＳｉＣ基板の表面側に電極を形成する。次に、樹脂膜によってＳｉＣ基板の表面を保護し、ＳｉＣ基板の裏面を薄膜化する。そして、ＳｉＣ基板の裏面へ不純物のイオン注入を行い、ＳｉＣ基板の裏面へレーザ光照射を行う。この後、ＳｉＣ基板の裏面に金属薄膜を形成することで電極を形成する。
しかしながら、上記のようにイオン注入を用いる方法では、高温長時間のアニールが必要になるし、イオン注入装置が高額であることに加えて、イオン注入工程自体高額な費用が必要になるという問題がある。したがって、イオン注入工程を行うことなくオーミック電極が得られるようにするのが望ましい。
そこで、イオン注入工程を用いない方法として、ＳｉＣ基板に金属膜を成膜してレーザ光を照射する方法が考えられた。この方法を用いた場合の裏面電極の形成プロセスは次のようになる。まず、ＳｉＣ基板の裏面を研削して表面粗度（Ｒａ）が１０ｎｍ以上、５００ｎｍ以下である凹凸を形成し、当該裏面に金属薄膜を形成する。その後、ＳｉＣ基板の裏面へレーザ光照射を行うことで電極を形成する。
しかしながら、このような方法を用いた場合には、ＳｉＣ基板の裏面を荒らすための研削工程を行う必要があり、当該裏面が荒れてダメージが入り、ＳｉＣ基板にクラックが生じるなど、電気的、機械的な性能が悪くなる。したがって、研磨して凹凸を形成することなくオーミック電極が得られるようにするのが望ましい。
このため、これらの問題を考慮し、特許文献１において、オーミック電極との接触界面となるＳｉＣ基板の裏面をＨ元素やＯＨで終端して電子の移動が容易に行われるようにする方法が提案されている。
特開２００７−９６２６３号公報
しかしながら、特許文献１に示すようにＨ元素もしくはＯＨにてＳｉＣ基板の裏面を終端させた場合、オーミック電極のシンタリング温度が８００℃以上になると、Ｈ元素やＯＨが脱離してしまい、終端効果が無くなるという問題が生じる。このため、良好なオーミック特性が得られなくなってしまう。
本発明は上記点に鑑みて、不純物のイオン注入工程やオーミック電極が形成される下地表面に凹凸を形成するための工程を行う必要がなく、かつ、シンタリングによって終端効果が無くなることがないＳｉＣ半導体装置の製造方法を提供することを目的とする。また、良好なオーミック特性が得られるオーミック電極を有するＳｉＣ半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１ないし３に記載の発明では、半導体基板（１、２、３ａ、３ｂ、４ａ、４ｂ）の表面側もしくは裏面のうちオーミック電極（１１）が形成される側の面とオーミック電極との界面を、ポーリングの電気陰性度がＳｉより大きくＳｉとの結合エネルギーがＳｉ−Ｈ結合の結合エネルギーよりも大きな元素で終端させていることを特徴としている。
このように、半導体基板の表面側もしくは裏面のうちオーミック電極が形成される側の面とオーミック電極との界面が、ポーリングの電気陰性度がＳｉよりも大きく、かつ、Ｓｉとの結合エネルギーがＳｉ−Ｈの結合エネルギーよりも大きな元素を終端させられるようにする。このため、半導体基板の表面側もしくは裏面のうちオーミック電極が形成される側の面と当該元素とがイオン結合性となり、半導体基板のうちオーミック電極が形成される側の面の電子が局在化する。そして、電荷を運ぶ電子が多くなることで電荷の移動が容易に行われるようになり、コンタクト抵抗の低抵抗化が実現される。
また、この結合のエネルギーは、ＳｉＯX結合と同等に大きく、アニールしても安定している。このため、オーミック電極を得るためのアニールの温度が高くても終端効果を維持でき、コンタクト抵抗の低減効果が得られる。
請求項４ないし７に記載の発明では、半導体基板を用意し、当該半導体基板の表面側もしくは裏面のうちオーミック電極が形成される側の面を、ポーリングの電気陰性度がＳｉより大きくＳｉとの結合エネルギーがＳｉ−Ｈ結合の結合エネルギーよりも大きな元素で終端させる表面処理工程と、表面処理工程の後、半導体基板の裏面上に金属薄膜（１１０）を形成する金属薄膜形成工程と、金属薄膜形成工程の後、金属薄膜をアニールすることでオーミック電極（１１）を形成する工程と、を含むことを特徴としている。
このように、半導体基板のうちオーミック電極が形成される側の面を、ポーリングの電気陰性度がＳｉよりも大きく、かつ、Ｓｉとの結合エネルギーがＳｉ−Ｈの結合エネルギーよりも大きな元素を終端させるための表面処理工程を行うようにしている。そして、このような表面処理工程を行った後で、オーミック電極を形成するようにしている。これにより、半導体基板の一面上に形成されるオーミック電極を良好なオーミック特性を有するオーミック電極とすることができる。したがって、不純物のイオン注入工程やオーミック電極が形成される下地表面に凹凸を形成するための工程を行う必要がなく、かつ、シンタリングによって終端効果が無くなることがないＳｉＣ半導体装置の製造方法とすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の一実施形態における縦型パワーＭＯＳＦＥＴの断面図である。 図１に示される半導体装置において、ドレイン電極１１の製造工程を示した図である。 ｎ+型基板１の裏面１ｂをＦ元素で終端するときの分子構造の変化を示した図である。 表面処理層１２を形成したときのｎ+型基板１の裏面１ｂのＸＰＳ分析結果を示した図である。 ＳＩＭＳ分析により、研削・研磨前においてｎ+型基板１の裏面１ｂからの深さ方向におけるＦ濃度を調べた結果を示す図である。 ドレイン電極１１の形成後において、エッチング量を０μｍとしてｎ+型基板１の裏面１ｂからの深さ方向におけるＦ濃度を調べた結果を示す図である。 ドレイン電極１１の形成後において、エッチング量を０．３μｍとしてｎ+型基板１の裏面１ｂからの深さ方向におけるＦ濃度を調べた結果を示す図である。 ドレイン電極１１の形成後において、エッチング量を０．５μｍとしてｎ+型基板１の裏面１ｂからの深さ方向におけるＦ濃度を調べた結果を示す図である。 ドレイン電極１１の形成後において、エッチング量を０．７μｍとしてｎ+型基板１の裏面１ｂからの深さ方向におけるＦ濃度を調べた結果を示す図である。 ｎ+型基板１の裏面１ｂでのＦ濃度変化に対する裏面１ｂとドレイン電極１１との間のコンタクト抵抗の変化の関係を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。図１に、本実施形態に示すＳｉＣ半導体装置の製造方法により製造したプレーナ型ＭＯＳＦＥＴ（縦型パワーＭＯＳＦＥＴ）の断面図を示す。本デバイスは、例えばインバータに適用すると好適なものである。図１に基づいて縦型パワーＭＯＳＦＥＴの構造について説明する。
ｎ+型ＳｉＣ基板（以下、ｎ+型基板という）１は、上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしており、単結晶ＳｉＣからなるものである。また、ｎ+型基板１の厚さは３５０μｍである。このｎ+型基板１の主表面１ａ上には、ｎ+型基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ-型エピタキシャル層（以下、ｎ-型エピ層という）２が積層されている。
ｎ-型エピ層２の表層部における所定領域には、所定深さを有するｐ-型ベース領域３ａ、３ｂが離間して形成されていると共に、各ｐ-型ベース領域３ａ、３ｂの表層部にｎ+型ソース領域４ａ、４ｂが形成されている。また、ｐ-型ベース領域３ａ、３ｂには、一部厚さが厚くなったディープベース層３０ａ、３０ｂが形成されている。このディープベース層３０ａ、３０ｂは、ｎ+型ソース領域４ａ、４ｂに重ならない部分に形成されている。そして、ｐ-型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みが厚くなった部分が、ディープベース層３０ａが形成されていない厚みの薄い部分よりも不純物濃度が濃くされ、アバランシェブレークダウンし易くなっている。
さらに、ｎ+型ソース領域４ａとｎ+型ソース領域４ｂとの間におけるｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂの表面部にはｎ-型層５ａおよびｎ+型層５ｂからなるｎ-型ＳｉＣ層５が延設されている。つまり、ｐ-型ベース領域３ａ、３ｂの表面部においてソース領域４ａ、４ｂとｎ-型エピ層２とを繋ぐようにｎ-型ＳｉＣ層５が配置されている。このｎ-型ＳｉＣ層５は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、ｎ-型ＳｉＣ層５を表面チャネル層という。
表面チャネル層５のうちｐ-型ベース領域３ａ、３ｂの上部に配置されたｎ-型層５ａのドーパント濃度は、１×１０15ｃｍ-3〜１×１０17ｃｍ-3程度の低濃度となっており、かつ、ｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂのドーパント濃度以下となっている。これにより、低オン抵抗化が図られている。
また、ｐ-型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂと対応する位置の表面部には凹部６ａ、６ｂが形成されており、この部分においてｐ-型ベース領域３ａ、３ｂが露出させられている。このように、ｎ+型基板１に対してｎ-型エピ層２やｐ-型ベース領域３ａ、３ｂおよびｎ+型ソース領域４ａ、４ｂなどを形成したものを半導体基板としている。
表面チャネル層５の上面およびｎ+型ソース領域４ａ、４ｂの上面にはゲート絶縁膜（シリコン酸化膜）７が形成されている。さらに、ゲート絶縁膜７の上にはゲート電極８が形成されており、ゲート電極８はシリコン酸化膜等で構成された絶縁膜９によって覆われている。その上にはソース電極１０が形成され、ソース電極１０はｎ+型ソース領域４ａ、４ｂおよびｐ-型ベース領域３ａ、３ｂと接している。また、ｎ+型基板１の裏面１ｂには、ドレイン電極１１が形成されている。このドレイン電極１１は、ｎ+型基板１の裏面１ｂに対してオーミック接合されたオーミック電極になっている。
なお、本実施形態では、ドレイン電極１１が本発明のオーミック電極に相当しているが、上記ソース電極１０を後述する方法によってオーミック電極とすることも可能である。
次に、図１に示す縦型パワーＭＯＳＦＥＴの製造方法について図２を参照して説明する。ただし、本実施形態にかかる縦型パワーＭＯＳＦＥＴの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極１１の形成方法についてのみ説明する。なお、図２は、図１に示した縦型パワーＭＯＳＦＥＴにおけるドレイン電極１１の製造工程を示した図であるが、簡略化のため縦型パワーＭＯＳＦＥＴの素子構造については図示を省略してある。
まず、ｎ+型基板１の表面側に図１に示されるデバイスを形成したもの、すなわちドレイン電極１１を除くソース電極１０まで形成したものを用意する。
続いて、裏面１ｂを研削・研磨してｎ+型基板１を薄膜化し、ｎ+型基板１の厚さを３５０μｍとする。このとき、裏面１ｂに凹凸を設けるための工程については行っておらず、表面粗度（Ｒａ）は１０ｎｍ以下となっている。そして、当該ｎ+型基板１の主表面１ａ側にソース電極１０を覆う保護膜（図示せず）を形成する。この保護膜は、ｎ+型基板１に形成された表面電極、すなわちソース電極１０等を保護するものであり、例えばポリイミド等の樹脂材料が採用される。この保護膜によってｎ+型基板１の表面側を固定したのち、以下に示す工程を行うことにより、ｎ+型基板１の裏面１ｂにドレイン電極１１を形成する。
具体的には、まず、図２（ａ）に示す工程として、ｎ+型基板１の裏面１ｂに、ポーリングの電気陰性度がＳｉよりも大きく、かつ、Ｓｉとの結合エネルギーがＳｉ−Ｈの結合エネルギーよりも大きな元素を終端させるための表面処理工程を行う。このような元素としては、例えばＦ（フッ素）、Ｃｌ（塩素）、Ｏ（酸素）、Ｎ（窒素）等が挙げられ、これらのイオンプラズマを発生させ、ｎ+型基板１の裏面１ｂに照射することによって表面処理工程を行っている。これにより、裏面１ｂの表面部にハロゲン元素などで終端された表面処理層１２が構成される。
例えば、Ｆ元素を終端させる場合には、プラズマエッチング装置のチャンバー内にＳＦ6またはＣＦ4と共にＯ2を導入し、図３（ａ）に示すようにＦ元素やＯ元素のイオンプラズマを発生させ、発生させたイオンプラズマをｎ+型基板１の裏面１ｂに照射する。また、チャンバー内の雰囲気圧力を調整し、必要に応じてＡｒなどの不活性ガスを導入する。これにより、ｎ+型基板１の裏面１ｂからＳｉ元素やＣ元素がイオンプラズマとなったＦ元素やＯ元素と結合し、ＳｉＦXやＣＯXとして離脱する。そして、図３（ｂ）に示すように、Ｓｉ元素やＣ元素が離脱した部分において、ｎ+型基板１の裏面１ｂにＳｉ元素やＣ元素のダングリングボンドが生成され、イオンプラズマ中のＦ元素がトラップされてＳｉ−Ｆ結合やＣ−Ｆ結合が生成される。このようにして、ｎ+型基板１の裏面１ｂにおいて、Ｓｉ元素やＣ元素をＦ元素で終端させた表面処理層１２を形成することが可能となる。
なお、この表面処理層１２を形成した段階でｎ+型基板１の裏面１ｂについてＸＰＳ分析を行ったところ、図４に示す結果が得られ、Ｓｉ−Ｆ結合やＣ−Ｆ結合に起因するピークがあることが確認された。プラズマイオンの照射時間に応じてプラズマイオンエッチングが行われ得るが、エッチングの有無やエッチング量にかかわらず、Ｓｉ−Ｆ結合やＣ−Ｆ結合に起因するピークがあることが確認された。このことからも、ｎ+型基板１の裏面１ｂにおいて、Ｓｉ元素やＣ元素をＦ元素で終端させられたことが分かる。
続く、図２（ｂ）に示す工程では、図２（ａ）に示す工程で表面処理されたｎ+型基板１の裏面１ｂ上に金属薄膜１１０を形成する金属薄膜形成工程を行う。例えば、ｎ+型基板１の裏面１ｂ上にＭｏとＮｉを順に蒸着させることにより、ｎ+型基板１の裏面１ｂ上に金属薄膜１１０を形成する。例えば、１０ｎｍ以上の厚みで金属薄膜１１０の厚みを形成している。
また、図２（ｃ）に示す工程では、電極形成工程として、金属薄膜１１０にレーザ光照射を行う。具体的には、ＬＤ励起固体レーザ（基本波長１０６４ｎｍ）を用い、波長変換アダプタにて３倍波（３５５ｎｍ）を生成し、３５５ｎｍのレーザ光５０の波長をｎ+型基板１の裏面１ｂ上で走査してレーザ光５０を照射する。このとき、スキャニングもしくはマスキングにより、金属薄膜１１０が形成された部分にのみレーザ光５０が照射されるようにすると好ましい。このレーザアニールにより、金属薄膜１１０を構成する金属（Ｍｏ、Ｎｉ）とｎ+型基板１中のＳｉ、Ｃが反応して金属シリサイド（Ｎｉシリサイド）や金属カーバイド（Ｍｏカーバイド）が生成される。これにより、図２（ｄ）に示したように、金属シリサイド層や金属カーバイド層からなる低抵抗金属層１１１が形成される。
以上のようにして、図１に示す縦型パワーＭＯＳＦＥＴが完成する。そして、このような工程により、金属薄膜１１０および低抵抗金属層１１１を含むドレイン電極１１を形成することができる。このため、不純物ドープ層を用いることなく、かつ低温プロセスによってドレイン電極１１を良好なオーミック特性を有するオーミック電極とすることができる。従来のアニール方法では表面素子の温度が１０００℃以上になっていたが、本発明の方法では表面素子の温度は１００℃以下にしかならない。
このようにして形成した縦型パワーＭＯＳＦＥＴについて、裏面１ｂとドレイン電極１１とのコンタクト抵抗の変化について調べた。具体的には、ｎ+型基板１の裏面１ｂのＳｉ元素やＣ元素をＦ元素で終端させた場合とさせていない場合それぞれについて、裏面１ｂでのＦ濃度に対する裏面１ｂとドレイン電極１１との間のコンタクト抵抗の関係を調べた。より詳しくは、裏面１ｂの研削・研磨前や、ドレイン電極１１の形成後にｎ+型基板１の裏面１ｂについてＳＩＭＳ分析を行った。ＳＩＭＳ分析では、裏面１ｂの研削・研磨前のｎ+型基板１におけるＦ濃度や、イオンプラズマによるエッチング量に応じたＦ濃度の変化、つまり裏面１ｂからの深さ方向におけるＦ濃度を調べた。そして、そのＦ濃度とドレイン電極１１の形成後における裏面１ｂとドレイン電極１１とのコンタクト抵抗を測定した。
プラズマイオンの発生条件としては、プラズマエッチング装置におけるチャンバー内にＣＦ6を２０ｓｃｃｍ、Ｏ2を２０ｓｃｃｍ、Ａｒを５０ｓｃｃｍ導入し、雰囲気圧力を１．５Ｐａに設定すると共に、電源のパワーを８００Ｗ、バイアス電源を５０Ｗとした。そして、エッチングが行われるようにする場合には、エッチングレートを２００ｎｍ／ｍｉｎ、エッチング時間を１．５ｍｉｎ、２．５ｍｉｎ、３．５ｍｉｎとして行った。図５（ａ）〜図５（ｅ）はその結果を示した図である。裏面１ｂにおける最表面からの深さが深くなるほどＦ濃度が薄くなっていくが、ここでは最表面でのＦ濃度を裏面１ｂにおけるＦ濃度としている。分析結果では、イオンプラズマによる処理を行った場合には処理を行っていない場合と比較してＦ濃度が高くなっているという結果が得られており、イオンプラズマによるエッチングが行われるようにすると、さらにＦ濃度が高くなるという結果が得られた。そして、これらＳＩＭＳ分析を行ったものについて、上記したように裏面１ｂとドレイン電極１１とのコンタクト抵抗を測定した。
その結果、図６に示すように、裏面１ｂのＳｉ元素やＣ元素をＦ元素で終端させていればコンタクト抵抗を小さくでき、Ｆ濃度が濃くなるほどよりコンタクト抵抗を低減できていた。特に、Ｆ濃度が１×１０19ａｔｏｍ／ｃｍ3以上においては、コンタクト抵抗が１×１０-4Ω・ｃｍ2以下という十分に小さな値となり、より好ましいオーミック特性が得られていた。
すなわち、Ｆ元素の電気陰性度は４．０と大きく、電気陰性度１．９であるＳｉ元素よりも大きく、裏面１ｂにおけるＳｉ元素やＣ元素とＦ元素との間がイオン結合性となる。このようなＦ元素で裏面１ｂを終端させることで、裏面１ｂの電子が局在化する。そして、電荷を運ぶ電子が多くなることで電荷の移動が容易に行われるようになり、コンタクト抵抗の低抵抗化が実現される。また、Ｓｉ−Ｆ結合のエネルギーは、ＳｉＯX結合と同等に大きく、アニールしても安定している。このため、Ｆ元素で終端した場合には、従来のようにＨ元素やＯＨで終端した場合におけるＳｉ−Ｈの結合エネルギーよりも大きく、ドレイン電極１１をオーミック電極とするためのアニールの温度が高くても終端効果を維持できる。よって、アニール温度が高くてもＦ元素で終端したことによるコンタクト抵抗の低減効果が得られる。
なお、ここでは主にハロゲン元素の一例としてＦ元素を用いて裏面１ｂを終端させる場合について説明したが、他のハロゲン元素、例えばＣｌを用いた場合についても、上記と同様のことが言える。また、上記したように、裏面１ｂのＳｉ元素やＣ元素をＦ元素で終端させるときのＦ濃度が１×１０19ａｔｏｍ／ｃｍ3以上であればコンタクト抵抗をより低減できるが、物理的にＦ元素を終端させられる濃度には限界があり、その限界は１×１０22ａｔｏｍ／ｃｍ3程度である。このため、Ｆ濃度が１×１０19ａｔｏｍ／ｃｍ3以上かつ１×１０22ａｔｏｍ／ｃｍ3以下において、特に良好なオーミック特性を得ることができると言える。
以上説明したように、ｎ+型基板１の裏面１ｂに、ポーリングの電気陰性度がＳｉよりも大きく、かつ、Ｓｉとの結合エネルギーがＳｉ−Ｈの結合エネルギーよりも大きな元素を終端させるための表面処理工程を行うようにしている。そして、このような表面処理工程を行った後で、ドレイン電極１１を形成するようにしている。これにより、裏面１ｂ上に形成されるドレイン電極１１を良好なオーミック特性を有するオーミック電極にすることができる。したがって、不純物ドープ層を用いることなく、研磨により表面粗度（Ｒａ）が１０ｎｍ以上の凹凸を形成することなく、かつ、シンタリングによって終端効果が無くなることがないＳｉＣ半導体装置の製造方法とすることができる。
また、これにより製造されたＳｉＣ半導体装置では、裏面１ｂとドレイン電極１１との界面が、ポーリングの電気陰性度がＳｉよりも大きく、かつ、Ｓｉとの結合エネルギーがＳｉ−Ｈの結合エネルギーよりも大きな元素を終端させられた状態となる。このため、裏面１ｂ上に形成されるドレイン電極１１を良好なオーミック特性が得られるオーミック電極にすることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
（１）上記各実施形態では、パワーＭＯＳＦＥＴを例に挙げて説明したが、これは単なる一例であり、ダイオードやＩＧＢＴなどの他の素子構造を備えたものについても本発明を適用することが可能である。
（２）上記各実施形態では、ｎ+型基板１の裏面１ｂをハロゲン元素で終端する方法としてイオンプラズマを採用しているが、イオンプラズマの他の方法を適用しても良い。例えば、その方法として、ハロゲン元素雰囲気でのレーザーアブレーション、ＩＣＰ（イオンクラスタープラズマ）、エッチングなどの方法を採用することもできる。
（３）図２（ｂ）に示す工程では、金属薄膜１１０を蒸着法により形成したが、ＣＶＤ法、塗布・コーティング法、または電気メッキ法などによって金属薄膜１１０を形成することもできる。
（４）図２（ｃ）に示す工程では、レーザ光としてＬＤ励起固体レーザのレーザ光を用いたが、ＫｒＦエキシマレーザ、半導体レーザ、ＹＡＧレーザ、ガスレーザなどのレーザ光を用いてレーザ照射することもできる。
（５）また、金属薄膜１１０の材質として、Ｍｏ、Ｎｉの他にシリサイドあるいはカーバイドを形成するＴｉ、Ｍｏ、Ｗ、Ｔａなどの金属を採用することもできる。例えば、金属薄膜１１０としてＴｉを採用し、図２に示される工程によってドレイン電極１１を形成した後、オージェ分析を行ったところ、Ｔｉシリサイドの生成を確認できた。このように、Ｔｉ等、Ｍｏ、Ｎｉ以外にも金属シリサイド層あるいは金属カーバイド層からなる低抵抗金属層１１１を生成できる金属材料にて金属薄膜１１０を形成しても、ドレイン電極１１の抵抗を低減することができる。
（６）さらに、上記各実施形態では、オーミック電極としてｎ+型基板１の裏面１ｂに形成されるドレイン電極１１を例に挙げて説明した。しかしながら、ＳｉＣ単結晶で構成される半導体基板の表面もしくは裏面のいずれに対して形成されるオーミック電極についても、本発明を適用することができる。
１ ｎ+型基板
１ａ 主表面
１ｂ 裏面
１０ ソース電極
１１ ドレイン電極
５０ レーザ光
１１０ 金属薄膜
１１１ 低抵抗金属層

Claims (7)

  1. 表面および裏面を有し、単結晶炭化珪素からなる半導体基板（１、２、３ａ、３ｂ、４ａ、４ｂ）と、該半導体基板の前記表面もしくは前記裏面に対してオーミック接触させられたオーミック電極（１１）とを有する炭化珪素半導体装置であって、
    前記半導体基板の前記表面側もしくは前記裏面のうち前記オーミック電極が形成される側の面と前記オーミック電極との界面が、ポーリングの電気陰性度がＳｉより大きくＳｉとの結合エネルギーがＳｉ−Ｈ結合の結合エネルギーよりも大きな元素で終端させられていることを特徴とする炭化珪素半導体装置。
  2. 前記半導体基板の前記表面側もしくは前記裏面のうち前記オーミック電極が形成される側の面と前記オーミック電極との界面がハロゲン元素で終端させられていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 前記ハロゲン元素の濃度が１×１０19ａｔｏｍ／ｃｍ3以上かつ１×１０22ａｔｏｍ／ｃｍ3以下であることを特徴とする請求項２に記載の炭化珪素半導体装置。
  4. 表面および裏面を有し、単結晶炭化珪素からなる半導体基板（１、２、３ａ、３ｂ、４ａ、４ｂ）と、該半導体基板の前記表面もしくは前記裏面に対してオーミック接触させられたオーミック電極（１１）とを有する炭化珪素半導体装置の製造方法であって、
    前記半導体基板を用意し、当該半導体基板の前記表面側もしくは前記裏面のうち前記オーミック電極が形成される側の面を、ポーリングの電気陰性度がＳｉより大きくＳｉとの結合エネルギーがＳｉ−Ｈ結合の結合エネルギーよりも大きな元素で終端させる表面処理工程と、
    前記表面処理工程の後、前記半導体基板の裏面上に金属薄膜（１１０）を形成する金属薄膜形成工程と、
    前記金属薄膜形成工程の後、前記金属薄膜をアニールすることで前記オーミック電極（１１）を形成する工程と、を含むことを特徴とする炭化珪素半導体装置の製造方法。
  5. 前記表面処理工程では、前記半導体基板の前記表面側もしくは前記裏面のうち前記オーミック電極が形成される側の面を終端させる元素としてハロゲン元素を用いることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記表面処理工程では、前記半導体基板の前記表面側もしくは前記裏面のうち前記オーミック電極が形成される側の面における前記ハロゲン元素の濃度を１×１０19ａｔｏｍ／ｃｍ3以上かつ１×１０22ａｔｏｍ／ｃｍ3以下とすることを特徴とする請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記オーミック電極（１１）を形成する工程では、前記金属薄膜をレーザアニールすることによって前記オーミック電極（１１）を形成することを特徴とする請求項４ないし６のいずれか１つに記載の炭化珪素半導体装置の製造方法。
JP2013080433A 2013-04-08 2013-04-08 炭化珪素半導体装置およびその製造方法 Active JP5920275B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013080433A JP5920275B2 (ja) 2013-04-08 2013-04-08 炭化珪素半導体装置およびその製造方法
US14/197,542 US9105558B2 (en) 2013-04-08 2014-03-05 Silicon carbide semiconductor device and manufacturing method of the same
DE102014206572.0A DE102014206572B4 (de) 2013-04-08 2014-04-04 Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013080433A JP5920275B2 (ja) 2013-04-08 2013-04-08 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014204026A true JP2014204026A (ja) 2014-10-27
JP5920275B2 JP5920275B2 (ja) 2016-05-18

Family

ID=51567748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080433A Active JP5920275B2 (ja) 2013-04-08 2013-04-08 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9105558B2 (ja)
JP (1) JP5920275B2 (ja)
DE (1) DE102014206572B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088462A (ja) * 2016-11-28 2018-06-07 トヨタ自動車株式会社 半導体装置の製造方法
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160103786A (ko) * 2015-02-25 2016-09-02 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10811494B2 (en) 2017-11-07 2020-10-20 Microsemi Corporation Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
DE112018005967T5 (de) 2017-11-21 2020-07-30 Microsemi Corporation Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069012A (ja) * 2001-08-27 2003-03-07 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
JP2004022878A (ja) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP2012033911A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828379B2 (ja) 1990-05-28 1996-03-21 株式会社東芝 半導体装置の製造方法
DE69316677T2 (de) 1992-07-24 1998-07-30 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleiteranordnung mit durch Implantation mit einer Kohlenstoff-Halogenverbindung erhaltenem Heteroübergang
JP3820424B2 (ja) 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
EP2546865B1 (en) 2005-09-16 2023-12-06 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP2008135611A (ja) 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
US8174047B2 (en) * 2008-07-10 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4924690B2 (ja) * 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
KR101689378B1 (ko) * 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5786323B2 (ja) 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
JP5724347B2 (ja) 2010-12-10 2015-05-27 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069012A (ja) * 2001-08-27 2003-03-07 National Institute Of Advanced Industrial & Technology 半導体装置の製造方法
JP2004022878A (ja) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP2012033911A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088462A (ja) * 2016-11-28 2018-06-07 トヨタ自動車株式会社 半導体装置の製造方法
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
DE102014206572A1 (de) 2014-10-09
US20140299886A1 (en) 2014-10-09
JP5920275B2 (ja) 2016-05-18
US9105558B2 (en) 2015-08-11
DE102014206572B4 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
JP5920275B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5418466B2 (ja) 半導体装置およびその製造方法
JP5668414B2 (ja) 半導体装置の製造方法
JP2008135611A (ja) 半導体装置の製造方法
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6387791B2 (ja) 半導体装置の製造方法
EP2015348A2 (en) Method for manufacturing a SiC semiconductor device
JP5460975B2 (ja) 半導体装置の製造方法
US8524585B2 (en) Method of manufacturing semiconductor device
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
US8765617B2 (en) Method of manufacturing semiconductor device
US9691616B2 (en) Method of manufacturing silicon carbide semiconductor device by using protective films to activate dopants in the silicon carbide semiconductor device
JP2021082689A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP6729824B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021180222A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2003100657A (ja) 半導体装置の製造方法
JP6853621B2 (ja) 炭化珪素半導体装置の製造方法
JP2015135892A (ja) 炭化珪素半導体装置の製造方法
JP2017126630A (ja) 炭化珪素半導体装置の製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R151 Written notification of patent or utility model registration

Ref document number: 5920275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250