JP7155759B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7155759B2
JP7155759B2 JP2018158706A JP2018158706A JP7155759B2 JP 7155759 B2 JP7155759 B2 JP 7155759B2 JP 2018158706 A JP2018158706 A JP 2018158706A JP 2018158706 A JP2018158706 A JP 2018158706A JP 7155759 B2 JP7155759 B2 JP 7155759B2
Authority
JP
Japan
Prior art keywords
concentration
region
impurity
impurity ions
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018158706A
Other languages
English (en)
Other versions
JP2020035801A (ja
Inventor
研一 井口
治雄 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018158706A priority Critical patent/JP7155759B2/ja
Priority to US16/528,959 priority patent/US11264240B2/en
Publication of JP2020035801A publication Critical patent/JP2020035801A/ja
Application granted granted Critical
Publication of JP7155759B2 publication Critical patent/JP7155759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
従来、半導体基板としてシリコン（Ｓｉ）を主材料とするＳｉ基板に対して金属電極を形成する場合、Ｓｉ基板に不純物イオンを注入後、アニール等により熱処理して形成した高濃度不純物層上に金属層を形成していた。これにより、高濃度不純物層と金属層とのオーミックコンタクトが実現されていた。一方、半導体基板として炭化珪素（ＳｉＣ）を主材料とするＳｉＣ基板を用いる場合、ＳｉＣ基板に不純物イオンを注入後、１６００℃以上の高温でアニールを行うことで高濃度不純物層を形成することができる。しかしながら、このようなアニール温度は、半導体装置を構成するＳｉ、ＳｉＯ２及びＮｉ等の材料の融点を超えてしまう。このため、半導体装置の製造プロセスの後半の工程においてこのような高温でのアニールを行うことは適さない。
そこで、ＳｉＣ基板を用いる場合には、ＳｉＣ基板と金属電極との間にシリサイド層を形成してオーミックコンタクト電極を形成することがある。シリサイド層形成時は、ＳｉＯ２の融点を下回る温度でアニールを行うことができる。このため、製造プロセスの後半（例えばＳｉＣ基板上にＭＯＳ(Metal-Oxide-Semiconductor)構造を形成後）においてもアニールを伴うシリサイド層形成工程を実施することが可能である。
また、特許文献１に示すように、アニールによる半導体への影響を低減するために、ＳｉＣ基板上に金属層を形成後、局所的にレーザアニールを行うことも行われている。これにより、シリサイド層が必要な領域近傍のみを熱処理してシリサイド層を形成することができ、ＳｉＣ基板全体を加熱することによりＳｉＣ基板や半導体構造部分に熱の影響を与えることを抑制することができる。
特開２００７－２４３０８０号公報
ＳｉＣ基板上の金属層に対してレーザによる局所アニールを行う場合、上述した雰囲気アニールで生じる問題を解決することができる。しかしながら、レーザ照射により急激に加熱されることに起因して、ＳｉＣと金属層との間のコンタクト抵抗が高くなる場合がある。また、レーザを用いた局所アニールを用いた場合、シリサイド反応の際に金属と反応できない余剰の炭素（Ｃ）がＳｉＣ基板上に析出する場合があり、炭素が析出した場合、金属層がＳｉＣ基板表面から容易に剥離する原因となってしまう。
本発明は、上記課題を鑑み、煩雑な工程を経ることなく製造可能な高品質の半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様は、半導体装置の製造方法において、炭化珪素で構成された半導体基板の一方の表面に不純物イオンを注入する工程と、半導体基板の不純物イオンを注入した領域に波長域が紫外領域であるレーザ光を照射する工程と、レーザ光を照射して形成した高濃度不純物層の表面に、金属により構成され、高濃度不純物層とのオーミックコンタクトを有する電極を形成する工程と、を備え、レーザ光を照射する工程において、炭化珪素への不純物イオンの固溶限界濃度を超える不純物イオンの第１の濃度ピークを、半導体基板の一方の表面近傍の表層領域に形成することを要旨とする。
本発明の他の態様は、半導体装置において、炭化珪素で構成された半導体基板と、半導体基板内の一方の表面近傍に形成された、不純物イオンを含むドレイン領域又はコレクタ領域と、ドレイン領域又はコレクタ領域の表面に形成され、金属により構成された、ドレイン領域又はコレクタ領域とのオーミックコンタクトを有する電極と、を備え、ドレイン領域又はコレクタ領域は、そのドレイン領域又はコレクタ領域の表面近傍に形成された表層領域において、炭化珪素への不純物イオンの固溶限界濃度を超える不純物イオンの第１の濃度ピークを有し、ドレイン領域又はコレクタ領域は、半導体基板の表層領域よりも深い位置に形成された拡散領域において、固溶限界濃度より低い不純物イオンの第２の濃度ピークを有していることを要旨とする。
本発明によれば、煩雑な工程を経ることなく製造可能な高品質の半導体装置及びその製造方法を提供できる。
本発明の実施の形態に係る半導体装置の一部の一構成例を示す断面概略図である。 本発明の実施の形態に係る半導体装置の半導体基板における、基板厚み方向における不純物濃度の濃度プロファイルを示す概略図である。 本発明の実施の形態に係る半導体装置の製造方法の一例を説明するための工程断面図である。 本発明の実施の形態に係る半導体装置の製造方法で用いるレーザ光について説明する概略図である。 図５（Ａ）は、従来の製造方法で製造した半導体装置の一例を示す断面概略図であり、図５（Ｂ）は、図５（Ａ）に示す半導体装置のＸ－Ｘ’断面を示す平面該略図である。 従来の製造方法で製造した半導体装置の一例を示す断面概略図である。 本発明の実施例１に係る半導体装置の一構成例を示す断面概略図である。 図８（Ａ）～図８（Ｆ）は、本発明の実施例１に係る半導体装置の製造方法の一例を示す断面概略図である。 本発明の実施例２に係る半導体装置の一構成例を示す断面概略図である。 図１０（Ａ）～図１０（Ｆ）は、本発明の実施例２に係る半導体装置の製造方法の一例を示す断面概略図である。
以下に本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。また本明細書及び添付図面においては、導電性を示す「ｎ」や「ｐ」に付す「＋」や「－」は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。また「ｎ＋」と「ｎ＋」のように同じ表記であっても、必ずしも同じ不純物濃度であることが示されている訳ではない。
１．半導体装置の構造
本発明の実施の形態に係る半導体装置に適用する、半導体基板、高濃度不純物層及び電極について説明する。ＳｉＣを主材料とするＰｉＮダイオードを製造する場合を例として以下に説明する。なお、本発明は、以下の実施の形態の説明に縛られることなく、本発明の実施の形態に係る半導体装置は、例えば、ショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）、ＭＩＳＦＥＴやＭＩＳＳＩＴ等の絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）、或いは絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）等にも適用できる。また、以下に説明する半導体装置において、導電型の極性を反対に変えても成立することはいうまでもない。
図１に示すように、本発明の実施の形態に係る半導体装置１０は、半導体基板１１と、半導体基板１１内の一方の表面の近傍に形成された高濃度不純物層１２と、高濃度不純物層１２の表面に形成された電極１３と、を備えている。高濃度不純物層１２は、例えばドレイン領域であり、電極１３は、例えばドレイン電極である。図１では、半導体基板１１、高濃度不純物層１２及び電極１３の関係のみを示しているが、本発明の実施の形態に係る半導体装置１０は、当然のことながら、これ以外の不純物領域、絶縁層及び電極等の各部を有している。
半導体基板１１は、４Ｈ－ＳｉＣのｎ＋型の炭化珪素で構成された半導体基板であり、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。炭化珪素で構成された半導体基板１１は、シリコン（Ｓｉ）基板と比較して高い絶縁破壊電界強度を有しており、パワー半導体装置の基板として適している。電極１３は、半導体基板１１に形成された高濃度不純物層１２の表面に設けられ、金属により構成されており、高濃度不純物層１２とのオーミックコンタクトを有している。以下、半導体基板１１は、ＳｉＣ基板１１と記載する場合がある。
高濃度不純物層１２は、ＳｉＣ基板１１内の一方の表面近傍に形成された、不純物イオンを含む領域である。高濃度不純物層１２は、高濃度不純物層１２（ＳｉＣ基板１１）の表面近傍に形成された表層領域１２ａと、表層領域１２ａよりも深い位置に形成された拡散領域１２ｂを有している。
図２は、表面近傍に高濃度不純物層１２が形成されたＳｉＣ基板１１における不純物イオンの濃度プロファイルを示すグラフである。ここで、「濃度プロファイル」とは、ＳｉＣ基板１１の深さ方向における不純物イオンの濃度分布を示す、いわゆるデプスプロファイルをいう。高濃度不純物層１２は、表層領域１２ａにおいて不純物イオンの第１の濃度ピークを有している。第１の濃度ピークにおける不純物イオンの濃度（第１ピーク濃度）Ｙｐは、炭化珪素への不純物イオンの固溶限界濃度を超えている。ここで、表層領域１２ａとは、ＳｉＣ基板１１の不純物イオンを注入する面を基準として、深さ０ｎｍ以上１００ｎｍ以下の領域をいう。すなわち、不純物イオン濃度の第１の濃度ピークは、ＳｉＣ基板１１の不純物イオンを注入する面を基準として、深さ０ｎｍ以上１００ｎｍ以下の領域に形成される。このような第１の濃度ピークを有する高濃度不純物層１２は、ＳｉＣ基板１１の一方の表面に不純物イオンを注入した後、ＳｉＣ基板１１の不純物イオンを注入した領域に波長域が紫外領域であるレーザ光を照射することにより形成される。
ここで、「固溶限界濃度」とは、半導体基板材料に対して不純物イオンを注入し、雰囲気アニールにより不純物イオンを固溶させる際の限界濃度をいう。通常、半導体基板表面の不純物イオン濃度と電極との間のコンタクト抵抗とには強い相関があり、不純物イオン濃度が高くなるとコンタクト抵抗は低減する。しかしながら、半導体材料に対する不純物イオン濃度が固溶限界濃度に近づくと、逆に抵抗が増加する。これは、不純物イオンにより半導体材料の結晶構造が歪むためであると考えられる。しかしながら、ＳｉＣ基板１１に不純物イオンを注入後、波長域が紫外領域のレーザを用いてレーザアニールすることにより、高濃度不純物層１２の表面近傍の不純物イオン濃度を固溶限界濃度よりも高くしてコンタクト抵抗を低減することができる。
また、高濃度不純物層１２の拡散領域１２ｂにおける不純物イオンの濃度Ｙｄは、固溶限界濃度よりも低くなっている。高濃度不純物層１２の拡散領域１２ｂにおける濃度プロファイルは、ＳｉＣ基板１１の深さ方向に行くほど徐々に不純物イオン濃度が減少していても良く、拡散領域１２ｂにおいてはほぼ一定の濃度であってもよい。また、図２に示すように、高濃度不純物層１２は、拡散領域１２ｂにおいて、不純物イオンの第２の濃度ピークのピーク濃度Ｙｄｐを有していてもよい。この場合、第２の濃度ピークにおけるピーク濃度Ｙｄｐは、固溶限界濃度より低くなっている。
ここで、表層領域１２ａ及び拡散領域１２ｂにおける不純物イオンの濃度プロファイルは、レーザアニールにより結晶格子内で不純物イオンを移動させて、レーザアニール前の不純物イオンの濃度プロファイルから変化させることで形成される。ＳｉＣ結晶中に注入された不純物イオンは、雰囲気アニールを行ってもほとんど拡散しないが、レーザアニールの場合は熱及び光のエネルギーを受けて、不純物イオンが拡散する。
ＳｉＣ基板１１内における不純物イオンの濃度は、第１ピーク濃度Ｙｐ＞固溶限界濃度＞不純物イオン注入濃度Ｙｉ＞拡散濃度Ｙｄ＞基板濃度Ｙｓの関係を有している。ここで、拡散濃度Ｙｄとは、拡散領域１２ｂにおける不純物イオンの濃度であり、基板濃度Ｙｓとは、拡散領域１２ｂより深い領域（ＳｉＣ基板１１領域）における不純物イオンの濃度であり、不純物イオン注入濃度Ｙｉとは、ＳｉＣ基板１１への不純物イオン注入時（レーザアニール前）における不純物イオンの濃度である。
不純物イオンは、窒素（Ｎ）、リン（Ｐ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、カーボン（Ｃ）及びベリリウム（Ｂｅ）から選択される１つ以上の元素を含むイオンであることが好ましい。
不純物イオンが窒素イオンである場合、表層領域１２ａにおける窒素イオンの第１ピーク濃度Ｙｐは１×１０２０ｃｍ－３以上であり、拡散領域１２ｂにおける窒素イオンの拡散濃度Ｙｄは１×１０１９ｃｍ－３以上であることが好ましい。また、基板濃度Ｙｓは、１×１０１９ｃｍ－３未満であることが好ましい。
不純物イオンがリンイオンである場合、表層領域１２ａにおけるリンイオンの第１ピーク濃度Ｙｐは５×１０２０ｃｍ－３以上であり、拡散領域１２ｂにおけるリンイオンの濃度Ｙｄは、５×１０１９ｃｍ－３以上であることが好ましい。また、基板濃度Ｙｓは、１×１０１９ｃｍ－３未満であることが好ましい。
このような高濃度不純物層１２は、ＭＯＳデバイスのドレイン領域や、ＩＧＢＴのコレクタ領域に適用することが好ましい。
２．半導体装置の製造方法
以下、図３から図５を用いて、本発明の実施の形態に係る半導体装置１０の製造方法について説明する。
図３（Ａ）に示すように、ＳｉＣ基板の一方の表面に、不純物イオンを注入して不純物注入領域１２’を形成する。このとき、表層領域１２ａ及び表層領域１２ａよりも深い拡散領域１２ｂに対して不純物イオンの注入を行う。ＳｉＣ基板１１の表面からの深さ０ｎｍ以上１００ｎｍ以下の表層領域１２ａよりも深く注入され、例えば、ＳｉＣ基板１１の深さ５００ｎｍ程度までイオンが注入されてもよい。
ｎ＋型のＳｉＣ基板１１に対して注入する不純物イオンとしては、ｎ型不純物イオン及びｐ型不純物イオンの何れであっても良く、窒素（Ｎ）、リン（Ｐ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、カーボン（Ｃ）及びベリリウム（Ｂｅ）から選択される１つ以上の元素を含むイオンを用いることが好ましい。
不純物イオンとして例えば窒素イオンを用いる場合、ＳｉＣ基板１１の表面から深さ２００ｎｍまでの領域における窒素イオンの濃度が１×１０１９ｃｍ－３以上５×１０１９ｃｍ－３以下となるように窒素イオンを注入する。また、不純物イオンとして例えばリンイオンを用いる場合、ＳｉＣ基板１１の表面から深さ２００ｎｍまでの領域におけるリンイオンの濃度が１×１０２０ｃｍ－３以上３×１０２０ｃｍ－３以下となるようにリンイオンを注入する。このような濃度で不純物イオンの注入を行うことにより、レーザアニール後にＳｉＣ基板１１の表層領域１２ａに、固溶限界濃度を超える第１の濃度ピークを形成することができる。
続いて、図３（Ｂ）に示すように、ＳｉＣ基板１１の不純物イオン注入側表面に対して、波長域が紫外領域であるレーザ光を照射してレーザアニールを行う。このとき、レーザアニールは、ＳｉＣ基板１１の不純物イオン注入領域のみに対して行うことが好ましい。レーザ光は、波長域が紫外領域であり、具体的には、波長域が１９０ｎｍ以上３８８ｎｍ以下であることが好ましい。また、レーザ光の照射エネルギー密度は、２Ｊ／ｃｍ２以上６Ｊ／ｃｍ２以下であることが好ましく、３Ｊ／ｃｍ２以上５Ｊ／ｃｍ２以下であることがより好ましい。また、レーザ光のパルス長をピーク照射エネルギー密度から１／２まで減衰するまでの時間とした場合、パルス長は５０ｎｓｅｃ以上３００ｎｓｅｃ以下であることが好ましく、８０ｎｓｅｃ以上２００ｎｓｅｃ以下であることがより好ましい。
これにより、炭化珪素への不純物イオンの固溶限界濃度を超える不純物イオンの第１の濃度ピークを、ＳｉＣ基板１１の表面近傍の表層領域１２ａに形成する。ここで、表層領域とは、不純物を注入する面を基準として、半導体基板の深さ０ｎｍ以上１００ｎｍ以下の領域をいう。不純物イオンが窒素イオンである場合、レーザ光を照射することにより、第１のピーク濃度Ｙｐが１×１０２０ｃｍ－３以上である高濃度不純物層１２を形成することができる。また、不純物イオンがリンイオンである場合、レーザ光を照射することにより、第１のピーク濃度Ｙｐが５×１０２０ｃｍ－３以上である高濃度不純物層１２を形成することができる。
レーザ光として波長域が紫外領域であるレーザ光を用いることにより、表層領域１２ａよりも深い領域にレーザ光が到達する。これにより、表層領域１２ａ及び表層領域１２ａより深い拡散領域１２ｂにおける不純物イオンの濃度プロファイルを、レーザ光照射前の不純物イオンの濃度プロファイルから変化させ、不純物イオンの第１の濃度ピークが形成される。また、図２に示すように、不純物イオンの固溶限界濃度よりも低い不純物イオンの第２の濃度ピークが拡散領域１２ｂに形成されていてもよい。
図４に示すように、レーザ光は、波長域が紫外領域であり、具体的には、波長域が１９０ｎｍ以上３８８ｎｍ以下であることが好ましく、高濃度不純物層１２をＳｉＣ基板１１の表面近傍で形成するために、波長域が１９０ｎｍ以上３０８ｎｍ以下であることがより好ましい。波長が短い程ＳｉＣ基板１１の表面近傍における高温での熱処理が可能となるためである。すなわち、レーザ光源としては、図３に示すように、ＡｒＦ（波長１９３ｎｍ）、ＫｒＦ（波長２４８ｎｍ）、ＸｅＣｌ（波長３０８ｎｍ）、ＸｅＦ（波長３５１ｎｍ）等を用いることが好ましく、ＡｒＦ、ＫｒＦ、ＸｅＣｌを用いることがより好ましい。
ＳｉＣ基板１１はバンドギャップが３．２４ｅＶであるため、波長３８８ｎｍ超のレーザ光はＳｉＣ基板１１を透過するが、３８８ｎｍよりも短い紫外領域の波長の光を吸収することができる。また、波長１９０ｎｍ未満のレーザ光は、ＳｉＣ基板１１への侵入深さがイオン注入深さ（０．５μｍ）よりも浅くなるため、ＳｉＣ基板１１内で不純物イオンを十分に拡散させることができず好ましくない。このため、紫外領域の波長のレーザをＳｉＣ基板１１に照射することで、ＳｉＣ基板１１のレーザ照射領域に効率よくエネルギーを伝達できる。
ここで、熱及び光のエネルギーにより、ＳｉＣ結晶中に注入された不純物イオンは、活性化されて適切な格子位置に移動する。また、不純物イオンは、高いエネルギーを持つことで、ＳｉＣ結晶中を移動、拡散することができる。したがって、波長域が紫外領域のレーザの照射により、拡散領域１２ｂに注入された不純物イオンがＳｉＣ基板１１の表面側に移動して濃度プロファイルが変化し、第１の濃度ピークが形成される。表層領域１２ａにおける不純物イオンの濃度は、レーザ照射前の表層領域１２ａにおける不純物イオンの濃度よりも高くなる。また、拡散領域１２ｂにおける不純物イオンの濃度は、レーザ照射前の拡散領域１２ｂにおける不純物イオンの濃度よりも低くなる。拡散領域１２ｂにおける不純物イオンの濃度がＳｉＣ基板１１の不純物イオンの濃度よりも低くなると、キャリア輸送が阻害される。このため、不純物イオンの濃度は、表層領域１２ａ＞拡散領域１２ｂ＞ＳｉＣ基板１１と段階的に変化していることが望ましい。
レーザアニールにより高濃度不純物層１２を形成後、図３（Ｃ）に示すように、レーザアニールにより形成された高濃度不純物層１２の表面に炭素（Ｃ）が析出して炭素析出層１４が形成される場合がある。この場合には、図３（Ｄ）に示すように、炭素析出層１４を除去する工程を設ける。炭素析出層１４は、例えばプラズマアッシングやポリッシング、ＳＰＭ洗浄またはＡＰＭ洗浄等の半導体洗浄により除去することができるが、プラズマアッシングやポリッシング等により炭素析出層１４を除去することが好ましい。
最後に、図３（Ｅ）に示すように、高濃度不純物層１２上に例えばスパッタにて金属層を形成し、電極１３を形成する。高濃度不純物層１２は、表層領域１２ａにおいて固溶限界濃度を超える不純物イオンの第１のピーク濃度を有するため、高濃度不純物層１２と電極１３との間にオーミックコンタクトが形成される。
以上説明したように、ＳｉＣ基板１１に不純物イオンを注入し、紫外領域の波長域を有するレーザ光を照射してＳｉＣ基板１１の表面に高濃度不純物層１２を形成した後、高濃度不純物層１２上に電極１３を形成する。これにより、ＳｉＣ基板１１と電極１３との間にシリサイド層を形成することなく、ＳｉＣ基板１１と電極１３との間のコンタクトを十分に得ることができる。紫外領域の波長域を有するレーザ光によりレーザアニールを行うことによる効果を、以下に説明する。
高濃度不純物層は、半導体基板に不純物イオンの注入を行った後、雰囲気アニールを行うことによって形成することも可能である。しかしながら、半導体基板に不純物イオンの注入を行う場合、基板材料によっては不純物イオンの固溶限界濃度が存在する。半導体基板に固溶限界濃度を超えた不純物イオンが注入されると、半導体結晶が壊れる、あるいは不純物が析出する等の現象が発生する。
半導体基板としてＳｉ基板を用いた場合、高温アニールにより一度Ｓｉ結晶が融解しても冷却して再結晶化させることができ、高濃度の不純物層を形成可能である。しかしながら、半導体基板としてＳｉＣ基板を用いた場合、ＳｉＣが昇華性の材料であることから高温アニール後にＳｉＣ結晶を再結晶化させることは困難であり、結晶が壊れるとその後は再結晶化しない。このため、ＳｉＣ基板に不純物を注入し、アニールにより高濃度不純物層を形成後、高濃度不純物層上にコンタクトを形成してもコンタクト抵抗の増大や密着性の低下を招く。したがって、ＳｉＣ基板を用いた半導体装置の製造時に、イオン注入及び雰囲気アニールにより高濃度不純物層を形成する方法を適用することは困難である。
また、雰囲気アニールによりＳｉＣ基板と電極との間にシリサイド層を形成する場合、アニール温度が低いとシリサイド反応が不十分となり、ＳｉＣ基板と電極との間の抵抗が高くなる。一方、アニール温度が高い場合、ごくわずかながらＳｉＣ表面とＳｉＯ２や他の金属との反応が進行する。このため、例えばショットキーバリアダイオード（ＳＢＤ）において、ＳｉＣとＮｉやＴｉとのショットキー障壁が壊れるという問題が生じる。また、ＭＯＳデバイスにおいて、ＳｉＣとＳｉＯ２との反応によりＭＯＳゲートが劣化して、閾値変動やチャネル抵抗増加を招くおそれがある。
また、パワーデバイスでは、半導体基板の厚み方向に通電する。このため、通電時の抵抗を低減するために、半導体基板を薄くすることが望ましい。しかしながら、ＳｉＣ基板が薄くなると基板強度が低下し、高温での熱アニール時に基板が熱歪み応力で反り、クラックが生じたり、基板の割れが生じる。これを避けるために、半導体装置製造時に半導体基板にサポート板を接着して高温アニールを行う方法が知られている。しかしながら、この方法では、接着剤やサポート板の耐熱温度を超える温度のアニールを行うことができない。
そこで、レーザによる局所アニールを行うことが好ましい。レーザアニールを用いることにより、半導体基板全体をアニールする必要がないため、上述した問題を回避することができる。
しかしながら、図５（Ａ）及び図５（Ｂ）に示すように、シリサイド層を形成する場合、ＳｉＣ基板上の金属層は、レーザアニールにより急激に加熱されて溶融し、ＳｉＣと反応するよりも早く溶融金属が凝集して島状に分布してしまう。ここで、図５（Ａ）は、ＳｉＣ基板、シリサイド層及び電極の積層部分を示し、図５（Ｂ）は、図５（Ａ）でＡ－Ａ’断面で示す平面図である。このため、ＳｉＣ基板と金属層との間にシリサイド層が形成されない部分が生じ、ＳｉＣとシリサイドとの接触面積が小さくなってコンタクト抵抗が高くなる。
また、シリサイド反応を用いた場合、金属と反応できない余剰の炭素がＳｉＣ基板上に析出する場合がある。図６に示すように、析出した炭素の一部は、ＳｉＣ基板とシリサイド層の界面近傍に残留し、粒状あるいは層状に分布する。このように、炭素が析出すると、ＳｉＣと金属との結合が小さくなりＳｉＣ基板と金属層との密着性が低下するため、金属層の剥離の原因となる。この場合、金属層の剥離の原因となる炭素を取り除くためには、シリサイド層を除去する必要があり、当該方法を用いることは現実的ではない。
以上から、実施の形態に示すように、ＳｉＣ基板１１に不純物イオンを注入した後、レーザアニールを行うことによりＳｉＣ基板１１の表面に高濃度不純物層１２を形成することが好ましい。レーザアニールにより局所アニールが可能であり、ＳｉＣ基板１１全体への熱の影響を抑制できるとともに、高温によりレーザ照射領域に確実に高濃度不純物層１２を形成することができる。また、波長域が紫外領域であるレーザ光で局所アニールすることにより、ＳｉＣ基板１１の表面近傍に、固溶限界濃度を超えた不純物イオンの濃度ピークを形成することができる。このため、シリサイド層を形成することなく、ＳｉＣ基板１１と電極１３とのコンタクトを得ることができる。また、析出した炭素を容易に除去可能であり、ＳｉＣ基板への金属層（電極）の密着性が高くなるため、金属層（電極）の剥離を抑制することができる。
以下、実施の形態に記載した製造方法を適用する半導体装置を、実施例１から３により詳細に説明する。
＜実施例１＞
実施例１では、ＳｉＣ基板の表面にショットキーバリアダイオード（ＳＢＤ）構造を形成し、ＳｉＣ基板の裏面に実施の形態で説明した高濃度不純物層及びオーミック電極を形成したＳＢＤデバイスについて説明する。
図７は、実施例１にかかる半導体装置であるＳＢＤデバイス２０の構成を示す概略断面図である。図７に示すように、実施例１のＳＢＤデバイス２０は、ｎ＋型ＳｉＣ基板２１と、ｎ＋型ＳｉＣ基板１１の一方の表面上に堆積されたｎ型ＳｉＣエピタキシャル層２２とを備えている。また、ＳＢＤデバイス２０は、ｎ型ＳｉＣエピタキシャル層２２のｎ＋型ＳｉＣ基板２１側に対して反対側（ＳｉＣ基板２１のおもて面側）の表面に設けられたリング状のｐ型領域２３及びｐ型領域２３を覆うように設けられた層間絶縁膜２４を有している。さらに、ＳＢＤデバイス２０は、ｎ型ＳｉＣエピタキシャル層２２とショットキー接合を形成するショットキー電極２５、ショットキー電極２５上に設けられた電極パッド２６及びショットキー電極２５および電極パッド２６の各端部を覆う保護膜２７を有している。
図８（Ａ）～図８（Ｆ）の工程断面図を用いて、ＳＢＤデバイス２０の製造工程を説明しつつ、ＳＢＤデバイス２０の細部について説明する。図８（Ａ）～図８（Ｆ）では、ｐ型領域２３、層間絶縁膜２４、ショットキー電極２５、電極パッド２６及び保護膜２７を、ＳＢＤ構造３０として記載する。
図８（Ａ）に示すように、ｎ＋型ＳｉＣ基板２１のおもて面上に、エピタキシャル成長により厚さ１０μｍのｎ型ＳｉＣエピタキシャル層２２を形成する。ｎ＋型ＳｉＣ基板２１は、不純物イオンとして例えば窒素（Ｎ）イオンがドーピングされたＳｉＣ単結晶基板である。ｎ型ＳｉＣエピタキシャル層２２は、ｎ＋型ＳｉＣ基板２１よりも低い不純物濃度で例えば窒素がドーピングされてなる低濃度ｎ型ドリフト層である。以下、ｎ＋型ＳｉＣ基板２１単体、またはｎ＋型ＳｉＣ基板２１とｎ型ＳｉＣエピタキシャル層２２とを併せてＳｉＣ半導体基板とする。
次に、ｎ型ＳｉＣエピタキシャル層２２上に、ＳＢＤ構造３０を形成する。図７に示すように、ｎ型ＳｉＣエピタキシャル層２２のｎ＋型ＳｉＣ基板２１側に対して反対側（ＳｉＣ基板２１のおもて面側）の表面に、リング状のｐ型領域２３を形成する。ｐ型領域２３は、ｐ型不純物としてＡｌをイオン注入することにより形成される。なお、このｐ型領域２３の外周側にｐ－型領域、ｐ型領域２３の内周側にｐ＋型領域が設けられていてもよい（いずれも図示せず）。
ｐ型領域２３は、活性領域周辺部に設けられ、活性領域を囲む耐圧構造部に設けられる。耐圧構造部は、耐圧を保持する領域である。また、ｐ型領域２３は、ダイオードの素子構造が形成された活性領域側にも設けられ、ｎ型ＳｉＣエピタキシャル層２２とショットキー接合を形成するショットキー電極２５に接する。ショットキー電極２５については後述する。ｐ型領域２３は、ｎ型ＳｉＣエピタキシャル層２２とショットキー電極２５との接合端部の電界集中を回避する機能と、活性領域の周辺部においてさらに電界を分散させる機能とを有する。
耐圧構造部上には、ｐ型領域２３を覆うように層間絶縁膜２４を形成する。続いて、層間絶縁膜２４の形成面と同じ面に、アノード電極を構成するショットキー電極２５を形成する。ショットキー電極２５は、活性領域から耐圧構造部の一部にわたって設けられている。
具体的には、ショットキー電極２５は、活性領域において露出するｎ型ＳｉＣエピタキシャル層２２の表面全面を覆い、活性領域の周辺部においてｐ型領域２３に接するように形成される。また、ショットキー電極２５は、活性領域から耐圧構造部へと延在して形成され、層間絶縁膜２４上に張り出している。そして、ショットキー電極２５は、層間絶縁膜２４を介してｐ型領域２３を覆っている。
ショットキー電極２５は、例えばＴｉ、ＡｌまたはＳｉのいずれかを含む単層膜、もしくはＴｉ、ＡｌおよびＳｉのうちの２元素または３元素を含む複合膜で形成されることが好ましい。さらに好ましくは、ショットキー電極２５は、ｎ型ＳｉＣエピタキシャル層２２とショットキー接合を形成する部分が例えばＴｉで形成されている。
ショットキー電極２５上には、例えばＡｌにより電極パッド２６が形成される。電極パッド２６は、活性領域から耐圧構造部へと延在し、かつその最も耐圧構造部側の端部はショットキー電極２５上で終端している。
さらに、ショットキー電極２５および電極パッド２６の最も耐圧構造部側の各端部を覆うように、例えばポリイミドからなるパッシベーション膜などの保護膜２７が形成される。保護膜２７は、放電防止の機能を有する。
図８（Ｂ）に示すように、ＳＢＤ構造３０を形成したＳｉＣ基板２１のおもて面に接着剤３２を塗布し、サポート板３１を貼り付ける。接着剤３２及びサポート板３１は、後述する工程でデバイスに影響するような変形、変質がないものを選択する。サポート板３１としては、例えばガラス板が用いられる。また、接着剤３２としては、紫外線硬化型樹脂が用いられる。接着剤３２として紫外線硬化型樹脂を用いる場合、サポート板３１であるガラス板を介して紫外線を照射することにより、接着剤３２を硬化させることが可能である。
図８（Ｃ）に示すように、ＳｉＣ基板２１裏面を研削加工により除去し、ＳｉＣ基板２１の厚さを５０μｍに調整する。なお、研削加工後に、加工によりＳｉＣ基板２１裏面にダメージ層が生じた場合には、ダメージ層をエッチングなどにより除去してもよい。
図８（Ｄ）に示すように、ＳｉＣ基板２１の裏面に不純物イオンとして窒素イオンを注入し、窒素イオン注入面に対して紫外領域のレーザを照射して、高濃度不純物層２８を形成する。窒素イオン注入の際は、ＳｉＣ基板２１の裏面表面から深さ２００ｎｍまでの領域における窒素イオン注入濃度が例えば３×１０１９ｃｍ－３程度の均一な濃度プロファイルとなるよう調整する（図２、不純物イオン注入濃度Ｙｉ参照）。窒素イオン注入時のステージ（図示せず）の温度は室温とした。紫外領域のレーザを照射して形成された高濃度不純物層２８は、ＳｉＣ基板２１の裏面表面近傍に、窒素イオンの第１の濃度ピークを有しており、第１ピーク濃度Ｙｐは例えば１×１０２０ｃｍ－３以上である。レーザアニールにより、ＳｉＣ基板２１全体を熱処理する必要がないため、サポート板３１や接着剤３２に対する熱影響が抑制される。
図８（Ｅ）に示すように、ＳｉＣ基板２１の裏面（高濃度不純物層２８の表面）に、金属膜をスパッタ法により成膜し、裏面電極２９を形成する。なお、高濃度不純物層２８の表面に炭素が析出している場合には、裏面電極２９形成前にプラズマアッシング等により析出した炭素を除去することが好ましい。
最後に、図８（Ｆ）に示すように、接着剤３２を除去してサポート板３１を積層体から剥離除去する。これにより、実施例１のＳＢＤデバイス２０を形成することができる。
＜実施例２＞
実施例２では、ＳｉＣ基板の表面にＭＯＳ構造を形成し、ＳｉＣ基板の裏面に実施の形態で説明した高濃度不純物層及びオーミック電極を形成したＭＯＳデバイスについて説明する。
図９は、実施例２にかかる半導体装置であるＭＯＳデバイス４０の構成を示す概略断面図である。図９に示すように、実施例２のＭＯＳデバイス４０は、ｎ＋型ＳｉＣ基板４１と、ｎ＋型ＳｉＣ基板４１の一方の表面上に堆積されたｎ型ＳｉＣエピタキシャル層（ドリフト層）４２とを備えている。また、ＭＯＳデバイス４０は、ｎ型ＳｉＣエピタキシャル層４２のｎ＋型ＳｉＣ基板４１側に対して反対側の表面に設けられたベース領域（ｐＳｉＣ）４３と、ベース領域４３の上部に設けられた不純物領域(ｎ＋ＳｉＣ)４４及び不純物領域（ｐ＋ＳｉＣ）４５とを有している。さらに、ＭＯＳデバイス４０は、不純物領域（ｎ＋ＳｉＣ）４４の一部を覆うように設けられた層間絶縁膜４９、層間絶縁膜４９を覆うバリア層５０を有している。また、不純物領域(ｎ＋ＳｉＣ)４４及び不純物領域（ｐ＋ＳｉＣ）４５はバリア層５０に設けられたコンタクトホールを介してソースコンタクト層５１と接しており、ソースコンタクト層５１とバリア層５０とを覆う表面電極５２を有している。ＭＯＳデバイス４０は、ｎ＋型ＳｉＣ基板２１の裏面側に、高濃度不純物層５４及び裏面電極５５を有している。
図１０（Ａ）～図１０（Ｆ）の工程断面図を用いて、ＭＯＳデバイス４０の製造工程を説明しつつ、ＭＯＳデバイス４０の細部について説明する。図１０（Ａ）～図１０（Ｆ）では、ベース領域４３、不純物領域(ｎ＋ＳｉＣ)４４、不純物領域（ｐ＋ＳｉＣ）４５、トレンチ４６、ゲート絶縁膜４７、ゲート電極４８、層間絶縁膜４９、バリア層５０及び表面電極５２を、ＭＯＳ構造５３として記載する。
図１０（Ａ）に示すように、ｎ＋型ＳｉＣ基板４１のおもて面上に、エピタキシャル成長により厚さ１０μｍのｎ型ＳｉＣエピタキシャル層４２を形成する。ｎ＋型ＳｉＣ基板４１及びｎ型ＳｉＣエピタキシャル層４２は、実施例１のｎ＋型ＳｉＣ基板２１及びｎ型ＳｉＣエピタキシャル層２２と同様の構成である。ｎ型ＳｉＣエピタキシャル層４２は、ｎ＋型ＳｉＣ基板４１よりも低い不純物濃度で例えば窒素がドーピングされてなる低濃度ｎ型ドリフト層として機能する。
次に、ｎ型ＳｉＣエピタキシャル層４２上に、ｐ型不純物イオンを注入するか、あるいはｐ型不純物雰囲気中でイオンエピタキシャル成長を行うことにより、ｐ型不純物イオンを含むベース領域（ｐＳｉＣ）４３を形成する。
続いて、フォトリソグラフィ及びｎ型不純物のイオン注入などにより、ベース領域４３の上部にｎ型不純物が高密度で注入された不純物領域(ｎ＋ＳｉＣ)４４及びｐ型不純物が高密度で注入された不純物領域（ｐ＋ＳｉＣ）４５を選択的に形成する。不純物領域(ｎ＋ＳｉＣ)４４はソース領域として機能し、不純物領域（ｐ＋ＳｉＣ）４５はベースコンタクト領域として機能する。
その後、フォトリソグラフィ及び反応性イオンエッチング（ＲＩＥ）等のドライエッチングなどにより、不純物領域（ｎ＋ＳｉＣ）４４の上面に定義された開口部から、不純物領域（ｎ＋ＳｉＣ）４４及びベース領域（ｐＳｉＣ）４３を貫通して底部がドリフト層であるｎ型ＳｉＣエピタキシャル層４２の上部に達するトレンチ４６を選択的に形成する。
続いて熱酸化法により、トレンチ４６の底面及び側面と、不純物領域（ｎ＋ＳｉＣ）４４の上面に熱酸化膜を形成する。フォトリソグラフィ及びウェットエッチング等により、トレンチ４６の底面及び側面以外の箇所の熱酸化膜を除去する。これにより、トレンチ４６内部に、熱酸化膜であるゲート絶縁膜４７を形成する。
さらに、化学気相成長（ＣＶＤ）法及びエッチバック法などにより、トレンチ４６の内部にポリシリコンを埋め込み、ゲート電極４８を形成する。その後、ＣＶＤなどにより、ゲート電極４８、ソース領域（ｎ＋ＳｉＣ）４４及びベースコンタクト領域（ｐ＋ＳｉＣ）の上面にＳｉＯ２膜等の絶縁膜を堆積する。
その後、フォトリソグラフィ及びドライエッチングなどにより、ゲート絶縁膜４７及びゲート電極４８の上に絶縁膜層を選択的に形成し層間絶縁膜４９を形成するとともに、コンタクトホールを設ける。このコンタクトホールには、ソース領域（ｎ+ＳｉＣ）４４の一部及びベースコンタクト領域（ｐ＋ＳｉＣ）４５が露出される。
続いて、ソース領域（ｎ+ＳｉＣ）４４の一部と層間絶縁膜４９との上にＴｉＮ薄膜を形成してバリア層５０とした。この後、ソース領域（ｎ＋ＳｉＣ）４４の一部及びベースコンタクト領域（ｐ＋ＳｉＣ）４５、及びバリア層５０の上に、ＮｉあるいはＮｉを含む金属からなるソースコンタクト層５１を形成し、シリサイドアニールを行うことで、オーミックコンタクトを形成する。シリサイドアニールは、雰囲気アニール等の公知の技術を用いることができるが、ゲート構造に与える影響を最小限にしなければならない。
さらに、スパッタあるいは真空蒸着などにより、バリア層５０上にＡｌなどの金属膜を堆積し、表面電極５２を形成する。表面電極５２は、ソース電極として機能する。以上により、ＳｉＣ基板４１のおもて面に、ＭＯＳ構造５３が形成される。
図１０（Ｂ）に示すように、ＭＯＳ構造５３を形成したＳｉＣ基板４１のおもて面に接着剤３２を塗布し、サポート板３１を貼り付ける。これ以降の研削加工工程（図１０（Ｃ））、高濃度不純物層５４形成工程（図１０（Ｄ））、裏面電極５５形成工程（図１０（Ｅ））、サポート板３１剥離除去工程（図１０（Ｆ））を、実施例１の図８（Ｃ）～図８（Ｆ）と同様に実施する。高濃度不純物層５４は、ドレイン領域として機能し、ＳｉＣ基板４１の裏面表面近傍に、例えば窒素イオンの第１の濃度ピークを有している。第１ピーク濃度Ｙｐは例えば１×１０２０ｃｍ－３以上である。裏面電極５５は、ドレイン電極として機能する。これにより、実施例２のＭＯＳデバイス４０を形成することができる。
なお、実施例２では、高濃度不純物層５４形成時に本実施の形態の製造方法を適用する例について説明したが、ソース領域４４形成時において本実施の形態の製造方法を適用してもよい。この場合、ソース領域４４の周辺の微細なＭＯＳ構造５３に影響を与えないようにレーザアニールを行う必要がある。また、以上の説明ではトレンチ構造のＭＯＳデバイス４０の裏面側に形成されたドレイン領域として機能する高濃度不純物層５４の製造時に実施の形態に記載の製造方法を適用する例について説明したが、プレーナ構造のＭＯＳデバイスに本実施の形態の製造方法を適用してもよい。
＜実施例３＞
実施例３では、ＳｉＣ基板の表面にＭＯＳ構造を形成し、ＳｉＣ基板の裏面に実施の形態で説明した高濃度不純物層及びオーミック電極を形成したＩＧＢＴデバイスについて説明する。実施例３に係るＩＧＢＴデバイスは、実施例２に係るＭＯＳデバイス４０と略同様の構成であるが、高濃度不純物層５４に不純物イオンとしてｐ型不純物を注入する点で相違する。また、実施例３に係るＩＧＢＴデバイスは、不純物領域(ｎ＋ＳｉＣ)４４がエミッタ領域、表面電極５２がエミッタ電極として機能するとともに、高濃度不純物層５４がコレクタ領域、裏面電極５５がコレクタ電極として機能する点でも、実施例２に記載のＭＯＳデバイス４０と異なる。
ｎ＋型ＳｉＣ基板４１のおもて面上に、エピタキシャル成長により厚さ４０μｍのｎ型ＳｉＣエピタキシャル層４２を形成する。ｎ＋型ＳｉＣ基板及びｎ型ＳｉＣエピタキシャル層は、実施例２のｎ＋型ＳｉＣ基板４１及びｎ型ＳｉＣエピタキシャル層４２と同様の構成である。続いて、実施例２のＭＯＳデバイス４０と同様に、ｎ型ＳｉＣエピタキシャル層上に、ベース領域（ｐＳｉＣ）、エミッタ領域、ベースコンタクト領域、トレンチ、ゲート絶縁膜及びゲート電極等のＭＯＳゲート構造、層間絶縁膜、バリア層及び表面電極を形成する。これにより、ＳｉＣ基板のおもて面にＭＯＳ構造を形成する。
続いて、ＳｉＣ基板裏面を研削加工により除去し、ＳｉＣ基板の厚さを４０μｍに調整する。なお、研削加工後に、加工によりＳｉＣ基板２１裏面にダメージ層が生じた場合には、ダメージ層をエッチングなどにより除去してもよい。
次に、ＳｉＣ基板の裏面に不純物イオンとしてｐ型不純物であるアルミニウムイオンを注入し、アルミニウムイオン注入面に対して紫外領域のレーザを照射して、高濃度不純物層を形成する。窒素イオン注入の際は、ＳｉＣ基板の裏面表面から深さ３００ｎｍまでの領域におけるアルミニウムイオン注入濃度が例えば１×１０２０ｃｍ－３程度の均一な濃度プロファイルとなるよう調整する。アルミニウムイオン注入時のステージ（図示せず）の温度は３００℃とした。紫外領域のレーザを照射して形成された高濃度不純物層は、ＳｉＣ基板の裏面表面近傍に、アルミニウムイオンの第１の濃度ピークを有している。
ＳｉＣ基板の裏面に、金属膜をスパッタ法により成膜し、裏面電極を形成する。最後に、接着剤を除去してサポート板を積層体から剥離除去する。これにより、実施例３のＩＧＢＴデバイスを形成することができる。
なお、実施例３では、コレクタ領域形成時に本実施の形態の製造方法を適用する例について説明したが、エミッタ領域形成時において本実施の形態の製造方法を適用してもよい。この場合、エミッタ領域の周辺の微細なＭＯＳ構造に影響を与えないようにレーザアニールを行う必要がある。また、以上の説明ではトレンチ構造のＩＧＢＴデバイスの裏面側に形成されたコレクタ領域として機能する高濃度不純物層に対して、実施の形態に記載の製造方法を適用する例について説明したが、プレーナ構造のＩＧＢＴデバイスに本実施の形態の製造方法を適用してもよい。
＜効果＞
実施の形態に記載の半導体装置では、以下のような効果を得ることができる。
（１）注入した不純物濃度よりも高い濃度の不純物層を半導体基板表面領域に形成可能であるため、半導体基板と金属で構成された電極との間にシリサイド層を形成することなく半導体基板と電極とのオーミックコンタクトを実現できる。
（２）半導体基板と電極との間にシリサイド層を形成不要であるため、シリサイド層が均一に形成されず、半導体基板とシリサイド層との接触面積が小さくなってコンタクト抵抗が高くなることを防止でき、半導体基板と電極とのコンタクト抵抗が低くなる。
（３）波長域が紫外領域のレーザによりアニールを行うため、ＳｉＣ基板の不純物イオン注入領域に効率よくレーザのエネルギーを伝達することができ、雰囲気アニールでは形成が困難な不純物の濃度プロファイルを形成することができる。
（４）半導体基板としてＳｉＣ基板を用いた場合に、半導体装置の製造工程において炭素が析出しても電極形成前に析出した炭素を除去できるため、半導体基板と電極との密着性を向上させて、半導体基板からの電極の剥離を抑制することができる。
（５）波長域が紫外領域のレーザによりアニールを行うため、半導体基板全体をアニールする必要がなく、半導体基板や微細な半導体構造（ＳＢＤ構造、ＭＯＳ構造等）への熱影響を抑制することができる。
（６）波長域が紫外領域のレーザにより局所的にアニールを行うことが可能ため、半導体基板を薄型化するためのサポート板を用いつつ、サポート板への熱影響を抑制しながら高濃度不純物層を形成することができる。
＜その他の実施の形態＞
本願に係る発明は上述のように開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
本願に係る半導体装置の構造は、上述したものに限定されず、所望の仕様に応じて適宜変更できる。例えば、図８（Ａ）から図８（Ｆ）及び図１０（Ａ）から図１０（Ｆ）に示した半導体装置の製造方法において、サポート板を用いることは一例であり、半導体製造時に他の方法を用いて製造してもよい。
以上のとおり本願に係る発明は、実施の形態及び実施例に記載していない様々な実施の形態等を含むとともに、本願に係る発明の技術的範囲は、実施の形態及び実施例の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０ 半導体装置
１１，２１，４１ 半導体基板（ＳｉＣ基板）
１２，２８ 高濃度不純物層
１２ａ 表層領域
１２ｂ 拡散領域
１２’ 不純物注入領域
１３ 電極
１４ 炭素析出層
２０ ＳＢＤデバイス
２２，４２ ｎ型ＳｉＣエピタキシャル層
２３ ｐ型領域
２４ 層間絶縁膜
２５ ショットキー電極
２６ 電極パッド
２７ 保護膜
２９ 裏面電極
３０ ＳＢＤ構造
３１ サポート板
３２ 接着剤
４０ ＭＯＳデバイス
４３ ベース領域（ｐＳｉＣ）
４４ 不純物領域（ｎ＋ＳｉＣ）
４５ 不純物領域（ｐ＋ＳｉＣ）
４６ トレンチ
４７ ゲート絶縁膜
４８ ゲート電極
４９ 層間絶縁膜
５０ バリア層
５１ ソースコンタクト層
５２ 表面電極
５３ ＭＯＳ構造
５４ 高濃度不純物層
５５ 裏面電極

Claims (19)

  1. 炭化珪素で構成された半導体基板の一方の表面に不純物イオンを注入する工程と、
    前記半導体基板の前記不純物イオンを注入した領域に波長域が紫外領域であるレーザ光を照射する工程と、
    前記レーザ光を照射して形成した高濃度不純物層の表面に、金属により構成され、前記高濃度不純物層とのオーミックコンタクトを有する電極を形成する工程と、
    を備え、
    前記レーザ光を照射する工程において、炭化珪素への前記不純物イオンの固溶限界濃度を超える前記不純物イオンの第１の濃度ピークを、前記半導体基板の一方の表面近傍の表層領域に形成する半導体装置の製造方法。
  2. 前記不純物イオンを注入する工程において、前記表層領域及び前記表層領域よりも深い拡散領域に前記不純物イオンを注入する
    請求項１に記載の半導体装置の製造方法。
  3. 前記レーザ光を照射する工程において、前記拡散領域に到達する前記レーザ光を照射して、前記表層領域及び前記拡散領域における前記不純物イオンの濃度プロファイルを、前記レーザ光照射前の前記不純物イオンの濃度プロファイルから変化させることで、前記第１の濃度ピークを形成する
    請求項２に記載の半導体装置の製造方法。
  4. 前記レーザ光を照射する工程において、前記第１の濃度ピークを、前記半導体基板の一方の表面から０ｎｍ以上１００ｎｍ以下の前記表層領域に形成する
    請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記不純物イオンを注入する工程において、前記不純物イオンとして窒素（Ｎ）、リン（Ｐ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、カーボン（Ｃ）及びベリリウム（Ｂｅ）から選択される１つ以上の元素を含むイオンを用いる
    請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記不純物イオンを注入する工程において、前記不純物イオンとして窒素イオンを用い、
    前記レーザ光を照射することにより、前記第１の濃度ピークにおける窒素イオンの濃度を１×１０２０ｃｍ－３以上とする前記高濃度不純物層を形成する
    請求項５に記載の半導体装置の製造方法。
  7. 前記不純物イオンを注入する工程において、前記窒素イオンを、１×１０１９ｃｍ－３以上５×１０１９ｃｍ－３以下の濃度で注入する
    請求項６に記載の半導体装置の製造方法。
  8. 前記不純物イオンを注入する工程において、前記不純物イオンとしてリンイオンを用い、
    前記レーザ光を照射することにより、前記第１の濃度ピークにおけるリンイオンの濃度を５×１０２０ｃｍ－３以上とする前記高濃度不純物層を形成する
    請求項５に記載の半導体装置の製造方法。
  9. 前記不純物イオンを注入する工程において、前記リンイオンを、１×１０２０ｃｍ－３以上３×１０２０ｃｍ－３以下の濃度で注入する
    請求項８に記載の半導体装置の製造方法。
  10. 前記レーザ光を照射する工程において、前記不純物イオンの固溶限界濃度よりも低い前記不純物イオンの第２の濃度ピークを、前記拡散領域に形成する
    請求項２又は３に記載の半導体装置の製造方法。
  11. 前記レーザ光の前記波長域は、１９０ｎｍ以上３８８ｎｍ以下である
    請求項１から１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記レーザ光の照射エネルギー密度は、２Ｊ／ｃｍ２以上６Ｊ／ｃｍ２以下である
    請求項１から１１のいずれか１項に記載の半導体装置の製造方法。
  13. 炭化珪素で構成された半導体基板と、
    前記半導体基板内の一方の表面近傍に形成された、不純物イオンを含むドレイン領域又はコレクタ領域と、
    前記ドレイン領域又は前記コレクタ領域の表面に形成され、金属により構成された、前記ドレイン領域又は前記コレクタ領域とのオーミックコンタクトを有する電極と、
    を備え、
    前記ドレイン領域又は前記コレクタ領域は、該ドレイン領域又は前記コレクタ領域の表面近傍に形成された表層領域において、炭化珪素への前記不純物イオンの固溶限界濃度を超える前記不純物イオンの第１の濃度ピークを有し、
    前記ドレイン領域又は前記コレクタ領域は、前記半導体基板の前記表層領域よりも深い位置に形成された拡散領域において、前記固溶限界濃度より低い前記不純物イオンの第２の濃度ピークを有している半導体装置。
  14. 前記表層領域は、前記半導体基板の一方の表面から０ｎｍ以上１００ｎｍ以下の深さに形成された領域である
    請求項１３に記載の半導体装置。
  15. 前記不純物イオンは、窒素（Ｎ）、リン（Ｐ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、カーボン（Ｃ）及びベリリウム（Ｂｅ）から選択される１つ以上の元素を含むイオンである
    請求項１３又は１４に記載の半導体装置。
  16. 前記不純物イオンは窒素イオンであり、
    前記第１の濃度ピークにおける前記窒素イオンの濃度は、１×１０２０ｃｍ－３以上である
    請求項１５に記載の半導体装置。
  17. 前記拡散領域における前記窒素イオンの濃度は、１×１０１９ｃｍ－３以上である
    請求項１６に記載の半導体装置。
  18. 前記不純物イオンはリンイオンであり、
    前記第１の濃度ピークにおける前記リンイオンの濃度は、５×１０２０ｃｍ－３以上である
    請求項１５に記載の半導体装置。
  19. 前記拡散領域における前記リンイオンの濃度は、５×１０１９ｃｍ－３以上である
    請求項１８に記載の半導体装置。
JP2018158706A 2018-08-27 2018-08-27 半導体装置及び半導体装置の製造方法 Active JP7155759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018158706A JP7155759B2 (ja) 2018-08-27 2018-08-27 半導体装置及び半導体装置の製造方法
US16/528,959 US11264240B2 (en) 2018-08-27 2019-08-01 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018158706A JP7155759B2 (ja) 2018-08-27 2018-08-27 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020035801A JP2020035801A (ja) 2020-03-05
JP7155759B2 true JP7155759B2 (ja) 2022-10-19

Family

ID=69586272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018158706A Active JP7155759B2 (ja) 2018-08-27 2018-08-27 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11264240B2 (ja)
JP (1) JP7155759B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN112768510A (zh) * 2021-01-22 2021-05-07 成都杰启科电科技有限公司 一种常温下形成低电阻欧姆接触的方法及半导体器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084722A (ja) 2010-10-13 2012-04-26 Toyota Motor Corp 半導体装置の製造方法
JP2014187111A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2016157911A (ja) 2015-02-25 2016-09-01 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5369762B2 (ja) 2009-03-02 2013-12-18 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011258768A (ja) 2010-06-09 2011-12-22 Sumitomo Electric Ind Ltd 炭化珪素基板、エピタキシャル層付き基板、半導体装置および炭化珪素基板の製造方法
JP6419414B2 (ja) * 2013-03-22 2018-11-07 株式会社東芝 ＳｉＣエピタキシャルウェハおよび半導体装置
JP6239250B2 (ja) * 2013-03-22 2017-11-29 株式会社東芝 半導体装置およびその製造方法
JP6372881B2 (ja) 2014-08-28 2018-08-15 国立大学法人九州大学 不純物導入方法及び半導体素子の製造方法
DE102016125030A1 (de) * 2016-12-20 2018-06-21 Infineon Technologies Ag Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084722A (ja) 2010-10-13 2012-04-26 Toyota Motor Corp 半導体装置の製造方法
JP2014187111A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2016157911A (ja) 2015-02-25 2016-09-01 国立大学法人九州大学 不純物導入装置、不純物導入方法及び半導体素子の製造方法

Also Published As

Publication number Publication date
US11264240B2 (en) 2022-03-01
JP2020035801A (ja) 2020-03-05
US20200066528A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
US9892919B2 (en) Semiconductor device manufacturing method
US8216929B2 (en) Method of manufacturing silicon carbide semiconductor device
JP3684962B2 (ja) 半導体装置の製造方法
WO2011096326A1 (ja) 半導体素子の製造方法および半導体素子の製造装置
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP5408248B2 (ja) 炭化珪素半導体装置およびその製造方法
US20180294350A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20120178223A1 (en) Method of Manufacturing High Breakdown Voltage Semiconductor Device
JP2009194197A (ja) 半導体装置及びその製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP5839768B2 (ja) 半導体装置の製造方法
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
JP4862207B2 (ja) 半導体装置の製造方法
JP5201305B2 (ja) 半導体装置の製造方法
JP6870286B2 (ja) 炭化珪素半導体装置の製造方法
JP5692241B2 (ja) 逆阻止型半導体素子の製造方法
WO2018138756A1 (ja) 半導体装置の製造方法
JP2017168683A (ja) 半導体装置および半導体装置の製造方法
JP5333241B2 (ja) 半導体装置の製造方法
US20130109200A1 (en) Method for manufacturing semiconductor device
WO2011027525A1 (ja) 半導体素子およびその製造方法
JP2013004641A (ja) 半導体装置の製造方法、半導体装置
JP2024053334A (ja) 半導体装置の製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
JP5910855B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7155759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150