JP2014197862A - イメージセンサ - Google Patents

イメージセンサ Download PDF

Info

Publication number
JP2014197862A
JP2014197862A JP2014105751A JP2014105751A JP2014197862A JP 2014197862 A JP2014197862 A JP 2014197862A JP 2014105751 A JP2014105751 A JP 2014105751A JP 2014105751 A JP2014105751 A JP 2014105751A JP 2014197862 A JP2014197862 A JP 2014197862A
Authority
JP
Japan
Prior art keywords
potential
transistor
node
signal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014105751A
Other languages
English (en)
Other versions
JP5648141B2 (ja
Inventor
青木 健
Takeshi Aoki
健 青木
池田 隆之
Takayuki Ikeda
隆之 池田
由里香 佐藤
Yukari Sato
由里香 佐藤
大力 浩二
Koji Oriki
浩二 大力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014105751A priority Critical patent/JP5648141B2/ja
Publication of JP2014197862A publication Critical patent/JP2014197862A/ja
Application granted granted Critical
Publication of JP5648141B2 publication Critical patent/JP5648141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/68Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/681Motion detection
    • H04N23/6811Motion detection based on the image signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/18Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】動き検出機能を備えたイメージセンサを提供する。【解決手段】画素20は、光電変換素子100、光電変換素子で発生した電荷量に応じた電位を記憶するノードNMem、光電変換素子とノードとの間に直列に接続されている容量素子111、ノードの電位をリセットするリセット回路(トランジスタ110)、ノードの電位に応じた信号を出力する増幅回路(トランジスタ120)、および、増幅回路と垂直信号線との電気的導通を制御するスイッチ(トランジスタ121)を有する。ノードを一定電位に固定した状態で光電変換素子により光信号を検出させる。しかる後、ノードを電気的に浮遊状態にすると、光信号の電位が反転した状態でノードに記憶される。ノードにこの電位を記憶させた状態で光信号の検出を行うと、ノードの電位は光電変換素子の出力電位に応じて増加するため、ノードの電位は受光期間の異なる光信号の差分電位に対応することになる。【選択図】図2

Description

本発明は、物(プロダクト。機械(マシン)、製品(マニュファクチャ)、組成物(コ
ンポジション・オブ・マター)を含む。)、および方法(プロセス。単純方法および生産
方法を含む。)に関する。例えば、本明細書では、半導体装置、その駆動方法、およびそ
の作製方法などについて説明する。本明細書では、特に、光電変換素子を用いた撮像装置
(例えば、イメージセンサ)、その駆動方法、カメラ、および監視システムなどに関して
説明する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装
置全般をいい、半導体回路、撮像装置、電気光学装置、表示装置、発光装置、および電子
機器などは全て半導体装置である。
複数の画素が2次元に配列されている画素アレイを備えた撮像装置が知られており、こ
のような構成の代表的な撮像装置は、CMOSイメージセンサ(『MOSイメージセンサ
』と呼ぶこともある。)である。CMOSイメージセンサは、LSIの標準的なCMOS
プロセスを用いて製造できるため、画素アレイ(センサ本体)と共に、コントローラ、画
素アレイからアナログ信号を読み出すための回路、およびアナログ信号の信号処理回路な
どを同一チップに集積したイメージセンサが開発されている。アナログ信号の信号処理回
路は、画素アレイの信号読み出し方法に適用するように配置される。
例えば、画素アレイの或る一行を選択し、選択された行の画素からそれぞれの列に対応
する垂直信号線にアナログ信号を同時に読み出す方法がある。このような列並列処理を行
うCMOSイメージセンサとして、列並列型(カラム型)アナログ−デジタル変換装置を
備えたイメージセンサが提案されている(例えば特許文献1参照)。特許文献1のイメー
ジセンサには、各垂直信号線の出力にアナログ−デジタル変換装置(以下、『ADC』と
も呼ぶ。)が接続されている。
また、画像処理機能を組み込むことで、イメージセンサの高機能化が行われている。例
えば、非特許文献1には、動き検出機能を備えたイメージセンサが記載されている。非特
許文献1では、第1の露光による光信号を画素メモリに記憶させ、第2の露光を行う。第
2の露光期間終了後、第2の露光による光信号と、画素メモリに記憶されている第1の露
光による光信号と第2の露光による光信号を混合した光信号を読み出す。そして、CDS
回路(correlated double sampling circuit)で、
これら光信号の差分演算を行うことで、動きを検出している。
特開2005−278135号公報
「A signal−processing CMOS image sensor using a simple analog operation」、IEEE Journal of Solid−State Circuits、2003年1月、第38巻、第1号、p.101−106
動きを検出するためには、2つのフレーム期間に検出された光信号(アナログ信号)の
差分演算を行って差分電位を取得する必要がある。非特許文献1では、差分演算を画素ア
レイ外部のCDS回路で行っている。一方、画素で差分演算を行うことも可能であり、例
えば、画素にカレントミラー回路を設ける方法が挙げられる。しかし、各画素にカレント
ミラー回路などの差分演算用の回路を設けると、画素の回路規模が大きくなり、高解像度
化の妨げになる。
そこで、本明細書での課題の1つは、画素において差分電位を取得することが可能なイ
メージセンサを提供することにある。または、本明細書での課題の1つは、回路規模が極
端に大きくない画素を有するイメージセンサを提供することにある。または、データを保
持する機能を備えた画素を有するイメージセンサを提供することにある。
または、本明細書での課題の1つは、消費電力の低い半導体装置を提供することにある
。または、本明細書での課題の1つは、酸化物半導体を用いた半導体装置を提供すること
にある。または、本明細書での課題の1つは、信頼性の高い半導体層を用いた半導体装置
を提供することにある。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、および請求項等の記載から、これら以外の課題を抽出することが可能である。
本明細書で開示される発明の一形態は、2次元的に配列された複数の画素と、列毎に設
けられた複数の垂直信号線とを有する画素アレイを有するイメージセンサであり、画素は
、光電変換素子と、光電変換素子で発生した電荷量に応じた電位を記憶するノードと、光
電変換素子とノードとの間に直列に接続されている第1の容量素子と、ノードの電位に応
じた信号を出力する増幅回路と、増幅回路と垂直信号線との電気的導通を制御する第1の
スイッチと、ノードの電位をリセットする回路と、を有するイメージセンサである。
上記形態に係るイメージセンサにおいて、画素は、一方の電極がノードに接続され、他
方の電極が一定電位に固定されている他の容量素子をさらに有することができる。また、
画素は、光電変換素子と第1の容量素子との電気的導通を制御する他のスイッチをさらに
有することができる。
上記形態に係るイメージセンサは、各画素で異なる受光期間で検出された光信号の差分
電位を取得することが可能である。ノードを一定電位に固定した状態で光電変換素子によ
り光信号を検出させる。しかる後、ノードを電気的に浮遊状態にするとノードの電荷が保
存されるため、ノードには、光信号の電位が反転した状態で記憶される。ノードにこの電
位を記憶させた状態で光信号の検出を行うと、ノードの電位は光電変換素子の出力電位に
応じて増加するため、ノードの電位は受光期間が異なる光信号の差分電位に対応する。
また、上記形態に係るイメージセンサにおいて、複数の垂直信号線を経て画素アレイか
ら出力されるアナログ信号をNビット(Nは3以上の整数)またはMビット(Mは2以上
かつNより小さい整数)のデジタル信号に変換する信号処理回路を設けることができる。
また、上記形態に係るイメージセンサにおいて、垂直信号線ごとにアナログ−デジタル
変換装置(ADC)を設けることができる。この構成例において、ADCは、アナログ信
号と参照電位とを比較する比較器と、比較器での比較動作が行われている期間を計測し、
計測結果をデジタル値として保持するカウンタとを有することができる。この場合、比較
器には、Nビットのデジタル値を得るために第1の参照電位が入力され、Mビットのデジ
タル値を得るために第1の参照電位と異なる第2の参照電位が入力される。
本明細書で開示される発明の他の一形態は、2次元的に配列された複数の画素と、列毎
に設けられた複数の垂直信号線とを有する画素アレイと、複数の垂直信号線を経て画素ア
レイから出力されるアナログ信号をデジタル信号に変換する信号処理回路と、を有するイ
メージセンサの駆動方法であり、画素は、光電変換素子と、光電変換素子で発生した電荷
量に応じた電位を記憶するノードと、光電変換素子とノードとの間に直列に接続されてい
る第1の容量素子と、ノードの電位に応じたアナログ信号を出力する増幅回路と、増幅回
路と垂直信号線との電気的導通を制御する第1のスイッチと、ノードの電位をリセットす
る回路と、を有し、ノードを電気的に浮遊状態にして、光電変換素子に電荷を蓄積させる
第1の工程と、ノードの電位を固定した状態で光電変換素子に電荷を蓄積させ、ノードを
電気的に浮遊状態にする第2の工程と、第2の工程を行った後、ノードを電気的に浮遊状
態に維持したまま、光電変換素子に電荷を蓄積させる第3の工程と、ノードの第1の工程
での電位に応じたアナログ信号を垂直信号線に読み出し、信号処理回路で当該アナログ信
号をNビット(Nは3以上の整数)のデジタル信号に変換する第4の工程と、ノードの第
3の工程での電位に応じたアナログ信号を垂直信号線に読み出し、信号処理回路で当該ア
ナログ信号をMビット(Mは2以上かつNより小さい整数)のデジタル信号に変換する第
5の工程と、を有するという駆動方法である。
本明細書で開示する発明により、回路規模を大きくすることなく、画素において差分電
位を検出することができる。つまり、画素の回路規模を大きくすることなく、動き検出機
能を備えたイメージセンサを提供することが可能になる。
イメージセンサの構成の一例を示すブロック図。 画素の構成の一例を示す回路図。 画素の動作の一例を示すタイミングチャート。 アナログ−デジタル変換装置の動作の一例を示すタイミングチャート。 アナログ−デジタル変換装置の動作の一例を示すタイミングチャート。 監視システムの構成の一例を示すブロック図。 監視システムのカメラの動作の一例を示すフローチャート。 画素の構成の一例を示す回路図。 画素の動作の一例を示すタイミングチャート。 画素の構成の一例を示す断面図。 A:イメージセンサの上面写真。B:画素のレイアウト図。 A:差分画像(ストップウォッチの画面)。B:図12Aの差分画像の生成方法を説明する図。 A:ストップウォッチの画面を通常の撮像モードで撮像した画像。B:差分画像。C:保持期間約5日の差分画像。D:保持期間に対する差分画像データの変化を示すグラフ。
以下に、図面を用いて、本発明の実施の形態および実施例について詳細に説明する。た
だし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱すること
なくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。
したがって、本発明は、以下に示す実施の形態および実施例の記載内容に限定して解釈さ
れるものではない。なお、発明の実施の形態および実施例の説明に用いられる図面におい
て、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明
は省略する。
(実施の形態1)
図1−図6を用いて、本実施の形態では、半導体装置の一例としてイメージセンサを説
明する。
図1には、本実施の形態のイメージセンサ1の構成の一例を示す。イメージセンサ1は
、画素アレイ10、垂直シフトレジスタ11、水平シフトレジスタ12、および読み出し
回路13を有する。
<画素アレイ10>
画素アレイ10は、複数の画素20、行ごとに設けられた選択信号線21、および列ご
とに設けられた垂直信号線22を有する。画素20の配置は、2次元の行列となっている
。同じ行にある画素20は、共通の選択信号線21により垂直シフトレジスタ11に電気
的に接続され、同じ列にある画素20は、共通の垂直信号線22により読み出し回路13
に接続されている。垂直シフトレジスタ11は画素アレイ10の行走査の制御を行う回路
であり、選択信号線21は、画素20の選択を制御する信号(画素選択信号PSLCT)
を画素20に入力する配線である。画素選択信号PSLCT(以下『信号PSLCT』と
呼ぶ。)に従って、画素20で検出された光信号は、垂直信号線22を経て読み出し回路
13に読み出される。読み出し回路13は、画素アレイ10の出力信号をデジタル信号に
変換する信号処理回路を有する。水平シフトレジスタ12の制御信号により、読み出し回
路13からデジタル信号が、水平転送線23を介してイメージセンサ1の外部回路へ出力
される。
読み出し回路13では、アナログ−デジタル変換処理(以下、『A−D変換処理』と呼
ぶ)が行われる。読み出し回路13のアナログ−デジタル変換処理には、垂直信号線22
を介して入力されたアナログ信号をNビット(Nは3以上の整数)のデジタル信号に変換
する第1の変換モードと、当該アナログ信号を2ビットのデジタル信号に変換する第2の
変換モードとが存在する。
読み出し回路13は、水平転送線23、列毎に設けられたアナログ−デジタル変換装置
30(以下、『ADC30』)と呼ぶ)、信号線25、および信号線26を有する。AD
C30は比較器31およびカウンタ32を有し、比較器31には垂直信号線22が接続さ
れている。
比較器31は、信号線25から入力される参照信号の電位と垂直信号線22からの入力
電位を比較する回路である。カウンタ32は、ラッチ機能をするカウンタであり、信号線
26から入力されるクロック信号を用いて比較器31が比較動作を行っている比較期間を
計測し、その結果をデジタル値として保持する回路である。カウンタ32の出力はデジタ
ル信号として、水平転送線23を経てイメージセンサ1から出力される。水平シフトレジ
スタ12の出力は、カウンタ32に接続されている。水平シフトレジスタ12は、読み出
し回路13の列方向の走査を行い、各ADC30がデジタル信号を水平転送線23に出力
するタイミングを制御する。
なお、イメージセンサ1において、図1に示されている以外の回路も同じチップに集積
することができる。このような回路として、例えば、コントローラ、クロック信号を発生
するクロック発生回路、および比較器31の参照電位を発生するデジタル−アナログ変換
回路などがある。
画素20は、光電変換素子、光電変換素子で発生した電荷量に応じた電位を記憶する電
位記憶回路、電位記憶回路の出力電位を増幅する増幅回路、増幅回路と垂直信号線22と
の電気的導通を制御するスイッチ、および電位記憶回路の電位をリセットする回路を有す
る。以下、図2を用いて画素20の具体的な回路を説明する。図2は、本実施の形態の画
素20の構成例を示す回路図である。
<画素20の構成>
画素20は、フォトダイオード100、トランジスタ110、容量素子111、容量素
子112、トランジスタ120、およびトランジスタ121を有する。また、画素20は
、選択信号線21、垂直信号線22の他に、配線40−43に電気的に接続されている。
なお、図2の例では、トランジスタ110、120、121はnチャネル型トランジスタ
である。
画素20には、光電変換素子としてフォトダイオード100が設けられている。フォト
ダイオード100の入力(カソード)は配線40に接続され、出力(アノード)は、電位
記憶回路の入力(容量素子111の一方の電極)に接続されている。配線40には、フォ
トダイオード100の出力と容量素子111間の電位(ノードNPdの電位)をリセット
するリセット信号PRSTが入力される。このため、配線40はリセット信号線と呼ばれ
ることがある。リセット信号PRST(以下、『信号PRST』と呼ぶ。)により、フォ
トダイオード100に順バイアス電位を印加するか、逆バイアス電位を印加するかが制御
される。
電位記憶回路は、ノードNMem、トランジスタ110、および容量素子111、11
2を有する。ノードNMemは、フォトダイオード100で発生した電荷量に応じた電位
を記憶するメモリ本体である。
容量素子111の一方の電極がフォトダイオード100のアノードに接続され、他方の
電極がノードNMemに接続されている。つまり、容量素子111は、フォトダイオード
100とノードNMemの間に直列に接続されている。
容量素子112の一方の電極はノードNMemに接続され、他方の電極は配線42に接
続されている。配線42は、定電位VMEMを供給する電位供給線である。なお、容量素
子112は、画素20の寄生容量を用いることができる場合は、素子として設けなくとも
よい。ある程度の容量値を持つ容量素子112を設けることで、ノードNMemの電位の
変動を抑えることができる。
トランジスタ110は、ノードNMemの電位をリセットするリセット回路として機能
する。トランジスタ110のゲートは配線41に接続され、ソースは配線42に接続され
、ドレインはノードNMemに接続されている。配線41はトランジスタ110のオン/
オフを制御するためのリセット信号NRST(以下、『信号NRST』と呼ぶ。)が供給
される信号線であり、リセット信号線と呼ばれる。
トランジスタ110はノードNMemと配線42間の電気的導通を制御するスイッチで
あり、トランジスタ110のスイッチング動作により、ノードNMemを電気的に浮遊状
態にするか、一定電位に固定するかが制御される。トランジスタ110をオン状態にする
とノードNMemが配線42に接続されるため、フォトダイオード100の受光状態にか
かわらず、ノードNMemは一定電位にリセットされる。また、トランジスタ110をオ
フ状態にすると、ノードNMemは電気的に浮遊状態になる。
図2の例では、容量素子112とトランジスタ110を同じ配線42に接続しているが
、異なる電位供給線に接続することもできる。
トランジスタ120は、電位記憶回路の出力電位(ノードNMemの電位)に応じた信
号を出力する増幅回路を構成し、トランジスタ121は、増幅回路と垂直信号線22との
電気的導通を制御するスイッチを構成する。
増幅回路はトランジスタ120でなるソースフォロアで構成される。トランジスタ12
0のゲートはノードNMemに接続され、ソースは配線43に接続され、ドレインはトラ
ンジスタ121のソースに接続されている。配線43は、ソースフォロアの基準電位(電
位VSF)を供給する電位供給線である。
トランジスタ121は、ゲートが選択信号線21に接続され、ソースがトランジスタ1
20のドレインに接続され、ドレインが垂直信号線22に接続されている。選択信号線2
1は、共通の選択信号線21に接続されている画素20のうち、信号Vsigを読み出す
画素20を選択する信号PSLCTを供給する信号線である。信号PSLCTによりトラ
ンジスタ121をオンすることで、信号Vsigが読み出される画素20が選択される。
なお、ノードN121に接続される配線をソースフォロアの基準電位を供給する配線4
3に変更し、ノードN120に接続される配線を垂直信号線22に変更することができる
。また、フォトダイオード100のアノードを配線40に接続し、カソードを容量素子1
11に接続してもよい。図2の例では、3つのトランジスタ110、120、121をn
チャネル型としたが、全てまたは一部をpチャネル型とすることもできる。このように回
路構成を変更する場合は、画素20に入力される信号や基準電位を調整すればよい。
<画素20の動作、撮像モード1−3>
次に、図3を用いて、画素20の動作について説明する。
電位を記憶するノードNMemが、容量素子111を介してフォトダイオード100の
出力に接続されているので、フォトダイオード100に電荷を蓄積するモードは2つに分
けることができる。1つは、ノードNMemを電気的に浮遊状態にして行うモードである
。もう1つは、ノードNMemを一定電位に固定した状態で行うモードである。これら2
つの電荷蓄積モードを組み合わせることで、以下の3つの撮像モードで、画素アレイ10
を動作させることができる。
第1の撮像モードは、フォトダイオード100の出力電位を検出し、読み出しを行うモ
ードである(撮像モード1)。第2の撮像モードは、フォトダイオード100の出力電位
を検出し、電位記憶回路に記憶するモードである(撮像モード2)。第3の撮像モードは
、フォトダイオード100の出力電位を検出し、検出した電位と電位記憶回路に格納され
た電位との差分電位を取得し、読み出すモードである(撮像モード3)。
以下、図3を用いて、3つの撮像モードを説明する。図3は、画素20のタイミングチ
ャートの一例であり、信号PSLCT、PRSTおよびNRST、並びに、これらの信号
に対するノードNPdの電位φPdおよびノードNMemの電位φMemの変化を示す。
電位φPdはフォトダイオード100の出力電位であり、電位φMemは電位記憶回路の
出力電位である。
ここでは、信号PRSTがロウレベル(以下『Lレベル』と呼ぶ。)のとき、フォトダ
イオード100には順バイアス電位が印加され、ハイレベル(以下『Hレベル』と呼ぶ。
)のときフォトダイオード100には逆バイアス電位が印加される。また、信号NRST
がHレベルのときトランジスタ110がオンし、信号PSLCTがHレベルのときトラン
ジスタ121がオンする。
[撮像モード1]
まず、撮像モード1について説明する。撮像モード1では、フォトダイオード100お
よび電位記憶回路の電位のリセット動作(期間T11)、フォトダイオード100の出力
電位の検出、読み出し動作(期間T12)が行われる。
期間T11で、フォトダイオード100に順バイアス電位が印加されるため、電位φP
dは配線40の電位(信号PRSTのLレベルの電位VPD)とほぼ等しくなり、一定電
位にリセットされる。また、トランジスタ110がオンになるため、電位φMemは配線
42の電位VMEMとほぼ等しくなり、一定電位にリセットされる。
なお、画素20の動作の理解を容易にするため、ここでは、リセット動作により、電位
φPdは、信号PRSTのLレベルの電位VPDと等しくなり、電位φMemは配線42
の電位VMEMと等しくなるとする。
期間T12では、フォトダイオード100に逆バイアス電位を印加し、かつトランジス
タ110をオフする。電位φPdはフォトダイオード100で発生した電荷量(出力電位
)に応じて変動し、電位φMemは電位φPdの変動に応じて変動する。
そして、信号PSLCTをHレベルにして、トランジスタ121をオンすると、電位φ
Memに応じた電流がトランジスタ120のソース−ドレイン間に流れ、トランジスタ1
21を介して垂直信号線22に出力される。信号PSLCTがHレベルの期間が、画素2
0から信号Vsigを読み出す期間である。電位φMemは、フォトダイオード100で
検出された電荷量に応じて変動するため、トランジスタ120のソース−ドレイン間電流
を検出することで、フォトダイオード100の出力電位を検出することができる。
なお、図3のタイミングチャートでは、期間T12の一部で信号PSLCTをHレベル
にして読み出し動作を行う例を示しているが、期間T12に信号PSLCTを常にHレベ
ルにしてもよい。
[撮像モード2]
次に、撮像モード2について説明する。撮像モード2では、フォトダイオード100お
よび電位記憶回路のリセット動作(期間T21)、フォトダイオード100の出力電位の
記憶(期間T22)が行われる。
期間T21では、撮像モード1の期間T11と同様に、電位φPd、φMemがリセッ
トされる。
期間T22では、フォトダイオード100に逆バイアス電位を印加する。フォトダイオ
ード100の受光強度に応じて、電位φPdは上昇する。他方、トランジスタ110がオ
ン状態のままであるため、電位φMemは変化しない。電位φMemが電位VMEMに固
定されているために、期間T12と同程度の受光強度であっても、電位φPdの値は期間
T12での値より小さくなる。
期間T22の終了時(時間tmem)にトランジスタ110をオフする。その結果、ノ
ードNMemの電荷が保持される。時間tmemでのノードNMemの電荷量は、時間t
memでのノードNPdの電位φPdにより決定される。つまり、ノードNMemに、時
間tmemのフォトダイオード100に蓄積された電荷量に応じた電位が記憶されること
になる。
[撮像モード3]
最後に、撮像モード3について説明する。撮像モード3では、フォトダイオード100
の出力電位のリセット動作(期間T31)、フォトダイオード100の出力電位とノード
NMemに記憶されている電位との差分電位の検出、および読み出し(期間T32)が行
われる。
まず、期間T31で、電位φPdは一定電位にリセットされる。電位φMemは、トラ
ンジスタ110がオフであるため電荷保存則により、電位VMEMから期間T22での電
位φPdの変化量ΔVpdを減じた値Vm=VMEM−ΔVpd[C111/(C111
+C112)]となる。C111、C112は、それぞれ、容量素子111、112の容
量値である。ここでは、C111≫C112とするため、Vm≒VMEM−ΔVpdとな
る。
期間T22の終了時にノードNMemに記憶される電位が電位Vmである。つまり、撮
像モード2を行うことで、ノードNMemは、フォトダイオード100の蓄積電荷量に応
じた電位ΔVpdを反転して記憶していることになる。
期間T32では、フォトダイオード100に逆バイアス電位を印加する。フォトダイオ
ード100には受光強度に応じた電荷が蓄積されるため、蓄積電荷量に応じて電位φPd
が増加し、電位φMemは電位φPdに連動して増加する。電位Vm≒VMEM−ΔVp
dであるため、期間T32の電位φMemは、期間T32のフォトダイオード100の出
力電位と、期間T22の終了時(時間tmem)で記憶したノードNMemの電位との差
分電位となる。別言すると、期間T32の電位φMemは、撮像モード3でのフォトダイ
オード100の出力電位と、撮像モード2でのフォトダイオード100の出力電位との差
分電位に対応する。
したがって、撮像モード3の電位φMemから動きの有無を判定することができる。画
素20で撮像している領域に動きがなければ、フォトダイオード100での電荷蓄積期間
(T22、T32)の調節により、電位φMemを電位VMEMと等しくできる。他方、
動きがあると、電位φMemは電位VMEMと異なることになる。フォトダイオード10
0の受光量が期間T22よりも期間T32の方が多い場合、電位φMemはVMEMより
も高くなり、少ない場合はVMEMよりも低くなる。
期間T32において、信号PSLCTをHレベルにすると、トランジスタ120は、電
位φMemに応じた信号Vsigを垂直信号線22に出力する。
なお、図3のチャートでは、期間T32の一部で信号PSLCTをHレベルにして読み
出し動作行う例を示しているが、期間T32に信号PSLCTを常にHレベルにしてもよ
い。
画素20の動作の理解を容易にするため、図3には撮像モード2と撮像モード3を連続
して行う例を示したが、撮像モード3の実行直前に撮像モード2を実行する必要はなく、
撮像モード2を1度実行した後は、撮像モード3を繰り返すことができる。それは、トラ
ンジスタ110がオフ状態である限りノードNMemは電気的に浮遊状態であるため、電
荷が保存されているからである。
<ADC30の動作、A−D変換処理>
次に、図4、図5を用いて、読み出し回路13でのA−D変換処理について説明する。
図4、図5は、読み出し回路13のADC30の動作の一例を示すタイミングチャートで
ある。
ADC30のA−D変換処理は、2つの変換モードを有する。第1の変換モードは、垂
直信号線22から入力されたアナログ信号をNビット(Nは3以上の整数)のデジタル信
号に変換するモードである(ADCモード1)。第2の変換モードは、このアナログ信号
を2ビットのデジタル信号に変換するモードである(ADCモード2)。
[ADCモード1]
図4を用いてADCモード1を説明する。ADCモード1は通常のA−D変換モードで
あり、画素アレイ10で撮像したアナログデータをNビットの階調データに変換するモー
ドである。ADCモード1は、撮像モード1、撮像モード3での画素20の信号Vsig
をNビットのデジタル信号に変換するモードである。
ADC30の比較器31には、信号線25から参照信号VREF1が入力される。参照
信号VREF1は、階段状に変化するランプ波を含む。比較器31では、垂直信号線22
を経て入力された画素20から読み出された信号Vsig10(以下『信号Vsig10
』と呼ぶ。)を参照信号VREF1と比較する。信号Vsig10の電位が参照信号VR
EF1と等しくなると、比較器31からカウンタ32への出力電位の極性が反転する。カ
ウンタ32は、基準クロック信号CLCK(以下『信号CLCK』と呼ぶ。)を基にカウ
ントを行い、比較器31の出力が反転するとカウントを停止し、カウント値を保持する。
比較期間Tcmp10は、比較動作の開始から比較器31の出力が反転するまでの期間で
ある。カウンタ32では、出力信号Vsig10の電位を比較期間Tcmp10に置き換
えて計測していることになる。カウンタ32で取得されたカウント値が信号Vsig10
の電位を表すデジタル値に対応する。
[ADCモード2]
次に、図5を用いて、ADCモード2を説明する。ADCモード2は、動き検出結果を
デジタル値に変換するためのモードであり、画素20の出力信号をNビットの下位2ビッ
トのデジタル信号に変換するモードである。ADCモード2は、撮像モード3の画素20
の信号Vsigをデジタル値に変換するモードである。ここでは、ADCモード2では、
アナログ信号を2ビットのデジタル信号に変換するモードとして説明するが、デジタル信
号のビット数は2に特段限定されるものではなく、ADCモード2では、画素20の出力
信号をNビットよりも低いビット数のデジタル信号に変換するモードである。
信号Vsig20、Vsig21およびVsig22は、それぞれ、撮像モード3で画
素20から読み出される信号Vsigであり、差分電位に対応する信号である。信号Vs
ig20は被写体に動きがない場合の信号であり、撮像モード3と撮像モード2での受光
量がほぼ等しい場合(差分データがゼロとなる例)の信号である。信号Vsig21およ
びVsig22は被写体に動きがある場合の画素20の出力信号である。信号Vsig2
1は、撮像モード3での受光量が減少した場合(差分データがマイナスとなる例)の信号
であり、信号Vsig22は、撮像モード3での受光量が増加した場合(差分データがプ
ラスとなる例)の信号である。
ADCモード2の参照信号VREF2は、ADCモード1の参照信号VREF1と異な
る。参照信号VREF2は、動きが検出されない、動きが検出された(受光量減少)、動
きが検出された(受光量増加)の3つの状態を識別できるように、信号CLCKの2周期
の間に、信号CLCKに連動して電位が3段階変化する。参照信号VREF2の変化はラ
ンプ波のように均等ではなく、参照信号VREF2の電位は、カウント開始時点から信号
CLCKの1/2周期ごとに、Vr1、Vr2、Vr3、Vr4と変化する。電位Vr2
、Vr3により、差分データがゼロと判定される信号Vsigの電位の範囲が決定される
。画素20の動作時のノードNMemの電位の変動や、差分電位の検出精度などを考慮し
て、電位Vr2、Vr3を決定すればよい。
また、比較期間Tcmp20−22は、それぞれ、信号Vsig20−22の比較期間
に対応する。ADCモード2のADC30の動作は、ADCモード1と同様であり、信号
Vsig20、Vsig21、Vsig22は、2ビットのデジタル値00、01、10
に変換される。ADCモード2で得られたデジタル信号は、水平転送線23を経てイメー
ジセンサ1から読み出される。読み出された2ビットデジタル信号(差分データ)を処理
することで、動きの有無、および動きのある領域などを判定することができる。
また、この2ビットデジタル信号(差分データ)から動きの判定を行う場合、この判定
結果から、イメージセンサ1の撮像モードおよびADCモードを決定することができる。
動きがなかった場合は、撮像データに変更がないため、撮像モード3とADCモード2を
行う。動きがあった場合は、撮像データを書き換えるため、撮像モード1とADCモード
1を行う、または撮像モード2と撮像モード3を連続して行ってからADCモード1を行
うというように、イメージセンサ1を制御してもよい。
以上述べたように、本実施の形態により、動き検出に必要な差分電位を各画素で得るこ
とができる。また、図2に示すように、画素の回路規模は光電変換素子の受光面積領域を
極端に狭めるほど大きくはない。つまり、本実施の形態により、動き検出機能付きイメー
ジセンサの高解像度、小型化を実現することが可能になる。
<監視システム>
また、本実施の形態のイメージセンサは、監視カメラに非常に好適である。このような
監視カメラは、撮像領域が同じであれば被写体に変化がない限り、同じ画像を撮像してい
る。その一方で、記録用、表示用の画像データを得るには、画素アレイで検出したアナロ
グ信号をNビットのデジタル信号にする必要がある。従来のイメージセンサでは、たとえ
同じ画像を撮像している場合でも、1フレームごとにイメージセンサでNビットのA−D
変換を実行しているため、不必要な電力消費が発生しており、その結果としてイメージセ
ンサの劣化を早めることにもなる。
本実施の形態のイメージセンサを用いることで、この問題点を解消することが可能であ
る。以下、図6および図7を用いて、監視システムの一例を説明する。
図6は、本実施の形態の監視システムの構成例を示すブロック図である。監視システム
は、カメラ200、記憶装置211、表示装置212、および管理装置213を有する。
カメラ200は、撮像手段としてイメージセンサ1と、イメージセンサ1から出力される
デジタル信号を処理して撮像した画像に動きがあるかを判定する動き判定部201を有す
る。カメラ200で撮影された画像は、記憶装置211に記録され、表示装置212に表
示される。また、管理装置213は、監視システムの各装置を統合的に管理し制御するた
めの装置である。管理装置213は、監視サーバや、管理用のソフトウエアをインストー
ルしたコンピュータなどで構成される。
図7を用いて、監視システムのカメラ200の動作を説明する。図7はカメラ200の
動作を示すフローチャートである。
まず、カメラ200は、動作開始時には基準となる画像を取得する。まず、画素アレイ
10を撮像モード1で動作させ、動き判定の基準となるアナログ信号を取得する(ステッ
プ501)。次に、読み出し回路13は、ADCモード1でこのアナログ信号をNビット
のデジタル信号に変換する(ステップ502)。そして、イメージセンサ1から、ステッ
プ502で得られたNビット画像データがカメラ200から出力される(ステップ503
)。出力されたNビット画像データは、管理装置213の制御により、記憶装置211に
記憶され、また表示装置212で表示される。
次に、動き検出、判定を行う(ステップ504−507)。基準となる撮像データを得
るため、まず、画素アレイ10を撮像モード2で動作させ(ステップ504)、次に、撮
像モード3で動作させ差分電位に対応するアナログ信号を取得する(ステップ505)。
次に、読み出し回路13は、ADCモード2でこのアナログ信号を2ビットのデジタル信
号に変換し、2ビットの差分データを得る(ステップ506)。差分データは、動き判定
部201に入力され、ステップ505で撮像された画像データに動きがあるかが判定され
る(ステップ507)。動きがない場合は、再びステップ505−507が行われる。動
きがある場合は、Nビットの画像データを再取得するためステップ501−503を行う
。つまり、ステップ507で動きが検出されるまで、ステップ505−507が繰り返さ
れる。
また、必要に応じて、ステップ507で得られた差分データがカメラ200から出力さ
れる(ステップ508)。例えば、ステップ508は、差分データを記憶装置211に保
存する場合に行われる。
したがって、画像に動きが検出されない期間は、イメージセンサ1はNビットのA−D
変換処理を行わず、下位2ビットのA−D変換処理を行うことになる。その結果、イメー
ジセンサ1での電力消費を抑えることができ、イメージセンサ1の劣化を抑えることがで
きる。また、記憶装置211には、動きが検出されたときにNビットの画像データを記録
することができるため、記憶装置211の記憶容量の節約ができるため、長時間の録画が
可能になる。
なお、ステップ507の動き判定はカメラ200の外部の装置で行ってもよい。例えば
、ステップ506で得られた差分データを管理装置213で信号処理して、動きの判定を
行うことができる。この場合、管理装置213での動き判定処理は、画像処理用の回路を
組み込んでハードウエア的に行ってもよく、またソフトウエアを用いて行ってもよい。
(実施の形態2)
本実施の形態では、画素20の他の構成例を説明する。図8、図9を用いて、本実施の
形態では、グローバルシャッタ方式のイメージセンサを実現するための画素について説明
する。
<画素50の構成>
図8は、本実施の形態の画素50の構成例を示す回路図である。画素50が、画素20
と異なる点は、フォトダイオード100と容量素子111との電気的導通を制御するため
スイッチが設けられている点である。画素50には、このスイッチとしてトランジスタ1
50が設けられている。トランジスタ150は、ゲートが配線51に接続され、ソースが
フォトダイオード100の出力(アノード)に接続され、ドレインが容量素子111の一
方の電極に接続されている。配線51は、トランジスタ150のオン/オフを制御する電
荷転送制御信号PTR(以下『信号PTR』と呼ぶ。)が入力される信号線である。
なお、図8の例ではトランジスタ150をnチャネル型トランジスタとしたが、pチャ
ネル型トランジスタにできることはいうまでもない。
<画素50の動作、撮像モード1−3>
次に、図9を用いて、画素50の動作を説明する。画素50も、画素20と同様に撮像
モード1−3を行うことができる。画素20の動作と異なる点は、各撮像モード1−3に
おいて、フォトダイオード100のリセット期間(T11、T21、T31)の直後に、
配線51の信号PTRをHレベルにして、トランジスタ150をオン状態にする期間(T
13、T23、T33)が設けられていることである。
期間(T13、T23、T33)では、信号PTRをHレベルにして、トランジスタ1
50をオン状態にする。ノードNPd、およびノードNCp(トランジスタ150のドレ
インと容量素子111の一方の電極間のノード)の電位は、フォトダイオード100で蓄
積された電荷量に応じて増加する。つまり、図3の電位φPdと同様の変化をする。
期間(T12、T22、T32)に、信号PTRをLレベルにし、トランジスタ150
をオフ状態にする。トランジスタ150がオフ状態である期間は、ノードNCpの電位は
変化せず、またノードNMemも変化しなくなる。
期間(T13、T23、T33)は露光期間であり、トランジスタ150のスイッチン
グ動作が電気的なシャッタの役割をする。露光期間(T13、T23、T33)でのノー
ドNCpが、画素20のノードNPdと同じ役割をするので、画素50においても、画素
20と同様に撮像モード1−3を実行することができる。したがって、画素50をイメー
ジセンサ1に適用することで、グローバルシャッタ機能および動き検出機能付きのイメー
ジセンサを実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
(実施の形態3)
上述したように、本明細書で開示されるイメージセンサは、各画素において異なる2つ
のフレーム間の光信号の差分電位を検出することが可能であり、また連続する2つのフレ
ーム間の差分電位だけではなく、2以上前のフレームとの差分電位を検出することが可能
である。また、差分電位の検出精度は、電位記憶回路のメモリ本体部であるノード(NM
em)の電荷保持能力に影響される。
例えば、トランジスタ110の室温下のリーク電流が1×10−14A程度で、容量素
子112の容量値が100fF程度である画素20において、ノードNMem以外の配線
の電位が変動しないと仮定とすると、フレームレートが60fpsのとき、ノードNMe
mで電荷(電位)を保持できる期間は1フレーム期間(1/60秒)程度となる。
そこで、本実施の形態では、電位記憶回路の電荷保持能力を向上する手段について説明
する。以下、図2の画素20を例に、本実施の形態を説明するが、図8の画素50につい
ても同様である。
ノードNMemの電荷保持能力を向上させるための手段の1つは、容量素子112の容
量値を大きくすることである。ただし、容量素子112の容量値を大きくするには、容量
素子112のサイズを大きくすることが必要になることがある。容量素子112のサイズ
を大きくすると、画素20の開口率が低下するため、イメージセンサの高解像度化の妨げ
になる。
そこで、ノードNMemの電荷保持能力を向上させるための別の手段の1つは、トラン
ジスタ110のリーク電流を小さくすることである。この場合、画素20の開口率の低下
という問題は小さくなる。トランジスタ110のリーク電流を1×10−14Aよりも小
さくすることで1/60秒以上(フレームレートが60fpsの場合で、1フレーム期間
以上)、ノードNMemは電位を保持できる。
リーク電流とは、オフ状態のトランジスタにおいて、ソースとドレイン間に流れる電流
をいう。本明細書では、リーク電流が小さいとは、チャネル幅1μmあたりのオフ電流値
が室温下において10aA/μm(1×10−17A/μm)以下であることをいう。
トランジスタ110のリーク電流を小さくする手段の1つは、トランジスタ110の半
導体層を酸化物半導体で形成することが挙げられる。以下、図10を用いて、酸化物半導
体層を適用したトランジスタ110を有する画素20の構成を説明する。図10は、画素
20の概略断面図である。なお、図10は画素20の構成および作製方法を説明するため
の断面図であり、画素20を特定の切断線で切った断面図ではない。
図10には、SOI型半導体基板を用いて画素20を作製した構成例を示す。基板30
0がSOI基板の支持基板であり、絶縁層301はSOI基板の絶縁層である。基板30
0は、半導体基板、石英基板、およびガラス基板などが用いられる。フォトダイオード1
00の半導体層302、およびトランジスタ120、121の半導体層305は、SOI
基板の単結晶半導体層で形成される。半導体層305は、半導体層302よりも薄く形成
されている。半導体層302には、n型不純物領域303およびp型不純物領域304が
形成され、半導体層305には、n型不純物領域306−308が形成されている。
また、絶縁層360、361は1層目の絶縁層であり、同じ絶縁層から形成される。絶
縁層360はトランジスタ120のゲート絶縁層を構成し、絶縁層361はトランジスタ
121のゲート絶縁層を構成する。また、絶縁層362は2層目の絶縁層であり、絶縁層
363は3層目の絶縁層であり、絶縁層364は4層目の絶縁層である。
1乃至4層目の絶縁層360−364は、単層構造または積層構造の絶縁層で形成され
る。この絶縁層としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化
酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化
アルミニウム、および酸化ハフニウムなどの絶縁物を含む層を用いることができる。
導電層310、311は、1層目の配線層であり、同じ導電層から形成される。導電層
310は、トランジスタ120のゲート電極を構成し、導電層311はトランジスタ12
1のゲート電極、および選択信号線21を構成する。
導電層320−325は2層目の配線層であり、同じ導電層から形成される。導電層3
20は、フォトダイオード100のカソードを配線40に接続するための電極を構成する
。導電層321はフォトダイオード100のアノードを容量素子111に接続する電極を
構成する。導電層322はトランジスタ110のドレイン電極を構成し、導電層323は
同ソース電極を構成する。導電層324はトランジスタ120のソース電極を構成し、導
電層325はトランジスタ121のドレイン電極を構成する。また、導電層322は容量
素子111の一方の電極、およびノードNMemを構成し、導電層310に接続されてい
る。
導電層330は3層目の配線層であり、トランジスタ110のゲート電極を構成する。
導電層340−344は4層目の配線層であり、同じ導電層から形成される。導電層3
40は配線40を構成し、導電層320に接続されている。導電層341は配線41を構
成し、導電層330に接続されている。導電層343は配線43を構成し、導電層324
に接続されている。導電層344は垂直信号線22を構成し、導電層325に接続されて
いる。
1乃至4層目の配線層(310−311、320−325、330、340−344)
は、単層構造または積層構造の導電層で形成される。1乃至4層目の配線層に用いられる
導電層としては、例えばモリブデン、チタン、クロム、タンタル、マグネシウム、銀、タ
ングステン、アルミニウム、銅、ネオジム、またはスカンジウムなどの金属材料を含む導
電層を用いればよい。
トランジスタ110の半導体層350は、絶縁層362上に形成される。ここでは、リ
ーク電流が小さいトランジスタ110を作製するため、半導体層350を酸化物半導体層
で形成する。
代表的な酸化物半導体としては、インジウムまたはガリウムの一方と亜鉛とを含む金属
酸化物、インジウム、ガリウムおよび亜鉛を含む金属酸化物、並びに、これら金属酸化物
にふくまれるガリウムの一部、または全てを他の金属元素に置き換えた金属酸化物などが
挙げられる。
酸化物半導体は、インジウム(In)または亜鉛(Zn)の少なくとも一方を含むこと
が好ましい。InとZnの双方を含むことがより好ましい。酸化物半導体としては、例え
ばIn酸化物、Zn酸化物、In−Zn酸化物、In−Ga−Zn酸化物が挙げられる。
半導体層350を、ガリウム(Ga)を含む金属酸化物で形成することが好ましい。ガ
リウム(Ga)を含む金属酸化物で形成することで、トランジスタ特性のばらつきを低減
することができる。トランジスタ特性のばらつきを低減する効果をもつ元素をスタビライ
ザと呼ぶ。スタビライザとしては、スズ(Sn)、ハフニウム(Hf)およびアルミニウ
ム(Al)が挙げられる。
上記以外のスタビライザとしては、ランタノイドである、ランタン(La)、セリウム
(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウ
ム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホ
ルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、
およびルテチウム(Lu)が挙げられる。
スタビライザとして酸化物半導体に含まれる元素は、1種類でも複数種類の元素でもよ
い。スタビライザの含有量は、金属酸化物が半導体として機能可能な量である。
例えば、In−Ga−Zn酸化物に含まれるGa(ガリウム)を全て錫に置き換えると
、In−Sn−Zn酸化物となり、上記In−Ga−Zn酸化物に含まれるGa(ガリウ
ム)の一部の代わりにチタンを用いるとIn−Ti−Ga−Zn酸化物となる。
半導体層350を構成する酸化物半導体層の結晶状態は、単結晶、多結晶(『ポリクリ
スタル』と呼ぶことがある。)または非晶質などである。また、酸化物半導体層を非晶質
層と結晶を含む層との積層構造とすることもできる。半導体層350を、CAAC−OS
(C Axis Aligned Crystalline Oxide Semico
nductor)を含む酸化物半導体層としてもよい。
酸化物半導体層は、例えば、非単結晶を有してもよい。非単結晶は、例えば、CAAC
(C Axis Aligned Crystal)、多結晶、微結晶、非晶質を有する
。非晶質は、微結晶、CAACよりも欠陥準位密度が高い。また、微結晶は、CAACよ
りも欠陥準位密度が高い。なお、CAACを有する酸化物半導体を、CAAC−OS(C
Axis Aligned Crystalline Oxide Semicond
uctor)と呼ぶ。
酸化物半導体層は、例えばCAAC−OSを有してもよい。CAAC−OSは、例えば
、c軸配向し、a軸または/およびb軸はマクロに揃っていない。
酸化物半導体層は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体
を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、1nm以上10nm
未満のサイズの微結晶(ナノ結晶ともいう。)を膜中に含む。または、微結晶酸化物半導
体膜は、例えば、非晶質相に1nm以上10nm未満の結晶部を有する結晶−非晶質混相
構造の酸化物半導体を有している。
酸化物半導体層は、例えば非晶質部を有してもよい。なお、非晶質を有する酸化物半導
体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序
であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質
であり、結晶部を有さない。
なお、酸化物半導体層が、CAAC−OS、微結晶酸化物半導体、非晶質酸化物半導体
の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化
物半導体の領域と、CAAC−OSの領域と、を有する。また、混合膜は、例えば、非晶
質酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、の積
層構造を有してもよい。
なお、酸化物半導体層は、例えば、単結晶を有してもよい。
酸化物半導体層は、複数の結晶部を有し、当該結晶部のc軸が被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶
部間で、それぞれa軸およびb軸の向きが異なっていてもよい。そのような酸化物半導体
層の一例としては、CAAC−OS膜がある。
CAAC−OS膜は、完全な非晶質ではない。CAAC−OS膜は、例えば結晶部およ
び非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶
部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型
電子顕微鏡(TEM:Transmission Electron Microsco
pe)による観察像では、CAAC−OS膜に含まれる非晶質部と結晶部との境界、結晶
部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には明確な
粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜
は、粒界に起因する電子移動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部では、例えば、c軸がCAAC−OS膜の被形成面
の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、且つab面に
垂直な方向から見て金属原子が三角形状または六角形状に配列し、c軸に垂直な方向から
見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結
晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単
に垂直と記載する場合、80°以上100°以下、好ましくは85°以上95°以下の範
囲も含まれることとする。また、単に平行と記載する場合、−10°以上10°以下、好
ましくは−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CA
AC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、C
AAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向になるように揃うため、CAAC−OS膜の
形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くこ
とがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を
行ったときに形成される。従って、結晶部のc軸は、CAAC−OS膜が形成されたとき
の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
CAAC−OSを含む酸化物半導体層をチャネル形成層に用いることで、可視光や紫外
光の照射による電界効果トランジスタの電気特性の変動を抑えることができる。よって、
当該トランジスタは、信頼性が高い。
酸化物半導体層はスパッタリング法などで形成することができる。スパッタリング法で
酸化物半導体層を成膜する場合、使用する金属酸化物ターゲットの相対密度(充填率)は
90%以上100%以下が好ましく、95%以上99.9%以下がより好ましい。相対密
度の高い金属酸化物ターゲットを用いることにより、緻密な酸化物半導体層を形成するこ
とができる。例えば、In−Ga−Zn金属膜を酸化物半導体層として形成する場合、タ
ーゲットに、組成がIn:Ga:Zn=3:1:2[原子数比]の金属酸化物ターゲット
を用いることができる。
また、成膜直後の酸化物半導体層は、酸素の含有量が化学量論比よりも多い過飽和の状
態であることが好ましい。例えば、スパッタリング法を用いて酸化物半導体層を成膜する
場合、成膜ガスにおける酸素の占める割合が高い条件で成膜することが好ましく、特に、
酸素ガス100%雰囲気で成膜を行うことが好ましい。それは、酸素ガス100%雰囲気
では成膜温度を300℃以上としても、例えば、酸化物半導体からのZnの放出を抑える
という効果が得られるからである。
また、トランジスタ110の作製工程において、脱水化および/または脱水素化処理に
より酸化物半導体層中の水素、水、水酸基、または水素化物(水素化合物ともいう)など
の不純物を除去し、さらに、酸化物半導体層に酸素を供給することが好ましい。このよう
な処理を行うことで、酸化物半導体層を高純度化させることができる。高純度化のための
処理としては、例えば、酸化物半導体層に接して過剰酸素を含む絶縁層を形成する処理、
加熱処理、酸化物半導体層に酸素を導入する処理などがある。
高純度化された酸化物半導体層で半導体層350を形成することで、トランジスタ11
0のリーク電流を、10aA/μm以下とすることが可能である。それは、高純度化され
た酸化物半導体は、電子供与体(ドナー)となる水分または水素などの不純物が低減され
ているからであり、また十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ
中の欠陥準位が低減されているからである。
酸化物半導体層の高純度化のため、成膜室内の残留水分は少ないことが好ましい。酸化
物半導体層の成膜装置には、排気手段として吸着型の真空ポンプを設けるとよく、また、
この真空ポンプにコールドトラップを設けてもよい。
酸化物半導体層の高純度化に用いられる過剰酸素を含む絶縁層としては、SiOx(x
>2)などがある。過剰酸素を含む絶縁層を形成するには、例えば、PECVD法、スパ
ッタリング法における成膜条件を適宜設定して、絶縁層中に酸素が多く含まれるようにす
ればよい。また、絶縁層の過剰酸素量を増やすために、絶縁層にイオン注入法やイオンド
ーピング法やプラズマ処理によって酸素を添加してもよい。
加熱処理は、減圧雰囲気下、または窒素や希ガスなどの不活性ガス雰囲気下で行えばよ
い。加熱温度は、250℃以上750℃以下とすることができ、加熱温度は400℃以上
が好ましい。もちろん、加熱温度は基板の歪み点未満とする。
また、この加熱処理の装置には特段の制約はなく、電気炉を用いてもよいし、GRTA
(Gas Rapid Thermal Annealing)装置またはLRTA(L
amp Rapid Thermal Annealing)装置などのRTA(Rap
id Thermal Annealing)装置を用いてもよい。
例えば、GRTA装置で加熱処理を行う場合、650℃−700℃の高温に加熱した不
活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すという工程を
行えばよい。また、電気炉の場合、例えば、窒素雰囲気下450℃1時間の加熱処理を行
う。
また、減圧雰囲気下、または窒素や希ガスなどの不活性ガス雰囲気での加熱処理を行っ
た後、処理室の温度を維持した状態で、または処理室の温度を下げながらの状態で、雰囲
気を酸素ガス、一酸化二窒素ガス、または超乾燥エアに変更する工程を追加してもよい。
ここでは、超乾燥エアとは、CRDS(キャビティリングダウンレーザー分光法)方式の
露点計を用いて測定した場合の水分量が20ppm(露点換算で−55℃)以下の空気の
ことをいう。超乾燥エアの水分量は、好ましくは1ppm以下、より好ましくは10pp
b以下である。また、酸素ガス、一酸化二窒素ガスも高純度ガスが用いられ、その純度は
6N以上が好ましく、7N以上がより好ましい。すなわち、不純物濃度が1ppm以下、
好ましくは0.1ppm以下の酸素ガスおよび一酸化二窒素ガスを用いることが好ましい
減圧雰囲気下または不活性ガス雰囲気下による加熱処理によって、酸化物半導体層の酸
素が減少するおそれがあるが、加熱処理の雰囲気を変えることで、酸素または一酸化二窒
素の作用により、酸化物半導体層に酸素を供給することができる。すなわち、上記のよう
な加熱処理を行うことで、酸化物半導体層の高純度化と、i型(真性)化ができる。
脱水化または脱水素化のための加熱処理は、複数回行ってもよい。また、この加熱処理
は、他の工程での加熱処理で兼ねることができ、酸化物半導体層の成膜以降の工程におい
て、上記のような加熱処理が半導体層350に実施されればよい。
また、脱水化または脱水素化処理によって、酸化物半導体を構成する主成分材料である
酸素も減少してしまうおそれがある。そこで、脱水化または脱水素化処理を行った酸化物
半導体層に酸素(少なくとも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)
を導入することで、酸化物半導体層に酸素を供給してもよい。酸素欠乏による欠陥準位を
低減するため、酸化物半導体層は十分な酸素が供給されて、化学量論的組成より酸素が多
い酸素が過飽和の状態であることが望ましい。
高純度化された酸化物半導体層で半導体層350を形成することで、リーク電流の小さ
いトランジスタ110を作製することが可能である。トランジスタ110のリーク電流は
小さいほど好ましく、リーク電流は1aA/μm(1×10−18A/μm)以下が好ま
しく、1zA/μm(1×10−21A/μm)以下がより好ましく、最も好ましくは1
yA/μm(1×10−24A/μm)以下である。これは、トランジスタ110を作製
する工程において、半導体層350を構成する酸化物半導体層の水素を徹底的に除去し、
また、酸素を十分に供給して、半導体層350をキャリアの発生源が極めて低減された酸
化物半導体層とすることで可能である。
図10には、画素20は、SOI型半導体基板を用いて作製した構成例を示したが、バ
ルク状の半導体基板を用いて作製することもできる。また、本実施の形態を適用して画素
50を作製する場合は、トランジスタ150をトランジスタ110と同様に酸化物半導体
層を用いて作製することが好ましい。
実施の形態2のイメージセンサ(図8、図9等参照)を作製し、その動作を確認したの
で、本実施例で説明する。
<イメージセンサ仕様>
表1に、作製したイメージセンサ2の主な仕様を示す。
また、図11Aに、イメージセンサ2のチップの上面写真を示す。また、図11Bに、
イメージセンサ2の画素50のレイアウト図を示す。なお、図11Bでは、図8に示した
一部の符号を記載している。以下に、図11Bの各素子の設計仕様を示す。
トランジスタ110およびトランジスタ150は、酸化物半導体を用いて作製されるト
ランジスタであり、チャネル長L=0.8μm、チャネル幅W=0.8μmである。トラ
ンジスタ120およびトランジスタ121は、単結晶シリコン層を有するSOI基板に作
製されるトランジスタであり、L=0.8μm、W=10μmである。容量素子111の
サイズは33.06μmであり、容量値は、40fFである。容量素子112のサイズ
は11.57μmであり、容量値は、14fFである。
実施の形態2で述べたように、イメージセンサ2は、撮像データをアナログ値のまま画
素アレイ10に記憶させる機能を有する。また、画素アレイ10で記憶した画像データと
、現在撮像中の画像データとの差分データ(アナログ値)を画素アレイ10から出力する
機能を有する。また、イメージセンサ2はグローバルシャッタ方式での撮像が可能である
。グローバルシャッタ方式では、画素アレイ10の全行が同時に露光され、その後行ごと
に順次画像データを読み出して1フレームの画像データを取得する。よって、グローバル
シャッタ方式は、高速で動く被写体を歪まずに撮像できるという長所がある。そのため、
イメージセンサ2は高速で動く被写体の撮像に非常に好適であり、例えば自動車の衝突防
止装置用の監視カメラ等に非常に好適である。
<差分画像>
イメージセンサ2の機能を確認するため、ストップウォッチの画面を撮影した。まず、
図12Aおよび図12Bを用いて、イメージセンサ2の機能の1つである、差分画像の生
成機能(図9の撮像モード3)について説明する。図12Aは、イメージセンサ2で生成
された差分画像であり、図12Bは、図12Aの差分画像の生成方法を説明するための模
式図である。
図12Aの差分画像は、画素アレイ10で記憶されている画像(デジタル数字21)と
、リアルタイムで撮像中の画像(デジタル数字14)との差分画像である。図12Aの画
像では、デジタル数字21および14の表示に共通するセグメントが見えていない。すな
わち、イメージセンサ2が画素アレイ10にて差分画像を生成できる機能を備えているこ
とが、確認された。また、イメージセンサ2が、差分画像の生成を撮像中にリアルタイム
で実行できることが確認された。
<撮像データの保持>
画素アレイ10での画像データの保持機能を確認した。図13A−図13Dに、その結
果を示す。
ストップウォッチの画面を撮像し、画素アレイ10において撮像データを保持させた(
撮像モード1、2、図13A)。保持直後、周囲から光が入らないようにした状態でスト
ップウォッチの画面を撮像し、その撮像データと記憶されている撮像データとの差分デー
タを取得した(撮像モード3、図13B)。そして、約5日間画素アレイ10の書換えを
せず、差分データを保持させた(図13C)。図13Dは、データの保持期間に対する、
差分画像の変化を表すグラフである。図13Dには、ストップウォッチの数字(セグメン
ト)に対応する画像データ、および背景に対応する画像データの時間変化を示す。図13
Dの縦軸は、ADC30からのデジタル出力値(ADC code)である。
図13A−図13Dからは、約5日間が経過した後でも、イメージセンサ2で保持され
ている画像データに大きな劣化が見られないことが確認された。このように、イメージセ
ンサ2には、画素アレイ10において、品質を劣化させずに、画像データを長期間保持で
きる機能を有することが確認された。
1、2 イメージセンサ
10 画素アレイ
11 垂直シフトレジスタ
12 水平シフトレジスタ
13 読み出し回路
20 画素
21 選択信号線
22 垂直信号線
23 水平転送線
25 信号線
26 信号線
30 アナログ−デジタル変換装置
31 比較器
32 カウンタ
40−43 配線
50 画素
51 配線
100 フォトダイオード
110、120、121 トランジスタ
111、112 容量素子
150 トランジスタ
NPd、NMem、N120、N121、NCp ノード
200 カメラ
201 動き判定部
211 記憶装置
212 表示装置
213 管理装置
300 基板
301 絶縁層
302 半導体層
303 n型不純物領域
304 p型不純物領域
305 半導体層
306−308 n型不純物領域
310、311、320−325、330、340−344 導電層
350 半導体層
360−364 絶縁層

Claims (4)

  1. 画素と、比較器と、を有し、
    前記画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、容量素子と、ダイオードと、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
    前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
    前記容量素子の第1の電極は、前記ダイオードと電気的に接続され、
    前記容量素子の第2の電極は、前記第1のトランジスタのゲートと電気的に接続され、
    前記比較器は、参照電位と前記第2の配線の電位とを比較する機能を有することを特徴とするイメージセンサ。
  2. 画素と、比較器と、を有し、
    前記画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、容量素子と、ダイオードと、を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
    前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
    前記第4のトランジスタのソース又はドレインの一方は、前記ダイオードと電気的に接続され、
    前記容量素子の第1の電極は、前記第4のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記容量素子の第2の電極は、前記第1のトランジスタのゲートと電気的に接続され、
    前記比較器は、参照電位と前記第2の配線の電位とを比較する機能を有することを特徴とするイメージセンサ。
  3. 画素と、比較器と、を有し、
    前記画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、容量素子と、ダイオードと、を有し、
    前記第3のトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
    前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
    前記容量素子の第1の電極は、前記ダイオードと電気的に接続され、
    前記容量素子の第2の電極は、前記第1のトランジスタのゲートと電気的に接続され、
    前記比較器は、参照電位と前記第2の配線の電位とを比較する機能を有することを特徴とするイメージセンサ。
  4. 画素と、比較器と、を有し、
    前記画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、容量素子と、ダイオードと、を有し、
    前記第3のトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
    前記第1のトランジスタのソース又はドレインの他方は、第1の配線と電気的に接続され、
    前記第2のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
    前記第4のトランジスタのソース又はドレインの一方は、前記ダイオードと電気的に接続され、
    前記容量素子の第1の電極は、前記第4のトランジスタのソース又はドレインの他方と電気的に接続され、
    前記容量素子の第2の電極は、前記第1のトランジスタのゲートと電気的に接続され、
    前記比較器は、参照電位と前記第2の配線の電位とを比較する機能を有することを特徴とするイメージセンサ。
JP2014105751A 2012-02-29 2014-05-22 イメージセンサ Active JP5648141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014105751A JP5648141B2 (ja) 2012-02-29 2014-05-22 イメージセンサ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012042657 2012-02-29
JP2012042657 2012-02-29
JP2014105751A JP5648141B2 (ja) 2012-02-29 2014-05-22 イメージセンサ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013030573A Division JP6151530B2 (ja) 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム

Publications (2)

Publication Number Publication Date
JP2014197862A true JP2014197862A (ja) 2014-10-16
JP5648141B2 JP5648141B2 (ja) 2015-01-07

Family

ID=49002453

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013030573A Expired - Fee Related JP6151530B2 (ja) 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム
JP2014105751A Active JP5648141B2 (ja) 2012-02-29 2014-05-22 イメージセンサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013030573A Expired - Fee Related JP6151530B2 (ja) 2012-02-29 2013-02-20 イメージセンサ、カメラ、及び監視システム

Country Status (3)

Country Link
US (1) US9131171B2 (ja)
JP (2) JP6151530B2 (ja)
KR (2) KR102012051B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016120742A1 (ja) * 2015-01-27 2016-08-04 株式会社半導体エネルギー研究所 乗員保護装置
JP2017005713A (ja) * 2015-06-12 2017-01-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器
JP2017034677A (ja) * 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP2017063420A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
JP2021145380A (ja) * 2014-11-10 2021-09-24 株式会社半導体エネルギー研究所 撮像装置
US11457164B2 (en) 2019-06-04 2022-09-27 Samsung Electronics Co., Ltd. Image sensing device

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US9293500B2 (en) 2013-03-01 2016-03-22 Apple Inc. Exposure control for image sensors
US9276031B2 (en) 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
US9741754B2 (en) 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9549099B2 (en) 2013-03-12 2017-01-17 Apple Inc. Hybrid image sensor
US9319611B2 (en) 2013-03-14 2016-04-19 Apple Inc. Image sensor with flexible pixel summing
CN104603574B (zh) * 2013-07-01 2017-10-13 松下电器(美国)知识产权公司 具有多个光源的运动传感器装置
US9596423B1 (en) 2013-11-21 2017-03-14 Apple Inc. Charge summing in an image sensor
US9596420B2 (en) 2013-12-05 2017-03-14 Apple Inc. Image sensor having pixels with different integration periods
US9473706B2 (en) 2013-12-09 2016-10-18 Apple Inc. Image sensor flicker detection
KR20180053769A (ko) 2013-12-27 2018-05-23 가부시키가이샤 니콘 촬상 유닛 및 촬상 장치
US10285626B1 (en) 2014-02-14 2019-05-14 Apple Inc. Activity identification using an optical heart rate monitor
US9277144B2 (en) 2014-03-12 2016-03-01 Apple Inc. System and method for estimating an ambient light condition using an image sensor and field-of-view compensation
US9232150B2 (en) 2014-03-12 2016-01-05 Apple Inc. System and method for estimating an ambient light condition using an image sensor
US9584743B1 (en) 2014-03-13 2017-02-28 Apple Inc. Image sensor with auto-focus and pixel cross-talk compensation
JP2015187854A (ja) * 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 入力装置、入出力装置
DE112015001241T5 (de) * 2014-03-14 2016-11-24 Semiconductor Energy Laboratory Co., Ltd. Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
US9497397B1 (en) 2014-04-08 2016-11-15 Apple Inc. Image sensor with auto-focus and color ratio cross-talk comparison
KR102380829B1 (ko) 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9538106B2 (en) 2014-04-25 2017-01-03 Apple Inc. Image sensor having a uniform digital power signature
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
JP6471953B2 (ja) * 2014-05-23 2019-02-20 パナソニックIpマネジメント株式会社 撮像装置、撮像システム、及び撮像方法
US9686485B2 (en) 2014-05-30 2017-06-20 Apple Inc. Pixel binning in an image sensor
KR102359180B1 (ko) 2014-06-09 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
JP6545541B2 (ja) 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
KR102422059B1 (ko) * 2014-07-18 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 촬상 장치, 및 전자 기기
JP6581825B2 (ja) 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
WO2016012911A1 (ja) * 2014-07-25 2016-01-28 株式会社半導体エネルギー研究所 撮像装置
KR102205702B1 (ko) * 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치
JP6555956B2 (ja) * 2014-07-31 2019-08-07 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6552336B2 (ja) 2014-08-29 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
KR102545592B1 (ko) 2014-09-02 2023-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102290287B1 (ko) * 2014-10-24 2021-08-17 삼성전자주식회사 이미지 신호와 근접 신호를 동시에 생성하는 이미지 센서
CN105744183B (zh) 2014-12-26 2020-08-11 松下知识产权经营株式会社 摄像装置
US9529079B1 (en) 2015-03-26 2016-12-27 Google Inc. Multiplexed multichannel photodetector
US10170565B2 (en) * 2015-04-22 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
US9848146B2 (en) 2015-04-23 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6777421B2 (ja) * 2015-05-04 2020-10-28 株式会社半導体エネルギー研究所 半導体装置
JP6681780B2 (ja) 2015-05-07 2020-04-15 株式会社半導体エネルギー研究所 表示システムおよび電子機器
US11728356B2 (en) 2015-05-14 2023-08-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
JP6676468B2 (ja) * 2015-06-08 2020-04-08 株式会社半導体エネルギー研究所 撮像装置およびその動作方法、ならびに電子機器
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
US9860465B2 (en) * 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9754980B2 (en) 2015-06-30 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion element and imaging device
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2017042658A1 (en) * 2015-09-10 2017-03-16 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
JP6796461B2 (ja) 2015-11-18 2020-12-09 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
KR102593880B1 (ko) 2016-03-18 2023-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
US9912883B1 (en) 2016-05-10 2018-03-06 Apple Inc. Image sensor with calibrated column analog-to-digital converters
CN109716525B (zh) 2016-09-23 2020-06-09 苹果公司 堆叠式背面照明spad阵列
US10656251B1 (en) 2017-01-25 2020-05-19 Apple Inc. Signal acquisition in a SPAD detector
EP3574344B1 (en) 2017-01-25 2024-06-26 Apple Inc. Spad detector having modulated sensitivity
US10962628B1 (en) 2017-01-26 2021-03-30 Apple Inc. Spatial temporal weighting in a SPAD detector
US10622538B2 (en) 2017-07-18 2020-04-14 Apple Inc. Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body
US10440301B2 (en) 2017-09-08 2019-10-08 Apple Inc. Image capture device, pixel, and method providing improved phase detection auto-focus performance
US10848693B2 (en) 2018-07-18 2020-11-24 Apple Inc. Image flare detection using asymmetric pixels
US11019294B2 (en) 2018-07-18 2021-05-25 Apple Inc. Seamless readout mode transitions in image sensors
US11233966B1 (en) 2018-11-29 2022-01-25 Apple Inc. Breakdown voltage monitoring for avalanche diodes
WO2020124409A1 (zh) * 2018-12-19 2020-06-25 上海箩箕技术有限公司 图像传感器的信号采集方法和信号采集电路
CN112149474A (zh) * 2019-06-28 2020-12-29 群创光电股份有限公司 电子装置
US20210409742A1 (en) * 2019-07-17 2021-12-30 Solsona Enterprise, Llc Methods and systems for transcoding between frame-based video and frame free video
US11258978B2 (en) * 2019-07-17 2022-02-22 Solsona Enterprise, Llc Methods and systems for representing video in continuous time
TW202105987A (zh) 2019-07-26 2021-02-01 日商半導體能源研究所股份有限公司 攝像裝置及其工作方法及電子裝置
US11563910B2 (en) 2020-08-04 2023-01-24 Apple Inc. Image capture devices having phase detection auto-focus pixels
US11546532B1 (en) 2021-03-16 2023-01-03 Apple Inc. Dynamic correlated double sampling for noise rejection in image sensors

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122149A (ja) * 1994-10-24 1996-05-17 Nissan Motor Co Ltd イメージセンサ
JP2008042827A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2008042826A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子およびカメラ
JP2009105381A (ja) * 2007-10-19 2009-05-14 Samsung Electronics Co Ltd 透明なトランジスタを備えたcmosイメージセンサー
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2012034354A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 固体撮像装置、半導体表示装置

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5705807A (en) 1994-10-24 1998-01-06 Nissan Motor Co., Ltd. Photo detecting apparatus for detecting reflected light from an object and excluding an external light componet from the reflected light
JP2696073B2 (ja) * 1994-12-19 1998-01-14 株式会社日立製作所 テレビジョンカメラ
JP3484252B2 (ja) 1995-02-15 2004-01-06 日本放送協会 固体撮像デバイス
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000022118A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 撮像装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3558589B2 (ja) 2000-06-14 2004-08-25 Necエレクトロニクス株式会社 Mos型イメージセンサ及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6417504B1 (en) * 2000-09-29 2002-07-09 Innovative Technology Licensing, Llc Compact ultra-low noise high-bandwidth pixel amplifier for single-photon readout of photodetectors
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004282675A (ja) * 2003-03-19 2004-10-07 Sanyo Electric Co Ltd 監視システム
JP4069203B2 (ja) * 2003-03-31 2008-04-02 国立大学法人静岡大学 イメージセンサ用2段階a/d変換器
JP4060236B2 (ja) * 2003-05-28 2008-03-12 三菱電機株式会社 デジタル/アナログ変換装置およびそれを備える表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JPWO2006049196A1 (ja) * 2004-11-05 2008-05-29 ソニー株式会社 光センサーおよび光センサーの画素選択方法
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4324202B2 (ja) * 2007-01-25 2009-09-02 シャープ株式会社 A/d変換器
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008258977A (ja) * 2007-04-05 2008-10-23 Matsushita Electric Ind Co Ltd イメージセンサ及び電磁波イメージング装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
FR2920590B1 (fr) * 2007-08-28 2009-11-20 New Imaging Technologies Sas Pixel actif cmos a tres grande dynamique de fonctionnement
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4661876B2 (ja) * 2008-01-18 2011-03-30 ソニー株式会社 固体撮像素子、およびカメラシステム
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 A/d変換回路及び固体撮像装置
JP5347341B2 (ja) * 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
JP2010268080A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP5243352B2 (ja) * 2009-06-17 2013-07-24 シャープ株式会社 Ad変換装置、固体撮像装置および電子情報機器
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム
CN102334293B (zh) * 2009-09-11 2014-12-10 松下电器产业株式会社 模拟/数字变换器、图像传感器***、照相机装置
KR101727469B1 (ko) 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101645680B1 (ko) * 2009-11-06 2016-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101895080B1 (ko) * 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102471810B1 (ko) 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101874784B1 (ko) 2010-03-08 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101769970B1 (ko) 2010-03-12 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102782622B (zh) 2010-03-12 2016-11-02 株式会社半导体能源研究所 显示装置的驱动方法
JP5749975B2 (ja) * 2010-05-28 2015-07-15 株式会社半導体エネルギー研究所 光検出装置、及び、タッチパネル
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08122149A (ja) * 1994-10-24 1996-05-17 Nissan Motor Co Ltd イメージセンサ
JP2008042827A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子
JP2008042826A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子およびカメラ
JP2009105381A (ja) * 2007-10-19 2009-05-14 Samsung Electronics Co Ltd 透明なトランジスタを備えたcmosイメージセンサー
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2012034354A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 固体撮像装置、半導体表示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021145380A (ja) * 2014-11-10 2021-09-24 株式会社半導体エネルギー研究所 撮像装置
JP7118213B2 (ja) 2014-11-10 2022-08-15 株式会社半導体エネルギー研究所 撮像装置
US11794679B2 (en) 2015-01-27 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Occupant protection device
JPWO2016120742A1 (ja) * 2015-01-27 2017-11-09 株式会社半導体エネルギー研究所 乗員保護装置
WO2016120742A1 (ja) * 2015-01-27 2016-08-04 株式会社半導体エネルギー研究所 乗員保護装置
US11027684B2 (en) 2015-01-27 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Occupant protection device
JP2017005713A (ja) * 2015-06-12 2017-01-05 株式会社半導体エネルギー研究所 撮像装置、その動作方法および電子機器
JP2022048209A (ja) * 2015-08-03 2022-03-25 株式会社半導体エネルギー研究所 撮像装置
JP7012796B2 (ja) 2015-08-03 2022-01-28 株式会社半導体エネルギー研究所 撮像装置
JP2020198631A (ja) * 2015-08-03 2020-12-10 株式会社半導体エネルギー研究所 撮像装置
JP7219357B2 (ja) 2015-08-03 2023-02-07 株式会社半導体エネルギー研究所 撮像装置
JP2017034677A (ja) * 2015-08-03 2017-02-09 株式会社半導体エネルギー研究所 撮像装置および電子機器
JP7498811B2 (ja) 2015-08-03 2024-06-12 株式会社半導体エネルギー研究所 撮像装置
JP2017063420A (ja) * 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
US11457164B2 (en) 2019-06-04 2022-09-27 Samsung Electronics Co., Ltd. Image sensing device

Also Published As

Publication number Publication date
JP6151530B2 (ja) 2017-06-21
KR20130099849A (ko) 2013-09-06
JP2013211840A (ja) 2013-10-10
KR102012051B1 (ko) 2019-08-19
KR20190096316A (ko) 2019-08-19
JP5648141B2 (ja) 2015-01-07
US9131171B2 (en) 2015-09-08
US20130222584A1 (en) 2013-08-29
KR102121151B1 (ko) 2020-06-09

Similar Documents

Publication Publication Date Title
JP5648141B2 (ja) イメージセンサ
JP6538775B2 (ja) 半導体装置の作製方法
US10916573B2 (en) Semiconductor device and driving method thereof
JP5350558B2 (ja) 半導体装置、表示装置、電子機器
JP6289592B2 (ja) 半導体装置
JP2015159313A (ja) 半導体装置

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141110

R150 Certificate of patent or registration of utility model

Ref document number: 5648141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250