KR101727469B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR101727469B1
KR101727469B1 KR1020127014620A KR20127014620A KR101727469B1 KR 101727469 B1 KR101727469 B1 KR 101727469B1 KR 1020127014620 A KR1020127014620 A KR 1020127014620A KR 20127014620 A KR20127014620 A KR 20127014620A KR 101727469 B1 KR101727469 B1 KR 101727469B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
semiconductor layer
display panel
oxide
Prior art date
Application number
KR1020127014620A
Other languages
English (en)
Other versions
KR20120115248A (ko
Inventor
요시유키 구로카와
다카유키 이케다
히카루 다무라
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120115248A publication Critical patent/KR20120115248A/ko
Application granted granted Critical
Publication of KR101727469B1 publication Critical patent/KR101727469B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04101—2.5D-digitiser, i.e. digitiser detecting the X/Y position of the input means, finger or stylus, also when it does not touch, but is proximate to the digitiser's interaction surface and also measures the distance of the input means within a short range in the Z direction, possibly with a separate measurement setup

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 표시 패널을 갖고, 포토센서와 산화물 반도체층을 포함하는 트랜지스터가 배치된다. 객체가 표시 패널에 접근하고 외광을 차단할 때, 표시 장치는 표시 패널에 투영되는 객체의 그림자를 포토센서로 검출하여, 객체의 위치 또는 움직임이 검출된다. 객체가 표시 패널과 접촉하고 있지 않을 때에도, 객체가 검출될 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 기술 분야는 표시 장치 및 그 구동 방법에 관한 것이다.
최근, 터치 센서가 제공된 표시 패널이 주목받고 있다. 터치 센서의 예들은, 동작 원리가 상이한, 저항 터치 센서, 용량성 터치 센서, 및 광 터치 센서를 포함한다. 객체(예를 들어 펜 또는 손가락)가 표시 장치를 접촉하여 데이터가 표시 장치에 입력될 수 있다.
이러한 광 터치 센서를 포함하는 디바이스의 일례로서, 화상 캡쳐링 기능을 갖는 표시 장치를 들 수 있으며, 이는 화상을 캡쳐하는 접촉형 영역 센서에 제공된다(예를 들어, 특허 문헌 1 참조).
[참조 문헌]
[특허 문헌 1] 일본 공개 특허 출원 제 2001-292276호
상술한 터치 센서가 입력 장치로서 제공되는 표시 패널의 경우, 표시 패널의 표면은 객체에 의해 계속 접촉된다. 따라서, 표시 패널이 오염되기 쉽고, 표시 품질을 저하시킬 가능성이 있다. 표시 패널은 적절한 기계적 강도를 가질 필요가 있다. 또한, 예를 들어 표시 패널의 표면이 딱딱한 경우에는, 표시 패널의 이용자가 피로하기 쉬운 문제가 있다.
상기 문제를 감안하여, 객체가 표시 패널에 비접촉일 때에도, 객체의 위치 및 움직임을 검출할 수 있게 하는 것이 목적이다.
터치 센서를 입력 장치로서 갖는 표시 패널에 트랜지스터를 포함하는 회로가 제공된다.
단결정 실리콘을 포함하는 트랜지스터가 사용되는 경우에, 단결정 실리콘 기판의 크기에 의해 영역 센서의 크기가 제한된다. 즉, 단결정 실리콘 기판을 이용하여 대형 영역 센서나 표시 장치로서도 역할을 하는 대형 영역 센서의 형성은 비용이 높고 비실용적이다.
한편, 비정질 실리콘을 포함하는 박막 트랜지스터(TFT)가 채용되는 경우, 기판의 크기는 용이하게 증대될 수 있다. 하지만, 비정질 실리콘 박막의 전계 효과 이동도는 낮아서; 회로 설계에 제한이 있으므로; 회로에 의해 점유되는 면적이 증대된다.
또한, 다결정 실리콘을 포함하는 박막 트랜지스터는 엑시머 레이저 어닐링에 의해 결정화가 수행되는 방법을 많은 경우에 채용하여 형성되어, 엑시머 레이저 어닐링으로 인한 특성이 변한다. 따라서, 그 특성이 변하는 박막 트랜지스터를 포함하는 회로들을 사용한 포토센서에서는, 검출된 광의 강도 분포를 높은 재현성으로 전기 신호들로 생성하는 것이 어렵다.
본 발명의 일 실시예의 목적은, 대형의 기판 위에 대량 생산될 수 있고 균일하고 안정적인 전기적 특성들을 갖는 터치 센서를 입력 장치로서 포함하는 표시 패널을 제공하는 것이다.
본 발명의 일 실시예의 다른 목적은 고속 응답이 가능한 고기능 터치 센서를 입력 장치로서 포함하는 표시 장치를 제공하는 것이다.
터치 센서를 입력 장치로서 포함하는 표시 장치에는, 산화물 반도체층을 포함하는 트랜지스터를 갖는 회로가 제공된다.
하지만, 산화물 반도체에서는 박막 형성 공정에서 화학량론적 조성비로부터 차이가 발생한다. 예를 들어, 산소의 과잉 또는 부족으로 인해 산화물 반도체의 전기 전도도가 변한다. 또한, 박막 형성 동안 산화물 반도체 박막으로 침입하는 수소나 수분이 산소(O)-수소(H) 결합을 형성하고 전자 공여체로서의 역할을 하며, 이는 전기 전도도를 변화시키는 요인이다. 또한, O-H 결합은 극성 분자이므로, 산화물 반도체를 사용하여 제작되는 박막 트랜지스터와 같은 능동 디바이스의 특성을 변화시키는 요인으로서의 역할을 한다.
본 명세서에서 개시되는 산화물 반도체층을 포함하는 박막 트랜지스터의 전기적 특성들의 변화를 방지하기 위해, 변동을 유발하는 수소, 수분, 수산기, 또는 수소화물(수소 화합물이라고도 칭함)과 같은 불순물들이 산화물 반도체층으로부터 의도적으로 제거된다. 또한, 불순물들의 제거 공정에서 동시에 감소되는 산화물 반도체의 주성분인 산소를 공급함으로써, 산화물 반도체층은 고순도화되고 i형(진성)이 된다.
따라서, 산화물 반도체중에 수소 및 캐리어들을 가능한 한 적게 함유하는 것이 바람직하다. 본 명세서에 개시되는 박막 트랜지스터에서, 산화물 반도체에 함유되는 수소가 5×1019/cm3 이하, 바람직하게는 5×1018/cm3 이하, 보다 바람직하게는 5×1017/cm3 이하 또는 5×1016/cm3 미만으로 설정되고; 산화물 반도체에 함유되는 수소가 가능한 한 제로에 근접하도록 최대한 제거되고, 캐리어 농도가 5×1014/cm3 미만, 바람직하게는 5×1012/cm3 이하로 된 산화물 반도체층에서 채널 형성 영역이 형성된다.
박막 트랜지스터의 역방향 특성에서는, 오프 전류가 가능한 적은 것이 바람직하다. 오프 상태 전류(누설 전류라고도 칭함)란, -1V 내지 -10V 사이의 소정의 게이트 전압이 인가된 경우에 박막 트랜지스터의 소스 및 드레인 사이를 흐르는 전류이다. 본 명세서에서 개시되는 산화물 반도체를 포함하는 박막 트랜지스터의 채널 폭(w)에서 1㎛당 전류값은 100aA/㎛ 이하, 바람직하게는 10aA/㎛ 이하, 더욱 바람직하게는 1aA/㎛ 이하이다. 또한, pn 접합이 없고 핫 캐리어 열화가 없기 때문에, 박막 트랜지스터의 전기적 특성은 악영향을 받지 않는다.
상술한 수소의 농도 범위는, 2차 이온 질량 분석(SIMS) 또는 SIMS의 데이터에 기초하여 얻어질 수 있다. 또한, 캐리어 농도는 정공 효과 측정에 의해 측정될 수 있다. 정공 효과 측정에 사용되는 장비의 예로서 특정 저항/정공 측정 시스템 ResiTest8310(TOYO Corporation 제조)을 들 수 있다. 특정 저항/정공 측정 시스템 ResiTest8310으로, 자계의 방향과 크기가 일정한 주기로 변화되고, 그와 동기하여 샘플에 나타나는 정공 기전압(Hall electromotive voltage)만을 검출되어 AC(교류) 정공 측정이 수행될 수 있다. 이동도가 낮고 고저항인 재료의 경우에도, 정공 기전압이 검출될 수 있다.
본 명세서에서 사용되는 산화물 반도체층으로서는, In-Sn-Ga-Zn-O막과 같은 4원계 금속 산화물, In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막과 같은 3원계 금속 산화물, 또는 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막과 같은 2원계 금속 산화물, 또는 In-O막, Sn-O막, Zn-O막과 같은 1원계 금속 산화물이 사용될 수 있다. 또한, 상술한 산화물 반도체층에 SiO2가 함유될 수도 있다.
또한, 산화물 반도체층으로서, InMO3(ZnO) m (m＞0)로 표기되는 박막이 사용될 수 있다. 여기에서, M는, Ga, Al, Mn 및 Co로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등일 수 있다. 조성식이 InMO3(ZnO) m (m＞0)로 표현되고 M으로서 Ga를 포함하는 산화물 반도체층은 상술한 In-Ga-Zn-O 산화물 반도체라고 칭해지며, In-Ga-Zn-O 산화물 반도체의 박막은 In-Ga-Zn-O계 비단결정막으로도 칭해진다.
일 실시예에 따르면, 표시 장치는 포토센서 및 산화물 반도체층을 포함하는 박막 트랜지스터가 배치된 표시 패널을 갖는다. 객체가 표시 패널에 접근하고 표시 패널이 외광을 차단할 때 표시 패널에 투영되는 그림자를 표시 장치가 검출한다. 그림자의 위치 또는 움직임이 검출되어, 객체의 위치 또는 움직임이 검출된다.
다른 실시예에 따르면, 표시 장치는, 포토센서 및 산화물 반도체층을 포함하는 박막 트랜지스터가 배치된 표시 패널을 갖는다. 표시 장치는, 객체가 표시 패널에 접근할 때, 표시 패널로부터 방출되고 객체에 의해 반사된 광을 검출한다. 즉, 포토센서에 의해 비접촉 객체의 화상을 촬상되면, 객체의 위치 또는 움직임이 검출된다.
따라서, 객체가 표시 패널과 접촉하고 있지 않은 경우에도 객체가 검출될 수 있다.
다른 실시예에서, 표시 장치는 포토센서 및 산화물 반도체층을 포함하는 박막 트랜지스터를 각각 갖는 화소들이 매트릭스 형태로 배치된 표시 패널과 화상 처리부를 갖는다. 표시 장치는 비접촉 객체를 검출하는 기능을 갖는다. 포토센서는 표시 패널에 투영되는 객체의 그림자를 검출하도록 구성된다. 화상 처리부는 객체의 그림자의 위치에 기초하여 객체의 위치를 검출하고 그림자의 움직임에 기초하여 객체의 움직임을 검출하도록 구성된다.
또 다른 실시예에서, 표시 장치는, 포토센서 및 산화물 반도체층을 포함하는 박막 트랜지스터를 각각 갖는 화소들이 매트릭스 형태로 배치된 표시 패널과; 화상 처리부를 갖는다. 표시 장치는 비접촉 객체를 검출하는 기능을 갖는다. 포토센서는 표시 패널에 투영되는 객체의 그림자를 검출하도록 구성된다. 화상 처리부는 객체의 그림자의 위치에 기초하여 객체의 위치를 검출하고 그림자의 움직임에 기초하여 객체의 움직임을 검출하도록 구성된다. 화상 처리부는 표시 패널을 분할함으로써 얻어진 복수의 영역들 중에서 그림자를 검출하는 화소들을 가장 많이 포함하는 영역을 객체의 위치 데이터로서 인식하도록 구성된다.
또 다른 실시예에서, 표시 장치는, 포토센서 및 산화물 반도체층을 포함하는 박막 트랜지스터를 각각 갖는 화소들이 매트릭스 형태로 배치된 표시 패널과 화상 처리부를 갖는다. 표시 장치는 비접촉 객체를 검출하는 기능을 갖는다. 포토센서는 표시 패널에 투영되는 객체의 그림자를 검출하도록 구성된다. 화상 처리부는 객체의 그림자의 위치에 기초하여 객체의 위치를 검출하고 그림자의 움직임에 기초하여 객체의 움직임을 검출하도록 구성된다. 화상 처리부는 표시 패널을 분할함으로써 얻어진 복수의 영역들 중에서 그림자를 검출하는 화소들을 가장 많이 포함하는 영역을 객체의 위치 데이터로서 인식하도록 구성된다. 화상 처리부는 연속적인 위치 데이터를 비교함으로써 객체의 움직임을 검출하도록 구성된다.
또 다른 실시예에서, 표시 장치는, 제 1 포토센서 및 산화물 반도체층을 포함하는 제 1 박막 트랜지스터를 각각 갖는 화소들이 배치된 광 검출부와, 제 2 포토센서 및 산화물 반도체층을 포함하는 제 2 박막 트랜지스터를 각각 갖는 화소들이 배치된 영역 센서를 갖는 표시 패널과; 화상 처리부를 포함한다. 표시 장치는 비접촉 객체를 검출하는 기능을 갖는다. 제 1 포토센서는 표시 패널에 투영되는 객체의 그림자를 검출하도록 구성된다. 화상 처리부는 객체의 그림자의 위치에 기초하여 객체의 위치를 검출하고 그림자의 움직임에 기초하여 객체의 움직임을 검출하도록 구성된다.
또 다른 실시예에서, 표시 장치는, 제 1 포토센서 및 산화물 반도체층을 포함하는 제 1 박막 트랜지스터를 각각 갖는 화소들이 배치된 광 검출부와 제 2 포토센서 및 산화물 반도체층을 포함하는 제 2 박막 트랜지스터를 각각 갖는 화소들이 배치된 영역 센서를 갖는 표시 패널과; 화상 처리부를 포함한다. 표시 장치는 비접촉 객체를 검출하는 기능을 갖는다. 제 1 포토센서는 표시 패널에 투영되는 객체의 그림자를 검출하도록 구성된다. 화상 처리부는 객체의 그림자의 위치에 기초하여 객체의 위치를 검출하고 그림자의 움직임에 기초하여 객체의 움직임을 검출하도록 구성된다. 화상 처리부는 표시 패널을 분할함으로써 얻은 복수의 영역들 중 그림자를 검출하는 화소들을 가장 많이 포함하는 영역을 객체의 위치 데이터로서 인식하도록 구성된다.
또 다른 실시예에서, 표시 장치는, 제 1 포토센서 및 산화물 반도체층을 포함하는 제 1 박막 트랜지스터를 각각 갖는 화소들이 배치된 광 검출부와, 제 2 포토센서 및 산화물 반도체층을 포함하는 제 2 박막 트랜지스터를 각각 갖는 화소들이 배치된 영역 센서를 갖는 표시 패널과; 화상 처리부를 포함한다. 표시 장치는 비접촉 객체를 검출하는 기능을 갖는다. 제 1 포토센서는 표시 패널에 투영되는 객체의 그림자를 검출하도록 구성된다. 화상 처리부는, 객체의 그림자의 위치에 기초하여 객체의 위치를 검출하고 그림자의 움직임에 기초하여 객체의 움직임을 검출하도록 구성된다. 화상 처리부는 표시 패널을 분할함으로써 얻은 복수의 영역들 중 그림자를 검출하는 화소들을 가장 많이 포함하는 영역을 객체의 위치 데이터로서 인식하도록 구성된다. 화상 처리부는 연속적인 위치 데이터를 비교함으로써 객체의 움직임을 검출하도록 구성된다.
또 다른 실시예에서, 표시 장치는 적외광 센서 및 산화물 반도체층을 포함하는 박막 트랜지스터를 각각 갖는 화소들이 배치된 광 검출부와, 가시광 센서를 각각 갖는 화소들이 배치된 영역 센서를 갖는 표시 패널을 포함한다. 광 검출부는, 객체가 표시 패널과 접촉하지 않을 때, 표시 패널로부터 방출되고 객체에 의해 반사된 광을 검출하도록 구성된다. 영역 센서는, 객체가 표시 패널과 접촉할 때, 표시 패널로부터 방출되고 객체에 의해 반사된 광을 검출하도록 구성된다.
상술한 구성에 있어서, 제 2 포토센서들의 수는 제 1 포토센서들의 수보다 많다.
상술한 구성에 있어서, 제 2 포토센서들은 상기 제 1 포토센서의 주위에 제공된다.
비접촉 객체가 검출될 수 있으면, 객체가 표시 패널에 접촉하는 빈도가 감소될 수 있어, 표시 품질의 저하가 방지될 수 있다.
산화물 반도체층을 포함하는 박막 트랜지스터로, 입력 장치로 고속의 응답이 가능한 고기능 터치 패널을 포함하는 표시 장치가 제공될 수 있다.
도 1은 표시 패널의 구성을 도시하는 도면.
도 2는 표시 패널의 구성을 도시하는 도면.
도 3은 표시 패널의 구성을 도시하는 도면.
도 4는 타이밍 차트를 도시하는 도면.
도 5는 표시 패널의 구성을 도시하는 도면.
도 6은 표시 패널의 단면도.
도 7은 표시 패널의 단면도.
도 8은 표시 패널의 구성을 도시하는 도면.
도 9a 내지 9d는 표시 패널을 갖는 전자 기기의 예를 각각 도시하는 도면.
도 10은 화상 처리를 도시하는 도면.
도 11a 및 도 11b는 화상 처리를 도시하는 도면.
도 12a 내지 도 12e는 박막 트랜지스터 및 박막 트랜지스터의 제작 방법을 도시하는 도면.
도 13a 내지 도 13e는 박막 트랜지스터 및 박막 트랜지스터의 제작 방법을 도시하는 도면.
도 14a 내지 도 14d는 박막 트랜지스터 및 박막 트랜지스터의 제작 방법을 도시하는 도면.
도 15a 내지 도 15d는 박막 트랜지스터 및 박막 트랜지스터의 제작 방법을 도시하는 도면.
도 16은 박막 트랜지스터를 도시하는 도면.
도 17은 박막 트랜지스터를 도시하는 도면.
도 18은 산화물 반도체를 포함하는 역스태거형(inverted staggered) 박막 트랜지스터의 종단면도.
도 19a는 도 18의 A-A'에 따른 단면의 에너지 밴드도(모식도)이고, 19b는 전압이 인가될 때의 에너지 밴드도.
도 20a는 양의 전위(+VG)가 게이트(G1)에 인가된 상태를 나타내는 에너지 밴드도이고, 도 20b는 음의 전위(-VG)가 게이트(G1)에 인가된 상태를 나타내는 에너지 밴드도.
도 21은 진공 준위와 금속의 일함수(φM) 사이의 관계와, 진공 준위와 산화물 반도체의 전자 친화력(χ) 사이의 관계를 나타내는 에너지 밴드도.
도 22는 계산에 의해 얻어진 트랜지스터의 전계 효과 이동도와 화상 촬상(shooting)의 프레임 주파수 사이의 관계를 도시하는 그래프.
이하, 실시예에 대해 도면을 참조하여 상세하게 설명한다. 하지만, 후술하는 실시예는 많은 상이한 모드들로 구현될 수 있으므로, 본 발명의 범위를 벗어나지 않고도 모드 및 상세 사항이 다양하게 변경될 수 있다는 것이 본 기술 분야의 당업자에게 쉽게 이해된다. 따라서, 개시된 발명이 실시예들의 후술하는 설명으로 제한되는 것으로 해석되어서는 안된다. 실시예들을 설명하기 위한 도면들에 있어서, 동일 부분 또는 동일한 기능을 갖는 부분은 동일한 참조 부호에 의해 표기되고, 그 부분의 설명을 반복하지 않는다.
(실시예 1)
본 실시예에서는, 표시 패널에 대해 도 1, 도 2, 도 3, 도 4 및 도 5를 참조하여 설명한다.
표시 패널의 구성에 대해, 도 1을 참조해 설명한다. 표시 패널(100)은 화소 회로(101), 표시 소자 제어 회로(102) 및 포토센서 제어 회로(103)를 포함한다. 화소 회로(101)는 행 및 열의 매트릭스로 배치된 복수의 화소들(104)을 포함한다. 각각의 화소들(104)은 표시 소자(105) 및 포토센서(106)를 포함한다.
각각의 표시 소자들(105)은, 박막 트랜지스터(TFT), 유지 용량 소자, 액정층을 갖는 액정 소자 등을 포함한다. 박막 트랜지스터는 유지 용량 소자로/로부터 전하를 주입 또는 배출을 제어하는 기능을 갖는다. 유지 용량 소자는 액정층에 인가되는 전압에 대응하는 전하를 유지하는 기능을 갖는다. 액정층에 전압을 인가하는 것으로 인한 편광 방향의 변화를 이용해, 액정층을 투과하는 광의 톤(tone)이 만들어져(계조 표시가 수행되어), 화상 표시가 실현된다. 액정층을 투과하는 광으로서, 광원(백라이트)이 액정 표시 장치의 이면으로부터 방출하는 광이 사용된다.
또한, 표시 소자(105)가 액정 소자를 갖는 경우에 대해 설명했지만, 발광 소자들과 같은 다른 소자들이 포함될 수 있다. 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자이다. 구체적으로는, 발광 다이오드, EL 소자(유기 EL소자(유기 발광 다이오드(OLED)) 또는 무기 EL 소자) 등을 들 수 있다.
포토센서(106)는 포토다이오드와 같은 수광할 때 전기 신호를 생성하는 기능을 갖는 소자와, 박막 트랜지스터를 갖는다. 또한, 포토센서(106)에 의해 수광되는 광으로서, 객체의 그림자의 촬상 데이터가 검출되는 경우에 외광이 사용되며, 객체 자체의 촬상 데이터가 검출되는 경우에는 백라이트로부터의 광이 객체에 전달될 때 얻어진 반사광이 사용된다는 것을 주의한다.
표시 소자 제어 회로(102)는 표시 소자(105)를 제어하고, 표시 소자 구동 회로(107)와 표시 소자 구동 회로(108)를 포함한다. 표시 소자 구동 회로(107)는 비디오 데이터 신호선들과 같은 신호선들("소스 신호선들"이라고도 지칭함)을 통해 표시 소자들(105)에 신호를 입력한다. 표시 소자 구동 회로(108)는 주사선("게이트 신호선"이라고도 지칭함)을 통해 표시 소자들(105)에 신호를 입력한다. 예를 들면, 주사선을 구동하기 위한 표시 소자 구동 회로(108)는 특정의 행에 배치된 화소들에 포함된 표시 소자들(105)을 선택하는 기능을 갖는다. 또한, 신호선들을 구동하기 위한 표시 소자 구동 회로(107)는 선택된 행에 배치된 화소들에 포함된 표시 소자들(105)에 미리 정해진 전위를 부여하는 기능을 갖는다. 또한, 주사선들을 구동하기 위한 표시 소자 구동 회로(108)가 고전위를 부여하는 표시 소자들에서는, 박막 트랜지스터가 도통 상태가 되어, 신호선들을 구동하기 위한 표시 소자 구동 회로(107)에 의해 부여되는 전하들이 표시 소자들에 공급된다는 것을 주의한다.
포토센서 제어 회로(103)는 포토센서(106)를 제어하며, 포토센서 출력 신호선과 포토센서 기준 신호선에 접속된 포토센서 판독 회로(109)와, 포토센서 구동 회로(110)를 갖는다. 포토센서 구동 회로(110)는 특정의 행에 배치된 화소들에 포함되는 포토센서(106)에 대해 후술하는 리셋 동작과 선택 동작을 수행하는 기능을 갖는다. 또한, 포토센서 판독 회로(109)는 선택된 행의 화소들에 포함되는 포토센서들(106)의 출력 신호들을 취출하는 기능을 갖는다. 또한, 포토센서 판독 회로(109)는 아날로그 신호인 포토센서의 출력이 OP 증폭기에 의해 아날로그 신호로서 표시 패널 외부에 추출되는 구성; 또는 A/D 변환 회로에 의해 출력이 디지털 신호로 변환하고 나서 표시 패널 외부에 추출되는 구성을 가질 수 있다는 것을 주의한다.
포토센서를 포함하는 표시 패널(100)에는, 산화물 반도체층을 포함하는 트랜지스터를 갖는 회로가 제공된다.
포토센서를 포함하는 표시 패널(100)에 포함되는 산화물 반도체층을 포함하는 박막 트랜지스터의 전기적 특성의 변동을 방지하기 위해, 변동을 유발하는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 칭함)과 같은 불순물들이 산화물 반도체층으로부터 의도적으로 제거된다. 또한, 불순물 제거 공정에서 동시에 감소되는 산화물 반도체의 주성분인 산소를 공급함으로써, 산화물 반도체층이 고순도로 되어 i-형(진성)으로 된다.
따라서, 산화물 반도체가 수소 및 캐리어를 가능한 한 적게 포함하는 것이 바람직하다. 본 명세서에 개시되는 박막 트랜지스터에서, 산화물 반도체에 포함되는 수소가 5×1019/cm3 이하로 설정되며, 바람직하게는 5×1018/cm3 이하, 보다 바람직하게는 5×1017/cm3 이하 또는 5×1016/cm3 미만으로 설정되고; 산화물 반도체에 포함되는 수소가 제로(0)에 가깝게 가능한 한 많이 제거되고; 캐리어 농도가 5×1014/cm3 미만, 바람직하게는 5×1012/cm3 이하로 되는 산화물 반도체층에 채널 형성 영역이 형성된다.
박막 트랜지스터의 역방향 특성에서는 오프 상태 전류가 가능한 적은 것이 바람직하다. 오프 상태 전류란, -1V 내지 -10V 사이의 어느 게이트 전압이 인가되는 경우에 박막 트랜지스터의 소스와 드레인 사이에 흐르는 전류이다. 본 명세서에서 개시되는 산화물 반도체를 포함하는 박막 트랜지스터의 채널 폭(w)에서 1㎛당 전류치는 100aA/㎛ 이하, 바람직하게는 10aA/㎛ 이하, 더욱 바람직하게는 1aA/㎛ 이하이다. 또한 pn 접합이 없고, 핫 캐리어 열화가 없기 때문에, 박막 트랜지스터의 전기적 특성은 불리한 영향을 받지 않는다.
화소(104)의 회로도에 대해 도 2를 참조하여 설명한다. 화소(104)는 트랜지스터(201), 유지 용량 소자(202), 및 액정 소자(203)를 갖는 표시 소자(105); 포토다이오드(204), 트랜지스터(205), 및 트랜지스터(206)를 갖는 포토센서(106)를 갖는다. 도 2에 있어서, 트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)는 각각 산화물 반도체층을 포함하는 박막 트랜지스터이다.
트랜지스터(201)의 게이트는 게이트 신호선(207)에 전기적으로 접속되고, 트랜지스터(201)의 소스와 드레인 중 하나는 비디오 데이터 신호선(210)에 전기적으로 접속되고, 트랜지스터(201)의 소스와 드레인 중 다른 하나는 유지 용량 소자(202)의 하나의 전극과 액정 소자(203)의 하나의 전극에 전기적으로 접속된다. 유지 용량 소자(202)의 다른 전극과 액정 소자(203)의 다른 전극은 일정한 전위로 각각 유지된다. 액정 소자(203)는 한 쌍의 전극들과 그 한 쌍의 전극들 사이에 개재된 액정층을 포함하는 소자이다.
게이트 신호선(207)에 고준위의 전위 "H"가 인가되면, 트랜지스터(201)는 비디오 데이터 신호선(210)의 전위를 유지 용량 소자(202)와 액정 소자(203)에 인가한다. 유지 용량 소자(202)는 인가된 전위를 유지한다. 액정 소자(203)는 인가된 전위에 따라 광 투과율을 변경한다.
산화물 반도체층을 포함하는 각각의 박막 트랜지스터인 트랜지스터들(201, 205, 206)의 오프 상태 전류가 매우 작으므로, 유지 용량 소자는 매우 작게 될 수 있거나 반드시 제공되지는 않는다.
포토다이오드(204)의 하나의 전극이 포토다이오드 리셋 신호선(208)에 전기적으로 접속되고, 포토다이오드(204)의 다른 전극이 트랜지스터(205)의 게이트에 전기적으로 접속된다. 트랜지스터(205)의 소스와 드레인 중 하나는 포토센서 기준 신호선(212)에 전기적으로 접속되고, 트랜지스터(205)의 소스와 드레인 중 다른 하나는 트랜지스터(206)의 소스와 드레인 중 하나에 전기적으로 접속된다. 트랜지스터(206)의 게이트는 게이트 신호선(209)에 전기적으로 접속되고, 트랜지스터(206)의 소스와 드레인 중 다른 하나는 포토센서 출력 신호선(211)에 전기적으로 접속된다.
다음으로, 포토센서 판독 회로(109)의 구성에 대해, 도 3을 참조하여 설명한다. 도 3에 있어서, 화소들의 1열의 포토센서 판독 회로(300)는 트랜지스터(301)와 유지 용량 소자(302)를 갖는다. 또한, 화소들의 열의 포토센서 출력 신호선(211)과 프리차지(precharge) 신호선(303)이 제공된다.
또한, 본 명세서의 회로도에 있어서, 산화물 반도체층을 포함하는 박막 트랜지스터와 식별될 수 있도록, 산화물 반도체층을 포함하는 박막 트랜지스터들은 기호 "OS"에 의해 각각 표기된다. 도 2에 있어서, 트랜지스터(201), 트랜지스터(205), 및 트랜지스터(206)는 각각 산화물 반도체층을 포함하는 박막 트랜지스터이다. 도 3에 있어서, 트랜지스터(301)는 산화물 반도체층을 포함하는 박막 트랜지스터이다.
회로(300)에서, 화소 내에 있어서의 포토센서의 동작 전에, 포토센서 출력 신호선(211)의 전위가 기준 전위로 설정된다. 포토센서 출력 신호선(211)으로 설정된 기준 전위는 고전위 또는 저전위일 수 있다. 도 3에서, 프리차지 신호선(303)의 전위를 고준위 "H"로 설정함으로써, 포토센서 출력 신호선(211)의 전위가 기준 전위인 고전위로 설정할 수 있다. 또한, 포토센서 출력 신호선(211)의 기생 용량이 큰 경우에는, 유지 용량 소자(302)가 반드시 제공될 필요는 없다는 것을 주의한다.
다음으로, 표시 패널에 있어서의 포토센서의 판독 동작에 대해 도 4의 타이밍 차트를 참조하여 설명한다. 도 4에 있어서, 신호(401), 신호(402), 신호(403) 및 신호(404)는 도 2에 있어서의 포토다이오드 리셋 신호선(208)의 전위, 트랜지스터(206)의 게이트가 접속된 게이트 신호선(209)의 전위, 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위, 및 포토센서 출력 신호선(211)의 전위에 각각 대응한다. 또한, 신호(405)는, 도 3에 있어서의 프리차지 신호선(303)의 전위에 대응한다.
시각 A에 있어서, 포토다이오드 리셋 신호선(208)의 전위(신호(401))가 전위 "H"로 설정되면, 즉, 포토다이오드에 순방향 바이어스가 인가되도록 포토다이오드에 전기적으로 접속된 포토다이오드 리셋 신호선의 전위가 설정되면(리셋 동작), 포토다이오드(204)가 도통해, 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위(신호(403))가 전위 "H"로 설정된다. 또한, 프리차지 신호선(303)의 전위(신호(405))가 전위 "H"로 설정되면, 포토센서 출력 신호선(211)의 전위(신호(404))는 전위 "H"로 프리차지된다.
시각 B에 있어서, 포토다이오드 리셋 신호선(208)의 전위(신호(401)가 전위 "L"로 설정되면(누적 동작), 포토다이오드(204)의 오프 전류에 의해 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위(신호(403))가 저하하기 시작한다. 포토다이오드(204)의 오프 전류는 광이 조사되면 증대하므로, 조사되는 광의 양에 따라 트랜지스터(205)의 게이트가 접속된 게이트 신호선(213)의 전위(신호(403))는 변한다. 즉, 트랜지스터(205)의 소스와 드레인 사이의 전류가 변한다.
시각 C에 있어서, 게이트 신호선(209)의 전위(신호(402))가 전위 "H"로 설정되면(선택 동작), 트랜지스터(206)가 도통해, 포토센서 기준 신호선(212)과 포토센서 출력 신호선(211)이 트랜지스터(205)와 트랜지스터(206)를 통해 도통된다. 그리고, 포토센서 출력 신호선(211)의 전위(신호(404))는 저하하기 시작한다. 또한, 시각 C 이전에, 프리차지 신호선(303)의 전위(신호(405))가 전위 "L"로 설정되고, 포토센서 출력 신호선(211)의 프리차지가 종료된다는 것을 주의한다. 여기에서, 포토센서 출력 신호선(211)의 전위(신호(404))가 저하하는 속도는 트랜지스터(205)의 소스와 드레인 사이의 전류에 의존한다. 즉, 포토다이오드(204)에 조사되는 광의 양에 따라 포토센서 출력 신호선(211)의 전위(신호(404))가 변한다.
시각 D에 있어서, 게이트 신호선(209)의 전위(신호(402))가 전위 "L"로 설정되면, 트랜지스터(206)가 오프되어, 포토센서 출력 신호선(211)의 전위(신호(404))는 시각 D 이후에 일정치로 유지된다. 여기에서, 일정치가 되는 값은, 포토다이오드(204)에 조사되는 광의 양에 따라 변한다. 따라서, 포토센서 출력 신호선(211)의 전위를 취득함으로써, 포토다이오드(204)에 조사되는 광의 양을 알 수 있다.
상술한 바와 같이, 포토다이오드(204)에 방출되는 광의 양에 기초하여, 외광이 포토다이오드(204)에 입사하는지 또는 비접촉의 객체가 외광이 포토다이오드(204)에 입사하는 것을 방지하고 있는지, 즉 외광이 차단되는 부분이 그림자인지 여부가 판정될 수 있다.
도 2의 포토센서(106)에 있어서의 화상 촬상의 주파수의 회로 계산의 결과가 도 22에 도시된다. 도 22는 포토센서(106)에 포함되는 트랜지스터(205)와 트랜지스터(206)의 전계 효과 이동도와, 판독 속도로부터 계산된 화상 촬상의 프레임 주파수 사이의 관계를 도시한다.
회로 계산은 다음의 같은 조건을 상정하여 수행된다. 20인치 FHD 규격(1920 가로 RGB 화소 및 1080 세로 화소)을 갖는 터치 패널에서, 각 화소에는 포토센서가 제공되고, 포토센서 출력 신호선(211)의 기생 커패시턴스는 20pF(커패시터(302)에 대응), 트랜지스터(205)와 트랜지스터(206) 각각은 채널 길이 5㎛ 및 채널폭 16㎛를 갖고, 트랜지스터(301)는 채널 길이 5㎛ 및 채널폭 1000㎛를 갖는다. 또한, 계산을 위해 회로 시뮬레이터, Smart Spice(Silvaco Data Systems Inc. 제조)가 사용된다.
회로 계산은 다음의 동작을 상정하여 수행된다. 먼저, 초기 상태가 누적 동작 직후의 상태가 된다. 구체적으로, 게이트 신호선(213)의 전위가 8V로 설정되고, 게이트 신호선(209)의 전위가 0V로 설정되고, 포토센서 출력 신호선(211)의 전위가 8V로 설정되고, 포토센서 기준 신호선(212)의 전위가 8V로 설정되고, 프리차지 신호선(303)의 전위가 0V로 설정된다. 프리차지 신호선(303)의 전위와 포토센서 출력 신호선(211)의 전위가 각각 8V 및 0V로 충전된 후에(프리차지 상태), 프리차지 신호선(303)의 전위와 게이트 신호선(209)의 전위가 각각 0V 및 8V로 충전된다. 즉, 선택 동작이 개시된다. 또한, 기준 전압은 0V로 설정된다. 그 후, 포토센서 출력 신호선(211)의 전위가 2V로 충전될 때, 즉, 프리차지 동작시의 전위로부터 2V만큼 전위가 변화되는 때가 최종 상태이다. 상술한 동작에 있어서, 초기 상태로부터 최종 상태까지의 시간은 1행당 촬상 시간이 된다.
화상 촬상에 필요한 시간은 상술한 1행당 촬상 시간의 1080배가 되며, 화상 촬상 시간의 역수가 화상 촬상의 주파수가 된다. 일례로서, 화상 촬상의 주파수가 60Hz인 것은, 상술한 1행당 촬상 시간이 이하의 식에 대응한다는 것을 의미한다: 1/60[Hz]/1080[열]=15.43[μs].
도 22의 결과에 따르면, 트랜지스터(205) 및 트랜지스터(206)의 각각의 전계 효과 이동도가 산화물 반도체를 포함하는 트랜지스터가 사용되는 것을 상정하여 10cm2/Vs 내지 20cm2/Vs로 설정되는 경우, 화상 촬상의 주파수는 70Hz 내지 100Hz인 것을 알 수 있다. 한편, 트랜지스터(205) 및 트랜지스터(206)의 각각의 전계 효과 이동도가, 비정질 실리콘을 포함하는 트랜지스터가 사용되는 것을 상정하여 0.5cm2/Vs로 설정되는 경우, 화상 촬상의 주파수는 5Hz 정도에 불과하다. 즉, 포토센서에 포함되는 트랜지스터가 산화물 반도체를 포함하는 트랜지스터로 유효하게 형성된다.
도 5는 객체의 그림자를 이용하여, 비접촉의 객체의 움직임을 검출하는 표시 패널 시스템(590)을 도시한다. 여기에서, 표시 패널 시스템(590)은 표시 패널(100), 제어 회로(591), 화상 처리 회로(592), 화상 데이터를 저장하는 기억 장치(593)를 포함한다. 제어 회로(591)는 표시 패널을 구동하기 위한 각종 타이밍 신호를 생성한다. 화상 처리 회로(592)는 포토센서에 의해 얻어진 비접촉의 객체의 그림자의 화상 데이터에 대해 연산 처리를 실시해, 비접촉 객체의 그림자의 움직임을 검출한다. 또한, 화상 처리 회로(592)는 후속하는 화상 처리에 필요한 화상 데이터를 기억 장치(593)에 저장하고, 필요에 따라 기억 장치(593)에 저장된 데이터를 판독하고 연산 처리를 실시한다.
화상 처리 회로(592)에 의해 실시되는 화상 처리의 구체적인 방법의 일례를 도 10을 참조하여 설명한다. 도 10에서는, 12×12 화소를 포함하는 표시 영역이 도시된다.
화상 처리는 아래와 같이 수행된다: (1) 객체의 그림자의 화상 데이터로부터 객체의 위치가 추출된다; (2) 연속적으로 캡쳐된 객체의 위치 데이터로부터 객체의 움직임이 검출된다; (3) 객체의 움직임에 응답하여 입력 데이터의 생성이 수행된다; 등.
(1) 객체의 그림자의 화상 데이터로부터 객체의 위치의 추출에 대해, 예를 들어, 도 10의 굵은 선으로 표기된 프레임과 같이, 표시 영역이 영역(2001), 영역(2002), 영역(2003) 및 영역(2004)의 4개 영역으로 분할된다. 각각의 영역에 있어서, 영역에 대해 객체의 그림자로 인식되는 부분들의 비율이 계산된다. 보다 구체적으로, 각 화소에 있어서 포토센서에 의해 취득된 광의 양이 특정의 임계값보다 적은 경우에, 그 화소는 객체의 그림자를 검출한다. 또한, 그림자를 검출하지 않는 화소는 참조 부호 2005로 표기되고, 그림자를 검출하는 화소는 참조 부호 2006으로 표기된다는 것을 주의한다.
그리고, 영역들(2001 내지 2004) 중에서, 전체 화소들에 그림자가 되는 화소들의 비율이 가장 높은 영역이 객체의 위치로서 추출된다. 도 10에서는, 그림자를 검출하는 화소들이 사선들로 표기된다. 각 영역에서 그림자를 검출하는 화소들의 비율은 이하와 같다: 영역(2001)에서는 비율이 25/36; 영역(2002)에서는 12/36; 영역(2003)에서는 3/36; 그리고 영역(2004)에서는 6/36이다. 영역(2001)에 있어서 그림자가 되는 화소들의 비율이 영역(2001)에서 가장 높으므로; 영역(2001)이 객체의 위치로서 추출되고 그 위치 데이터가 취득된다.
또한, 표시 영역은 더 많은 영역들로 분할되어, 위치가 보다 정밀하게 추출될 수 있다는 것을 주의한다.
다음으로, (2) 연속적으로 캡쳐된 객체의 위치 데이터로부터 객체의 움직임을 검출하는 것에 대해 보다 구체적으로 설명한다: 전술한 바와 같이 위치 데이터가 연속적으로 취득되어, 그 위치 데이터가, 위치 데이터가 캡쳐된 전후에 캡쳐된 위치 데이터와 비교되어 객체의 움직임을 알 수 있다. 예를 들어, 직전의 위치 데이터가 오른쪽이고, 이번 위치 데이터가 왼쪽인 경우, 객체는 오른쪽에서 왼쪽으로 이동되었다고 검출될 수 있다. 또한, 위치 데이터가 보다 정밀하게 추출되는 경우에는, 객체가 이동하는 방향에 더해 이동 속도와 같은 보다 정밀한 움직임이 검출될 수 있다.
(3) 객체의 움직임에 응답하여 입력 데이터를 생성하는 것에 대해, 표시 패널의 용법에 따라 객체의 움직임에 응답하여 입력 데이터를 유연하게 미리 설정하는 것이 유효하다. 예를 들어, 이하의 응용이 가능하다. 객체가 손가락이라고 하면, 손가락이 왼쪽에서 오른쪽으로 이동했을 경우에, 동영상이 재생되고, 손가락이 위에서 아래로 이동했을 경우에 동영상이 정지된다. 또한, 손가락의 세밀한 움직임으로부터 문자를 추정해 이것을 입력 데이터로서 결정하는 것도 유효하다.
포토센서의 광의 양에 대한 감도가 가변인 것도 유효하다. 예를 들어, 도 2의 구성에서는, 포토센서에 인가된 전위(포토다이오드 리셋 신호선(208)의 전위, 게이트 신호선(209)의 전위, 포토센서 기준 신호선(212)의 전위, 또는 프리차지 신호선(303)의 전위)가 변하여, 광의 양에 대한 감도는 가변이다. 따라서, 포토센서의 광의 양에 대한 감도가 가변이면, 표시 패널이 사용되는 환경(밝기 등)에 따라 적절히 최적인 값으로 감도가 설정될 수 있고 비접촉의 객체의 그림자가 용이하게 인식될 수 있다. 또한, 표시 패널은 비접촉의 객체의 그림자의 검출하는 것뿐만 아니라 접촉형 영역 센서로서도 이용가능하다. 즉, 비접촉의 객체를 검출하는 기능과 접촉 객체를 검출하는 기능은 용법에 따라 적절하게 사용될 수 있다.
상술한 구성으로, 비접촉의 객체에 대해서도 검출할 수 있고 데이터를 입력할 수 있는 표시 패널이 제공될 수 있다.
또한, 상술한 화상 처리는 객체의 그림자를 검출하는 경우 외에도, 객체에 의한 반사광을 검출하는 경우에도 적용될 수 있다. 반사광을 검출하는 경우, 객체가 접근하는 위치에 배치된 포토센서는 다른 위치들에 있는 포토센서보다 강한 광을 수광한다. 즉, 상술한 화상 처리를 사용해서 표시 영역에 있어서 강한 광을 수광하는 영역이 특정됨으로써, 객체의 위치, 움직임, 또는 형상이 검출될 수 있다. 이 경우, 도 10의 사선으로 표기된 화소들은 객체에 의한 더욱 강한 반사광을 수광한다.
또한, 표시 패널에, 비접촉의 객체의 검출하는 제 1 포토센서와 접촉 객체를 검출하는 제 2 포토센서가 제공되는 것이 유효하다. 제 2 포토센서는 접촉형 영역 센서로서 사용된다. 이와 같은 구성으로, 비접촉의 객체를 검출가능하고 접촉 객체도 검출가능한 표시 패널이 제공될 수 있다. 즉, 표시 패널의 용법에 따라 2개 유형의 검출 기능들이 적절하게 사용될 수 있다.
제 1 포토센서를 각각 갖는 화소들과 제 2 포토센서를 각각 갖는 화소들이 매트릭스 상태로 표시 패널에 배치된다. 제 2 포토센서들의 수는 제 1 포토센서들의 수보다 많은 것이 바람직하다. 접촉형 영역 센서로서의 역할을 하는 제 2 포토센서는 고해상도 화상을 촬상하는 데 필요하므로; 제 2 포토센서들 사이의 간격(피치)은 짧으므로, 해상도가 높을 수 있다. 한편, 그림자를 검출하는 제 1 포토센서는 객체의 위치를 판별할 수 있으면 충분하므로; 제 1 포토센서는 접촉형 영역 센서로서 사용되는 제 2 포토센서와 같은 고해상도를 가질 필요는 없다. 즉, 배치된 제 2 포토센서 사이의 간격은 배치된 제 1 포토센서들 사이의 간격보다 짧을 수 있다.
또한, 그림자를 검출하는 제 1 포토센서가 각각 제공되는 화소들은 접촉형 영역 센서로서 사용되는 제 2 포토센서가 각각 제공되지 않는 화소들이다. 따라서, 화상 처리에 의해 누락된 화소들의 화상이 복원될 수 있도록, 그림자를 검출하는 포토센서의 주위의 1개 내지 3개 화소들 정도에는, 접촉형 영역 센서들로서 역할을 하는 포토센서들이 제공되는 것이 바람직하다.
도 11a는, 그림자를 검출하는 제 1 포토센서들과 접촉형 영역 센서로서 사용되는 제 2 포토센서들이 배치된 화소들의 예를 도시한다. 도 11a 및 11b에서는, 12×12 화소들이 사용되지만, 화소들의 수는 이에 한정되지 않는다.
도 11a에 있어서, 제 1 포토센서들은 사선들로 표기된 화소들에 제공되고, 제 2 포토센서들은 그 밖의 화소들에 제공된다. 제 1 포토센서들은 간격들을 갖고 배치된다. 상술한 이유로, 제 2 포토센서들의 수는 제 1 포토센서들의 수보다 많다.
또한, 제 1 포토센서들은 도 11a에 도시한 바와 같이 반드시 일정한 간격들로 배치될 필요는 없고, 도 11b에 도시된 바와 같이 불규칙한 간격들로 배치될 수도 있다. 보다 실용적인 예로서 640×480 화소들이 사용되는 경우, 화소들이 10×10의 100 화소들을 포함하는 영역들로 분할되면, 100 화소들 중 하나의 화소에는 제 1 포토센서가 제공되고 99개 화소들에는 제 2 포토센서들이 제공되며, 이는 객체의 그림자를 검출하고 접촉형 영역 센서로서의 역할을 하는 디바이스에 충분히 유효하다. 하지만, 구성은 이에 한정되지 않는다. 제 1 포토센서와 제 2 포토센서의 비율은 검출 정밀도에 따라 결정될 수 있다. 예를 들어, 제 1 포토센서들의 수와 제 2 포토센서들의 수는 서로 동등하게 될 수 있다.
그림자를 검출하는 포토센서와 접촉형 영역 센서로서 사용되는 포토센서에서, 포토센서들의 각각에 인가되는 전위(예를 들어, 도 2 또는 도 3에 있어서의, 포토다이오드 리셋 신호선(208)의 전위, 게이트 신호선(209)의 전위, 포토센서 기준 신호선(212)의 전위, 또는 프리차지 신호선(303)의 전위)를 개별적으로 설정하는 것이 유효하다. 또한, 포토센서들에 포함되는 포토다이오드들의 사이즈들이나 포토센서들의 회로 구성들은 포토센서별로 다른 것이 유효하다.
본 실시예는 임의의 다른 실시예들 및 예들과 적절히 조합하여 구현될 수 있다.
(실시예 2)
본 실시예에서는, 객체에 의한 반사광을 사용하는 경우에, 포토센서의 검출 정밀도를 높이는 방법에 대해 설명한다.
비접촉의 객체를 검출하기 위해서는, 객체에 의해 반사되는 미약한 광이 효과적으로 검출될 필요가 있다. 구체적으로는, 다음과 같은 방법이 있다.
적외광을 검출하는 센서(적외광 센서)가 포토센서로 사용되고, 터치 패널로부터 방출되고 객체에 의해 반사된 적외광을 그 적외광 센서가 검출하는 구성이 채용된다. 적외광 센서는, 예를 들어, 상이한 색들의 컬러 필터들(예를 들어, R(적색)와 B(청색), 또는 R(적색)과 G(녹색))의 적층으로 포토센서 상에 제공됨으로써 형성될 수 있어, 가시광 외(적외)의 광이 포토센서에 입사될 수 있다. 컬러 표시를 위해 표시 패널에 제공된 컬러 필터를, 적외광 센서의 필터로서도 사용함으로써, 공정 수가 감소될 수 있다. 또한, 예를 들어, 백라이트에, 가시광(백색) 외에도 적외광을 방출하는 광원이 더해져서, 터치 패널이 적외광을 방출할 수 있다. 적외광은 가시광에 비해 파장이 더 길고 산란량이 적기 때문에; 검출 정밀도가 용이하게 높아질 수 있다. 특히 객체가 손가락이나 손인 경우, 적외광을 검출하는 구성이 효과적이다.
적외광 센서와 가시광 센서가 상이한 재료들을 사용하여 형성되는 경우, 적외광 센서는, 가시광 이외의 광(적외광)을 흡수하는 재료를 사용하여 형성될 수 있다. 예를 들어, InGaAs, PbS, PbSe 등을 사용해 형성된 포토센서는 효율적으로 적외광을 흡수한다.
실시예 1에서 설명한, 표시 패널에 비접촉의 객체를 검출하는 제 1 포토센서와 접촉 객체를 검출하는 제 2 포토센서가 제공되는 구성에 있어서, 제 1 포토센서에 대해 적외광 센서가 사용되고, 제 2 포토센서에 대해 가시광 센서가 사용된다. 따라서, 비접촉의 객체를 검출하는 기능과 접촉형 영역 센서로서의 기능 모두의 정밀도가 향상될 수 있다. 제 1 포토센서들(적외광 센서들) 및 제 2 포토센서들(가시광 센서들)은 실시예 1과 마찬가지로 배치될 수 있다.
또한, 실시예 1에서 설명한 화상 처리가 채용될 수 있다.
본 실시예는 임의의 다른 실시예들 또는 예들과 적절히 조합하여 구현될 수 있다.
(실시예 3)
본 실시예에서는, 본 발명의 실시예에 따른 표시 장치의 구성에 대해 도 6을 참조해 설명한다.
도 6은 표시 장치의 단면도의 일례를 도시한다. 도 6에 도시된 표시 장치에서, 절연 표면을 갖는 기판(501)(TFT 기판) 위에, 포토다이오드(502), 트랜지스터(540), 트랜지스터(503), 및 액정 소자(505)가 형성된다.
트랜지스터(503)와 트랜지스터(540) 위에는, 산화물 절연층(531), 보호 절연층(532), 층간 절연층(533), 및 층간 절연층(534)이 제공된다. 포토다이오드(502)는 층간 절연층(533) 위에 제공된다. 포토다이오드(502)에서, 층간 절연층(533) 위에 형성된 전극층(541)과 층간 절연층(534) 위에 형성된 전극층(542) 사이에, 층간 절연층(533) 위의 순서로 제 1 반도체층(506a), 제 2 반도체층(506b), 및 제 3 반도체층(506c)이 적층된다.
전극층(541)은, 층간 절연층(534)에 형성된 도전층(543)에 전기적으로 접속되고, 전극층(542)은 전극층(541)을 통해 게이트 전극층(545)에 전기적으로 접속된다. 게이트 전극층(545)은 트랜지스터(540)의 게이트 전극층에 전기적으로 접속되고, 포토다이오드(502)는 트랜지스터(540)에 전기적으로 접속된다. 트랜지스터(540)는 실시예 1에 있어서의 트랜지스터(205)에 대응한다.
포토센서를 포함하는 터치 패널에 포함되는 산화물 반도체층을 사용하여 각각 형성된 트랜지스터(503) 및 트랜지스터(540)의 전기적 특성들의 변동을 방지하기 위해, 변동을 유발하는 수소, 수분, 수산기 또는 수소화물(수소 화합물이라고도 칭함)과 같은 불순물들이 산화물 반도체층으로부터 의도적으로 제거된다. 또한, 불순물들의 제거 공정에서 동시에 감소되는 산화물 반도체층의 주성분인 산소를 공급함으로써, 산화물 반도체층은 고순도화되어 i-형(진성)으로 된다.
따라서, 산화물 반도체층은 수소 및 캐리어들을 가능한 한 적게 포함하는 것이 바람직하다. 트랜지스터(503) 및 트랜지스터(540)에서, 산화물 반도체층에 포함되는 수소 농도가 5×1019/cm3 이하로 설정되며, 바람직하게는 5×1018/cm3 이하, 보다 바람직하게는 5×1017/cm3 이하 또는 5×1016/cm3 미만으로 설정되고, 산화물 반도체층에 포함되는 수소가 제로(0)에 가깝게 가능한 한 많이 제거되고; 캐리어 농도가 5×1014/cm3 미만, 바람직하게는 5×1012/cm3 이하로 되는 산화물 반도체층에 채널 형성 영역이 형성된다.
트랜지스터(503) 및 트랜지스터(540)의 역방향 특성들에서는, 오프 상태 전류가 가능한 적을수록 바람직하다. 오프 상태 전류란, -1V 내지 -10V 사이의 어느 게이트 전압이 인가되는 경우에 박막 트랜지스터의 소스와 드레인 사이에 흐르는 전류이다. 본 명세서에서 개시되는 산화물 반도체를 사용하여 형성된 박막 트랜지스터의 채널 폭(w)에서 1㎛당 전류치는 100aA/㎛ 이하, 바람직하게는 10aA/㎛ 이하, 더욱 바람직하게는 1aA/㎛ 이하이다. 또한, pn 접합이 없고, 핫 캐리어 열화가 없기 때문에, 박막 트랜지스터의 전기적 특성은 불리한 영향을 받지 않는다.
도 18은 산화물 반도체를 사용하여 형성된 역스태거형 박막 트랜지스터의 종단면도이다. 게이트 전극(GE1) 위에 게이트 절연막(GI)을 개재하여 산화물 반도체층(OS)이 형성되고, 그 위에 소스 전극(S) 및 드레인 전극(D)이 제공된다.
도 19a 및 도 19b는, 도 18에 나타낸 A-A'에 따른 단면에 있어서의 에너지 밴드도(모식도)이다. 도 19a는 소스에 인가된 전위가 드레인에 인가된 전위와 동등한 경우(VD=0V)를 도시하며, 도 19b는 소스에 대해 드레인에 양의 전위가 인가되는(VD＞0V) 경우를 도시한다.
도 20a 및 도 20b는 도 18에 있어서의 B-B'에 따른 단면에 있어서의 에너지 밴드도(모식도)이다. 도 20a은 게이트 전극(GE1)에 양의 전위(＋VG)가 인가되고, 소스와 드레인 사이에 캐리어들(전자들)이 흐르는 온 상태를 도시한다. 도 20b는 게이트(GE1)에 음의 전위(-VG)가 인가되고 소수 캐리어들은 흐르지 않는 오프 상태를 도시한다.
도 21은, 진공 준위와 금속의 일함수(φM) 사이, 진공 준위와 산화물 반도체의 전자 친화력(χ) 사이의 관계를 나타낸다.
종래의 산화물 반도체는 통상적으로 n형 반도체이며, 페르미 준위(EF)는, 밴드 갭 중앙에 위치하는 진성 페르미 준위(Ei)로부터 멀어져, 전도대에 가까이 위치하고 있다. 또한, 수소는 공여체로서의 역할을 할 수 있으므로, 수소는 산화물 반도체층을 n형으로 만드는 요인으로서 알려져 있다는 것을 주의한다.
한편, 본 발명에 따른 산화물 반도체는 n형 불순물인 수소를 산화물 반도체로부터 제거하고, 불순물이 가능한 한 그 내부에 함유되는 것이 방지되도록 고순도화함으로써 얻어진 진성(i형) 또는 실질적으로 진성인 산화물 반도체이다. 즉, 수소나 물과 같은 불순물을 가능한 한 많이 제거함으로써, 고순도화된 i형(진성) 반도체 또는 이에 근접한 반도체가 얻어지는 것이 특징이다. 그렇게 함으로써, 페르미 준위(EF)가 진성 페르미 준위(Ei)와 같은 준위까지 되게 할 수 있다.
산화물 반도체의 전자 친화력(χ)은 4.3eV라고 말해지고 있다. 소스 전극 및 드레인 전극에 포함되는 티탄(Ti)의 일함수는 산화물 반도체의 전자 친화력(χ)과 실질적으로 동등하다. 이 경우, 금속과 산화물 반도체 사이의 계면에서, 전자들에 대해 쇼트키(Schottky)형 장벽은 형성되지 않는다.
즉, 금속의 일함수(φM)와 산화물 반도체의 전자 친화력(χ)이 서로 동등하고 금속과 산화물 반도체가 서로 접촉하는 경우, 도 19a에 도시된 에너지 밴드도(모식도)가 얻어진다.
도 19b에서, 검은 원(●)은 전자를 나타내고, 드레인에 양의 전위가 인가되면, 전자는 장벽(h)을 넘어 산화물 반도체층에 주입되어 드레인을 향해 흐른다. 이 경우, 장벽(h)의 높이는 게이트 전압과 드레인 전압에 의존해 변화하지만; 양의 드레인 전압이 인가된 경우에는, 장벽(h)의 높이는 전압 인가가 없는 도 19a의 장벽의 높이보다 작고, 즉 밴드 갭(Eg)의 1/2보다 작다.
이 때, 산화물 반도체층에 주입된 전자는, 도 20a에 도시된 바와 같이 산화물 반도체층을 통해 흐른다. 또한, 도 20b에 있어서, 게이트 전극(GE1)에 음의 전위가 인가되면, 소수 캐리어들인 정공들은 실질적으로 존재하지 않기 때문에, 전류의 값은 가능한 한 제로에 가까운 값이 된다.
예를 들어, 박막 트랜지스터가 1×104㎛의 채널폭 W, 3㎛의 채널 길이를 갖는 경우에도, 오프 상태 전류가 10-13A 이하이며, 서브 임계 스윙(subthreshold swing)(S값)이 0.1V/dec이다.(게이트 절연막 두께: 100nm).
이와 같이, 불순물이 최대한 적게 포함되도록 산화물 반도체층이 고순도화되면, 박막 트랜지스터의 동작이 양호하게 될 수 있다.
따라서, 상술한 산화물 반도체층을 사용하여 형성된 트랜지스터(503) 및 트랜지스터(540)는 안정적인 전기 특성과 높은 신뢰성을 갖는 박막 트랜지스터들이다.
트랜지스터(503) 및 트랜지스터(540)의 각각에 포함되는 산화물 반도체층으로서, In-Sn-Ga-Zn-O막과 같은 4원계 금속 산화물, In-Ga-Zn-O막, In-Sn-Zn-O막, In-Al-Zn-O막, Sn-Ga-Zn-O막, Al-Ga-Zn-O막, Sn-Al-Zn-O막과 같은 3원계 금속 산화물, 또는 In-Zn-O막, Sn-Zn-O막, Al-Zn-O막, Zn-Mg-O막, Sn-Mg-O막, In-Mg-O막과 같은 2원계 금속 산화물, In-O막, Sn-O막, Zn-O막이 사용될 수 있다. 또한, 상술한 산화물 반도체층 위에 SiO2가 포함될 수도 있다.
산화물 반도체층으로서, InMO3(ZnO)m(m＞0)로 표기되는 박막이 사용될 수 있다는 것을 주의한다. 여기에서, M는, Ga, Al, Mn 및 Co로부터 선택된 하나 이상의 금속 원소를 나타낸다. 예를 들어, M은 Ga, Ga 및 Al, Ga 및 Mn, Ga 및 Co 등일 수 있다. 그 조성식이 InMO3(ZnO)m(m＞0)로 표기되는 산화물 반도체층은 M으로서 Ga를 포함하고 상술한 In-Ga-Zn-O 산화물 반도체로 칭해지며, In-Ga-Zn-O 산화물 반도체의 박막도 In-Ga-Zn-O계 비단결정막으로 칭해진다.
여기에서, 제 1 반도체층(506a)으로서 p형의 도전형을 갖는 반도체층과 제 2 반도체층(506b)으로서 고저항인 반도체층(i형 반도체층), 제 3 반도체층(506c)으로서 n형의 도전형을 갖는 반도체층이 적층되는 핀(pin)형 포토다이오드가 예로서 설명된다.
제 1 반도체층(506a)은 p형 반도체층이며, p형 도전성을 부여하는 불순물 원소를 포함하는 비정질 실리콘막을 사용하여 형성될 수 있다. 제 1 반도체층(506a)은 (붕소(B)와 같이) 13족에 속하는 불순물 원소를 포함하는 반도체 소스 가스를 이용해서 플라즈마 CVD법으로 형성된다. 반도체 재료 가스로서, 실란(SiH4)이 이용될 수 있다. 대안적으로, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 사용될 수도 있다. 또한 대안적으로, 불순물 원소를 포함하지 않는 비정질 실리콘막이 형성된 후에, 확산법이나 이온 주입법을 이용해서 그 비정질 실리콘막에 불순물 원소가 도입될 수도 있다. 불순물 원소를 확산시키기 위해 이온 주입법 등으로 불순물 원소를 도입한 후에 가열 등이 실시될 수 있다. 이 경우에, 비정질 실리콘막을 형성하는 방법으로서, LPCVD법, 화학 증착법, 스퍼터링법 등이 이용될 수 있다. 제 1 반도체층(506a)은 10nm 이상 50nm 이하의 두께를 갖도록 형성되는 것이 바람직하다.
제 2 반도체층(506b)은 i형 반도체층(진성 반도체층)이며, 비정질 실리콘막으로 형성된다. 제 2 반도체층(506b)의 형성에는, 반도체 재료 가스를 이용해서 비정질 실리콘막이 플라즈마 CVD법으로 형성된다. 반도체 재료 가스로서는, 실란(SiH4)이 사용될 수 있다. 대안적으로, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 사용될 수 있다. 제 2 반도체층(506b)은 대안적으로 LPCVD법, 화학 증착법, 스퍼터링법 등으로 형성될 수 있다. 제 2 반도체층(506b)은 200nm 이상 1000nm 이하의 두께를 갖도록 형성되는 것이 바람직하다.
제 3 반도체층(506c)은 n형 반도체층이며, n형 도전성을 부여하는 불순물 원소를 포함하는 비정질 실리콘막으로 형성된다. 제 3 반도체층(506c)은 (인(P)과 같은) 15족에 속하는 불순물 원소를 포함하는 반도체 재료 가스를 이용해서 플라즈마 CVD법으로 형성된다. 반도체 재료 가스로서는, 실란(SiH4)이 이용될 수 있다. 대안적으로, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등이 사용될 수 있다. 또한 대안적으로, 불순물 원소를 포함하지 않는 비정질 실리콘막이 형성된 후에, 확산법이나 이온 주입법을 이용해서 그 비정질 실리콘막에 불순물 원소가 도입될 수도 있다. 불순물 원소를 확산시키기 위해 이온 주입법 등으로 불순물 원소를 도입한 후에 가열 등이 실시될 수 있다. 이 경우에, 비정질 실리콘막을 형성하는 방법으로서, LPCVD법, 화학 증착법, 스퍼터링법 등이 사용될 수 있다. 제 3 반도체층(506c)은 20nm 이상 200nm 이하의 막두께를 갖도록 형성되는 것이 바람직하다.
제 1 반도체층(506a), 제 2 반도체층(506b), 및 제 3 반도체층(506c)은 반드시 비정질 반도체를 이용해서 형성될 필요는 없으며, 다결정 반도체 또는 미결정 반도체(세미-비정질(semi-amorphous semiconductor)(SAS))를 이용해서 형성될 수 있다.
미결정 반도체는 깁스(Gibbs)의 자유에너지를 고려하면 비정질과 단결정 사이의 중간적인 준안정 상태에 속한다. 즉, 미결정 반도체막은 열역학적으로 안정된 제 3 상태를 갖는 반도체이며, 단거리 질서와 격자 변형을 갖는다. 기둥형 또는 침 형 결정이 기판 표면에 대해 법선 방향으로 성장한다. 미결정 반도체의 대표적인 예인 미결정 실리콘의 라만(Raman) 스펙트럼은 단결정 실리콘을 나타내는 520cm-1 아래의 작은 주파수 영역으로 시프트된다. 즉, 단결정 실리콘을 나타내는 520cm-1과 비정질 실리콘을 나타내는 480cm-1의 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 존재한다. 또한, 미결정 실리콘은 미결합수(dangling bond)를 종단하기 위하여 수소 또는 할로겐을 적어도 1원자% 이상 포함한다. 또한, 미결정 실리콘은 헬륨, 아르곤, 크립톤, 또는 네온과 같은 희가스 원소를 포함할 수 있어, 격자 변형을 더욱 증진시켜, 열역학적으로 높은 안정성을 갖는 미결정 반도체막이 얻어질 수 있다.
미결정 반도체막은, 주파수가 수십 MHz 내지 수백 MHz의 고주파 플라즈마 CVD법, 또는 주파수가 1GHz 이상의 마이크로파 플라즈마 CVD법에 의해 형성될 수 있다. 대표적으로, 수소로 희석되는, SiH4, Si2H6, SiH2Cl2 또는 SiHCl3와 같은 수소화 실리콘이나, SiCl4, SiF4와 같은 할로겐화 실리콘을 이용하여 미결정 반도체막이 형성될 수 있다. 수소화 실리콘 및 수소 외에 헬륨, 아르곤, 크립톤, 또는 네온으로부터 선택된 일종 또는 복수 종의 희가스 원소들로 희석하여 미결정 반도체막이 형성될 수 있다. 이 경우에, 수소화 실리콘에 대한 수소의 유량비는 5:1 내지 200:1이며, 바람직하게는 50:1 내지 150:1이며, 더욱 바람직하게는 100:1이다. 또한, 실리콘을 포함하는 가스에, CH4 또는 C2H6과 같은 탄화수소 가스, GeH4 또는 GeF4와 같은 게르마늄 가스, F2 등이 혼입될 수 있다.
또한, 광전 효과로 발생된 정공의 이동도는 전자들의 이동도에 비해 낮기 때문에, 핀형의 포토다이오드는 p형 반도체층측 상의 면이 수광면으로서 이용될 때 더 양호한 특성을 갖는다. 여기에서, 핀형의 포토다이오드가 형성되어 있는 기판(501)의 면으로부터 포토다이오드(502)에 의해 수광되는 광이 전기 신호들로 변환되는 예를 설명한다. 또한, 수광면 상의 반도체층측과는 역의 도전형을 갖는 반도체층에서의 광은 외란광이므로; 전극층은 차광 도전막을 사용하여 형성되는 것이 바람직하다. 또한, n형의 반도체층측 상의 면이 대안적으로 수광면으로서 사용될 수 있다.
액정 소자(505)는 화소 전극(507), 액정(508), 대향 전극(509), 배향막(511), 및 배향막(512)을 갖는다. 화소 전극(507)은, 기판(501) 위에 형성되고, 화소 전극(507) 위에 배향막(511)이 형성된다. 화소 전극(507)은 도전막(510)을 통해 트랜지스터(503)에 전기적으로 접속된다. 대향 전극(509)은 기판(513)(대향 기판)에 제공되고, 대향 전극(509) 상에 배향막(512)이 형성되고, 배향막(511)과 배향막(512) 사이에 액정(508)이 개재된다. 트랜지스터(503)는 실시예 1에 있어서의 트랜지스터(201)에 대응한다.
화소 전극(507)과 대향 전극(509) 사이의 셀 갭은 스페이서(516)을 사용해서 제어될 수 있다. 도 6에서는, 포토리소그래피에 의해 선택적으로 형성된 기둥형 스페이서(516)를 이용해서 셀 갭이 제어된다. 대안적으로, 구형(spherical) 스페이서들을 상기 화소 전극(507)과 상기 대향 전극(509) 사이에 분산시킴으로써 셀 갭이 제어될 수 있다.
액정(508)은 기판(501)과 기판(513) 사이에서, 밀봉재에 의해 둘러싸여 있다. 액정(508)은 디스펜서법(적하법) 또는 디핑(dipping)법(펌핑(pumping)법)으로 주입될 수 있다.
화소 전극(507)에는, 인듐 주석 산화물(ITO), 산화 규소를 포함하는 인듐 주석 산화물(ITSO), 유기 인듐, 유기 주석, 산화 아연(ZnO)을 포함하는 인듐 아연 산화물(IZO), 산화 아연(ZnO), 갈륨(Ga)을 포함하는 산화 아연, 산화 주석(SnO2), 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물 등과 같은 투광성의 도전성 재료가 사용될 수 있다. 도전성 고분자(도전성 폴리머라고도 칭함)를 포함하는 도전성 조성물이 화소 전극(507)을 형성하는 데 이용될 수 있다. 도전성 고분자로서는, 소위 π-전자 공액계 도전성 폴리머가 사용될 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리티오펜 또는 그 유도체, 이들의 2종 이상의 공중합체 등을 들 수 있다.
본 실시예에서는, 투명 액정 소자(505)를 예로 들고 있으므로, 화소 전극(507)의 경우와 마찬가지로, 대향 전극(509)에도 상술한 투광성의 도전성 재료가 사용될 수 있다.
화소 전극(507)과 액정(508) 사이에는 배향막(511)이 제공되고, 대향 전극(509)과 액정(508) 사이에는 배향막(512)이 제공된다. 배향막(511)과 배향막(512)은 폴리이미드 또는 폴리(비닐알코올)과 같은 유기 수지를 이용해서 형성될 수 있다. 액정 분자들을 일정 방향으로 배열시키기 위하여, 그 표면에는 러빙(rubbing)과 같은 배향 처리가 행해진다. 러빙은 배향막에 압력을 가하면서, 나일론 등의 천으로 감은 롤러를 회전시킴으로써 수행될 수 있어, 배향막의 표면이 일정 방향으로 러빙된다. 또한, 산화 규소와 같은 무기 재료를 이용해서, 배향 특성을 갖는 배향막(511) 및 배향막(512) 각각이 배향 처리를 행하지 않고도 증착법으로 직접 형성될 수 있다는 것을 주의한다.
또한, 액정 소자(505)와 겹치도록, 특정의 파장 영역의 광이 통과할 수 있는 컬러 필터(514)가 기판(513) 위에 형성된다. 컬러 필터(514)는 안료가 분산된 아크릴계 수지와 같은 유기 수지를 기판(513) 상에 도포한 후, 포토리소그래피에 의해 선택적으로 형성될 수 있다. 대안적으로, 안료가 분산된 폴리이미드계 수지를 기판(513) 상에 도포한 후, 에칭에 의해 컬러 필터(514)가 선택적으로 형성될 수 있다. 대안적으로, 잉크젯 방법과 같은 액적 토출법으로 컬러 필터(514)가 선택적으로 형성될 수 있다.
또한, 포토다이오드(502)와 겹치도록, 차광할 수 있는 차광막(515)이 기판(513) 위에 형성된다. 차광막(515)을 제공함으로써, 기판(513)을 투과하여 터치 패널로 입사한 백라이트로부터의 광이 직접 포토다이오드(502)에 조사되는 것이 방지될 수 있다. 또한, 화소들 사이에서 액정(508)의 배향의 교란에 기인하는 디스클리메이션(disclination)이 시인되는 것이 방지될 수 있다. 차광막(515)에는, 카본 블랙 또는 저원자가 산화 티탄과 같은 흑색 안료를 함유하는 유기 수지를 사용할 수 있다. 대안적으로, 크롬을 사용하여 형성된 막이 차광막(515)으로 사용될 수 있다.
또한, 기판(501)의, 화소 전극(507)이 형성되어 있는 면의 반대측인 면에, 편광판(517)이 제공되고, 기판(513)의, 대향 전극(509)이 형성된 면의 반대측인 면에 편광판(518)이 제공된다.
산화물 절연층(531), 보호 절연층(532), 층간 절연층(533), 및 층간 절연층(534)은 절연성 재료를 이용해서 그 재료에 따라, 스퍼터링법, SOG법, 스핀 코팅, 딥 코팅, 스프레이 코팅, 또는 액적 토출법(예를 들어, 잉크젯법, 스크린 인쇄, 오프셋 인쇄 등)과 같은 방법, 또는 닥터 나이프, 롤 코터, 커튼 코터, 또는 나이프 코터와 같은 툴(장비)을 이용해서 형성될 수 있다.
산화물 절연층(531)으로서는, 산화 실리콘층, 산화질화 실리콘층, 산화 알루미늄층, 산화질화 알루미늄층 등과 같은 산화물 절연층의 단층 또는 적층을 사용할 수 있다.
보호 절연층(532)의 무기 절연 재료로서는, 질화 실리콘층, 질화산화 실리콘층, 질화 알루미늄층, 질화산화 알루미늄층 등과 같은 질화물 절연층의 단층 또는 적층이 사용될 수 있다. 마이크로웨이브들(2.45GHz)을 사용한 고밀도 플라즈마 CVD는, 높은 내압을 갖는 조밀하고 고품질의 절연층의 형성이 가능하므로 바람직하게 채용된다.
층간 절연층(533, 534)으로서는, 표면 요철을 저감하기 위해, 평탄화 절연막으로서 기능하는 절연층이 사용되는 것이 바람직하다. 층간 절연층들(533, 534)은, 폴리이미드, 아크릴 수지, 벤조시클로부텐계 수지, 폴리아미드, 또는 에폭시 수지와 같은 내열성을 갖는 유기 절연 재료를 사용하여 형성될 수 있다. 이러한 유기 절연 재료 외에, 저유전율 재료(낮은-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등의 단층 또는 적층들을 사용할 수 있다.
액정 소자는, TN(twisted nematic)형 액정 소자, VA(vertical alignment)형 액정 소자, OCB(optically compensated birefringence)형 액정 소자, IPS(in-plane switching)형 액정 소자 등이 있을 수 있다. 대안적으로, 배향막이 불필요한 블루상을 나타내는 액정을 사용해도 된다. 블루상은 액정상들 중 하나이며, 콜레스테릭 액정의 온도가 상승되면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서만 발현되므로; 온도 범위를 확장하기 위해서 5중량% 이상의 키랄제를 함유한 액정 조성물을 이용해서 액정(508)이 형성된다. 블루상을 나타내는 액정과 키랄제를 함유하는 액정 조성물은 1밀리초 이하의 짧은 응답 속도를 갖고, 광학적 등방성이므로; 배향 처리가 불필요하고, 시야각 의존성이 작다. 또한, 배향막이 제공될 필요가 없고 러빙 처리도 불필요하기 때문에, 러빙 처리에 의해 야기되는 정전 방전 손상이 방지될 수 있고, 제작 공정 내의 터치 패널의 불량 및 손상이 경감될 수 있다. 따라서, 터치 패널의 생산성이 향상될 수 있다.
또한, 본 실시예에서는, 예로서 화소 전극(507)과 대향 전극(509) 사이에 액정(508)이 개재되는 액정 소자(505)를 설명했지만, 본 발명의 일 실시예에 따른 터치 패널은 이 구성에 한정되지 않는다. IPS형 액정 소자와 같이, 한 쌍의 전극이 기판(501) 상에 형성되는 액정 소자도 채용될 수 있다.
백라이트로부터의 광은 화살표(520)로 나타내는 바와 같이 기판(513)과 액정 소자(505)를 통과하고, 기판(501) 상에 있는 객체(521)에 조사된다. 그리고, 객체(521)에 의해 반사된 광은 화살표(522)로 나타내는 바와 같이, 포토다이오드(502)에 입사한다.
외광이 검출되는 경우, 표시 장치는 기판(TFT 기판)(501)측으로부터 외광을 수광한다. 객체(521)에 의해 외광이 차단되기 때문에, 포토다이오드(502)에 대해 입사되는 광이 차단된다. 즉, 포토다이오드(502)는 객체의 그림자를 검출한다.
상술한 구성으로, 비접촉의 객체의 움직임을 검출함으로써, 데이터가 입력될 수 있는 표시 패널을 제공할 수 있다.
또한, 본 실시예의 표시 장치는, 객체가 표시 패널에 근접해 있는 경우에도 객체를 검출할 수 있다. 그 거리는 3cm 이하로 설정될 수 있다. CCD 이미지 센서 등이 제공된 장치에 비해 본 실시예의 표시 장치가 더욱 효과적이다.
또한, 본 실시예의 표시 장치에서, 포토센서(포토다이오드(502))의 수광면과 표시 패널의 표시면(기판(501)측)은 동일한 방향으로 향한다. 그 때문에, 표시 패널에 있어서 객체의 이미지가 촬상될 수 있다. CCD 이미지 센서 등이 제공된 디바이스보다 본 실시예의 표시 장치가 더욱 효과적이다.
본 실시예는, 임의의 다른 실시예들 또는 예들과 적절히 조합하여 구현될 수 있다.
(실시예 4)
본 실시예에서는, 본 발명의 일 실시예에 따른 표시 패널의 다른 구성에 대해 도 7을 참조하여 설명한다.
도 7은 실시예 3과는 상이한 표시 패널의 단면도의 예를 도시한다. 도 7에 도시된 표시 패널은, 객체(521)에서 반사되고 검출되는 광이 핀형 포토다이오드가 형성되어 있는 기판(501)에 대향하는 대향 기판(513)을 투과한 후에 포토다이오드(502)에 입사되는 광을 변환시킴으로써 전기 신호들이 얻어지는 예를 나타낸다.
백라이트로부터의 광은 화살표(560)로 나타내는 바와 같이 기판(501) 및 액정 소자(505)를 통과하고 기판(513)측에 있는 객체(521)에 조사된다. 그리고, 객체(521)에 의해 반사된 광은 화살표(562)로 나타내는 바와 같이, 포토다이오드(502)에 입사한다. 또한, 이러한 구성에서, 차광막(515)은 화살표(562)로 나타낸 광이 통과하는 영역에는 제공되지 않는다. 예를 들면, 포토다이오드(502) 위의 차광막(515)에 개구가 형성될 수 있어, 객체(521)에 의해 반사된 광이 포토다이오드(502)에 입사할 수 있다.
광전 효과로 발생된 정공들의 전계 효과 이동도는 전자들의 전계 효과 이동도에 비해 낮으므로, 핀형 포토다이오드는, p형 반도체층측 상의 면이 수광면으로서 사용되는 경우에 어 양호한 특성을 갖는다. 여기에서, 포토다이오드(502)가 대향 기판(513)을 통해 수신하는 광은 전기 신호들로 변환된다. 또한, 수광면 상의 반도체층과는 역의 도전형을 갖는 반도체층으로부터의 광은 외란광이므로; 전극층(541)은 차광성 도전막을 사용하여 형성되는 것이 바람직하다. 또한, n형 반도체층측 상의 면이 수광면으로서 대안적으로 사용될 수도 있다는 것을 주의한다.
따라서, 본 실시예의 포토다이오드(502)에서, 게이트 전극층(545)에 접속되는 전극층(541) 위에, n형 도전형을 갖는 제 3 반도체층(506c), 고저항 반도체층(i형 반도체층)인 제 2 반도체층(506b), p형 도전형을 갖는 제 1 반도체층(506a), 및 전극층(542)이 순서대로 적층된다.
포토다이오드(502)의 하부에 차광막이 제공될 수 있다. 차광막은, 기판(TFT 기판)(501)을 통과하고 표시 패널에 입사하는 백라이트로부터의 광이, 직접 포토다이오드(502)에 도달되는 것을 방지할 수 있으므로; 고해상도의 화상이 촬상될 수 있는 표시 패널이 제공될 수 있다. 차광막은 카본 블랙 또는 저차 산화 티탄과 같은 흑색 안료를 함유하는 유기 수지를 사용해서 형성될 수 있다. 대안적으로, 크롬막이 차광막으로서 사용될 수 있다.
포토다이오드(502)를 사용하여 적외광을 검출하는 경우, 포토다이오드(502) 위에 적외광을 투과시키는 컬러 필터(514)가 형성될 수 있다. 그 경우, 컬러 필터는 상이한 컬러들의 컬러 필터들의 적층 구조를 갖는 것이 바람직하다.
또한, 외광을 검출하는 경우, 표시 패널은 외광을 기판(대향 기판)(513)측으로부터 수광한다. 외광은 객체(521)에 의해 차단되기 때문에, 포토다이오드(502) 상에 입사되는 광이 차단된다. 즉, 포토다이오드(502)는 객체의 그림자를 검출한다.
객체와 표시 패널 사이의 거리, 포토센서의 수광면의 방향과 표시 패널의 표시면의 방향은 실시예 3과 마찬가지이다. 포토센서의 수광면이 표시 패널의 표시면과 동일 방향으로 향하므로(대향 기판(513)을 향함); 표시 패널에 있어서 객체의 화상이 촬상될 수 있다.
본 실시예는 임의의 다른 실시예들 및 예들과 적절히 조합하여 구현될 수 있다.
(실시예 5)
본 실시예에서는, 본 명세서에서 개시되는 표시 패널에 적용될 수 있는 박막 트랜지스터의 예를 설명한다. 본 실시예의 박막 트랜지스터(390)는 상술한 실시예들 중 어느 하나에 있어서의, 채널 형성 영역을 포함하는 산화물 반도체층을 사용한 박막 트랜지스터(예를 들어, 실시예 1에 있어서의 트랜지스터들(201, 205, 206, 301), 실시예 3 및 실시예 4에 있어서의 트랜지스터들(503, 540))로서 사용될 수 있다. 상술한 실시예들과 동일 부분들 및 상술한 실시예들과 동일한 기능들을 갖는 부분 및 상술한 실시예들과 동일한 공정들은 상술한 실시예들과 마찬가지로 다루어질 수 있으며, 그 반복적인 설명은 생략된다. 또한, 동일한 부분들의 상세한 설명도 생략한다.
본 실시예의 박막 트랜지스터의 제작 방법의 실시예를 도 12a 내지 12e를 참조하여 설명한다.
도 12a 내지 12e는 박막 트랜지스터의 단면 구조의 일례를 도시한다. 도 12a 내지 12e에 도시된 박막 트랜지스터(390)는 보텀 게이트 박막 트랜지스터들 중 하나이며 역스태거형 박막 트랜지스터라고도 칭해진다.
박막 트랜지스터(390)로서 단일 게이트 박막 트랜지스터를 이용하여 설명했지만, 필요에 따라, 복수의 채널 형성 영역들을 갖는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 12a 내지 12e를 참조하여 기판(394) 위에 박막 트랜지스터(390)를 제작하는 공정에 대해 설명한다.
우선, 절연 표면을 갖는 기판(394) 위에 도전막이 형성된 후, 제 1 포토리소그래피 공정에서 게이트 전극층(391)이 형성된다. 그 위에 적층되는 게이트 절연층의 커버리지가 향상될 수 있으므로, 게이트 전극층은 테이퍼 형상을 갖는 것이 바람직하다. 레지스트 마스크가 잉크젯법으로 형성될 수 있다는 것을 주의한다. 레지스트 마스크가 잉크젯법으로 형성되면 포토마스크가 사용되지 않기 때문에, 제조 비용이 저감될 수 있다.
적어도 후에 수행되는 가열 처리에 견디는 내열성을 가지고 있는 한, 절연 표면을 갖는 기판(394)으로 사용될 수 있는 기판에 특별한 제한은 없다. 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 사용하여 형성된 유리 기판이 사용될 수 있다.
유리 기판으로서, 후에 수행되는 가열 처리의 온도가 높은 경우에는, 변형 점이 730℃ 이상인 기판을 사용하는 것이 바람직하다. 유리 기판의 재료로서는, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리와 같은 유리 재료가 사용된다. 산화 붕소와 비교해서 산화 바륨(BaO)을 더 많이 함유함으로써, 유리 기판이 내열성이 있고 보다 실용적으로 사용된다. 이 때문에, B2O3보다 BaO를 많이 함유하는 유리 기판을 사용하는 것이 바람직하다.
또한, 상술한 유리 기판 대신, 세라믹 기판, 석영 기판, 또는 사파이어 기판과 같은 절연체를 사용하여 형성된 기판이 기판(394)으로서 사용될 수 있다. 대안적으로, 결정화 유리 기판 등을 사용할 수 있다. 또한 대안적으로, 플라스틱 기판 등을 적절히 사용할 수 있다.
하지막(base film)으로서의 역할을 하는 절연막은 기판(394)과 게이트 전극층(391) 사이에 제공될 수 있다. 하지막은, 기판(394)으로부터의 불순물 원소의 확산을 방지하는 기능을 갖고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 및 산화질화 실리콘막 중 임의의 하나를 사용해서 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(391)은, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐과 같은 금속 재료와, 이 재료들 중 임의의 것을 주성분으로 함유하는 합금 재료를 사용해서 단층 구조 또는 적층 구조로 형성될 수 있다.
예를 들어, 게이트 전극층(391)의 2층 구조로서, 알루미늄층 위에 몰리브덴층이 적층된 2층 구조, 구리층 위에 몰리브덴층이 적층된 2층 구조, 구리층 위에 질화 티탄층 또는 질화 탄탈층이 적층된 2층 구조, 질화 티탄층과 몰리브덴층이 적층된 2층 구조, 또는 질화 텅스텐층과 텅스텐층이 적층된 2층 구조가 바람직하다. 3층 구조로서, 텅스텐층 또는 질화 텅스텐층, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티탄의 합금층, 및 질화 티탄층 또는 티탄층의 적층이 바람직하다. 투광성 도전막을 사용해 게이트 전극층을 형성할 수도 있다는 것을 주의한다. 투광성의 도전성 산화막의 일례로서 투광성의 도전성 산화물을 들 수 있다.
그 후에, 게이트 전극층(391) 위에 게이트 절연층(397)을 형성한다.
게이트 절연층(397)은, 플라즈마 CVD법, 스퍼터링법 등에 의해, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 질화산화 알루미늄층, 및 산화 하프늄층 중 어느 하나를 사용해 단층 구조 또는 적층 구조로 형성될 수 있다. 스퍼터링법에 의해 산화 실리콘막이 형성되는 경우에, 타겟으로서 실리콘 타겟 또는 석영 타겟이 사용되고 스퍼터링 가스로서 산소 또는 산소 및 아르곤의 혼합 가스가 사용된다.
여기에서, 불순물을 제거함으로써 진성화 또는 실질적으로 진성화된 산화물 반도체(고순도화된 산화물 반도체)는 계면 준위 또는 계면 전하에 대해 매우 민감하기 때문에; 게이트 절연층과의 계면은 중요하다. 그 때문에, 고순도화된 산화물 반도체에 접하는 게이트 절연층(397)은 고품질을 가질 필요가 있다.
예를 들어, 마이크로파들(2.45GHz)을 사용한 고밀도 플라즈마 CVD법은, 형성된 절연층이 치밀하게 될 수 있고 높은 내압과 고품질을 가질 수 있으므로 바람직하게 채용된다. 고순도화된 산화물 반도체와 고품질 게이트 절연층이 서로 접하면, 계면 준위들의 수가 저감될 수 있고 계면 특성이 양호할 수 있다.
물론, 게이트 절연층으로서 고품질의 절연층을 형성할 수 있는 한, 스퍼터링법이나 플라즈마 CVD법과 같은 다른 성막 방법을 채용할 수 있다. 또한, 절연층의 형성 후에 수행되는 열처리에 의해 산화물 반도체와의 계면의 특성과 품질이 향상되는 절연층을 게이트 절연층으로서 사용할 수 있다. 어느 경우에든, 게이트 절연층으로서 양호한 막질을 가질 뿐만 아니라 양호한 계면을 형성하기 위해 산화물 반도체와의 계면 준위 밀도를 저감시킬 수 있는 절연층이 형성된다.
게이트 절연층(397)은 게이트 전극층(391) 위에 질화물 절연층과 산화물 절연층이 적층된 구조를 가질 수도 있다. 예를 들어, 제 1 게이트 절연층으로서 스퍼터링법에 의해 막두께 50nm 이상 200nm 이하의 질화 실리콘층(SiNy(y＞0))이 형성되고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 막두께 5nm 이상 300nm 이하의 산화 실리콘층(SiOx(x＞0))이 적층된다. 게이트 절연층의 막두께는 박막 트랜지스터에 필요한 특성에 따라 적절히 설정될 수 있고 대략 350nm 내지 400nm일 수 있다.
게이트 절연층(397) 위에 산화물 반도체층(393)이 형성된다. 여기에서, 산화물 반도체층(393)에 불순물이 포함되면, 불순물과 산화물 반도체의 주성분 사이의 결합이 높은 전계나 높은 온도와 같은 스트레스에 의해 절단되어 미결합수를 초래하며, 이는 임계 전압(Vth)의 시프트를 유발한다.
따라서, 산화물 반도체층(393)과 산화물 반도체층(393)에 접하는 게이트 절연층(397)은, 불순물들, 특히 수소와 물이 가능한 한 적게 포함되도록 형성되며, 이는, 안정인 특성을 갖는 박막 트랜지스터(390)를 형성할 수 있게 한다.
게이트 절연층(397)과 산화물 반도체층(393)에 수소, 수산기, 및 수분이 가능한 한 적게 포함되도록, 성막의 전처리로서 스퍼터링 장치 등의 예비 가열실에서 게이트 전극층(391)이 형성되는 기판(394), 또는 게이트 절연층(397)까지 형성된 기판(394)을 예비 가열하여 기판(394)에 흡착된 수소와 수분과 같은 불순물들이 제거되는 것이 바람직하다. 예비 가열의 온도는, 100℃ 이상 400℃ 이하이고, 바람직하게는 150℃ 이상 300℃ 이하이다. 또한, 예비 가열실에 제공되는 배기 유닛으로서 크라이오펌프가 바람직하다는 것을 주의한다. 이 예비 가열 처리는 생략될 수도 있다는 것을 주의한다. 또한, 이 예비 가열은, 산화물 절연층(396)의 형성 전에, 소스 전극층(395a) 및 드레인 전극층(395b)까지 형성된 기판(394) 상에 동일하게 수행될 수 있다.
다음으로, 게이트 절연층(397) 위에, 막두께 2nm 이상 200nm 이하의 산화물 반도체층(393)을 형성한다(도 12a 참조).
산화물 반도체층(393)을 스퍼터링법에 의해 형성하기 전에, 아르곤 가스가 도입되어 플라즈마가 발생되는 역스퍼터링으로, 게이트 절연층(397)의 표면에 부착된 먼지가 제거되는 것이 바람직하다는 것을 주의한다. 역스퍼터링이란, 아르곤 분위기에서 RF 전원이 기판측에 전압을 인가하기 위해 사용되어, 플라즈마가 기판 근방에 생성되어 기판의 표면을 개질하는 방법을 말한다. 아르곤 분위기 대신에, 질소 분위기, 헬륨 분위기, 산소 분위기 등을 사용할 수 있다는 것을 주의한다.
산화물 반도체층(393)은 스퍼터링법에 의해 형성된다. 산화물 반도체층(393)은, In-Ga-Zn-O계 산화물 반도체층, In-Sn-Zn-O계 산화물 반도체층, In-Al-Zn-O계 산화물 반도체층, Sn-Ga-Zn-O계 산화물 반도체층, Al-Ga-Zn-O계 산화물 반도체층, Sn-Al-Zn-O계 산화물 반도체층, In-Zn-O계 산화물 반도체층, Sn-Zn-O계 산화물 반도체층, Al-Zn-O계 산화물 반도체층, In-O계 산화물 반도체층, Sn-O계 산화물 반도체층, 또는 Zn-O계 산화물 반도체층을 사용하여 형성된다. 산화물 반도체층(393)은, 희가스(대표적으로 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤) 및 산소를 포함하는 혼합된 분위기에서 스퍼터링법에 의해 형성될 수 있다. 스퍼터링법을 채용하는 경우, SiO2를 2중량% 이상 10중량% 이하 포함하는 타겟이 성막에 사용될 수 있다. 본 실시예에서는, 산화물 반도체층(393)이 In-Ga-Zn-O계 산화물 반도체 타겟을 사용해 스퍼터링법에 의해 성막된다.
산화물 반도체층(393)을 스퍼터링법으로 형성하기 위한 타겟으로서, 산화 아연을 주성분으로 포함하는 금속 산화물 타겟을 사용할 수 있다. 금속 산화물 타겟의 다른 예로서는, In, Ga, 및 Zn을 포함하는 산화물 반도체 타겟(조성비로서, In2O3:Ga2O3:ZnO=1:1:2[몰 비])을 사용할 수 있다. 대안적으로, In, Ga 및 Zn을 포함하는 산화물 반도체 타겟(조성비로서, In2O3:Ga2O3:ZnO=1:1:2 또는 1:1:4[몰 비])을 사용할 수 있다. 산화물 반도체 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 타겟을 사용하여 치밀한 산화물 반도체층이 형성된다.
감압 상태에 유지된 처리실 내에 기판이 유지되고, 기판은 400℃ 미만의 온도로 가열된다. 그리고, 처리실 내의 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스가 처리실 내로 도입되고, 금속 산화물을 타겟으로서 사용하여 기판(394) 위에 산화물 반도체층(393)이 형성된다. 처리실 내의 수분을 제거하기 위해서는, 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은, 콜드 트랩(cold trap)이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프를 사용해 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물(보다 바람직하게는, 탄소 원자를 포함하는 화합물도 포함) 등이 제거되어, 성막실에서 형성된 산화물 반도체층의 불순물의 농도가 저감될 수 있다. 크라이오펌프의 사용에 의해 처리실 내의 수분을 제거하면서 스퍼터링에 의해 성막을 수행함으로써, 산화물 반도체층(393)을 형성할 때의 기판 온도는 실온 이상 400℃ 미만이 될 수 있다.
성막 조건의 일례는 이하와 같다: 기판과 타겟 사이의 거리는 100mm, 압력은 0.6Pa, DC 전원은 0.5kW, 분위기는 산소 분위기(산소 유량 비율은 100%). 먼지가 저감될 수 있고 막두께가 균일해질 수 있으므로, 펄스 DC 전원을 사용하는 것이 바람직하다. 산화물 반도체층은 바람직하게는 5nm 이상 30nm 이하이다. 또한, 적절한 두께는 사용되는 산화물 반도체 재료에 따르고, 그 두께는 재료에 따라 선택될 수 있다는 것을 주의한다.
스퍼터링법의 예들은 스퍼터링 전원으로서 고주파 전원을 사용하는 RF 스퍼터링법, DC 스퍼터링법, 및 바이어스가 펄스 방식으로 인가되는 펄스 DC 스퍼터링법을 포함한다. RF 스퍼터링법은 주로 절연막을 형성하는 경우에 사용되고 DC 스퍼터링법은 주로 금속막을 형성하는 경우에 사용된다.
또한, 상이한 재료들의 복수의 타겟들이 설정될 수 있는 다원 스퍼터링 장치도 있다. 다원 스퍼터링 장치에 의해, 동일 챔버에서 상이한 재료들의 막들을 형성할 수 있거나, 동일 챔버에서 복수 종류들의 재료들을 동시에 방전시켜 성막할 수 있다.
또한, 챔버 내부에 자석 기구를 구비한, 마그네트론 스퍼터링법을 사용하는 스퍼터링 장치와, 글로우 방전을 사용하지 않고 마이크로파들을 사용해 발생시킨 플라즈마를 사용하는 ECR 스퍼터링법을 사용하는 스퍼터링 장치가 있다.
또한, 스퍼터링법을 사용하는 성막 방법으로서, 성막 중에 타겟 물질과 스퍼터링 가스 성분이 서로 화학 반응되어 그들의 화합물 박막을 형성하는 반응성 스퍼터링법과, 성막 중에 기판에도 전압이 인가되는 바이어스 스퍼터링법도 있다.
다음으로, 제 2 포토리소그래피 공정에서, 산화물 반도체층이 섬 형상의 산화물 반도체층(399)으로 가공된다(도 12b 참조). 섬 형상의 산화물 반도체층(399)을 형성하기 위한 레지스트 마스크가 잉크젯법에 의해 형성될 수 있다. 레지스트 마스크가 잉크젯법으로 형성되면, 포토마스크를 사용하지 않기 때문에; 제조 비용을 저감할 수 있다.
산화물 반도체층(399)의 형성시에, 게이트 절연층(397)에 컨택트 홀이 형성될 수 있다.
산화물 반도체층(393)의 에칭은, 건식 에칭, 습식 에칭, 또는 건식 에칭 및 습식 에칭 양자일 수 있다는 것을 주의한다.
건식 에칭에 사용하는 에칭 가스로서는, 염소를 함유하는 가스(염소(Cl2), 염화 붕소(BCl3), 염화 규소(SiCl4), 또는 사염화탄소(CCl4)와 같은 염소계 가스)가 바람직하게 사용된다.
대안적으로, 불소를 함유하는 가스(4불화탄소(CF4), 6불화황(SF6), 3불화질소(NF3) 또는 트리플루오로메탄(CHF3)과 같은 불소계 가스); 브롬화수소(HBr); 산소(O2); 헬륨(He)이나 아르곤(Ar)과 같은 희가스가 첨가된 이들 가스 중 어느 것 등이 사용될 수 있다.
건식 에칭법으로서는, 평행 평판 RIE(reactiｖe ion etching)법이나, ICP(inductiｖely coupled plasma) 에칭법을 사용할 수 있다. 원하는 형상으로 필름을 에칭할 수 있도록, 에칭 조건들(코일형의 전극에 인가되는 전력량, 기판측의 전극에 인가되는 전력량, 기판측의 전극 온도 등)을 적절히 조절한다.
습식 에칭에 사용하는 에천트로서는, 인산과 아세트산과 질산을 혼합한 용액, 암모니아 수소 페록사이드 혼합물(수소 페록사이드(물 31중량%): 28중량% 암모니아수: 물=5:2:2) 등이 사용될 수 있다. 대안적으로, ITO07N(KANTO CHEMICAL CO., INC. 제조)이 사용될 수 있다.
습식 에칭에 사용된 에천트는 에칭된 재료와 함께 세정에 의해 제거된다. 에천트와 에칭된 재료를 포함하는 폐수가 정제되어 재료가 재사용될 수도 있다. 에칭 후의 폐수로부터 산화물 반도체층에 포함되는 인듐과 같은 재료가 회수되어 재이용되면, 자원들이 유효하게 사용될 수 있고 비용이 저감될 수 있다.
산화물 반도체막이 원하는 형상을 갖게 에칭될 수 있도록, 재료에 따라 (에천트, 에칭 시간, 온도와 같은) 에칭 조건이 적절히 조절된다.
다음 공정에서 도전막을 형성하기 전에 역스퍼터링을 실시해서, 산화물 반도체층(399) 및 게이트 절연층(397)의 표면에 부착된 레지스트 잔류물 등이 제거될 수 있는 것이 바람직하다는 것을 주의한다.
다음으로, 게이트 절연층(397) 및 산화물 반도체층(399) 위에 도전막을 형성한다. 도전막은 스퍼터링법이나 진공 증착법으로 형성될 수 있다. 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 같은 층에서 형성되는 배선을 포함함)이 되는 도전막의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, 또는 W에서 선택된 원소; 상술한 원소들 중 임의의 것을 포함하는 합금; 이러한 원소들 중 임의의 것의 조합을 포함하는 합금 등이 있다. 대안적으로, Al, Cu 등의 금속층의 일방 또는 쌍방 위에 Cr, Ta, Ti, Mo, W 등의 고융점 금속층을 적층시킨 구성이 채용될 수도 있다. 또한 대안적으로, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y와 같은, Al막에서의 힐록들(hillocks) 및 위스커들(whiskers)의 발생을 방지하는 원소가 첨가되는 Al 재료가 사용되면, 내열성을 향상시킬 수 있다.
도전막은, 단층 구조, 또는 2층 이상의 적층 구조를 가질 수 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄 막을 적층하는 2층 구조, Ti막, 알루미늄막, 및 Ti막이 제시된 순서대로 적층된 3층 구조 등을 들 수 있다.
대안적으로, 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 같은 층에서 형성되는 배선을 포함함)이 되는 도전막은 도전성의 금속 산화물을 사용하여 형성될 수 있다. 도전성의 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 혼합 산화물(In2O3-SnO2, ITO라 약칭함), 산화 인듐 산화 아연 혼합 산화물(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 금속 산화물들 중 어느 하나가 사용될 수 있다.
제 3 포토리소그래피 공정이 수행된다. 도전막 위에 레지스트 마스크가 형성되고, 선택적인 에칭이 실시되어, 소스 전극층(395a)과 드레인 전극층(395b)이 형성된다. 그 후, 레지스트 마스크가 제거된다(도 12c 참조).
제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선, KrF 레이저 빔, 또는 ArF 레이저 빔이 사용된다. 후에 형성되는 박막 트랜지스터의 채널 길이 L은, 산화물 반도체층(399) 위에 서로 인접하는 소스 전극층(395a)의 하단부와 드레인 전극층(395b)의 하단부 사이의 간격폭에 따른다. 채널 길이 L이 25nm 미만인 경우에 노광을 실시하는 경우에는, 수 nm 내지 수십 nm의 매우 짧은 파장을 갖는 초자외선이 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에 사용된다는 것을 주의한다. 초자외선에 의한 노광은 해상도가 높고 필드의 심도도 크다. 따라서, 후에 형성되는 박막 트랜지스터의 채널 길이 L은 10nm 이상 1000 nm 이하로 설정될 수 있다. 따라서, 회로의 동작 속도가 증가될 수 있다. 또한, 본 실시예의 박막 트랜지스터에서는 오프 전류가 매우 작으므로, 낮은 전력 소비가 달성될 수 있다.
도전막의 에칭시에, 산화물 반도체층(399)이 완전하게 제거되지 않도록 재료들 및 에칭 조건들을 적절히 조절한다는 것을 주의한다.
본 실시예에서는, 도전막으로서 Ti막을 이용하고, 산화물 반도체층(399)으로서 In-Ga-Zn-O계 산화물 반도체를 사용하고, 에천트로서 암모니아 수소 페록사이드 혼합물(수소 페록사이드(물 31wt%): 암모니아수 28wt%: 물=5:2:2)이 사용된다.
제 3 포토리소그래피 공정에서는, 산화물 반도체층(399)의 일부가 에칭될 수 있어, 홈부(오목부)를 갖는 산화물 반도체층이 형성될 수도 있다는 것을 주의한다. 소스 전극층(395a) 및 드레인 전극층(395b)을 형성하기 위해 사용되는 레지스트 마스크가 잉크젯법으로 형성될 수 있다. 레지스트 마스크가 잉크젯법으로 형성되면, 포토마스크가 사용되지 않기 때문에; 제조 비용을 저감할 수 있다.
포토리소그래피 공정에서 포토마스크들의 수 및 공정들의 수를 감소시키기 위해, 광이 투과되어 복수의 강도를 갖도록 노광 마스크인 다계조 마스크를 사용하여 형성된 레지스트 마스크를 사용해서 에칭을 실시할 수 있다. 다계조 마스크를 이용해서 형성된 레지스트 마스크는 복수의 막두께를 갖고, 에칭을 실시하는 것으로 더욱 형상이 변할 수 있으므로, 레지스트 마스크는 상이한 패턴을 제공하는 복수의 에칭 공정들에 사용될 수 있다. 따라서, 다계조 마스크를 사용하여, 적어도 2 종류의 상이한 패턴들에 대응하는 레지스트 마스크가 형성될 수 있다. 따라서 노광 마스크 수를 감소시킬 수 있고, 대응하는 포토리소그래피 공정들의 수도 감소시킬 수 있으므로, 공정의 간략화가 실현될 수 있다.
N2O, N2, 또는 Ar와 같은 가스로 플라즈마 처리를 하여, 산화물 반도체층의 노출된 부분의 표면에 흡수된 물이 제거될 수 있다. 대안적으로, 산소와 아르곤의 혼합 가스를 사용해서 플라즈마 처리가 실시될 수 있다.
플라즈마 처리를 실시했을 경우, 기판(394)을 대기에 접촉하게 하는 일 없이, 계속해서 산화물 절연층(396)이 형성된다(도 12d 참조). 산화물 절연층(396)은 산화물 반도체층(399)의 일부에 접촉하여 보호 절연막으로서 기능한다는 것을 주의한다. 본 실시예에서는, 산화물 절연층(396)이, 소스 전극층(395a) 및 드레인 전극층(395b)과 겹치지 않는 영역에 있어서, 산화물 반도체층(399)과 접촉하여 형성된다.
본 실시예에서는, 산화물 절연층(396)으로서 결함을 포함하는 산화 실리콘층이 실온 또는 100℃ 미만의 온도에서, 수소 및 수분이 제거된 고순도 산소를 포함하는 스퍼터링 가스 분위기에서 실리콘 타겟을 사용해 형성된다.
예를 들어, 스퍼터링 가스의 순도가 6N이고, 붕소가 도핑된 실리콘 타겟(저항값은 0.01Ω·m)이 사용되고, 기판과 타겟 사이의 거리(T-S 거리)가 89mm이고, 압력이 0.4Pa이고, DC 전력이 6kW이고, 분위기가 산소 분위기(산소 유량 비율 100%)인 펄스 DC 스퍼터링법에 의해 산화 실리콘막이 형성된다. 산화 실리콘막의 막두께는 300nm이다. 실리콘 타겟 대신, 석영(바람직하게는, 합성 석영)을 산화 실리콘막이 형성될 때 사용되는 타겟으로서 사용할 수 있다는 것을 주의한다. 스퍼터링 가스로서, 산소 또는 산소와 아르곤의 혼합 가스를 사용한다.
이 경우에, 처리실 내의 수분을 제거한 후에, 산화물 절연층(396)이 형성되는 것이 바람직하다. 이는, 산화물 반도체층(399) 및 산화물 절연층(396)에 수소, 수산기 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프로 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되어, 성막실에서 형성된 산화물 절연층(396)의 불순물 농도가 저감될 수 있다.
산화물 절연층(396)으로서, 산화 실리콘층 대신에, 산화질화 실리콘층, 산화 알루미늄층, 산화질화 알루미늄층 등을 사용할 수 있다는 것을 주의한다.
또한, 산화물 절연층(396)과 산화물 반도체층(399)이 서로 접촉한 상태로 100℃ 내지 400℃에서 가열 처리가 실시될 수 있다. 본 실시예에 있어서의 산화물 절연층(396)은 결함을 많이 포함하므로, 이러한 가열 처리에 의해, 산화물 반도체층(399)에 포함되는 수소, 수분, 수산기 또는 수소화물과 같은 불순물이 산화물 절연층(396)으로 확산될 수 있어, 산화물 반도체층(399)의 불순물이 보다 저감될 수 있다.
이상의 공정을 통해, 수소, 수분, 수산기, 또는 수소화물의 농도가 저감된 산화물 반도체층(392)을 갖는 박막 트랜지스터(390)를 형성할 수 있다(도 12e 참조).
상술한 바와 같이 산화물 반도체층을 형성할 시에, 반응 분위기 중의 수분이 제거되어, 그 산화물 반도체층의 수소 및 수소화물의 농도가 저감될 수 있다. 그것에 의해, 산화물 반도체층이 안정화될 수 있다.
산화물 절연층 위에 보호 절연층이 제공될 수 있다. 본 실시예에서는, 보호 절연층(398)이 산화물 절연층(396) 위에 형성된다. 보호 절연층(398)으로서는, 질화 실리콘막, 질화산화 실리콘막, 질화 알루미늄막, 또는 질화산화 알루미늄막 등을 사용한다.
보호 절연층(398)으로서 산화물 절연층(396)까지 형성된 기판(394)은 100℃ 내지 400℃의 온도로 가열되어, 수소 및 수분이 제거되고 고순도 질소를 포함하는 스퍼터링 가스가 도입되고, 실리콘 타겟이 이용되어, 질화 실리콘막이 형성된다. 이 경우에, 산화물 절연층(396)과 마찬가지로, 처리실 내의 수분을 제거한 후에 보호 절연층(398)이 형성되는 것이 바람직하다.
보호 절연층(398)을 형성하는 경우, 보호 절연층(398)의 형성시에 100℃ 내지 400℃로 기판(394)이 가열되어, 산화물 반도체층(392)에 포함되는 수소 또는 수분이 산화물 절연층(398)에 확산될 수 있다. 이 경우, 산화물 절연층(396)의 형성 후에 가열 처리는 반드시 수행될 필요가 없다.
산화물 절연층(396)으로서 산화 실리콘층이 형성되고, 보호 절연층(398)으로서 질화 실리콘층이 그 위에 적층되는 경우, 산화 실리콘층과 질화 실리콘층은 같은 처리실에 있어서, 공통의 실리콘 타겟을 이용해 형성될 수 있다. 먼저 산소를 포함하는 스퍼터링 가스가 도입된 후에, 처리실 내에 제공된 실리콘 타겟을 사용해 산화 실리콘층이 형성되고, 다음으로, 스퍼터링 가스가 질소로 전환되어 같은 실리콘 타겟이 사용되어 질화 실리콘층을 형성한다. 산화물 절연층(396)을 대기에 노출시키지 않고도, 산화 실리콘층과 질화 실리콘층이 연속으로 형성될 수 있기 때문에, 산화물 절연층(396) 표면에 수소와 수분과 같은 불순물들이 흡착하는 것을 방지할 수 있다. 보호 절연층(398)을 형성한 후, 산화물 반도체층에 포함되는 수소 또는 수분을 산화물 절연층에 확산시키기 위한 가열 처리(온도 100℃ 내지 400℃에서)를 실시할 수 있다.
보호 절연층의 형성 후, 대기 중에, 100℃ 이상 200℃ 이하에서 1시간 이상 30시간 이하에서의 가열 처리를 추가적으로 실시할 수 있다. 이 가열 처리는 일정한 가열 온도로 실시될 수 있다. 대안적으로, 가열 온도에서 이하의 변화가 복수회 반복적으로 수행될 수 있다: 가열 온도는 실온으로부터 100℃ 이상 200℃ 이하의 온도로 증가되고 그 후에 실온으로 감소된다. 또한, 이 가열 처리는 감압 하에서 실시될 수도 있다. 감압 하에서는, 가열 시간을 단축할 수 있다. 이 가열 처리에 의해, 표시 패널의 신뢰성을 한층 더 향상시킬 수 있다.
상술한 바와 같이, 게이트 절연층 위에 채널 형성 영역이 되는 산화물 반도체층을 형성할 때, 반응 분위기 중의 수분이 제거되어, 그 산화물 반도체층의 수소 및 수소화물의 농도를 저감할 수 있다.
상술한 공정들은, 액정 표시 패널들, 전자발광 표시 패널들, 전자 잉크를 사용한 표시 장치들 등의 백플레인들(backplanes)(박막 트랜지스터들이 형성되는 기판들)의 제조에 사용될 수 있다. 상술한 공정들은, 400℃ 이하의 온도에서 행해질 수 있으므로, 두께가 1mm 이하로, 한 변의 길이가 1m 초과인 유리 기판을 사용하는 제작 공정들에도 적용될 수 있다. 또한, 400℃ 이하의 처리 온도에서 모든 상기 공정들을 실시할 수 있으므로; 표시 패널들이 큰 에너지를 소비 없이 제조될 수 있다.
본 실시예는 다른 실시예 및 예들 중 임의의 것과 적절히 조합하여 실시하는 것이 가능하다.
따라서, 산화물 반도체층을 포함하는 박막 트랜지스터로, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형 터치 패널이 제공될 수 있다.
(실시예 6)
본 실시예에서는, 본 명세서에서 개시된 표시 패널에 적용될 수 있는 박막 트랜지스터의 다른 예를 설명한다. 본 실시예의 박막 트랜지스터(310)는 상술한 실시예들 중 어느 하나에 있어서의, 채널 형성 영역을 포함하는 산화물 반도체층을 사용하여 형성된 박막 트랜지스터(예를 들어, 실시예 1에 있어서의 트랜지스터들(201, 205, 206, 301), 실시예 3 및 실시예 4에 있어서의 트랜지스터들(503, 540))로서 사용될 수 있다. 상술한 실시예들과 동일 부분들, 상술한 실시예들에서 부분들의 기능들과 동일한 기능들을 갖는 부분들, 및 상술한 실시예들과 동일한 공정들은 상술한 실시예들과 마찬가지로 다루어질 수 있으며, 반복적인 설명은 생략한다. 또한, 동일한 부분들의 상세한 설명도 생략 한다.
본 실시예의 박막 트랜지스터 및 박막 트랜지스터의 제작 방법의 일 실시예를 도13a 내지 13e를 참조하여 설명한다.
도 13a 내지 도 13e는 박막 트랜지스터의 단면 구조의 일례를 도시한다. 도 13a 내지 13e에 도시된 박막 트랜지스터(310)는 보텀 게이트 박막 트랜지스터들 중 하나이며 역스태거형 박막 트랜지스터라고도 한다.
박막 트랜지스터(310)로서 단일 게이트 박막 트랜지스터를 이용하여 설명했지만, 필요에 따라, 복수의 채널 형성 영역들을 갖는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 13a 내지 13e를 참조하여 기판(305) 위에 박막 트랜지스터(310)를 제작하는 공정에 대해 설명한다.
우선, 절연 표면을 갖는 기판(305) 위에 도전막이 형성된 후, 제 1 포토리소그래피 공정에서 게이트 전극층(311)이 형성된다. 레지스트 마스크가 잉크젯법으로 형성될 수 있다는 것을 주의한다. 레지스트 마스크가 잉크젯법으로 형성될 때, 포토마스크가 사용되지 않기 때문에; 제조 비용이 저감될 수 있다.
적어도 후에 수행되는 가열 처리에 견디는 내열성을 가지고 있는 한, 절연 표면을 갖는 기판(305)으로 사용될 수 있는 기판에 특별한 제한은 없다. 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 등을 사용하여 형성된 유리 기판이 사용될 수 있다.
유리 기판으로서, 후에 수행되는 가열 처리의 온도가 높은 경우에는, 변형 점이 730℃ 이상인 기판을 사용하는 것이 바람직하다. 유리 기판의 재료로서는, 예를 들어, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리와 같은 유리 재료가 사용된다. 산화 붕소와 비교해서 산화 바륨(BaO)을 더 많이 함유함으로써, 유리 기판이 내열성이 있고 보다 실용적으로 사용된다. 이 때문에, B2O3보다 BaO를 많이 함유하는 유리 기판을 사용하는 것이 바람직하다.
상술한 유리 기판 대신, 세라믹 기판, 석영 기판, 또는 사파이어 기판과 같은 절연체를 사용하여 형성된 기판이 기판(305)으로서 사용될 수 있다는 것을 주의한다. 대안적으로, 결정화 유리 기판 등을 사용할 수 있다.
하지막으로서의 역할을 하는 절연막은 기판(305)과 게이트 전극층(311) 사이에 제공될 수 있다. 하지막은, 기판(305)으로부터의 불순물 원소의 확산을 방지하는 기능을 갖고, 질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 및 산화질화 실리콘막 중 임의의 하나를 사용해서 단층 구조 또는 적층 구조로 형성될 수 있다.
게이트 전극층(311)은, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐과 같은 금속 재료들과, 이 재료들 중 임의의 것을 주성분으로 함유하는 합금 재료를 사용해서 단층 구조 또는 적층 구조로 형성될 수 있다.
예를 들어, 게이트 전극층(311)의 2층 구조로서, 알루미늄층 위에 몰리브덴층이 적층된 2층 구조, 구리층 위에 몰리브덴층이 적층된 2층 구조, 구리층 위에 질화 티탄층 또는 질화 탄탈층이 적층된 2층 구조, 질화 티탄층과 몰리브덴층이 적층된 2층 구조, 또는 질화 텅스텐층과 텅스텐층이 적층된 2층 구조가 바람직하다. 3층 구조로서, 텅스텐층 또는 질화 텅스텐층, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티탄의 합금층, 및 질화 티탄층 또는 티탄층의 적층이 바람직하다.
그 후에, 게이트 전극층(311) 위에 게이트 절연층(397)을 형성한다.
게이트 절연층(307)은, 플라즈마 CVD법, 스퍼터링법 등에 의해, 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층 중 어느 하나를 사용해 단층 구조 또는 적층 구조로 형성될 수 있다. 예를 들어, 성막 가스로서 SiH4, 산소, 및 질소를 사용해 플라즈마 CVD법에 의해 산화질화 실리콘층을 형성할 수 있다. 게이트 절연층(307)의 막두께는, 100nm 이상 500nm 이하이며, 게이트 절연층(307)이 적층 구조를 갖는 경우에는, 예를 들어, 막두께 50nm 이상 200nm 이하의 제 1 게이트 절연층 위에 막두께 5nm 이상 300nm 이하의 제 2 게이트 절연층이 적층된다.
본 실시예에서는, 게이트 절연층(307)으로서 플라즈마 CVD법에 의해 막두께 100nm의 산화질화 실리콘층이 형성된다.
다음으로, 게이트 절연층(307) 위에, 막두께 2nm 이상 200nm 이하의 산화물 반도체층(330)을 형성한다.
산화물 반도체층(330)이 스퍼터링법에 의해 형성되기 전에, 아르곤 가스가 도입되고 플라즈마가 발생되는 역스퍼터링으로, 게이트 절연층(307)의 표면에 부착된 먼지가 제거되는 것이 바람직하다는 것을 주의한다. 또한, 아르곤 분위기 대신에, 질소 분위기, 헬륨 분위기, 산소 분위기 등을 사용해도 된다는 것을 주의한다.
산화물 반도체층(330)은, In-Ga-Zn-O계 산화물 반도체층, In-Sn-Zn-O계 산화물 반도체층, In-Al-Zn-O계 산화물 반도체층, Sn-Ga-Zn-O계 산화물 반도체층, Al-Ga-Zn-O계 산화물 반도체층, Sn-Al-Zn-O계 산화물 반도체층, In-Zn-O계 산화물 반도체층, Sn-Zn-O계 산화물 반도체층, Al-Zn-O계 산화물 반도체층, In-O계 산화물 반도체층, Sn-O계 산화물 반도체층, Zn-O계 산화물 반도체층을 사용하여 형성된다. 산화물 반도체층(330)은, 희가스(대표적으로 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤) 및 산소를 포함하는 혼합된 분위기에서 스퍼터링법에 의해 형성될 수 있다. 스퍼터링법을 채용하는 경우, SiO2를 2 wt% 이상 10 wt% 이하 포함하는 타겟이 성막에 사용될 수 있다. 본 실시예에서는, 산화물 반도체층(330)이 In-Ga-Zn-O계 금속 산화물 타겟을 사용해 스퍼터링법에 의해 형성된다. 도 13a는 이 스테이지에서의 단면도에 대응한다.
산화물 반도체층(330)을 스퍼터링법으로 형성하기 위한 타겟으로서 산화 아연을 주성분으로 포함하는 금속 산화물 타겟을 사용할 수 있다. 금속 산화물 타겟의 다른 예로서는, In, Ga 및 Zn을 포함하는 산화물 반도체 타겟(조성비로서, In2O3:Ga2O3:ZnO=1:1:2[몰비])을 사용할 수 있다. 대안적으로, In, Ga 및 Zn을 포함하는 산화물 반도체 타겟(조성비로서, In2O3:Ga2O3:ZnO=1:1:2 또는 1:1:4[몰비])을 사용할 수 있다. 산화물 반도체 타겟의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 산화물 반도체 타겟을 사용하여 치밀한 산화물 반도체층이 형성된다.
산화물 반도체층(330)이 형성될 때 스퍼터링 가스로서, 수소, 물, 수산기를 갖는 물질, 또는 수소화물과 같은 불순물이, 수 ppm 또는 수 ppb의 농도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
감압 상태에 유지된 처리실 내에 기판이 유지되고, 기판 온도는 100℃ 내지 600℃, 바람직하게는 200℃ 내지 400℃로 설정된다. 기판을 가열하면서 성막함으로써, 형성된 산화물 반도체층에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링으로 의한 손상들이 경감될 수 있다. 그리고, 처리실 내의 수분을 제거하면서 수소 및 수분이 제거된 스퍼터링 가스가 처리실 내로 도입되고, 금속 산화물을 타겟으로서 사용하여 기판(305) 위에 산화물 반도체층(330)이 형성된다. 처리실 내의 수분을 제거하기 위해서는, 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은, 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프를 이용해 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물(보다 바람직하게는, 탄소 원자를 포함하는 화합물도 포함) 등이 제거되어, 성막실에서 형성된 산화물 반도체층의 불순물의 농도가 저감될 수 있다.
성막 조건들의 일례는 이하와 같다: 기판과 타겟 사이의 거리는 100mm, 압력은 0.6Pa, DC 전력은 0.5kW, 분위기는 산소 분위기(산소 유량 비율은 100%). 먼지가 저감될 수 있고 막두께가 균일해질 수 있으므로, 펄스 DC 전원을 사용하는 것이 바람직하다. 산화물 반도체층은 바람직하게는 5nm 이상 30nm 이하의 두께를 갖는다. 적절한 두께는 사용되는 산화물 반도체 재료에 따르고, 그 두께는 재료에 따라 선택될 수 있다는 것을 주의한다.
다음으로, 제 2 포토리소그래피 공정에서, 산화물 반도체층(330)이 섬 형상의 산화물 반도체층으로 가공된다. 섬 형상의 산화물 반도체층을 형성하기 위한 레지스트 마스크가 잉크젯법에 의해 형성될 수 있다. 레지스트 마스크가 잉크젯법으로 형성될 때, 포토마스크를 사용하지 않기 때문에; 제조 비용을 저감할 수 있다.
다음으로, 산화물 반도체층에 제 1 가열 처리를 행한다. 이 제 1 가열 처리에 의해, 산화물 반도체층의 탈수화 또는 탈수소화가 실시될 수 있다. 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만이다. 여기에서는, 가열 처리 장치들 중 하나인 전기로에 기판이 도입되고, 산화물 반도체층에 대해 질소 분위기하에서 450℃에서 1시간동안 가열 처리가 실시되어; 산화물 반도체층(331)이 얻어진다(도 13b 참조).
가열 처리를 위한 장치는 전기로에 한정되지 않고, 저항 발열체와 같은 발열체로부터의 열전도 또는 열복사를 사용하여, 객체를 가열하기 위한 장치가 제공된 어느 것일 수 있다. 예를 들어, GRTA(gas rapid thermal anneal) 장치 또는 LRTA(lamp rapid thermal anneal) 장치와 같은 RTA(rapid thermal anneal) 장치를 사용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할리드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 발광되는 광(전자파)의 복사에 의해 객체를 가열하기 위한 장치이다. GRTA 장치는 고온의 가스를 사용해 가열 처리를 하기 위한 장치이다. 가스로서, 아르곤과 같은 희가스, 또는 질소와 같은, 가열 처리에 있어서 객체와 반응하지 않는 불활성 가스가 사용된다.
예를 들어, 제 1 가열 처리로서, GRTA는 이하와 같이 수행될 수 있다. 기판은 650℃ 내지 700℃의 고온으로 가열된 불활성 가스에 이동되어 넣어져서 몇분간 가열된 후, 이동되어 고온으로 가열된 불활성 가스로부터 나온다. GRTA는 단시간에서 고온 가열 처리를 가능하게 한다.
제 1 가열 처리에 있어서는, 질소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 것을 주의한다. 대안적으로, 가열 처리를 위한 장치에 도입되는 질소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도는 1ppm 이하, 바람직하게는 0.1ppm 이하로 설정됨)으로 한다.
대안적으로, 산화물 반도체층의 제 1 가열 처리는, 섬 형상의 산화물 반도체층으로 아직 가공되지 않은 산화물 반도체층(330)에 실시될 수도 있다. 그 경우에는, 제 1 가열 처리 후에, 가열 장치로부터 기판을 꺼내, 포토리소그래피 공정이 수행된다.
산화물 반도체층에 대한 탈수화, 탈수소화의 효과를 갖는 가열 처리는, 이하의 타이밍 중 어느 하나에서 수행될 수 있다: 산화물 반도체층이 형성된 후; 산화물 반도체층 위에 소스 전극층 및 드레인 전극층이 형성된 후; 소스 전극층 및 드레인 전극층 위에 보호 절연막이 형성된 후.
게이트 절연층(307)에 컨택트홀을 형성하는 경우, 그 공정은 산화물 반도체층(330)에 탈수화 또는 탈수소화 전 또는 후에서도 수행될 수 있다.
산화물 반도체층의 에칭은, 습식 에칭으로 한정되지 않고 건식 에칭일 수도 있다는 것을 주의한다.
(에천트,에칭 시간, 및 온도와 같은) 에칭 조건들이 재료에 따라 적절히 조절되어, 산화물 반도체막이 원하는 형상을 갖도록 에칭될 수 있다.
다음으로, 게이트 절연층(307) 및 산화물 반도체층(331) 위에 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 동일한 층에 형성되는 배선 포함)이 되는 도전막이 형성된다. 도전막은 스퍼터링법이나 진공 증착법으로 형성될 수 있다. 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 같은 층에서 형성되는 배선을 포함함)이 되는 도전막의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, 또는 W에서 선택된 원소; 상술한 원소들 중 임의의 것을 포함하는 합금; 이러한 원소들 중 임의의 것의 조합을 포함하는 합금 등이 있다. 대안적으로, Al, Cu 등의 금속층들의 일방 또는 쌍방 위에 Cr, Ta, Ti, Mo, W 등의 고융점 금속층을 적층시킨 구성이 채용될 수도 있다. 또한 대안적으로, Si, Ti, Ta, W, Mo, Cr, Nd, Sc 또는 Y와 같은, Al막에서의 힐록들 및 위스커들의 발생을 방지하는 원소가 첨가되는 Al 재료가 사용되면, 내열성을 향상시킬 수 있다.
도전막은, 단층 구조, 또는 2층 이상의 적층 구조를 가질 수 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄 막을 적층하는 2층 구조, Ti막, 알루미늄막, 및 Ti막이 제시된 순서대로 적층된 3층 구조 등을 들 수 있다.
대안적으로, 소스 전극층 및 드레인 전극층(소스 전극층 및 드레인 전극층과 같은 층에서 형성되는 배선을 포함함)이 되는 도전막은 도전성의 금속 산화물을 사용하여 형성될 수 있다. 도전성의 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 혼합 산화물(In2O3-SnO2, ITO라 약칭함), 산화 인듐 산화 아연 혼합 산화물(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 금속 산화물들 중 어느 하나가 사용될 수 있다.
도전막의 형성 후에 가열 처리가 수행되면, 도전막이 가열 처리를 충분히 견딜만한 내열성을 갖는 것이 바람직하다.
제 3 포토리소그래피 공정이 수행된다. 도전막 위에 레지스트 마스크가 형성되고, 선택적인 에칭이 실시되어, 소스 전극층(315a)과 드레인 전극층(315b)이 형성된다. 그 후, 레지스트 마스크가 제거된다(도 13c 참조).
제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선, KrF 레이저 빔, 또는 ArF 레이저 빔이 사용된다. 후에 형성되는 박막 트랜지스터의 채널 길이 L은, 산화물 반도체층(331) 위에 서로 인접하는 소스 전극층(315a)의 하단부와 드레인 전극층(315b)의 하단부 사이의 간격폭에 따른다. 채널 길이 L이 25nm 미만인 경우에 노광을 실시하는 경우에는, 수 nm 내지 수십 nm의 매우 짧은 파장들을 갖는 초자외선이 제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에 사용된다는 것을 주의한다. 초자외선에 의한 노광은 해상도가 높고 필드의 심도도 크다. 따라서, 후에 형성되는 박막 트랜지스터의 채널 길이 L은 10nm 이상 1000 nm 이하로 설정될 수 있다. 따라서, 회로의 동작 속도가 증가될 수 있다. 또한, 본 실시예의 박막 트랜지스터에서는 오프 전류가 매우 작으므로, 낮은 전력 소비가 달성될 수 있다.
도전막의 에칭시에, 산화물 반도체층(331)이 완전하게 제거되지 않도록 재료들 및 에칭 조건들을 적절히 조절한다는 것을 주의한다.
본 실시예에서는, 도전막으로서 Ti막을 이용하고, 산화물 반도체층(331)으로서 In-Ga-Zn-O계 산화물 반도체를 사용하고, 에천트로서 암모니아 수소 페록사이드 혼합물(수소 페록사이드(물 31 wt%): 암모니아수 28 wt%: 물=5:2:2)이 사용된다.
제 3 포토리소그래피 공정에서는, 산화물 반도체층(331)의 일부가 에칭될 수 있어, 홈부(오목부)를 갖는 산화물 반도체층이 형성될 수도 있다는 것을 주의한다. 소스 전극층(315a) 및 드레인 전극층(315b)을 형성하기 위해 사용되는 레지스트 마스크가 잉크젯법으로 형성될 수 있다. 레지스트 마스크가 잉크젯법으로 형성될 때, 포토마스크가 사용되지 않기 때문에; 제조 비용을 저감할 수 있다.
또한, 산화물 반도체층(331)과 소스 전극층(315a) 및 드레인 전극층(315b)의 사이에, 산화물 도전층이 형성될 수 있다. 산화물 도전층과 소스 전극층 및 드레인 전극층을 형성하기 위한 금속층은 연속적으로 형성될 수 있다. 산화물 도전층은 소스 영역 및 드레인 영역으로서 기능할 수 있다.
소스 영역 및 드레인 영역으로서 산화물 도전층이 산화물 반도체층(331)과 소스 전극층(315a) 및 드레인 전극층(315b) 사이에 제공되면, 소스 영역 및 드레인 영역이 낮은 저항을 가질 수 있고 트랜지스터가 고속으로 동작할 수 있다.
포토리소그래피 공정에서의 포토마스크들의 수 및 공정들의 수를 감소시키기 위해서, 복수의 강도를 갖도록 광이 투과된 노광 마스크인 다계조 마스크를 사용하여 형성된 레지스트 마스크를 사용해 에칭이 수행될 수 있다. 다계조 마스크를 이용해 형성된 레지스트 마스크는 복수의 두께를 갖고, 에칭을 수행함으로써 형상이 추가적으로 변형될 수 있으며, 레지스트 마스크는 복수의 에칭 공정들에서 사용될 수 있어 상이한 패턴들을 제공한다. 따라서, 다계조 마스크를 사용해서, 적어도 2 종류의 상이한 패턴들에 대응하는 레지스트 마스크가 형성될 수 있다. 따라서, 노광 마스크들의 수가 감소될 수 있고, 대응되는 포토리소그래피 공정들의 수도 감소될 수 있어, 공정의 간략화가 실현될 수 있다.
다음으로, N2O, N2, 또는 Ar과 같은 가스로 플라즈마 처리가 수행된다. 이 플라즈마 처리에 의해, 산화물 반도체층의 노출부의 표면에 부착된 물이 제거된다. 대안적으로, 산소와 아르곤의 혼합 가스를 사용해서 플라즈마 처리가 수행될 수도 있다.
플라즈마 처리가 수행된 후, 산화물 반도체층을 대기에 노출시키지 않고도, 산화물 반도체층의 일부에 접촉하고 보호 절연막으로서의 기능을 하는 산화물 절연층(316)이 형성된다.
산화물 절연층(316)은, 스퍼터링법 등에 의해 1nm 이상의 막두께로 적절히 형성될 수 있으며, 이는 산화물 절연층(316)에 물 또는 수소와 같은 불순물을 침입되는 것을 방지한다. 산화물 절연층(316)에 수소가 포함되면, 그 수소의 산화물 반도체층에 대한 침입, 또는 수소에 의한 산화물 반도체층 내의 산소에 대한 추출이 유발 될 수 있어, 산화물 반도체층의 백채널의 저항이 감소되어(n형화됨), 기생 채널이 형성될 수 있다. 따라서, 산화물 절연층(316)은 가능한 한 수소를 포함하지 않도록 형성되도록, 수소가 사용되지 않는 형성 방법이 채용되는 것이 중요하다.
산화물 반도체층에 접촉하여 형성되는 산화물 절연층(316)은, 수분, 수소 이온, 및 OH- 와 같은 불순물들을 포함하지 않고, 이러한 불순물들이 외부로부터 침입하는 것을 차단하는 무기 절연막, 대표적으로는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막, 또는 산화질화 알루미늄막을 사용하여 형성된다. 본 실시예에서는, 산화물 절연층(316)으로서 막두께 200nm로 산화 실리콘막이 스퍼터링법에 의해 형성한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하일 수 있고, 본 실시예에서는 100℃이다. 산화 실리콘막은 스퍼터링법에 의해, 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤) 및 산소 분위기에서 형성될 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 사용할 수 있다. 예를 들어, 실리콘 타겟을 사용해서, 산소 및 질소를 함유하는 분위기에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다.
이 경우에, 처리실 내의 수분을 제거하면서 산화물 절연층(316)이 형성되는 것이 바람직하다. 이는, 산화물 반도체층(331) 및 산화물 절연층(316)에 수소, 수산기 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은, 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프로 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되므로, 성막실에서 형성된 산화물 절연층(316)의 불순물의 농도가 저감될 수 있다.
산화물 절연층(316)을 형성할 때에, 스퍼터링 가스로서, 수소, 물, 수산기 또는 수소화물과 같은 불순물이 농도 수 ppm 또는 수 ppb도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음으로, 불활성 가스 분위기 또는 산소 가스 분위기에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)가 실시된다. 예를 들어, 질소 분위기에서 250℃에서 1시간 동안 제 2 가열 처리를 실시한다. 제 2 가열 처리에서, 산화물 반도체층은, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(316)에 접촉되어 가열된다.
상술한 공정들을 통해, 초기에 형성된 산화물 반도체층은, 탈수화 또는 탈수소화를 위한 제 1 가열 처리에 의해 저저항화 된 후, 제 2 가열 처리에 의해 산화물 절연층(316)과 접촉하고 있는 산화물 반도체층의 일부가 선택적으로 산소 과잉 상태로 변한다. 그 결과, 게이트 전극층(311)과 겹치는 채널 형성 영역(313)은 진성이 되고, 소스 전극층(315a) 및 드레인 전극층(315b)과 겹치는 고저항 소스 영역(314a)과 고저항 드레인 영역(314b)이 자기 정합 방식으로 형성된다. 따라서, 박막 트랜지스터(310)가 형성된다(도 13d 참조).
산화물 절연층(316)으로서 결함을 많이 포함하는 산화 실리콘층이 사용되면, 산화 실리콘층 형성 후의 가열 처리는 산화물 반도체층에 포함되는 수소, 수분, 수산기, 또는 수소화물과 같은 불순물을 산화물 절연층에 확산시켜, 산화물 반도체층에 포함되는 불순물이 더욱 저감될 수 있는 효과를 갖는다.
드레인 전극층(315b)(및 소스 전극층(315a))과 중첩하는 산화물 반도체층에 있어서 고저항 드레인 영역(314b)(및 고저항 소스 영역(314a))을 형성함으로써, 박막 트랜지스터의 신뢰성이 향상될 수 있다는 것을 주의한다. 구체적으로는, 고저항 드레인 영역(314b)을 형성함으로써, 드레인 전극층(315b), 고저항 드레인 영역(314b), 및 채널 형성 영역(313)의 도전성들이 순서대로 변하는 구조가 얻어질 수 있다. 그 때문에, 고전원 전위 VDD를 공급하기 위한 배선에 접속된 드레인 전극층(315b)으로 박막 트랜지스터가 동작하는 경우, 게이트 전극층(311)과 드레인 전극층(315b) 사이에 고전계가 인가되어도 고저항 드레인 영역이 버퍼로서의 역할을 하고 고전계가 국소적으로 인가되지 않으므로; 박막 트랜지스터의 내압이 증가될 수 있다.
산화물 반도체층(331)에 있어서의 고저항 소스 영역(314a) 또는 고저항 드레인 영역(314b)은, 산화물 반도체층(331)의 막두께가 15nm 이하인 경우에는 막두께 방향 전체에 걸쳐서 형성된다. 하지만, 산화물 반도체층(331)의 막두께가 30nm 이상인 경우에는, 산화물 반도체층(331)의 일부, 즉, 소스 전극층(315a) 또는 드레인 전극층(315b)과 접촉 영역 및 그 근방에만 형성된다. 따라서, 게이트 절연막(331)에 가까운 영역은 i형으로 될 수 있다.
산화물 절연층(316) 위에 추가적으로 보호 절연층(308)을 형성할 수 있다. 보호 절연층(308)은, 수분, 수소 이온 및 OH-와 같은 불순물을 포함하지 않고, 이들이 외부로부터 침입하는 것을 차단하는 무기 절연막, 예를 들어, 질화 실리콘막, 질화 알루미늄막, 질화산화 실리콘막, 질화산화 알루미늄막 등을 사용하여 형성된다. 예를 들어, RF 스퍼터링법에 이해 질화 실리콘막을 형성한다. RF 스퍼터링법은, 높은 생산성으로 인해 보호 절연층의 형성 방법으로서 바람직하다. 본 실시예에서는, 보호 절연층으로서, 보호 절연층(306)이 질화 실리콘막을 사용해서 형성된다(도 13e 참조).
보호 절연층(306)으로서 산화물 절연층(316)까지 형성된 기판(305)은 100℃ 내지 400℃의 온도로 가열되고, 수소 및 수분이 제거되고 고순도 질소를 포함하는 스퍼터링 가스가 도입되고 실리콘 타겟을 사용해서 질화 실리콘막이 형성된다. 이 경우에, 산화물 절연층(316)과 마찬가지로, 처리실 내의 수분을 제거한 후에 보호 절연층(306)이 형성되는 것이 바람직하다.
보호 절연층(306)의 형성 후에, 대기중에서 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서 가열 처리를 실시할 수 있다. 이 가열 처리는 일정한 온도에서 수행될 수 있다. 대안적으로, 이하의 가열 온도의 변화가 복수회 반복적으로 실시될 수 있다: 실온으로부터, 100℃ 이상 200℃ 이하의 온도로 가열 온도가 증가된 후 실온으로 저하된다. 또한, 이 가열 처리는 감압 하에서 실시될 수 있다. 감압 하에서, 가열 시간이 단축될 수 있다.
보호 절연층(306) 위에 평탄화를 위한 평탄화 절연층이 제공될 수 있다는 것을 주의한다.
본 실시예는 다른 실시예들 및 예들 중 어느 하나와 적절히 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 포함하는 박막 트랜지스터로, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형 터치 패널을 제공할 수 있다.
(실시예 7)
본 실시예에서는, 본 명세서에서 개시된 표시 패널에 적용될 수 있는 박막 트랜지스터의 다른 예를 설명한다. 본 실시예의 박막 트랜지스터(360)는 상술한 실시예 중 어느 하나에 있어서의, 채널 형성 영역을 포함하는 산화물 반도체층을 사용하여 형성된 박막 트랜지스터(예를 들어, 실시예 1에 있어서의 트랜지스터들(201, 205, 206, 301), 실시예 3 및 실시예 4에 있어서의 트랜지스터들(503, 540))로서 사용될 수 있다. 상술한 실시예들과 동일 부분들, 상술한 실시예들과 동일한 기능들을 갖는 부분들, 및 상술한 실시예들과 동일한 공정들은 상술한 실시예들과 마찬가지로 다루어질 수 있으며, 반복적인 설명은 생략한다. 또한, 동일한 부분들의 상세한 설명도 생략한다.
본 실시예의 박막 트랜지스터 및 박막 트랜지스터의 제작 방법의 일 실시예를 도14a 내지 도 14e를 참조하여 설명한다.
도 14a 내지 도 14e는 박막 트랜지스터의 단면 구조의 일례를 도시한다. 도 14a 내지 도 14e에 도시된 박막 트랜지스터(360)는 보텀 게이트 박막 트랜지스터들 중 하나이며, 채널 보호형 박막 트랜지스터(채널 스톱형 박막 트랜지스터로도 칭함)이라 칭해지고, 역스태거형 박막 트랜지스터라고도 칭해진다.
박막 트랜지스터(360)로서 단일 게이트 박막 트랜지스터를 사용하여 설명했지만, 필요에 따라, 복수의 채널 형성 영역들을 갖는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 14a 내지 도 14e를 참조하여 기판(320) 위에 박막 트랜지스터(360)를 제작하는 공정에 대해 설명한다.
우선, 절연 표면을 갖는 기판(320) 위에 도전막이 형성된 후, 제 1 포토리소그래피 공정에서 게이트 전극층(361)이 형성된다. 레지스트 마스크가 잉크젯법으로 형성될 수 있다는 것을 주의한다. 레지스트 마스크가 잉크젯법으로 형성되면, 포토마스크가 사용되지 않기 때문에; 제조 비용이 저감될 수 있다.
또한, 게이트 전극층(361)은, 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐과 같은 금속 재료들과, 이 재료들 중 임의의 것을 주성분으로 함유하는 합금 재료 중 임의의 것을 사용해서 단층 구조 또는 적층 구조로 형성될 수 있다.
그 후에, 게이트 전극층(361) 위에 게이트 절연층(322)을 형성한다.
본 실시예에서는, 게이트 절연층(322)으로서 플라즈마 CVD법에 의해 막두께 100nm의 산화질화 실리콘층이 형성된다.
다음으로, 게이트 절연층(322) 위에, 막두께 2nm 이상 200nm 이하의 산화물 반도체층을 형성하고, 제 2 포토리소그래피 공정에서 섬형 산화물 반도체층으로 처리된다. 본 실시예에서, 산화물 반도체층은 In-Ga-Zn-O계 금속 산화물 타겟을 사용하여 스퍼터링법에 의해 형성된다.
이 경우에 있어서, 처리실 내의 수분을 제거하면서 산화물 반도체층을 형성하는 것이 바람직하다. 이는, 산화물 반도체층에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은, 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프로 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되므로, 성막실에서 형성된 산화물 반도체층의 불순물의 농도가 저감될 수 있다.
산화물 절연층을 형성할 때에, 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이 농도 수 ppm 또는 수 ppb도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음으로, 산화물 반도체층에 탈수화 또는 탈수소화를 행한다. 탈수화 또는 탈수소화를 위한 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만이다. 여기에서는, 가열 처리 장치의 하나인 전기로에 기판이 도입되고, 산화물 반도체층에 대해 질소 분위기하에서 450℃에서 1시간동안 가열 처리가 실시되고, 그 후에 산화물 반도체층에 물과 수소의 침입이 방지되도록 산화물 반도체층이 노출되지 않아; 산화물 반도체층(332)이 얻어진다(도 14a 참조).
다음으로, N2O, N2, 또는 Ar과 같은 가스로 플라즈마 처리를 실시한다. 이 플라즈마 처리에 의해, 산화물 반도체층의 노출된 부분의 표면에 부착된 물이 제거된다. 대안적으로, 산소와 아르곤의 혼합 가스를 이용해 플라즈마 처리를 실시해도 된다.
다음으로, 게이트 절연층(322) 및 산화물 반도체층(332) 위에, 산화물 절연층이 형성되고, 제 3 포토리소그래피 공정이 수행된다. 레지스트 마스크가 형성되고, 선택적인 에칭이 실시되어, 산화물 절연층(366)을 형성한다. 그 후, 레지스트 마스크가 제거된다.
본 실시예에서는, 산화물 절연층(366)으로서 막두께 200nm의 산화 실리콘막을 스퍼터링법에 의해 형성한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하일 수 있으며, 본 실시예에서는 100℃이다. 산화 실리콘막은 스퍼터링법에 의해 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤) 및 산소를 포함하는 분위기에서 형성될 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 사용할 수 있다. 예를 들어, 실리콘 타겟을 이용해, 산소 및 질소를 포함하는 분위기하에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다. 낮은 저항을 갖는 영역에서 산화물 반도체층에 접촉하여 형성되는 산화물 절연층(366)은 수분, 수소 이온, OH-와 같은 불순물들을 포함하지 않고, 이러한 불순물이 외부로부터 침입하는 것을 차단하는 무기 절연막, 대표적으로는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 또는 산화질화 알루미늄을 사용하여 형성된다.
이 경우에 있어서, 처리실 내의 수분을 제거하면서 산화물 절연층(366)이 형성되는 것이 바람직하다. 이는, 산화물 반도체층(332) 및 산화물 절연층(366)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프를 이용해 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되어, 성막실에서 형성된 산화물 절연층(366)의 불순물의 농도를 저감할 수 있다.
산화물 절연층(366)을 형성할 때에 사용되는 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이 수 ppm 또는 수 ppb의 농도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음으로, 불활성 가스 분위기 또는 산소 가스 분위기에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)가 실시된다. 예를 들어, 질소 분위기에서 250℃에서 1시간동안 제 2 가열 처리를 실시한다. 제 2 가열 처리로, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(366)에 접촉되어 열이 가해진다.
본 실시예에서는, 산화물 절연층(366)이 형성되고 산화물 절연층의 일부가 노출되어 있는 산화물 반도체층(332)에 대해 질소와 같은 불활성 가스 분위기, 또는 감압 하에서 가열 처리가 추가적으로 실시된다. 질소와 같은 불활성 가스 분위기 또는 감압 하에서 가열 처리를 실시함으로써, 산화물 절연층(366)으로 덮이지 않아 노출된 산화물 반도체층(332)의 영역들의 저항이 감소될 수 있다. 예를 들어, 질소 분위기에서 250℃에서 1시간 동안 가열 처리를 실시한다.
산화물 절연층(366)이 제공된 산화물 반도체층(332)에 대한 질소 분위기에서의 가열 처리에 의해, 산화물 반도체층(332)의 노출된 영역들의 저항은 감소된다. 따라서, 상이한 저항들을 갖는 영역들(도 14b에 있어서는 음영 영역들 및 백색 영역들로 나타내어짐)을 갖는 산화물 반도체층(362)이 형성된다.
다음으로, 게이트 절연층(322), 산화물 반도체층(362), 및 산화물 절연층(366) 위에 도전막을 형성한 후, 제 4 포토리소그래피 공정이 수행된다. 레지스트 마스크가 형성되고 선택적인 에칭이 수행되어, 소스 전극층(365a) 및 드레인 전극층(365b)이 형성된다. 그 후, 레지스트 마스크가 제거된다(도 14c 참조).
소스 전극층(365a) 및 드레인 전극층(365b) 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, 또는 W에서 선택된 원소; 상술한 원소들 중 임의의 것을 포함하는 합금; 이러한 원소들 중 임의의 것의 조합을 포함하는 합금막 등이 있다. 대안적으로, Al, Cu 등의 금속층들의 일방 또는 쌍방 위에 Cr, Ta, Ti, Mo, W 등의 고융점 금속층을 적층시킨 구성이 채용될 수도 있다. 또한 대안적으로, Si, Ti, Ta, W, Mo, Cr, Nd, Sc 또는 Y와 같은, Al막에서의 힐록들 및 위스커들의 발생을 방지하는 원소가 첨가되는 Al 재료가 사용되면, 내열성을 향상시킬 수 있다.
소스 전극층(365a) 및 드레인 전극층(365b)은 각각 단층 구조, 또는 2층 이상의 적층 구조를 가질 수 있다. 예를 들어, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 위에 티탄막을 적층하는 2층 구조, Ti막, 알루미늄막, 및 Ti막이 제시된 순서대로 적층된 3층 구조 등을 들 수 있다.
대안적으로, 소스 전극층(365a) 및 드레인 전극층(365b)은 도전성의 금속 산화물을 사용하여 형성될 수 있다. 도전성의 금속 산화물로서는, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3-SnO2, ITO라 약칭함), 산화 인듐 산화 아연 합금(In2O3-ZnO), 또는 실리콘 또는 산화 실리콘을 포함하는 금속 산화물 재료들 중 어느 하나가 사용될 수 있다.
상술한 공정들을 통해, 형성된 산화물 반도체층은, 탈수화 또는 탈수소화를 위한 가열 처리에 의해 저저항화 된 후, 산화물 반도체층의 일부가 선택적으로 산소 과잉 상태로 변한다. 그 결과, 게이트 전극층(361)과 겹치는 채널 형성 영역(363)은 진성이 되고, 소스 전극층(365a) 및 드레인 전극층(365b)과 겹치는 고저항 소스 영역(364a)과 고저항 드레인 영역(364b)이 각각 자기 정합 방식으로 형성된다. 따라서, 박막 트랜지스터(360)가 형성된다.
드레인 전극층(365b)(및 소스 전극층(365a))과 중첩하는 산화물 반도체층에 있어서 고저항 드레인 영역(364b)(및 고저항 소스 영역(364a))을 형성함으로써, 박막 트랜지스터의 신뢰성이 향상될 수 있다는 것을 주의한다. 구체적으로는, 고저항 드레인 영역(364b)을 형성함으로써, 드레인 전극층(365b), 고저항 드레인 영역(364b) 및 채널 형성 영역(363)의 도전성들이 변하는 구조가 얻어질 수 있다. 그 때문에, 박막 트랜지스터가 드레인 전극층(365b)에 고전원 전위 VDD를 공급하기 위한 배선에 접속되어 동작하는 경우, 게이트 전극층(361)과 드레인 전극층(365b) 사이에 고전계가 인가되어도, 고저항 드레인 영역이 버퍼로서의 역할을 하고 고전계가 국소적으로 인가되지 않으므로; 박막 트랜지스터의 내압이 상승될 수 있다.
소스 전극층(365a), 드레인 전극층(365b), 및 산화물 절연층(366) 위에 보호 절연층(323)이 형성된다. 본 실시예에서는, 보호 절연층(323)은 질화 실리콘막을 사용해서 형성된다(도 14d 참조).
소스 전극층(365a), 드레인 전극층(365b), 및 산화물 절연층(366) 위에 추가적으로 산화물 절연층이 형성될 수 있으며, 그 산화물 절연층 위에 보호 절연층(323)이 적층될 수 있다는 것을 주의한다.
본 실시예는, 다른 실시예들 및 예들 중 어느 것과 적절히 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 포함하는 박막 트랜지스터로, 안정한 전기 특성과 높은 신뢰성을 갖는 대형 터치 패널을 제공할 수 있다.
(실시예 8)
본 실시예에서는, 본 명세서에서 개시된 표시 패널에 적용될 수 있는 박막 트랜지스터의 다른 예를 설명한다. 본 실시예의 박막 트랜지스터(350)는 상술한 실시예 중 어느 하나에 있어서의, 채널 형성 영역을 포함하는 산화물 반도체층을 사용하여 형성된 박막 트랜지스터(예를 들어, 실시예 1에 있어서의 트랜지스터들(201, 205, 206, 301), 실시예 3 및 실시예 4에 있어서의 트랜지스터들(503, 540))로서 사용될 수 있다. 상술한 실시예들과 동일 부분들, 상술한 실시예들과 동일한 기능들을 갖는 부분들, 및 상술한 실시예들과 동일한 공정들은 상술한 실시예들과 마찬가지로 다루어질 수 있으며, 반복적인 설명은 생략한다. 또한, 동일한 부분들의 상세한 설명도 생략한다.
본 실시예의 박막 트랜지스터 및 박막 트랜지스터의 제작 방법의 일 실시예를 도15a 내지 도 15d를 참조하여 설명한다.
박막 트랜지스터(350)로서 단일 게이트 박막 트랜지스터를 사용하여 설명했지만, 필요에 따라, 복수의 채널 형성 영역들을 갖는 멀티 게이트 박막 트랜지스터가 형성될 수도 있다.
이하, 도 15a 내지 도 15d를 참조하여 기판(340) 위에 박막 트랜지스터(350)를 제작하는 공정에 대해 설명한다.
우선, 절연 표면을 갖는 기판(340) 위에 도전막이 형성된 후, 제 1 포토리소그래피 공정에서 게이트 전극층(351)이 형성된다. 본 실시예에서는, 게이트 전극층(351)으로서 텅스텐막이 150nm의 두께로 형성된다.
그 후에, 게이트 전극층(351) 위에 게이트 절연층(342)을 형성한다. 본 실시예에서는, 게이트 절연층(342)으로서 플라즈마 CVD법에 의해 막두께 100nm의 산화질화 실리콘층이 형성된다.
다음으로, 게이트 절연층(342) 위에, 도전막이 형성되고, 제 2 포토리소그래피 공정이 수행된다. 레지스트 마스크가 형성되고 선택적인 에칭이 수행되어, 소스 전극층(355a) 및 드레인 전극층(355b)을 형성한다. 그 후에, 레지스트 마스크를 제거한다(도 15a 참조).
다음으로, 산화물 반도체층(345)을 형성한다(도 15b 참조). 본 실시예에서는, 산화물 반도체층(345)이 In-Ga-Zn-O계 금속 산화물 타겟을 사용해서 스퍼터링법에 의해 형성된다. 산화물 반도체층(345)은 제 3 포토리소그래피 공정에서 섬 형상의 산화물 반도체층으로 처리된다.
이 경우에 있어서, 처리실 내의 수분을 제거하면서 산화물 반도체층(345)이 형성되는 것이 바람직하다. 이는, 산화물 반도체층(345)에 수소, 수산기, 또는 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프를 사용해서 배기된 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되므로, 성막실에서 형성된 산화물 반도체층(345)의 불순물의 농도를 저감할 수 있다.
산화물 반도체층(345)을 형성할 때에 사용되는 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이 수 ppm 또는 수 ppb 농도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음으로, 산화물 반도체층에 탈수화 또는 탈수소화가 행해진다. 탈수화 또는 탈수소화를 위한 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 400℃ 이상 기판의 변형점 미만이다. 여기에서는, 가열 처리 장치의 하나인 전기로에 기판이 도입되고, 산화물 반도체층에 대해 질소 분위기하에서 450℃에서 1시간동안 가열 처리가 실시되고, 그 후에 산화물 반도체층에 물과 수소의 침입이 방지되도록 산화물 반도체층이 노출되지 않게 되어; 산화물 반도체층(346)이 얻어진다(도 15c 참조).
제 1 가열 처리로서, GRTA는 이하와 같이 수행된다. 기판은 650℃ 내지 700℃의 고온으로 가열된 불활성 가스에 이동되고 넣어져서 몇분간 가열된 후, 이동되어 고온으로 가열된 불활성 가스로부터 나온다. GRTA는 단시간에서 고온 가열 처리를 가능하게 한다.
다음으로, 산화물 반도체층(346)에 접촉하는 보호 절연막으로서의 역할을 하는 산화물 절연층(356)을 형성한다.
산화물 절연층(356)은, 스퍼터링법 등에 의해 1nm 이상의 막두께로 적절히 형성될 수 있으며, 이는 산화물 절연층(356)에 물 또는 수소와 같은 불순물이 침입되지 않는 방법이다. 산화물 절연층(356)에 수소가 포함되면, 그 수소의 산화물 반도체층에 대한 침입, 또는 수소에 의한 산화물 반도체층 내의 산소의 추출이 유발될 수 있어, 산화물 반도체층의 백 채널의 저항이 감소되어(n형화됨), 기생 채널이 형성될 수 있다. 따라서, 산화물 절연층(356)은 가능한 한 수소를 포함하지 않도록 형성되도록, 수소가 사용되지 않는 형성 방법이 채용되는 것이 중요하다.
본 실시예에서는, 산화물 절연층(356)으로서 막두께 200nm의 산화 실리콘막을 스퍼터링법에 의해 형성한다. 성막시의 기판 온도는, 실온 이상 300℃ 이하일 수 있으며, 본 실시예에서는 100℃이다. 산화 실리콘막은 스퍼터링법에 의해 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤) 및 산소를 포함하는 분위기에서 형성될 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 사용할 수 있다. 예를 들어, 실리콘 타겟을 이용해, 산소 및 질소를 포함하는 분위기에서 스퍼터링법에 의해 산화 실리콘막이 형성될 수 있다. 낮은 저항을 갖는 영역에서 산화물 반도체층에 접촉하여 형성되는 산화물 절연층(356)은 수분, 수소 이온, OH-와 같은 불순물을 포함하지 않고, 이러한 불순물이 외부로부터 침입하는 것을 차단하는 무기 절연막, 대표적으로는 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 또는 산화질화 알루미늄을 사용하여 형성된다.
이 경우에 있어서, 처리실 내의 수분을 제거하면서 산화물 절연층(356)이 형성되는 것이 바람직하다. 이는, 산화물 반도체층(352) 및 산화물 절연층(356)에 수소, 수산기 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프를 이용해 배기되는 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되어, 성막실에서 형성된 산화물 절연층(356)의 불순물의 농도를 저감할 수 있다.
산화물 절연층(356)을 형성할 때에 사용되는 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이 수 ppm 또는 수 ppb의 농도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음으로, 불활성 가스 분위기 또는 산소 가스 분위기에서 제 2 가열 처리(바람직하게는 200℃ 이상 400℃ 이하, 예를 들어 250℃ 이상 350℃ 이하)가 실시된다. 예를 들어, 질소 분위기에서 250℃에서 1시간 동안 제 2 가열 처리를 실시한다. 제 2 가열 처리로, 산화물 반도체층의 일부(채널 형성 영역)가 산화물 절연층(356)에 접촉되어 열이 가해진다.
이상의 공정들을 통해, 형성된 산화물 반도체층은 탈수화 또는 탈수소화를 위한 가열 처리에 의해 저항이 낮아진 후, 산화물 반도체층 일부가 선택적으로 변화되어 산소 과잉 상태로 된다. 그 결과, i형의 산화물 반도체층(352)이 형성된다. 이상의 공정들을 통해, 박막 트랜지스터(350)가 형성된다.
산화물 절연층(356) 위에 추가적으로 보호 절연층을 형성할 수 있다. 예를 들어, RF 스퍼터링법에 의해 질화 실리콘막을 형성한다. 본 실시예에서는, 보호 절연층으로서, 보호 절연층(343)이 질화 실리콘막을 이용해서 형성된다(도 15d 참조).
보호 절연층(343) 위에 평탄화를 위한 평탄화 절연층이 제공될 수 있다는 것을 주의한다.
본 실시예는 다른 실시예들 및 예들 중 어느 하나와 적절히 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 포함하는 박막 트랜지스터로, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형 터치 패널을 제공할 수 있다.
(실시예 9)
본 실시예에서는, 본 명세서에서 개시된 표시 패널에 적용될 수 있는 박막 트랜지스터의 다른 예를 설명한다. 본 실시예의 박막 트랜지스터(380)는 상술한 실시예들 중 어느 하나에 있어서의, 채널 형성 영역을 포함하는 산화물 반도체층을 사용하여 형성된 박막 트랜지스터(예를 들어, 실시예 1에 있어서의 트랜지스터들(201, 205, 206, 301), 실시예 3 및 실시예 4에 있어서의 트랜지스터들(503, 540))로서 사용될 수 있다.
본 실시예에서는, 박막 트랜지스터의 제작 공정의 일부가 실시예 6과 다른 예를 도 16을 참조하여 설명한다. 도 16은, 도 13a 내지 도 13c와 공정들의 일부를 제외하고는 동일하므로, 같은 부분들에는 같은 참조 부호들이 사용되며, 동일한 부분들의 상세한 설명은 생략한다.
실시예 6에 따르면, 기판(370) 위에 게이트 전극층(381)이 형성되고, 제 1 게이트 절연층(372a) 및 제 2 게이트 절연층(372b)이 그 위에 적층된다. 본 실시예에서는, 게이트 절연층이, 질화물 절연층 및 산화물 절연층이 제 1 게이트 절연층(372a) 및 제 2 게이트 절연층(372b)으로 각각 사용되는 2층 구조를 갖는다.
산화물 절연층으로서는, 산화 실리콘층, 산화질화 실리콘층, 산화 알루미늄층, 산화질화 알루미늄층, 산화 하프늄층 등을 사용할 수 있다. 질화 절연층으로서는, 질화 실리콘층, 질화산화 실리콘층, 질화 알루미늄층, 질화산화 알루미늄층 등을 사용할 수 있다.
본 실시예에서는, 게이트 절연층은, 게이트 전극층(381) 위에 질화 실리콘층과 산화 실리콘층을 적층된 구조를 가질 수 있다. 제 1 게이트 절연층(372a)으로서 스퍼터링법에 의해 막두께 50nm 200nm 이하(본 실시예에서는 50nm)의 질화 실리콘층(SiNy(y＞0))이 형성되고, 제 1 게이트 절연층(372a) 위에 제 2 게이트 절연층(372b)으로서 막두께 5nm 이상 300nm 이하(본 실시예에서는 100nm)의 산화 실리콘층(SiOx(x＞0))가 적층되어; 막두께 150nm의 게이트 절연층이 형성된다.
다음으로, 산화물 반도체층이 형성된 후, 포토리소그래피 공정에서 섬 형상의 산화물 반도체층으로 처리된다. 본 실시예에서는, 산화물 반도체층이 In-Ga-Zn-O계 금속 산화물 타겟을 사용해서 스퍼터링법에 의해 형성된다.
이 경우에, 처리실 내의 수분을 제거하면서 산화물 반도체층이 형성되는 것이 바람직하다. 이는, 산화물 반도체층에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 또는 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은, 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프로 배기된 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되어, 성막실에서 형성된 산화물 반도체층의 불순물의 농도가 저감될 수 있다.
산화물 반도체층을 형성할 때에 사용되는 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이 수 ppm 또는 수 ppb 농도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
다음으로, 산화물 반도체층에 탈수화 또는 탈수소화가 행해진다. 탈수화 또는 탈수소화를 위한 제 1 가열 처리의 온도는, 400℃ 이상 750℃ 이하, 바람직하게는 425℃ 이상이다. 온도가 425℃ 이상인 경우에, 가열 처리 시간은 1시간 이하일 수 있으며, 온도가 425℃ 미만인 경우, 가열 처리 시간은 1시간보다 길다는 것을 주의한다. 여기에서는, 가열 처리 장치들 중 하나인 전기로에 기판이 도입되고, 산화물 반도체층에 대해 질소 분위기에서 가열 처리를 실시된 후, 산화물 반도체층이 대기에 노출되지 않아, 산화물 반도체층으로 물 및 수소의 칩입이 방지된다. 따라서, 산화물 반도체층이 얻어진다. 그 후, 동일한 노(furnace)에 고순도의 산소 가스, 고순도의 N2O 가스 또는 초건조 에어(노점이 -40℃ 이하, 바람직하게는 -60℃ 이하)가 도입되어 냉각을 실시한다. 산소 가스 또는 N2O 가스에 물, 수소 등이 포함되지 않는 것이 바람직하다. 대안적으로, 가열 처리 장치에 도입되는 산소 가스 또는 N2O 가스의 순도가 바람직하게는 6N(99.9999%) 이상, 더욱 바람직하게는 7N(99.99999%) 이상(즉 산소 가스 또는 N2O 가스의 불순물 농도가 바람직하게는 1ppm 이하, 더욱 바람직하게는 0.1ppm 이하)이다.
가열 처리 장치는 전기로에 한정되지 않고, 예를 들어, GRTA(gas rapid thermal anneal) 장치 또는 LRTA(lamp rapid thermal anneal) 장치와 같은 RTA(rapid thermal anneal)일 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할리드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프 또는 고압 수은 램프와 같은 램프로부터 방출되는 광(전자파)의 복사에 의해 객체를 가열하기 위한 장치이다. GRTA는 고온의 가스를 사용해 가열 처리를 하기 위한 장치이다. 가스로서, 아르곤과 같은 희가스, 또는 질소와 같은, 가열 처리에 있어서 객체와 반응하지 않는 불활성 가스가 사용된다. 대안적으로, 가열 처리는 RTA 방법에 의해 600℃ 내지 750℃에서 몇분동안 수행될 수 있다.
또한, 탈수화 또는 탈수소화를 위한 제 1 가열 처리 후에, 200℃ 내지 400℃, 바람직하게는 200℃ 내지 300℃에서, 산소 가스 분위기 또는 N2O 가스 분위기에서 가열 처리가 수행될 수 있다.
산화물 반도체층의 제 1 가열 처리는 섬 형상의 산화물 반도체층으로 산화물 반도체층을 가공하기 전에 수행될 수 있다. 그 경우에는, 제 1 가열 처리 후에, 가열 장치로부터 기판을 꺼내어져, 포토리소그래피 공정이 수행된다.
상술한 공정을 통해, 산화물 반도체층의 전체 영역이 산소 과잉 상태로 되어, 산화물 반도체층이 더 높은 저항을 갖고, 즉 산화물 반도체형이 i형이 된다. 따라서, 그 전체 영역이 i형인 산화물 반도체층(382)이 형성된다.
다음으로, 산화물 반도체층(382) 위에 도전막이 형성되고, 포토리소그래피 공정이 수행된다. 레지스트 마스크가 도전막 위에 형성되고, 그 도전막이 선택적으로 에칭되어, 소스 전극층(385a) 및 드레인 전극층(385b)이 형성된다. 그 후, 제 2 게이트 절연층(372b), 산화물 반도체층(382), 소스 전극층(385a), 및 드레인 전극층(385b) 위에 스퍼터링법에 의해 산화물 절연층(386)이 형성된다.
이 경우에, 처리실 내의 수분을 제거하면서 산화물 절연층(386)을 형성하는 것이 바람직하다. 이는, 산화물 반도체층(382) 및 산화물 절연층(386)에 수소, 수산기, 및 수분이 포함되는 것을 방지하기 위한 것이다.
처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 사용하는 것이 바람직하다. 예를 들어, 크라이오펌프, 이온 펌프, 티탄 서블리메이션 펌프를 사용하는 것이 바람직하다. 또한, 배기 유닛은 콜드 트랩이 제공된 터보 분자 펌프일 수 있다. 크라이오펌프를 이용해서 배기된 성막실에서, 수소 원자, 물(H2O)과 같은 수소 원자를 포함하는 화합물 등이 제거되므로, 성막실에서 형성된 산화물 절연층(386)의 불순물 농도가 저감될 수 있다.
산화물 절연층(386)을 형성할 때에 사용되는 스퍼터링 가스로서, 수소, 물, 수산기, 또는 수소화물과 같은 불순물이 수 ppm 또는 수 ppb 농도까지 제거된 고순도 가스를 사용하는 것이 바람직하다.
이상의 공정들을 통해, 박막 트랜지스터(380)를 형성할 수 있다.
다음으로, 박막 트랜지스터들의 전기적 특성의 편차를 감소시키기 위해, 질소 가스 분위기와 같은 불활성 가스 분위기에서 가열 처리(바람직하게는 150℃ 이상 350 미만)를 실시할 수 있다. 예를 들어, 질소 분위기에서 250℃에서 1시간 동안 가열 처리가 실시된다.
산화물 절연층(386) 위에 보호 절연층(373)이 형성된다. 본 실시예에서는, 보호 절연층(373)이 스퍼터링법에 의해 막두께 100nm의 질화 실리콘막을 사용하여 형성된다.
각각 질화물 절연층을 사용하여 형성되는 보호 절연층(373) 및 제 1 게이트 절연층(372a)은 수분, 수소나, 수소화물, 및 수산화물과 같은 불순물들을 포함하지 않고, 이들이 외부로부터 침입하는 것을 차단하는 효과를 갖는다.
따라서, 보호 절연층(373) 형성 후의 제작 공정에서, 외부로부터 수분과 같은 불순물이 침입하는 것이 방지될 수 있다. 또한, 액정 표시 장치와 같이, 표시 패널을 갖는 반도체 장치로서 장치가 완성된 후에도, 장기적으로 외부로부터 수분과 같은 불순물의 침입이 방지될 수 있으므로; 장치의 장기적인 신뢰성이 달성될 수 있다.
또한, 질화물 절연층을 사용하여 형성된 보호 절연층(373)과 제 1 게이트 절연층(372a) 사이에 형성되는 제 2 게이트 절연층(372b)의 일부가 제거되어, 보호 절연층(373)과 제 1 게이트 절연층(372a)이 서로 접촉한다.
따라서, 산화물 반도체층의 수분, 수소, 수소화물, 수산화물과 같은 불순물들이 가능한 한 많이 감소되고, 이러한 불순물들의 침입이 방지되어, 산화물 반도체층의 불순물 농도가 낮게 유지될 수 있다.
보호 절연층(373) 위에 평탄화를 위한 평탄화 절연층이 제공될 수 있다는 것을 주의한다.
본 실시예는 다른 실시예들 및 예들 중 어느 하나와 적절히 조합하여 구현될 수 있다.
따라서, 산화물 반도체층을 포함하는 박막 트랜지스터로, 안정적인 전기 특성과 높은 신뢰성을 갖는 대형 표시 장치를 제공할 수 있다.
(실시예 10)
본 실시예에서, 본 명세서에서 개시되는 표시 패널에 적용될 수 있는 박막 트랜지스터의 다른 예를 설명한다. 본 실시예에서 설명된 박막 트랜지스터는 실시예 1 내지 실시예 9의 박막 트랜지스터에 적용될 수 있다.
본 실시예에서는, 게이트 전극층, 소스 전극층, 및 드레인 전극층에 대해 투광성을 갖는 도전 재료를 사용하는 예를 설명한다. 따라서, 본 실시예의 일부는 상술한 실시예들의 일부와 동일한 방식으로 수행될 수 있으며, 상술한 실시예와 동일 부분들 또는 동일한 기능들을 갖는 부분들, 및 이러한 부분들을 제작하는 공정에 대한 반복적인 설명은 생략한다. 또한, 동일한 부분들의 상세한 설명을 반복하지 않는다.
예를 들어, 게이트 전극층, 소스 전극층, 및 드레인 전극층의 재료는 가시광을 투과시키는 도전 재료일 수 있으며, 예를 들어, 이하의 금속 산화물들 중 어느 하나가 적용될 수 있다: In-Sn-O계 금속 산화물, In-Sn-Zn-O계 금속 산화물; In-Al-Zn-O계 금속 산화물; Sn-Ga-Zn-O계 금속 산화물, Al-Ga-Zn-O계 금속 산화물; Sn-Al-Zn-O계 금속 산화물; In-Zn-O계 금속 산화물; Sn-Zn-O계 금속 산화물; Al-Zn-O계 금속 산화물; In-O계 금속 산화물; Sn-O계 금속 산화물; 및 Zn-O계 금속 산화물을 들 수 있다. 그 막두께는 50nm 이상 300nm 이하의 범위에서 적절히 선택될 수 있다. 게이트 전극층, 소스 전극층, 및 드레인 전극층에 사용되는 금속 산화물의 성막 방법으로서, 스퍼터링법, 진공 증착법(전자빔 증착법 등), 아크 방전 이온 도금법, 또는 스프레이법이 사용된다. 스퍼터링법이 채용되는 경우, 2 wt% 이상 10 wt% 이하의 농도에서 SiO2를 포함하는 타겟을 사용해서 성막이 수행될 수 있다.
가시광을 투과시키는 도전막의 조성 퍼센티지의 단위는 원자%이며, 전자 프로브 X레이 마이크로 애널라이저(EPMA)를 사용한 분석에 의해 평가된다는 것을 주의한다.
박막 트랜지스터가 배치되는 화소에서는, 화소 전극층, (커패시터 전극층과 같은) 다른 전극층, 또는 (커패시터 배선층과 같은) 다른 배선층이 가시광을 투과시키는 도전막을 이용하여 형성되고, 높은 개구율을 갖는 표시 장치가 실현될 수 있다. 물론, 화소 내의 게이트 절연층, 산화물 절연층, 보호 절연층, 평탄화 절연층도 가시광을 투과시키는 막을 사용하여 각각 형성될 수도 있다.
본 명세서에 있어서, 가시광을 투과시키는 막이란 가시광의 투과율이 75%와 100% 사이인 두께를 갖는 막을 의미한다. 그 막이 도전성을 갖는 경우에, 그 막은 투명 도전막이라 칭해진다. 또한, 게이트 전극층, 소스 전극층, 드레인 전극층, 화소 전극층, 다른 전극층, 또는 다른 배선층에 적용되는 금속 산화물에 가시광에 대해 반투명인 도전막이 사용될 수 있다. 가시광에 대해 반투명인 도전막은 가시광의 투과율이 50% 내지 75%인 막을 가리킨다.
박막 트랜지스터가 투광성을 가지면, 표시 영역이나 포토센서와 겹치도록 박막 트랜지스터가 제공되어도 광의 표시 또는 검출이 방해받지 않는다. 또한, 박막 트랜지스터의 조성에 대해 투광성을 갖는 막을 사용하여, 넓은 시야각을 구현하기 위해 1개 화소가 복수의 서브 화소들로 분할되는 경우에도 높은 개구율이 달성될 수 있다. 즉, 고밀도의 박막 트랜지스터들의 군이 제공되어도 높은 개구율이 유지될 수 있어, 표시 영역의 충분한 영역이 확보될 수 있다. 예를 들어, 하나의 화소가 2 내지 4개의 서브 화소들을 갖는 경우, 박막 트랜지스터가 투광성을 가지므로 개구율이 향상될 수 있다. 또한, 박막 트랜지스터의 조성과 동일한 공정들 및 동일한 재료들을 사용해서 유지 용량 소자가 형성되면, 유지 용량 소자도 투광성을 가질 수 있으므로; 개구율이 더욱 향상될 수 있다.
본 실시예는, 다른 실시예들 및 예들 중 임의의 것과 적절히 조합하여 구현될 수 있다.
(실시예 11)
본 실시예에서는, 본 명세서에서 개시하는 표시 패널에 적용될 수 있는 박막 트랜지스터의 예를 나타낸다. 본 실시예의 박막 트랜지스터(650)는, 상술한 실시예에 있어서 채널 형성 영역을 포함하는 산화물 반도체층을 사용한 박막 트랜지스터(예를 들어, 실시예 1에 있어서의 트랜지스터들(201, 205, 206, 301) 실시예 3 및 실시예 4에 있어서의 트랜지스터들(503, 540))로서 사용될 수 있다.
본 실시예에서는, 그 단면으로부터 본 산화물 반도체층이 질화물 절연층으로 둘러싸인 예를 도 17을 참조하여 나타내어진다. 도 17은, 산화물 절연층의 상면 형상 및 단부의 위치와, 게이트 절연층의 구성이 상이한 점 이외에는 도 12a 내지 12e와 동일하므로, 같은 부분에는 같은 참조 부호가 사용되고, 동일 부분의 상세한 설명은 생략한다.
도 17에 도시된 박막 트랜지스터(650)는 보텀 게이트형 박막 트랜지스터이며, 절연 표면을 갖는 기판(394) 위에, 게이트 전극층(391), 질화물 절연층을 사용하여 형성된 게이트 절연층(652a), 산화물 절연층을 사용하여 형성된 게이트 절연층(652b), 산화물 반도체층(392), 소스 전극층(395a) 및 드레인 전극층(395b)을 포함한다. 또한, 박막 트랜지스터(650)를 덮고, 산화물 반도체층(392) 위에 적층되는 산화물 절연층(656)이 제공된다. 또한, 산화물 절연층(656) 위에 질화물 절연층을 사용하여 형성된 보호 절연층(653)이 제공된다. 보호 절연층(653)은 질화물 절연층을 사용하여 형성된 게이트 절연층(652a))와 접촉한다.
본 실시예의 박막 트랜지스터(650)에 있어서, 게이트 절연층은 게이트 전극 위에 질화물 절연층과 산화물 절연층이 적층된 적층 구조를 갖는다. 또한, 질화물 절연층을 사용하여 형성된 보호 절연층(653)이 형성되기 전에, 산화물 절연층(656)과 게이트 절연층(652b)이 선택적으로 제거되어, 질화물 절연층을 사용하여 형성된 게이트 절연층(652a)을 노출시킨다.
적어도 산화물 절연층(656)과 게이트 절연층(652b)의 상면은, 산화물 반도체층(392)의 상면보다 넓고, 산화물 절연층(656)과 게이트 절연층(652b)의 상면은 박막 트랜지스터(650)를 덮는 것이 바람직하다.
또한, 질화물 절연층을 사용하여 형성된 보호 절연층(653)은 산화물 절연층(656)의 상면과 산화물 절연층(656) 및 게이트 절연층(652b)의 측면을 덮고, 질화물 절연층을 사용하여 형성된 게이트 절연층(652a)에 접촉한다.
질화물 절연층을 사용하여 각각 형성된 보호 절연층(653) 및 게이트 절연층(652a)에 대해, 스퍼터링법이나 플라즈마 CVD법으로 얻어지고, 예를 들어, 질화 실리콘막, 산화질화 실리콘막, 질화 알루미늄막, 또는 산화질화 알루미늄막에 수분, 수소 이온, OH-과 같은 불순물들을 포함하지 않고, 불순물이 외부로부터 침입하는 것을 차단하는 무기 절연막이 사용된다.
본 실시예에서는, 질화물 절연층을 사용하여 형성된 보호 절연층(653)으로서, 산화물 반도체층(392)의 아래측면, 상면 및 측면을 덮도록 RF 스퍼터링법을 사용하여 막두께 100nm를 갖는 질화 실리콘층이 제공된다.
도 17에 도시된 구조로, 산화물 반도체층의 수소, 수분, 수산기 또는 수소화물과 같은 불순물이 산화물 반도체층과 접촉하고 이를 둘러싸도록 배치되는 게이트 절연층(652b) 및 산화물 절연층(656)에 의해 저감되고, 질화물 절연층을 사용하여 각각 형성된 게이트 절연층(652a) 및 보호 절연층(653)에 의해 산화물 반도체층이 둘러싸이므로, 보호 절연층(653)의 형성 후의 제작 공정에 있어서, 외부로부터 수분이 침입하는 것이 방지될 수 있다. 또한, 표시 장치와 같은 표시 패널로서 장치가 완성된 후에도, 장기적으로 외부로부터의 수분과 같은 불순물의 침입이 방지될 수 있으므로; 장기적인 장치의 신뢰성이 달성될 수 있다.
본 실시예에서는, 하나의 박막 트랜지스터가 질화물 절연층으로 덮여지지만; 본 발명의 실시예는 이러한 구성에 한정되지 않는다. 대안적으로, 복수의 박막 트랜지스터들이 질화물 절연층으로 덮여질 수 있거나, 화소부의 복수의 박막 트랜지스터들이 일괄적으로 질화물 절연층으로 덮여질 수도 있다. 적어도 능동 매트릭스 기판의 화소부가 둘러싸여지도록 보호 절연층(653)과 게이트 절연층(652a)이 서로 접촉하는 영역이 형성될 수 있다.
본 실시예는, 다른 실시예 및 예들 중 임의의 것과 적절히 조합하여 구현될 수 있다.
[예 1]
본 예에서는, 본 발명의 실시예에 따른 표시 패널에 있어서의, 패널과 광원의 배치에 대해 설명한다. 도 8은 본 발명의 실시예에 따른 표시 패널의 구조의 사시도의 예를 도시한다. 도 8에 도시된 표시 패널은 패널(1601)에는, 한 쌍의 기판 간에 액정 소자, 포토다이오드, 박막 트랜지스터 등을 각각 포함하는 화소들이 형성된 패널(1601); 제 1 확산판(1602); 프리즘 시트(1603); 제 2 확산판(1604); 도광판(1605); 반사판(1606); 복수의 광원(1607)을 포함하는 백라이트(1608); 및 회로 기판(1609)이 제공된다.
패널(1601), 제 1 확산판(1602), 프리즘 시트(1603), 제 2 확산판(1604), 도광판(1605), 반사판(1606)은 이 순서로 적층된다. 광원(1607)은 도광판(1605)의 단부에 제공된다. 광원(1607)으로부터의 광은 도광판(1605) 내부에 확산되고, 제 1 확산판(1602), 프리즘 시트(1603), 및 제 2 확산판(1604)을 통과한다. 따라서, 패널(1601)은 대향 기판측(도광판(1605) 등이 제공되는 액정 패널(1601)의 일측)으로부터의 광으로 균일하게 조사된다.
본 실시예에서는, 제 1 확산판(1602)과 제 2 확산판(1604)이 사용되지만, 확산판의 수는 이에 한정되지 않는다. 확산판의 수는 하나일 수 있거나 3개 이상일 수 있다. 확산판은 도광판(1605)과 패널(1601) 사이에 제공되는 한 수용 가능하다. 따라서, 프리즘 시트(1603)와 패널(1601) 사이에만 확산판이 제공될 수 있거나, 프리즘 시트(1603)와 도광판(1605) 사이에만 제공될 수 있다.
또한, 프리즘 시트(1603)의 단면은 도 8에 도시된 톱니상으로 한정되지 않는다. 프리즘 시트(1603)는 도광판(1605)으로부터의 광이 패널(1601)측에 집광될 수 있는 형상을 가질 수 있다.
회로 기판(1609)에는, 패널(1601)에 입력되는 각종 신호들을 생성하는 회로, 신호들을 처리하는 회로, 패널(1601)로부터 출력된 각종 신호들을 처리하는 회로 등이 제공된다. 도 8에서, 회로 기판(1609)과 패널(1601)은 FPC(flexible printed circuit)(1611)을 통하여 서로 접속된다. 회로는, COG(chip on glass)법을 이용해 패널(1601)에 접속될 수 있거나, 회로의 일부가 FPC(1611)에 COF(chip on film)법을 이용해 접속될 수도 있다는 것을 주의한다.
도 8은, 광원(1607)의 구동을 제어하는 제어 회로들이 회로 기판(1609)에 제공되고, 제어 회로들과 광원(1607)이 FPC(1610)를 통하여 접속되는 예를 도시한다. 그러나, 상술한 제어 회로들은 패널(1601)에 형성될 수 있다; 이 경우에, 패널(1601)과 광원(1607)이 FPC 등을 통하여 접속된다.
도 8은, 패널(1601)의 단부에 광원들(1607)이 배치된 에지 라이트형 광원의 예를 도시하며, 본 발명의 실시예에 따른 터치 패널은 광원들(1607)이 패널(1601) 바로 아래에 배치된 직하형일 수도 있다.
객체인 손가락(1612)이 TFT 기판측(백라이트(1608)과 반대측에 있는 패널(1601) 위의 측)으로부터 패널(1601)에 접근하면, 백라이트(1608)로부터의 광이 패널(1601)을 통과하고, 그 광의 일부가 손가락(1612)에 의해 반사되어, 다시 패널(1601)에 입사한다. 화소들(104)의 포토센서들(106)을 사용해서 화상 데이터를 취득함으로써, 객체인 손가락(1612)의 화상 데이터가 얻어질 수 있다.
본 실시예는, 다른 실시예들 또는 예들 중 임의의 것과 적절히 조합하여 구현될 수 있다.
[예 2]
본 발명의 일 실시예에 따른 표시 패널은 비접촉 객체의 움직임을 검출함으로써 데이터를 입력할 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 패널을 갖는 전자 기기는 표시 패널을 그 구성 요소로서 추가함으로써, 보다 고기능의 어플리케이션을 탑재할 수 있다. 본 발명의 일 실시예에 따른 표시 패널은, 표시 장치들, 랩톱 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치들(대표적으로는 DVD(digital versatile disc)와 같은 기록 매체의 내용을 재생하고, 재생된 화상을 표시하기 위한 디스플레이를 갖는 장치들)에 포함될 수 있다. 상술한 예들 외에, 본 발명의 일 실시예에 따른 표시 패널을 포함할 수 있는 전자 기기로서, 휴대 전화들, 휴대형 게임기들, 휴대 정보 단말들, 전자 서적 판독기들, 비디오 카메라들, 디지털 스틸 카메라들, 고글형 디스플레이들(헤드 마운트형 디스플레이들), 네비게이션 시스템들, 음향 재생 디바이스들(예를 들면, 카 오디오 컴포넌트들 및 디지털 오디오 플레이어들), 복사기들, 팩시밀리들, 프린터들, 프린터 복합기들, 현금 자동 지급기들(ATM), 자동 판매기들 등을 들 수 있다. 이들 전자 기기들의 구체적인 예를 도 9a 내지 도 9d에 도시하였다.
도 9a는 하우징(5001), 표시부(5002), 지지대(5003) 등을 갖는 표시 장치이다. 본 발명의 일 실시예에 따른 표시 패널은 표시부(5002)에 사용될 수 있다. 표시부(5002)에 사용된 본 발명의 일 실시예에 따른 표시 패널은, 고해상도로 촬상 데이터를 캡쳐할 수 있고 보다 고기능의 어플리케이션들이 탑재된 표시 장치를 제공할 수 있게 한다. 표시 장치는, 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 표시 장치와 같은 모든 정보 표시용 표시 장치들을 포함한다는 것을 주의한다.
도 9b는 하우징(5101), 표시부(5102), 스위치(5103), 조작 키들(5104), 적외선 포트(5105) 등을 갖는 휴대 정보 단말을 도시한다. 본 발명의 일 실시예에 따른 표시 패널은 표시부(5102)에 사용될 수 있다. 표시부(5102)에 사용된 본 발명의 일 실시예에 따른 표시 패널은, 고해상도로 촬상 데이터를 캡쳐할 수 있고 보다 고기능의 어플리케이션들이 탑재된 휴대 정보 단말을 제공할 수 있게 한다.
도 9c는 하우징(5201), 표시부(5202), 동전 투입구(5203), 지폐 투입구(5204), 카드 투입구(5205), 통장 투입구(5206) 등을 갖는 현금 자동 지급기를 도시한다. 본 발명의 일 실시예에 따른 표시 패널은 표시부(5202)에 사용될 수 있다. 표시부(5202)에 사용된 본 발명의 일 실시예에 따른 표시 패널은, 고해상도로 촬상 데이터를 캡쳐할 수 있고 보다 고기능의 어플리케이션들이 탑재된 현금 자동 지급기를 제공할 수 있게 한다. 본 발명의 일 실시예에 따른 표시 패널을 사용한 현금 자동 지급기는 지문, 얼굴, 핸드 프린트, 팜(palm) 프린트, 손의 정맥 패턴 또는 홍채와 같은 생체 인증에 이용되는 생체 정보를 보다 높은 정밀도로 판독할 수 있다. 따라서, 어느 사람이 다른 사람으로 식별되는 오인식에 의해 유발되는 잘못된 비일치율과, 다른 사람이 동일 사람으로 인식되는 오인식에 이해 유발되는 잘못된 승낙율이 억제될 수 있다.
도 9d는 하우징(5301), 하우징(5302), 표시부(5303), 표시부(5304), 마이크로폰(5305), 스피커(5306), 조작 키(5307), 스타일러스(5308) 등을 갖는 휴대형 게임기를 도시한다. 본 발명의 일 실시예에 따른 표시 패널은 표시부(5303) 또는 표시부(5304)에 사용될 수 있다. 본 발명의 일 실시예에 따른 표시 패널은, 고해상도로 촬상 데이터를 캡쳐할 수 있고 보다 고기능의 어플리케이션들이 탑재된 휴대형 게임기를 제공할 수 있게 한다. 도 9d에 도시된 휴대형 게임기는 2개의 표시부들인, 표시부들(5303, 5304)를 가지지만, 휴대형 게임기에 포함된 표시부들의 수는 이에 한정되지 않는다는 것을 주의한다.
본 실시예는, 다른 실시예들 또는 예들 중 어느 하나와 적절히 조합하여 구현될 수 있다.
본 출원은 참조로서 그 전체 내용이 본 명세서에 통합된, 일본 특허청에 2009년 11월 6일자로 출원된 일본 특허 출원 제 2009-255452호에 기초한다.
100: 표시 패널 101: 화소 회로
102: 표시 소자 제어 회로 103: 포토센서 제어 회로
104: 화소 105: 표시 소자
106: 포토센서 107: 표시 소자 구동 회로
108: 표시 소자 구동 회로 109: 회로
110: 포토센서 구동 회로 201: 트랜지스터
202: 유지 용량 소자 203: 액정 소자
204: 포토다이오드 205: 트랜지스터
206: 트랜지스터 207: 게이트 신호선
208: 포토다이오드 리셋 신호선 209: 게이트 신호선
210: 비디오 데이터 신호선 211: 포토센서 출력 신호선
212: 포토센서 기준 신호선 213: 게이트 신호선
300: 회로 301: 트랜지스터
302: 유지 용량 소자 303: 프리차지 신호선
305: 기판 306: 보호 절연층
307: 게이트 절연층 310: 박막 트랜지스터
311: 게이트 전극층 313: 채널 형성 영역
314a: 고저항 소스 영역 314b: 고저항 드레인 영역
315a: 소스 전극층 315b: 드레인 전극층
316: 산화물 절연층 320: 기판
322: 게이트 절연층 323: 보호 절연층
330: 산화물 반도체층 331: 산화물 반도체층
332: 산화물 반도체층 340: 기판
342: 게이트 절연층 343: 보호 절연층
345: 산화물 반도체층 346: 산화물 반도체층
350: 박막 트랜지스터 351: 게이트 전극층
352: 산화물 반도체층 355a: 소스 전극층
355b: 드레인 전극층 356: 산화물 절연층
360: 박막 트랜지스터 361: 게이트 전극층
362: 산화물 반도체층 363: 채널 형성 영역
364a: 고저항 소스 영역 364b: 고저항 드레인 영역
365a: 소스 전극층 365b: 드레인 전극층
366: 산화물 절연층 370: 기판
372a: 게이트 절연층 372b: 게이트 절연층
373: 보호 절연층 380: 박막 트랜지스터
381: 게이트 전극층 382: 산화물 반도체층
385a: 소스 전극층 385b: 드레인 전극층
386: 산화물 절연층 390: 박막 트랜지스터
391: 게이트 전극층 392: 산화물 반도체층
393: 산화물 반도체층 394: 기판
395a: 소스 전극층 395b: 드레인 전극층
396: 산화물 절연층 397: 게이트 절연층
398: 보호 절연층 399: 산화물 반도체층
401: 신호 402: 신호
403: 신호 404: 신호
405: 신호 501: 기판
502: 포토다이오드 503: 트랜지스터
505: 액정 소자 506a: 반도체층
506b: 반도체층 506c: 반도체층
507: 화소 전극 508: 액정
509: 대향 전극 510: 도전막
511: 배향막 512: 배향막
513: 기판 514: 컬러 필터
515: 차광막 516: 스페이서
517: 편광판 518: 편광판
520: 화살표 521: 객체
522: 화살표 531: 산화물 절연층
532: 보호 절연층 533: 층간 절연층
534: 층간 절연층 540: 트랜지스터
541: 전극층 542: 전극층
543: 도전층 545: 게이트 전극층
590: 표시 패널 시스템 591: 제어 회로
592: 화상 처리 회로 593: 기억 장치
650: 박막 트랜지스터 652a: 게이트 절연층
652b: 게이트 절연층 653: 보호 절연층
656: 산화물 절연층 1601: 패널
1602: 확산판 1603: 프리즘 시트
1604: 확산판 1605: 도광판
1606: 반사판 1607: 광원
1608: 백라이트 1609: 회로 기판
1610: FPC 1611: FPC
1612: 손가락 2001: 영역
2002: 영역 2003: 영역
2004: 영역 2005: 화소
2006: 화소 5001: 하우징
5002: 표시부 5003: 지지대
5101: 하우징 5102: 표시부
5103: 스위치 5104: 조작 키
5105: 적외선 포트 5201: 하우징
5202: 표시부 5203: 동전 투입구
5204: 지폐 투입구 5205: 카드 투입구
5206: 통장 투입구 5301: 하우징
5302: 하우징 5303: 표시부
5304: 표시부 5305: 마이크로폰
5306: 스피커 5307: 조작 키
5308: 스타일러스

Claims (17)

  1. 표시 장치에 있어서:
    제 1 화소들 및 제 2 화소들을 포함하는 표시 패널과;
    상기 표시 패널에 기능적으로 접속된 화상 처리부를 포함하고,
    상기 제 1 화소들의 각각은 제 1 포토센서 및 산화물 반도체층을 포함하는 트랜지스터를 포함하고,
    상기 제 2 화소들의 각각은 제 2 포토센서를 포함하고,
    상기 제 1 포토센서는 상기 표시 패널에 투영된 상기 표시 패널과 접촉하지 않는 객체의 그림자를 검출하고,
    상기 제 2 포토센서는 상기 표시 패널과 접촉하는 상기 객체의 존재를 검출하고,
    상기 화상 처리부는 상기 제 1 포토센서에 의해 취득된, 상기 객체의 상기 그림자의 데이터를 사용하여 상기 객체의 위치를 검출하는, 표시 장치.
  2. 삭제
  3. 삭제
  4. 표시 장치에 있어서:
    제 1 화소들 및 제 2 화소들을 포함하는 표시 패널과;
    상기 표시 패널에 기능적으로 접속된 화상 처리부를 포함하고,
    상기 제 1 화소들의 각각은 제 1 포토센서 및 산화물 반도체층을 포함하는 트랜지스터를 포함하고,
    상기 제 2 화소들의 각각은 제 2 포토센서를 포함하고,
    상기 제 1 포토센서는 상기 표시 패널에 투영된 상기 표시 패널과 접촉하지 않는 객체의 그림자를 검출하고,
    상기 제 2 포토센서는 상기 표시 패널과 접촉하는 상기 객체의 존재를 검출하고,
    상기 화상 처리부는 상기 제 1 포토센서에 의해 취득된, 상기 객체의 상기 그림자의 데이터를 사용하여 상기 객체의 위치를 검출하고,
    상기 화상 처리부는 상기 표시 패널을 분할함으로써 얻어진 복수의 영역들 중에서 상기 그림자를 검출하는 화소들을 가장 많이 포함하는 영역을 상기 객체의 위치 데이터로서 인식하는, 표시 장치.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 화상 처리부는 상기 객체의 연속적인 위치 데이터를 비교함으로써 상기 객체의 움직임을 검출하는, 표시 장치.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 제 1 화소들의 각각은 표시 소자를 추가로 포함하는, 표시 장치.
  7. 표시 장치에 있어서:
    제 1 화소들 및 제 2 화소들을 포함하는 표시 패널과;
    상기 표시 패널에 기능적으로 접속된 화상 처리부를 포함하고,
    상기 제 1 화소들의 각각은 제 1 포토센서 및 산화물 반도체층을 포함하는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소들의 각각은 제 2 포토센서 및 산화물 반도체층을 포함하는 제 2 트랜지스터를 포함하고,
    상기 제 1 포토센서는 상기 표시 패널에 투영된 상기 표시 패널과 접촉하지 않는 객체의 그림자를 검출하고,
    상기 제 2 포토센서는 상기 표시 패널과 접촉하는 상기 객체의 존재를 검출하고,
    상기 화상 처리부는 상기 제 1 포토센서에 의해 취득된, 상기 객체의 상기 그림자의 데이터를 사용하여 상기 객체의 위치를 검출하고, 상기 제 1 화소들의 누락된 화상들을 복원하는, 표시 장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 표시 장치에 있어서:
    제 1 화소들 및 제 2 화소들을 포함하는 표시 패널과;
    상기 표시 패널에 기능적으로 접속된 화상 처리부를 포함하고,
    상기 제 1 화소들의 각각은 제 1 포토센서 및 산화물 반도체층을 포함하는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소들의 각각은 제 2 포토센서 및 산화물 반도체층을 포함하는 제 2 트랜지스터를 포함하고,
    상기 제 1 포토센서는 상기 표시 패널에 투영된 상기 표시 패널과 접촉하지 않는 객체의 그림자를 검출하고,
    상기 제 2 포토센서는 상기 표시 패널과 접촉하는 상기 객체의 존재를 검출하고,
    상기 화상 처리부는 상기 제 1 포토센서에 의해 취득된, 상기 객체의 상기 그림자의 데이터를 사용하여 상기 객체의 위치를 검출하고, 상기 제 1 화소들의 누락된 화상을 복원하고,
    상기 화상 처리부는 상기 표시 패널을 분할함으로써 얻어진 복수의 영역들 중에서 상기 그림자를 검출하는 화소들을 가장 많이 포함하는 영역을 상기 객체의 위치 데이터로서 인식하는, 표시 장치.
  12. 제 7 항 또는 제 11 항에 있어서,
    상기 화상 처리부는 상기 객체의 연속적인 위치 데이터를 비교함으로써 상기 객체의 움직임을 검출하는, 표시 장치.
  13. 제 7 항 또는 제 11 항에 있어서,
    상기 제 2 포토센서들의 수는 상기 제 1 포토센서들의 수보다 많은, 표시 장치.
  14. 삭제
  15. 제 1 화소들 및 제 2 화소들을 포함하는 표시 패널을 포함하는 표시 장치에 있어서,
    상기 제 1 화소들의 각각은 적외광 센서 및 산화물 반도체층을 포함하는 제 1 트랜지스터를 포함하고,
    상기 제 2 화소들의 각각은 가시광 센서 및 산화물 반도체층을 포함하는 제 2 트랜지스터를 포함하고,
    상기 적외광 센서는 비접촉 객체를 검출하는 기능을 갖고, 객체가 상기 표시 패널과 접촉하고 있지 않을 때, 상기 표시 패널로부터 방출되고 상기 객체에 의해 반사된 적외광을 검출하고,
    상기 가시광 센서는 접촉형 영역 센서로서의 기능을 갖고, 상기 객체가 상기 표시 패널과 접촉하고 있을 때, 상기 표시 패널로부터 방출되고 상기 객체에 의해 반사된 가시광을 검출하는, 표시 장치.
  16. 제 15 항에 있어서,
    상기 제 2 화소들의 수는 상기 제 1 화소들의 수보다 많은, 표시 장치.
  17. 제 7 항, 제 11 항, 및 제 15 항 중 어느 한 항에 있어서,
    상기 제 2 화소들은 상기 제 1 화소들의 각각의 주위에 제공되는, 표시 장치.
KR1020127014620A 2009-11-06 2010-10-15 표시 장치 KR101727469B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009255452 2009-11-06
JPJP-P-2009-255452 2009-11-06
PCT/JP2010/068649 WO2011055638A1 (en) 2009-11-06 2010-10-15 Display device

Publications (2)

Publication Number Publication Date
KR20120115248A KR20120115248A (ko) 2012-10-17
KR101727469B1 true KR101727469B1 (ko) 2017-04-17

Family

ID=43969878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014620A KR101727469B1 (ko) 2009-11-06 2010-10-15 표시 장치

Country Status (5)

Country Link
US (2) US9368541B2 (ko)
JP (4) JP5116829B2 (ko)
KR (1) KR101727469B1 (ko)
TW (3) TWI574079B (ko)
WO (1) WO2011055638A1 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2497011A4 (en) * 2009-11-06 2013-10-02 Semiconductor Energy Lab TOUCH PANEL AND METHOD FOR CONTROLLING TOUCH PANEL
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803063B2 (en) * 2010-02-19 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Photodetector circuit
WO2011111549A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8836906B2 (en) 2010-04-23 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Display device with light receiving element under transparent spacer and manufacturing method therefor
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
KR20120060407A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 터치 표시 장치
KR101726597B1 (ko) * 2010-12-13 2017-04-14 삼성전자주식회사 멀티터치 및 근접한 오브젝트 센싱이 가능한 디스플레이 장치
JP2012256020A (ja) 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
TWI575494B (zh) 2011-08-19 2017-03-21 半導體能源研究所股份有限公司 半導體裝置的驅動方法
KR101799523B1 (ko) * 2011-08-29 2017-11-21 삼성전자 주식회사 리모트 센싱과 터치 센싱이 가능한 광터치 스크린 장치
JP5360270B2 (ja) 2011-12-07 2013-12-04 凸版印刷株式会社 液晶表示装置
WO2013084947A1 (ja) * 2011-12-07 2013-06-13 シャープ株式会社 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法
CN103988580B (zh) * 2011-12-12 2016-09-21 皇家飞利浦有限公司 用于分布式负载的选择性供电的电路布置
WO2013099537A1 (en) 2011-12-26 2013-07-04 Semiconductor Energy Laboratory Co., Ltd. Motion recognition device
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
CN104160295B (zh) 2012-03-09 2017-09-15 株式会社半导体能源研究所 半导体装置的驱动方法
US9541386B2 (en) 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
JP5874034B2 (ja) * 2012-07-27 2016-03-01 パナソニックＩｐマネジメント株式会社 表示装置、及び表示制御システム
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
JP5660226B2 (ja) 2012-12-27 2015-01-28 凸版印刷株式会社 液晶表示装置、カラーフィルタ基板、及びカラーフィルタ基板製造方法
KR102281568B1 (ko) 2013-04-15 2021-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
KR101517672B1 (ko) * 2013-05-15 2015-05-06 최욱 높은 채도 또는 짙은 농도의 색을 창출하는 편광을 이용한 색 창출 장치
KR102132208B1 (ko) * 2013-08-30 2020-07-10 삼성전자주식회사 터치 패널의 제조 방법, 터치 패널 및 전자 장치
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR20150086763A (ko) * 2014-01-20 2015-07-29 삼성디스플레이 주식회사 발광형 표시장치 및 그 제조방법
JP6525551B2 (ja) * 2014-04-23 2019-06-05 キヤノン株式会社 金属錯体化合物、それを有する有機発光素子及び表示装置
US9891743B2 (en) 2014-05-02 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Driving method of an input device
US9881954B2 (en) 2014-06-11 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6185889B2 (ja) 2014-07-04 2017-08-23 株式会社ジャパンディスプレイ 表示装置およびその駆動方法
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
WO2016113917A1 (ja) * 2015-01-15 2016-07-21 株式会社アスカネット 非接触入力装置及び方法
JP5856357B1 (ja) * 2015-01-15 2016-02-09 株式会社アスカネット 非接触入力装置及び方法
CN104765422A (zh) * 2015-04-28 2015-07-08 小米科技有限责任公司 移动设备的屏幕模组和移动设备
TWI579752B (zh) * 2015-05-21 2017-04-21 友達光電股份有限公司 感光電路及其操作方法
CN105093611B (zh) * 2015-07-21 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置
KR20180103107A (ko) * 2016-01-20 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치, 입출력 장치, 및 정보 처리 장치
CN105629548A (zh) * 2016-01-26 2016-06-01 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US9947700B2 (en) 2016-02-03 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US11416041B2 (en) * 2016-05-23 2022-08-16 Microsoft Technology Licensing, Llc. Device having display integrated infrared and visible light source
CN105807521A (zh) * 2016-05-24 2016-07-27 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN106055162B (zh) * 2016-06-30 2019-05-03 京东方科技集团股份有限公司 显示组件和显示装置
JP6787566B2 (ja) * 2016-07-13 2020-11-18 富士通コネクテッドテクノロジーズ株式会社 生体認証装置及び生体認証装置を備える電子機器
KR102636734B1 (ko) 2016-09-07 2024-02-14 삼성디스플레이 주식회사 유기발광 표시장치
TWI658410B (zh) * 2016-09-07 2019-05-01 李美燕 可變光場的生物影像感測系統
US10168811B2 (en) * 2017-05-01 2019-01-01 Microsoft Technology Licensing, Llc Reflective display
CN109037250B (zh) * 2017-06-12 2021-11-05 上海耕岩智能科技有限公司 一种影像侦测显示装置、器件及其制备方法
CN107479760B (zh) * 2017-09-22 2021-09-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示***
CN107505794B (zh) * 2017-09-28 2020-07-21 京东方科技集团股份有限公司 一种显示装置及背光源
US10818816B2 (en) 2017-11-22 2020-10-27 Advanced Semiconductor Engineering, Inc. Optical device with decreased interference
CN108171126B (zh) * 2017-12-13 2022-11-15 深圳市欢太科技有限公司 电子装置
KR102057204B1 (ko) * 2017-12-18 2020-01-22 (주)이녹스첨단소재 지문인식센서 칩용 보강필름, 이의 제조방법 및 이를 포함하는 지문인식센서 모듈
CN108089764B (zh) * 2018-01-12 2021-10-08 京东方科技集团股份有限公司 压感检测电路、压感检测电路阵列、触控面板及检测方法
TWI675245B (zh) * 2018-09-07 2019-10-21 友達光電股份有限公司 顯示面板
KR102540901B1 (ko) * 2018-10-01 2023-06-05 엘지디스플레이 주식회사 근접센서를 포함하는 표시장치 및 표시패널
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
CN109545837B (zh) * 2018-12-17 2020-10-13 武汉华星光电半导体显示技术有限公司 Amoled柔性显示装置
TW202032230A (zh) * 2019-02-26 2020-09-01 瑞鼎科技股份有限公司 整合感測功能的軟性基板顯示器
US11158695B2 (en) * 2019-04-01 2021-10-26 Innolux Corporation Display device having biometric sensors
CN113711270A (zh) * 2019-04-12 2021-11-26 株式会社半导体能源研究所 显示装置及***
KR20200142641A (ko) * 2019-06-12 2020-12-23 삼성디스플레이 주식회사 표시 장치
CN114391247A (zh) * 2019-09-13 2022-04-22 株式会社半导体能源研究所 摄像装置及其驱动方法
CN111752030B (zh) * 2020-07-29 2023-09-19 京东方科技集团股份有限公司 显示基板、液晶显示面板及液晶显示装置
CN112925444A (zh) * 2021-03-04 2021-06-08 业成科技（成都）有限公司 触控显示器
TWI811854B (zh) * 2021-07-23 2023-08-11 友達光電股份有限公司 光學感測裝置
CN114565950A (zh) 2021-07-23 2022-05-31 友达光电股份有限公司 光学感测装置
CN114550633A (zh) * 2022-02-28 2022-05-27 厦门天马微电子有限公司 一种显示面板和显示设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275644A (ja) * 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
JP2008241807A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置及び電子機器

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162862A (en) * 1978-04-07 1979-07-31 Haak Edward L Pavement striping apparatus and method
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04256278A (ja) 1991-02-08 1992-09-10 Matsushita Electric Ind Co Ltd リニアイメージセンサ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
EP0915367B1 (en) 1997-04-22 2007-06-06 Matsushita Electric Industrial Co., Ltd. Liquid crystal display with image reading function, image reading method and manufacturing method
JP3031332B2 (ja) 1998-05-06 2000-04-10 日本電気株式会社 イメージセンサ
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4869464B2 (ja) 1998-12-25 2012-02-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW418542B (en) 1999-08-10 2001-01-11 Ind Tech Res Inst Color CMOS imager with multiple photodiodes
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4112184B2 (ja) 2000-01-31 2008-07-02 株式会社半導体エネルギー研究所 エリアセンサ及び表示装置
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2001298663A (ja) 2000-04-12 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
KR100771258B1 (ko) 2000-05-09 2007-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3992504B2 (ja) 2002-02-04 2007-10-17 富士通株式会社 Ｃｍｏｓイメージセンサ
US7006080B2 (en) * 2002-02-19 2006-02-28 Palm, Inc. Display system
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7026597B2 (en) * 2003-04-09 2006-04-11 Eastman Kodak Company OLED display with integrated elongated photosensor
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100983524B1 (ko) 2003-12-01 2010-09-24 삼성전자주식회사 광감지 패널과, 이를 갖는 광감지 장치 및 이의 구동 방법
CN102856390B (zh) * 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP5254530B2 (ja) * 2005-01-26 2013-08-07 株式会社ジャパンディスプレイセントラル 平面表示装置
US20060262055A1 (en) * 2005-01-26 2006-11-23 Toshiba Matsushita Display Technology Plane display device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2007183706A (ja) 2006-01-04 2007-07-19 Epson Imaging Devices Corp タッチセンサシステム
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4867766B2 (ja) 2007-04-05 2012-02-01 セイコーエプソン株式会社 液晶装置、イメージセンサ、及び電子機器
US8416225B2 (en) 2007-04-09 2013-04-09 Sharp Kabushiki Kaisha Display device
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4924224B2 (ja) 2007-06-13 2012-04-25 セイコーエプソン株式会社 光検出器内蔵表示装置及び電子機器
US8089476B2 (en) * 2007-08-01 2012-01-03 Sony Corporation Liquid crystal device
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP2009128686A (ja) 2007-11-26 2009-06-11 Sony Corp 表示装置および電子機器
JP5068149B2 (ja) 2007-11-29 2012-11-07 株式会社ジャパンディスプレイウェスト 光センサ素子、光センサ素子の駆動方法、表示装置、および表示装置の駆動方法
JP5239317B2 (ja) 2007-11-30 2013-07-17 セイコーエプソン株式会社 液晶装置及び電子機器
US20090141004A1 (en) 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5301240B2 (ja) 2007-12-05 2013-09-25 株式会社ジャパンディスプレイウェスト 表示装置
JP2009146100A (ja) * 2007-12-13 2009-07-02 Sony Corp 表示装置および光センサ素子
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5014971B2 (ja) 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
TWI366119B (en) * 2008-02-15 2012-06-11 Au Optronics Corp Touch display device
KR101494787B1 (ko) 2008-03-05 2015-02-23 엘지디스플레이 주식회사 터치스크린 장치
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20100038046A (ko) * 2008-10-02 2010-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동방법
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8154532B2 (en) * 2008-10-15 2012-04-10 Au Optronics Corporation LCD display with photo sensor touch function
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
WO2010134899A1 (en) * 2009-05-20 2010-11-25 Tom Chang Optical touch panel
EP2497011A4 (en) 2009-11-06 2013-10-02 Semiconductor Energy Lab TOUCH PANEL AND METHOD FOR CONTROLLING TOUCH PANEL

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005275644A (ja) * 2004-03-24 2005-10-06 Sharp Corp 液晶表示装置
JP2008241807A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 液晶装置及び電子機器

Also Published As

Publication number Publication date
JP2011118888A (ja) 2011-06-16
JP2014240983A (ja) 2014-12-25
JP2016105282A (ja) 2016-06-09
TWI574079B (zh) 2017-03-11
TWI442133B (zh) 2014-06-21
JP5116829B2 (ja) 2013-01-09
JP5651668B2 (ja) 2015-01-14
US20160266721A1 (en) 2016-09-15
US9368541B2 (en) 2016-06-14
JP5853075B2 (ja) 2016-02-09
JP6085019B2 (ja) 2017-02-22
US9639211B2 (en) 2017-05-02
TW201207484A (en) 2012-02-16
TW201631365A (zh) 2016-09-01
TWI547734B (zh) 2016-09-01
WO2011055638A1 (en) 2011-05-12
JP2013033275A (ja) 2013-02-14
KR20120115248A (ko) 2012-10-17
US20110109592A1 (en) 2011-05-12
TW201432353A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
KR101727469B1 (ko) 표시 장치
JP6022526B2 (ja) 半導体装置
JP6122910B2 (ja) 半導体装置
US9473714B2 (en) Solid-state imaging device and semiconductor display device
KR102162746B1 (ko) 아날로그 회로 및 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant