JP2006278914A - 半導体装置の製造方法、半導体装置および樹脂封止体 - Google Patents
半導体装置の製造方法、半導体装置および樹脂封止体 Download PDFInfo
- Publication number
- JP2006278914A JP2006278914A JP2005098665A JP2005098665A JP2006278914A JP 2006278914 A JP2006278914 A JP 2006278914A JP 2005098665 A JP2005098665 A JP 2005098665A JP 2005098665 A JP2005098665 A JP 2005098665A JP 2006278914 A JP2006278914 A JP 2006278914A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- semiconductor device
- resin sealing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】
金属層の成膜を安定して精度よく行うことができ、また、半導体装置の製造コストが安くなる半導体装置の製造方法を提供する。
【解決手段】
可撓性を有する金属板にパターニングされたＮｉ層２３とＡｇ層２４とを形成する。そ次に、Ａｇ層２４に複数の半導体素子２を隣接して搭載する。そして、ワイヤボンディングによって、Ａｇ層２４と半導体素子２とをワイヤ５によって接続する。次に、半導体素子２、ワイヤ５、Ｎｉ層２３およびＡｇ層２４を樹脂６によって封止し、金属板２１を剥離して樹脂封止体５０を作製する。そして、樹脂封止体５０をＳｎ−Ｐｂめっき溶液に浸漬し、剥離面５１にパターニングされたＳｎ−Ｐｂ層５２を形成する。次に、２点鎖線５３に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体５０をダイシングする。そして、一つの樹脂封止体５０が分割され、半導体装置１が完成する。
【選択図】図５
金属層の成膜を安定して精度よく行うことができ、また、半導体装置の製造コストが安くなる半導体装置の製造方法を提供する。
【解決手段】
可撓性を有する金属板にパターニングされたＮｉ層２３とＡｇ層２４とを形成する。そ次に、Ａｇ層２４に複数の半導体素子２を隣接して搭載する。そして、ワイヤボンディングによって、Ａｇ層２４と半導体素子２とをワイヤ５によって接続する。次に、半導体素子２、ワイヤ５、Ｎｉ層２３およびＡｇ層２４を樹脂６によって封止し、金属板２１を剥離して樹脂封止体５０を作製する。そして、樹脂封止体５０をＳｎ−Ｐｂめっき溶液に浸漬し、剥離面５１にパターニングされたＳｎ−Ｐｂ層５２を形成する。次に、２点鎖線５３に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体５０をダイシングする。そして、一つの樹脂封止体５０が分割され、半導体装置１が完成する。
【選択図】図５
Description
本発明は、電鋳フレームを用いたリードレスタイプの半導体装置の製造方法、半導体装置および樹脂封止体に関する。
電鋳フレームを用いたリードレスタイプの半導体装置として、特許文献１の半導体装置が知られている。この半導体装置は、金属層に接着された半導体素子と、その半導体素子上の電極パッドと外部導出用の金属層とを電気的に接続するワイヤと、そのワイヤで配線を行った半導体素子を封止する樹脂パッケージとを備え、半導体素子が接着されている金属層裏面と外部導出用の金属層裏面とが樹脂パッケージ底面と同一平面である。
この特許文献１の半導体装置は、可撓性平板状の金属基板に、パターニングされた金属層を形成した電着フレームを形成する工程と、電着フレームのパターニングされた金属層に複数の半導体素子を隣接して搭載する工程と、パターニングされた金属層に搭載される各半導体素子間に形成された外部導出用の金属層に、隣接する各半導体素子の電極パッドをワイヤで所定間隔を設けて電気的に共通接続するワイヤボンディング工程と、電着フレームに搭載されて配線がなされた半導体素子を樹脂封止する樹脂封止工程と、金属基板を剥離して樹脂封止体を得る剥離工程と、半導体素子が複数封止された樹脂封止体を、パターニングされた金属層の切断マークで個々の半導体装置に切断する切り出し工程と、半導体装置を切断する切り出し工程後、樹脂封止体の裏面の金属層に電極用の金属層を成膜する成膜工程とにより製作される。
特開２００２−１６１８１号公報
しかしながら、上記特許文献１に開示されている半導体装置では、個々の半導体装置に切断した後、樹脂封止体の裏面の金属層に電極用の金属層を成膜するようにしている。すなわち、電極用金属膜を成膜する工程が個々の半導体装置ごとに必要であり、コストが高い。
（１）請求項１の発明の半導体装置の製造方法は、パターニングされた第１の金属層が形成されている可撓性平板状の導電性基板を用い、第１の金属層に複数の半導体素子を隣接して搭載し、半導体素子と第１の金属層とを電気的に接続する半導体素子実装工程と、第１の金属層および半導体素子を樹脂封止する樹脂封止工程と、導電性基板を剥離して樹脂封止体を得る剥離工程と、樹脂封止体の導電性基板を剥離した剥離面に露出する第１の金属層に第２の金属層を形成する金属層形成工程と、金属層形成工程において第２の金属層が形成された樹脂封止体を切断して、個々の半導体装置に分割する分割工程とを備えることを特徴とする。
（２）請求項２の発明は、請求項１に記載の半導体装置の製造方法において、複数の半導体素子がそれぞれ実装される複数の第１の金属層は互いに電気的に接続されたパターンとして形成され、金属層形成工程は、第１の金属層のパターンの複数箇所から通電して第２の金属層を形成することを特徴とする。
（３）請求項３の発明の半導体装置は、請求項１または２に記載の半導体装置の製造方法によって製造されたことを特徴とする。
（４）請求項４の発明は、半導体素子と、半導体素子が電気的に接続されている外部電極とを備える一組の組立体を樹脂によって複数隣接配置して封止する樹脂封止体であって、複数組の組立体における各外部電極に半田接続用の金属層が形成されていることを特徴とする。
（２）請求項２の発明は、請求項１に記載の半導体装置の製造方法において、複数の半導体素子がそれぞれ実装される複数の第１の金属層は互いに電気的に接続されたパターンとして形成され、金属層形成工程は、第１の金属層のパターンの複数箇所から通電して第２の金属層を形成することを特徴とする。
（３）請求項３の発明の半導体装置は、請求項１または２に記載の半導体装置の製造方法によって製造されたことを特徴とする。
（４）請求項４の発明は、半導体素子と、半導体素子が電気的に接続されている外部電極とを備える一組の組立体を樹脂によって複数隣接配置して封止する樹脂封止体であって、複数組の組立体における各外部電極に半田接続用の金属層が形成されていることを特徴とする。
本発明によれば、個々の半導体装置に切断する前に、樹脂封止体の裏面の金属層に半田接続用の金属層を成膜する。したがって、半田接続用の金属層の成膜を安定的に精度よく行うことができ、また、半導体装置の製造コストが安くなる。
−第１の実施の形態−
本発明の第１の実施形態の半導体装置１の構造について図１を参照して説明する。図１（ａ）は半導体装置１の断面図である。図１（ｂ）は半導体装置１の裏面図である。２は半導体素子であり、３ｂは外部電極であり、４ｂは搭載パッド部である。半導体素子２は、搭載パッド部４ｂの略中央に搭載される。搭載パッド部４ｂには不図示のボンディング剤が塗布され、半導体素子２は固定される。外部電極３ｂおよび搭載パッド部４ｂは、Ｎｉまたは、Ｎｉ・Ｃｏ合金からなる。
本発明の第１の実施形態の半導体装置１の構造について図１を参照して説明する。図１（ａ）は半導体装置１の断面図である。図１（ｂ）は半導体装置１の裏面図である。２は半導体素子であり、３ｂは外部電極であり、４ｂは搭載パッド部である。半導体素子２は、搭載パッド部４ｂの略中央に搭載される。搭載パッド部４ｂには不図示のボンディング剤が塗布され、半導体素子２は固定される。外部電極３ｂおよび搭載パッド部４ｂは、Ｎｉまたは、Ｎｉ・Ｃｏ合金からなる。
外部電極３ｂおよび搭載パッド部４ｂの上面にはワイヤ５と接続するためのＡｇ層３ａ，４ａが形成され、下面には半田と接続する際の濡れ性向上のためのＳｎ−Ｐｂ層３ｃ，４ｃが形成される。外部電極３ｂおよび搭載パッド部４ｂの厚さは５０〜８０μｍであり、Ａｇ層３ａ，４ａの厚さは約２．５μｍであり、Ｓｎ−Ｐｂ層３ｃ，４ｃの厚さは３〜２０μｍである。また、半導体素子２と外部電極３ｂとはＡｕのワイヤ５によって電気的に接続しており、図１（ｂ）に示すように、６つの外部電極３ｂのうちの４つの外部電極３ｂと半導体素子２とが電気的に接続している。
半導体素子２、ワイヤ５、外部電極３ｂおよび搭載パッド部４ｂは、エポキシ樹脂などからなる樹脂６によって封止される。半導体装置２の底面には、図１（ｂ）に示すように、樹脂６と外部電極３ｂおよび搭載パッド部４ｂに形成したＳｎ−Ｐｂ層３ｃ，４ｃとが露呈している。
次に本発明の第１の実施形態の半導体装置１の製造方法について、図２〜図７を参照して説明する。本発明の第１の実施形態の半導体装置１の製造方法では、１つの金属板を用いて複数の半導体装置１を同時に作製する。第１の実施形態の半導体装置１の製造方法は、第１金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、第２金属層形成工程と、分割工程とからなる。
第１金属層形成工程について、図２（ａ）〜（ｄ）および図３を参照して説明する。
図２（ａ）に示すように、レジスト２２を可撓性を有する金属板２１の両面に塗布またはラミネートする。金属板２１は、厚さ約０．１ｍｍの平板状のＪＩＳ規格のＳＵＳステンレス鋼板またはＣｕ板の金属薄板などからなる。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図２（ｂ）に示すように、金属層を形成する部分のレジスト２２を除去する。このときの金属板２１の平面方向の状態を図３に示すと、１組の半導体装置１を作製するためのレジスト２２ａ，２２ｂが縦横に複数並列して形成されている。
図２（ａ）に示すように、レジスト２２を可撓性を有する金属板２１の両面に塗布またはラミネートする。金属板２１は、厚さ約０．１ｍｍの平板状のＪＩＳ規格のＳＵＳステンレス鋼板またはＣｕ板の金属薄板などからなる。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図２（ｂ）に示すように、金属層を形成する部分のレジスト２２を除去する。このときの金属板２１の平面方向の状態を図３に示すと、１組の半導体装置１を作製するためのレジスト２２ａ，２２ｂが縦横に複数並列して形成されている。
レジスト２２ａ，２２ｂのパターンは、図３に示すように、これから形成される金属層が全て電気的に接続するように形成される。金属板２１の一方の面には金属層を形成しないので、レジスト２２によって全面が覆われる。次に、Ｈ２ＳＯ４−Ｈ２Ｏ２やＮａ２Ｓ２Ｏ８などの酸化性溶液により、レジスト２２を除去した部分の金属板２１面のソフトエッチングを行う。そして、硫酸などの酸で酸洗いし、酸活性処理を行う。
次に、酸活性処理を行った金属板２１をＮｉめっき溶液に浸漬して金属板２１に電力を供給し、電鋳を行う。そして、Ｎｉ層２３を形成する。次に、Ａｇめっき溶液に金属板２１を浸漬して金属板２１に電力を供給する。そして、Ａｇ層２４を形成する。このようにして、図２（ｃ）に示すように、金属板２１に金属層として、パターニングされたＮｉ層２３とＡｇ層２４とを形成する。金属層を形成後、図２（ｄ）に示すように、レジスト２２を金属板２１から剥離する。
次に、半導体素子実装工程について図２（ｅ）を参照して説明する。
半導体素子２の搭載面に不図示のボンディング剤を塗布し、そして図２（ｅ）に示すように、複数の半導体素子２を隣接して搭載する。そして、ワイヤボンディングによって、Ａｇ層２４と半導体素子２とをワイヤ５によって接続し、半導体素子２をＮｉ層２３およびＡｇ層２４に実装する。
半導体素子２の搭載面に不図示のボンディング剤を塗布し、そして図２（ｅ）に示すように、複数の半導体素子２を隣接して搭載する。そして、ワイヤボンディングによって、Ａｇ層２４と半導体素子２とをワイヤ５によって接続し、半導体素子２をＮｉ層２３およびＡｇ層２４に実装する。
次に、樹脂封止工程について、図２（ｆ）および図４を参照して説明する。
樹脂封止工程では、図２（ｆ）に示すように半導体素子２、ワイヤ５、Ｎｉ層２３およびＡｇ層２４を樹脂６によって封止する。樹脂封止は次のようにして行う。図４に示すように、金属板２１の半導体素子２が実装などされている面に金型４１が被せられる。そして、樹脂６が金型４１内に注入され、金属板２１に搭載された複数の隣接配置された半導体素子２などが一括に封止される。この樹脂封止工程では、金型４１は上型の役割を果たし、金属板２１は下型の役割を果たす。
樹脂封止工程では、図２（ｆ）に示すように半導体素子２、ワイヤ５、Ｎｉ層２３およびＡｇ層２４を樹脂６によって封止する。樹脂封止は次のようにして行う。図４に示すように、金属板２１の半導体素子２が実装などされている面に金型４１が被せられる。そして、樹脂６が金型４１内に注入され、金属板２１に搭載された複数の隣接配置された半導体素子２などが一括に封止される。この樹脂封止工程では、金型４１は上型の役割を果たし、金属板２１は下型の役割を果たす。
次に、金属板剥離工程について、図５（ａ）を参照して説明する。
樹脂６による封止が完了した後は、図５（ａ）に示すように、Ｎｉ層２３や樹脂６から金属板２１を剥離する。金属板２１は可撓性を有するので、容易に剥離することができる。この金属板２１を剥離したものを以下、樹脂封止体５０と呼ぶ。
樹脂６による封止が完了した後は、図５（ａ）に示すように、Ｎｉ層２３や樹脂６から金属板２１を剥離する。金属板２１は可撓性を有するので、容易に剥離することができる。この金属板２１を剥離したものを以下、樹脂封止体５０と呼ぶ。
次に、第２金属層形成工程について、図５（ｂ）および図６を参照して説明する。
樹脂封止体５０をＳｎ−Ｐｂめっき溶液に浸漬し、剥離面５１に電力を供給する。電力の供給は、図６に示すように樹脂封止体５０の両側を基板ホルダ６１ではさみ、基板ホルダ６１より電力を供給して、２箇所から通電するようにして行う。ところで、剥離面５１に露出されているＮｉ層２３は全ての外部電極３ｂの形成部分や搭載パッド部４ｂの形成部分において電気的に接続されている。したがって、矢印６２で示すように、全ての外部電極３ｂの形成部分や搭載パッド部４ｂの形成部分に基板ホルダ６１から供給された電流が流れる。そして、図５（ｂ）に示すように、樹脂封止体５０の剥離面５１にパターニングされたＳｎ−Ｐｂ層５２を形成する。
樹脂封止体５０をＳｎ−Ｐｂめっき溶液に浸漬し、剥離面５１に電力を供給する。電力の供給は、図６に示すように樹脂封止体５０の両側を基板ホルダ６１ではさみ、基板ホルダ６１より電力を供給して、２箇所から通電するようにして行う。ところで、剥離面５１に露出されているＮｉ層２３は全ての外部電極３ｂの形成部分や搭載パッド部４ｂの形成部分において電気的に接続されている。したがって、矢印６２で示すように、全ての外部電極３ｂの形成部分や搭載パッド部４ｂの形成部分に基板ホルダ６１から供給された電流が流れる。そして、図５（ｂ）に示すように、樹脂封止体５０の剥離面５１にパターニングされたＳｎ−Ｐｂ層５２を形成する。
次に、分割工程について、図５（ｂ），（ｃ）および図７を参照して説明する。
図５（ｂ）の２点鎖線５３に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体５０をダイシングする。ダイジングは、ダイシングライン７５，７６において行われる。図７に示すように、Ｓｎ−Ｐｂ層で形成されためっきパターンの辺７１，７２および辺７３，７４はダイシングライン７５，７６に沿って形成されているので、辺７１，７２および辺７３，７４を目印として画像認識し、ダイシングを行うことができる。そして、図５（ｃ）に示すように、一つの樹脂封止体５０が分割され、半導体装置１が完成する。
図５（ｂ）の２点鎖線５３に沿って、ダイヤモンドブレード・ダイシング法で樹脂封止体５０をダイシングする。ダイジングは、ダイシングライン７５，７６において行われる。図７に示すように、Ｓｎ−Ｐｂ層で形成されためっきパターンの辺７１，７２および辺７３，７４はダイシングライン７５，７６に沿って形成されているので、辺７１，７２および辺７３，７４を目印として画像認識し、ダイシングを行うことができる。そして、図５（ｃ）に示すように、一つの樹脂封止体５０が分割され、半導体装置１が完成する。
以上の第１の実施形態による半導体装置１の製造方法は次のような作用効果を奏する。
（１）以上の実施の形態によれば、個々の半導体装置１に切断する前に、樹脂封止体５０の剥離面５１のＮｉ層２３に半田接続用のＳｎ−Ｐｂ層５２を成膜する。したがって、個々の半導体装置１ごとの半田接続用のＳｎ−Ｐｂ層５２を成膜する工程が必要なく、半導体装置１の製造コストを安くすることができる。
（２）樹脂封止体５０の剥離面５１に形成されている外部電極３ｂや搭載パッド部４ｂに相当するＮｉ層２３は電気的に接続されるように形成されている。このため、半導体装置１の外部電極３ｂと搭載パッド部４ｂとにおけるＳｎ−Ｐｂ層３ｃ，４ｃの膜厚および膜質を１回のめっき処理で安定的に精度よく均一にすることができる。
（３）外部電極３ｂや搭載パッド部４ｂに形成されたＳｎ−Ｐｂ層５２のパターンの辺の一部は樹脂封止体５０のダイシングライン７５，７６に沿って形成される。したがって、Ｓｎ−Ｐｂ層５２で形成されたそのパターンの辺の一部を目印にすることによって、ダイシングラインを画像認識するためのマークを別途形成する必要がない。
（１）以上の実施の形態によれば、個々の半導体装置１に切断する前に、樹脂封止体５０の剥離面５１のＮｉ層２３に半田接続用のＳｎ−Ｐｂ層５２を成膜する。したがって、個々の半導体装置１ごとの半田接続用のＳｎ−Ｐｂ層５２を成膜する工程が必要なく、半導体装置１の製造コストを安くすることができる。
（２）樹脂封止体５０の剥離面５１に形成されている外部電極３ｂや搭載パッド部４ｂに相当するＮｉ層２３は電気的に接続されるように形成されている。このため、半導体装置１の外部電極３ｂと搭載パッド部４ｂとにおけるＳｎ−Ｐｂ層３ｃ，４ｃの膜厚および膜質を１回のめっき処理で安定的に精度よく均一にすることができる。
（３）外部電極３ｂや搭載パッド部４ｂに形成されたＳｎ−Ｐｂ層５２のパターンの辺の一部は樹脂封止体５０のダイシングライン７５，７６に沿って形成される。したがって、Ｓｎ−Ｐｂ層５２で形成されたそのパターンの辺の一部を目印にすることによって、ダイシングラインを画像認識するためのマークを別途形成する必要がない。
−第２の実施の形態−
本発明の第２の実施形態の半導体装置１Ａの構造について、図８を参照して説明する。第１の実施形態の半導体装置１と共通する部分は同じ符号を使用し、共通する部分の説明は省略する。
本発明の第２の実施形態の半導体装置１Ａの構造について、図８を参照して説明する。第１の実施形態の半導体装置１と共通する部分は同じ符号を使用し、共通する部分の説明は省略する。
図８（ａ）は半導体装置１Ａの断面図である。図８（ｂ）は半導体装置１Ａの裏面図である。外部電極３ｂおよび搭載パッド部４ｂ下面には、半田と接続するためのＡｕ層３ｄ，４ｄが形成される。また、半導体装置１Ａの底面において、Ａｕ層３ｄ，４ｄと樹脂６とは同一の平面に形成されている。半導体装置１Ａの底面には、図８（ｂ）に示すように、樹脂６と外部電極３ｂおよび搭載パッド部４ｂに形成したＡｕ層３ｄ，４ｄとが露呈している。
次に本発明の第２の実施形態の半導体装置１Ａの製造方法について、図９および図１０を参照して説明する。第２の実施形態の半導体装置１Ａの製造方法は、第１金属層形成工程と、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とからなり、第２金属形成工程を有さない点で第１の実施形態の半導体装置１の製造方法と異なる。第１の実施形態の半導体装置１の製造方法と共通する部分は同じ符号を使用する。
第１金属層形成工程について、図９（ａ）〜（ｄ）を参照して説明する。
図９（ａ）に示すように、レジスト２２を可撓性を有する金属板２１の両面に塗布またはラミネートする。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図９（ｂ）に示すように、金属層を形成する部分のレジスト２２を除去する。このとき、金属板２１の一方の面には金属層を形成しないので、全面をレジスト２２によって覆う。次に、レジスト２２を除去した部分の金属板２１面をソフトエッチングし、そして、酸活性処理を行う。
図９（ａ）に示すように、レジスト２２を可撓性を有する金属板２１の両面に塗布またはラミネートする。次にアクリルフィルムベースのパターンマスクフィルムを密着させ、紫外線により露光する。そして、現像し、図９（ｂ）に示すように、金属層を形成する部分のレジスト２２を除去する。このとき、金属板２１の一方の面には金属層を形成しないので、全面をレジスト２２によって覆う。次に、レジスト２２を除去した部分の金属板２１面をソフトエッチングし、そして、酸活性処理を行う。
酸活性処理を行った金属板２１をＡｕめっき溶液に浸漬して金属板２１に電力を供給する。そして、Ａｕ層９１を形成する。次に、Ｎｉめっき溶液に浸漬して金属板２１に電力を供給し、電鋳を行う。そして、Ｎｉ層２３を形成する。次に、Ａｇめっき溶液に金属板２１を浸漬して金属板２１に電力を供給する。そして、Ａｇ層２４を形成する。このようにして、図９（ｃ）に示すように、金属板２１にＡｕ層９１とＮｉ層２３とＡｇ層２４とを形成する。そして、図９（ｄ）に示すように、レジスト２２を金属板２１から剥離する。以下、半導体素子実装工程と、樹脂封止工程と、金属板剥離工程と、分割工程とは、第１の実施形態の半導体装置製造方法と同じなので説明を省略する。
以上の第２の実施形態による半導体装置１Ａの製造方法は、第１の実施形態による半導体装置製造方法の実施形態による作用効果（１）のほかに次のような作用効果を奏する。
（１）以上の実施の形態によれば、金属板２１を剥離した後、ダイシングで分割すれば半導体装置１Ａが完成する。ところで外部電極３ｂの下面にはＡｕ層３ｄが形成されているので、金属板２１の剥離のあと、半導体装置１Ａを半田接続用の金属層を形成する必要がない。したがって、金属板２１を樹脂封止体１００から剥離した後のめっき処理の必要がないので、半導体装置の製造コストを安くすることができる。
（１）以上の実施の形態によれば、金属板２１を剥離した後、ダイシングで分割すれば半導体装置１Ａが完成する。ところで外部電極３ｂの下面にはＡｕ層３ｄが形成されているので、金属板２１の剥離のあと、半導体装置１Ａを半田接続用の金属層を形成する必要がない。したがって、金属板２１を樹脂封止体１００から剥離した後のめっき処理の必要がないので、半導体装置の製造コストを安くすることができる。
以上の実施の形態の半導体装置１，１Ａおよび半導体装置１，１Ａの製造方法を次のように変形することができる。
（１）以上の実施の形態では、半導体素子２と外部電極３ｂをワイヤ５で接続したが、図１１（ａ）および（ｂ）に示すようにハンダバンプ１１０でフリップチップ接続してもよい。図１１（ａ）は半導体装置１の断面図である。図１１（ｂ）は半導体装置１の裏面図である。ハンダバンプ１１０でフリップチップ接続する場合は、搭載パッド部４ｂを設けず、外部電極３ｂのみ設けることとなる。この場合においても、樹脂封止体５０の剥離面５１に形成されている外部電極３ｂに相当するＮｉ層２３は、図６と同様に電気的に接続されるように形成されている。また、ワイヤ５を用いて接続する場合に比べて、半導体装置１をさらに低背化、小型化することができる。そして、半導体装置１の低背化、小型化に伴い、外部電極３ｂにおけるＳｎ−Ｐｂ層３ｃ，４ｃの膜厚および膜質の均一性に対する要求が厳しくなるので、半導体素子２と外部電極４ｂをハンダバンプ１１０でフリップチップ接続した場合において、本発明の効果が一層発揮される。
（２）以上の実施の形態では、外部電極３ｂおよび搭載パッド部４ｂはＮｉまたはＮｉ・Ｃｏ合金より形成したが、導電性を有する金属であればＮｉまたはＮｉ・Ｃｏ合金に限定されない。
（３）以上の実施の形態では、ワイヤ接続用の金属層や半田接続用の金属層をめっき法によって形成したが、真空蒸着法やＣＶＤ法によって形成してもよい。
（４）以上の実施の形態では、Ｎｉ層２３の上面側にＡｇ層２４を形成しているが、ワイヤ５とＮｉ層２３とを接続できるようにするためのものであれば、Ａｇ層２４に限定されない。たとえば、Ａｕ層を形成してもよい。また、ワイヤ５を直接Ｎｉ層２３に接続できる場合は、Ａｇ層２４を形成しなくてもよい。
（５）以上の実施の形態では、Ｎｉ層の下面側にＳｎ−Ｐｂ層５２やＡｕ層９１を形成したが、外部電極４ｂと半田と接合するための金属層であれば実施の形態に限定されない。たとえば、Ｓｎ−Ａｇ層、Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層またはＳｎ層を形成してもよい。
（６）以上の実施の形態では、外部電極３ｂおよび搭載パッド部４ｂの厚さは５０〜８０μｍであり、Ａｇ層３ａ，４ａの厚さは約２．５μｍであり、Ｓｎ−Ｐｂ層３ｃ，４ｃの厚さは３〜２０μｍであったが、実施の形態には限定されない。
（７）以上の第１の実施形態では、第２金属層形成工程について、電力の供給は、２箇所から通電するようにして行ったが、２箇所に限定されず、２箇所以上の複数箇所から通電してもよい。
（８）以上の実施の形態では、可撓性を有する金属板２１にＮｉ層２３やレジスト２２などを形成したが、可撓性を有し、導電性を有する導電性基板であればＳＵＳステンレス鋼板やＣｕ板に限定されない。たとえば、ＳＵＳステンレス鋼板やＣｕ板以外の金属薄板を使用してもよいし、導電性樹脂を使用してもよい。また、表面に導電膜を形成した基板を使用してもよい。
（１）以上の実施の形態では、半導体素子２と外部電極３ｂをワイヤ５で接続したが、図１１（ａ）および（ｂ）に示すようにハンダバンプ１１０でフリップチップ接続してもよい。図１１（ａ）は半導体装置１の断面図である。図１１（ｂ）は半導体装置１の裏面図である。ハンダバンプ１１０でフリップチップ接続する場合は、搭載パッド部４ｂを設けず、外部電極３ｂのみ設けることとなる。この場合においても、樹脂封止体５０の剥離面５１に形成されている外部電極３ｂに相当するＮｉ層２３は、図６と同様に電気的に接続されるように形成されている。また、ワイヤ５を用いて接続する場合に比べて、半導体装置１をさらに低背化、小型化することができる。そして、半導体装置１の低背化、小型化に伴い、外部電極３ｂにおけるＳｎ−Ｐｂ層３ｃ，４ｃの膜厚および膜質の均一性に対する要求が厳しくなるので、半導体素子２と外部電極４ｂをハンダバンプ１１０でフリップチップ接続した場合において、本発明の効果が一層発揮される。
（２）以上の実施の形態では、外部電極３ｂおよび搭載パッド部４ｂはＮｉまたはＮｉ・Ｃｏ合金より形成したが、導電性を有する金属であればＮｉまたはＮｉ・Ｃｏ合金に限定されない。
（３）以上の実施の形態では、ワイヤ接続用の金属層や半田接続用の金属層をめっき法によって形成したが、真空蒸着法やＣＶＤ法によって形成してもよい。
（４）以上の実施の形態では、Ｎｉ層２３の上面側にＡｇ層２４を形成しているが、ワイヤ５とＮｉ層２３とを接続できるようにするためのものであれば、Ａｇ層２４に限定されない。たとえば、Ａｕ層を形成してもよい。また、ワイヤ５を直接Ｎｉ層２３に接続できる場合は、Ａｇ層２４を形成しなくてもよい。
（５）以上の実施の形態では、Ｎｉ層の下面側にＳｎ−Ｐｂ層５２やＡｕ層９１を形成したが、外部電極４ｂと半田と接合するための金属層であれば実施の形態に限定されない。たとえば、Ｓｎ−Ａｇ層、Ｓｎ−Ｃｕ層、Ｓｎ−Ｂｉ層またはＳｎ層を形成してもよい。
（６）以上の実施の形態では、外部電極３ｂおよび搭載パッド部４ｂの厚さは５０〜８０μｍであり、Ａｇ層３ａ，４ａの厚さは約２．５μｍであり、Ｓｎ−Ｐｂ層３ｃ，４ｃの厚さは３〜２０μｍであったが、実施の形態には限定されない。
（７）以上の第１の実施形態では、第２金属層形成工程について、電力の供給は、２箇所から通電するようにして行ったが、２箇所に限定されず、２箇所以上の複数箇所から通電してもよい。
（８）以上の実施の形態では、可撓性を有する金属板２１にＮｉ層２３やレジスト２２などを形成したが、可撓性を有し、導電性を有する導電性基板であればＳＵＳステンレス鋼板やＣｕ板に限定されない。たとえば、ＳＵＳステンレス鋼板やＣｕ板以外の金属薄板を使用してもよいし、導電性樹脂を使用してもよい。また、表面に導電膜を形成した基板を使用してもよい。
特許請求の範囲の要素と実施の形態との対応関係を説明する。
本発明の第１の金属層はＮｉ層２３およびＡｇ層２４に対応し、第２の金属層はＳｎ−Ｐｂ層５２に対応する。半田接続用の金属層はＳｎ−Ｐｂ層５２に対応し、金属層形成工程は第２金属層形成工程に対応する。なお、以上の説明はあくまで一例であり、発明を解釈する上で、上記の実施形態の構成要素と本発明の構成要素との対応関係になんら限定されるものではない。
本発明の第１の金属層はＮｉ層２３およびＡｇ層２４に対応し、第２の金属層はＳｎ−Ｐｂ層５２に対応する。半田接続用の金属層はＳｎ−Ｐｂ層５２に対応し、金属層形成工程は第２金属層形成工程に対応する。なお、以上の説明はあくまで一例であり、発明を解釈する上で、上記の実施形態の構成要素と本発明の構成要素との対応関係になんら限定されるものではない。
１，１Ａ 半導体装置
２ 半導体素子
３ａ，４ａ，２４ Ａｇ層
３ｂ 外部電極
３ｃ，４ｃ，５２ Ｓｎ−Ｐｂ層
３ｄ，４ｄ，９１ Ａｕ層
４ｂ 搭載パッド部
５ ワイヤ
６ 樹脂
２１ 金属板
２２，２２ａ，２２ｂ レジスト
２３ Ｎｉ層
４１ 金型
５０ 樹脂封止体
５１ 剥離面
６１ 基板ホルダ
１１０ ハンダバンプ
２ 半導体素子
３ａ，４ａ，２４ Ａｇ層
３ｂ 外部電極
３ｃ，４ｃ，５２ Ｓｎ−Ｐｂ層
３ｄ，４ｄ，９１ Ａｕ層
４ｂ 搭載パッド部
５ ワイヤ
６ 樹脂
２１ 金属板
２２，２２ａ，２２ｂ レジスト
２３ Ｎｉ層
４１ 金型
５０ 樹脂封止体
５１ 剥離面
６１ 基板ホルダ
１１０ ハンダバンプ
Claims (4)
- パターニングされた第１の金属層が形成されている可撓性平板状の導電性基板を用い、前記第１の金属層に複数の半導体素子を隣接して搭載し、前記半導体素子と前記第１の金属層とを電気的に接続する半導体素子実装工程と、
前記第１の金属層および前記半導体素子を樹脂封止する樹脂封止工程と、
前記導電性基板を剥離して樹脂封止体を得る剥離工程と、
前記樹脂封止体の前記導電性基板を剥離した剥離面に露出する前記第１の金属層に第２の金属層を形成する金属層形成工程と、
前記金属層形成工程において第２の金属層が形成された樹脂封止体を切断して、個々の半導体装置に分割する分割工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記複数の半導体素子がそれぞれ実装される複数の第１の金属層は互いに電気的に接続されたパターンとして形成され、
前記金属層形成工程は、前記第１の金属層のパターンの複数箇所から通電して前記第２の金属層を形成することを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
- 半導体素子と、
前記半導体素子が電気的に接続されている外部電極とを備える一組の組立体を樹脂によって複数隣接配置して封止する樹脂封止体であって、
前記複数組の組立体における各外部電極に半田接続用の金属層が形成されていることを特徴とする樹脂封止体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005098665A JP2006278914A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法、半導体装置および樹脂封止体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005098665A JP2006278914A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法、半導体装置および樹脂封止体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006278914A true JP2006278914A (ja) | 2006-10-12 |
Family
ID=37213312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005098665A Pending JP2006278914A (ja) | 2005-03-30 | 2005-03-30 | 半導体装置の製造方法、半導体装置および樹脂封止体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006278914A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011146585A (ja) * | 2010-01-15 | 2011-07-28 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板及びその製造方法並びにそれを用いた半導体装置の製造方法 |
| CN102790140A (zh) * | 2011-05-20 | 2012-11-21 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
| JP2014138170A (ja) * | 2013-01-18 | 2014-07-28 | Sh Materials Co Ltd | 半導体素子搭載用基板及びその製造方法 |
| CN104465544A (zh) * | 2013-09-18 | 2015-03-25 | 精工电子有限公司 | 半导体装置及其制造方法 |
| JP2015073120A (ja) * | 2009-09-29 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
-
2005
- 2005-03-30 JP JP2005098665A patent/JP2006278914A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015073120A (ja) * | 2009-09-29 | 2015-04-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| JP2011146585A (ja) * | 2010-01-15 | 2011-07-28 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板及びその製造方法並びにそれを用いた半導体装置の製造方法 |
| CN102790140A (zh) * | 2011-05-20 | 2012-11-21 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
| JP2012244160A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| CN102790140B (zh) * | 2011-05-20 | 2015-04-01 | 旭德科技股份有限公司 | 封装结构及其制作方法 |
| JP2014138170A (ja) * | 2013-01-18 | 2014-07-28 | Sh Materials Co Ltd | 半導体素子搭載用基板及びその製造方法 |
| CN104465544A (zh) * | 2013-09-18 | 2015-03-25 | 精工电子有限公司 | 半导体装置及其制造方法 |
| JP2015060917A (ja) * | 2013-09-18 | 2015-03-30 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| TWI627721B (zh) * | 2013-09-18 | 2018-06-21 | 日商艾普凌科有限公司 | 半導體裝置之製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| TWI364101B (en) | Semiconductor package and a manufacturing method thereof | |
| JP2008306128A (ja) | 半導体装置およびその製造方法 | |
| JP2009055055A (ja) | 半導体装置の製造方法 | |
| JP2008047832A (ja) | 半導体装置および半導体装置製造方法 | |
| JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
| JP2006278914A (ja) | 半導体装置の製造方法、半導体装置および樹脂封止体 | |
| JPH01235170A (ja) | マイクロ入出力ピンおよびその製造方法 | |
| JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
| JP2006196922A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
| JP2006303305A (ja) | 半導体装置 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2018022772A (ja) | リードフレーム | |
| JP4073308B2 (ja) | 回路装置の製造方法 | |
| JP4288277B2 (ja) | 半導体装置 | |
| JP2007048911A (ja) | 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート | |
| JP2005203390A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007157846A (ja) | 半導体装置の製造方法 | |
| JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
| JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
| JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP6889531B2 (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 | |
| JP2006351835A (ja) | 半導体装置および半導体装置の製造方法 |