JP2007157846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007157846A JP2007157846A JP2005348239A JP2005348239A JP2007157846A JP 2007157846 A JP2007157846 A JP 2007157846A JP 2005348239 A JP2005348239 A JP 2005348239A JP 2005348239 A JP2005348239 A JP 2005348239A JP 2007157846 A JP2007157846 A JP 2007157846A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- surface side
- semiconductor device
- frame material
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】樹脂コート後の研磨が特に必要ではなく、しかも製造工程が比較的簡単で、場合によって半導体素子の下部には有効な電極端子を形成可能な半導体装置の製造方法を提供する。
【解決手段】リードフレーム材23の表裏面に第1及び第2のレジスト膜24、25で表側及び裏側配線パターン26、27を形成して、これらの露出部分に耐エッチングめっき20、21処理を行う。裏面側の第2のレジスト膜25を除去してハーフエッチングを行い、ハーフエッチングされた窪み部29に樹脂19を注入する。そして、リードフレーム材23の表面側を耐エッチングめっき20をレジスト膜としてエッチング処理を行って接合端子14、14a及びリード17を備えたリードフレームベース12を形成する。このリードフレームベース12に半導体素子13を搭載し、ワイヤーボンディングを行って、全体を樹脂封止する。
【選択図】図1
【解決手段】リードフレーム材23の表裏面に第1及び第2のレジスト膜24、25で表側及び裏側配線パターン26、27を形成して、これらの露出部分に耐エッチングめっき20、21処理を行う。裏面側の第2のレジスト膜25を除去してハーフエッチングを行い、ハーフエッチングされた窪み部29に樹脂19を注入する。そして、リードフレーム材23の表面側を耐エッチングめっき20をレジスト膜としてエッチング処理を行って接合端子14、14a及びリード17を備えたリードフレームベース12を形成する。このリードフレームベース12に半導体素子13を搭載し、ワイヤーボンディングを行って、全体を樹脂封止する。
【選択図】図1
Description
本発明は、CSP(チップサイズドパッケージ)の半導体装置の製造方法に係り、特に外部接続端子が封止樹脂の裏面側に突出した半導体装置の製造方法に関する。
半導体装置の小型化の要請から、ポリイミド樹脂テープと半田ボールを用いたテープ−CSP型の半導体装置や、ベースメタルを使用したBCC(バンプチップキャリア)型の半導体装置が知られている。しかしながら、テープ−CSP型の半導体装置においては、ポリイミド樹脂テープが高価であり、軟質のためにストリップ搬送に適していないという問題がある。また、BCC型の半導体装置においては、ベースメタルをエッチングによって除去すると固片になってしまうので、モールド面を粘着テープで固定する必要があり、コスト高となるという問題がある。
そこで、特許文献1及び特許文献2に記載のような半導体装置の製造方法が提案されており、一枚のリードフレーム材をエッチングして半導体チップに連結されるリード及び電極パッドを形成している。
そこで、特許文献1及び特許文献2に記載のような半導体装置の製造方法が提案されており、一枚のリードフレーム材をエッチングして半導体チップに連結されるリード及び電極パッドを形成している。
しかしながら、特許文献1によって製造された半導体装置は、電極端子上部にワイヤボンデングする配線の自由度が少ないので、電極端子の数が増えるとボンデンィグワイヤ(配線)が干渉し、回避が困難な場合があるという問題がある。また、半導体素子の下部に配置する電極端子に対しては、ワイヤボンディングができないという問題がある。
また、特許文献2には、1回目のエッチング処理後、一旦樹脂でハーフエッチングした部分を固定し、その後、実装面側をエッチングしているので、樹脂コート後、研磨が必要となり、手間と工数がかかるという問題がある。
また、特許文献2には、1回目のエッチング処理後、一旦樹脂でハーフエッチングした部分を固定し、その後、実装面側をエッチングしているので、樹脂コート後、研磨が必要となり、手間と工数がかかるという問題がある。
本発明はかかる事情に鑑みてなされたもので、樹脂コート後の研磨が特に必要ではなく、しかも製造工程が比較的簡単で、場合によって半導体素子の下部には有効な電極端子を形成可能な半導体装置の製造方法を提供することを目的とする。
前記目的に沿う第1の発明に係る半導体装置の製造方法は、裏面側に複数の端子パッドを有し、内部に半導体素子が樹脂封止された半導体装置の製造方法であって、
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に、前記半導体素子からのボンディングワイヤの接合端子及びこれに接合されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを露出させた裏側配線パターンをそれぞれ形成する第1工程と、
前記第1及び第2のレジスト膜によって前記表側配線パターン及び前記裏側配線パターンが形成されたリードフレーム材の表裏露出部に耐エッチングめっき処理を行う第2工程と、
裏面側の前記第2のレジスト膜を除去して前記耐エッチングめっきをレジスト膜として前記リードフレーム材の裏面側のハーフエッチングを行う第3工程と、
表面側の前記第1のレジスト膜を除去すること、並びに前記第3工程で裏面側にハーフエッチングされた窪み部に樹脂を注入することを行う第4工程と、
前記リードフレーム材の表面側を前記耐エッチングめっきをレジスト膜としてエッチング処理を行って前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有する。
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に、前記半導体素子からのボンディングワイヤの接合端子及びこれに接合されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを露出させた裏側配線パターンをそれぞれ形成する第1工程と、
前記第1及び第2のレジスト膜によって前記表側配線パターン及び前記裏側配線パターンが形成されたリードフレーム材の表裏露出部に耐エッチングめっき処理を行う第2工程と、
裏面側の前記第2のレジスト膜を除去して前記耐エッチングめっきをレジスト膜として前記リードフレーム材の裏面側のハーフエッチングを行う第3工程と、
表面側の前記第1のレジスト膜を除去すること、並びに前記第3工程で裏面側にハーフエッチングされた窪み部に樹脂を注入することを行う第4工程と、
前記リードフレーム材の表面側を前記耐エッチングめっきをレジスト膜としてエッチング処理を行って前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有する。
また、第2の発明に係る半導体装置の製造方法は、裏面側に複数の端子パッドを有し、内部に半導体素子が樹脂封止された半導体装置の製造方法であって、
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に、前記半導体素子からのボンディングワイヤの接合端子及びこれに接合されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを露出させた裏側配線パターンをそれぞれ形成する第1工程と、
前記第1及び第2のレジスト膜によって前記表側配線パターン及び前記裏側配線パターンが形成されたリードフレーム材の表裏露出部に耐エッチングめっき処理を行う第2工程と、
表面側及び裏面側の前記第1、第2のレジスト膜を除去した後、表面側を更に第3のレジスト膜で被覆し、裏面側の前記耐エッチングめっきをレジスト膜として前記リードフレーム材の裏面側のハーフエッチングを行う第3工程と、
表面側の前記第3のレジスト膜を除去すること、並びに前記第3工程で裏面側にハーフエッチングされた窪み部に樹脂を注入することを行う第4工程と、
前記リードフレーム材の表面側を前記耐エッチングめっきをレジスト膜としてエッチング処理を行って前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有する。
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に、前記半導体素子からのボンディングワイヤの接合端子及びこれに接合されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを露出させた裏側配線パターンをそれぞれ形成する第1工程と、
前記第1及び第2のレジスト膜によって前記表側配線パターン及び前記裏側配線パターンが形成されたリードフレーム材の表裏露出部に耐エッチングめっき処理を行う第2工程と、
表面側及び裏面側の前記第1、第2のレジスト膜を除去した後、表面側を更に第3のレジスト膜で被覆し、裏面側の前記耐エッチングめっきをレジスト膜として前記リードフレーム材の裏面側のハーフエッチングを行う第3工程と、
表面側の前記第3のレジスト膜を除去すること、並びに前記第3工程で裏面側にハーフエッチングされた窪み部に樹脂を注入することを行う第4工程と、
前記リードフレーム材の表面側を前記耐エッチングめっきをレジスト膜としてエッチング処理を行って前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有する。
また、第3の発明に係る半導体装置の製造方法は、裏面側に複数の端子パッドを有し、内部に半導体素子が樹脂封止された半導体装置の製造方法であって、
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に前記半導体素子からのボンディングワイヤの接合端子及びこれに接続されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを隠す裏側配線パターンをそれぞれ形成する第1工程と、
前記リードフレーム材の前記第1のレジスト膜にマスクを被せてその全面(表側全面)を覆い、更にハーフエッチングして裏面側の前記端子パッドを除く部分を除去する第2工程と、
前記リードフレーム材の裏面側のハーフエッチング部分に樹脂を注入する第3工程と、
前記リードフレーム材の裏面側の第2のレジスト膜を剥離すると共に、表面側の前記マスクを除去して前記第1のレジスト膜によって形成された表側配線パターンを露出させた状態で、全面に耐エッチングめっき処理を行う第4工程と、
前記第1のレジスト膜を除去してエッチング処理を行い、前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有する。
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に前記半導体素子からのボンディングワイヤの接合端子及びこれに接続されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを隠す裏側配線パターンをそれぞれ形成する第1工程と、
前記リードフレーム材の前記第1のレジスト膜にマスクを被せてその全面(表側全面)を覆い、更にハーフエッチングして裏面側の前記端子パッドを除く部分を除去する第2工程と、
前記リードフレーム材の裏面側のハーフエッチング部分に樹脂を注入する第3工程と、
前記リードフレーム材の裏面側の第2のレジスト膜を剥離すると共に、表面側の前記マスクを除去して前記第1のレジスト膜によって形成された表側配線パターンを露出させた状態で、全面に耐エッチングめっき処理を行う第4工程と、
前記第1のレジスト膜を除去してエッチング処理を行い、前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有する。
第1〜第3の発明に係る半導体装置の製造方法において、裏面側に露出した前記端子パッドの表面は、厚めっき又は半田による肉盛り処理が行われ、前記端子パッドが該半導体装置の裏面から突出していること、又は製造された該半導体装置の裏面は樹脂が一部除去されて前記端子パッドが該半導体装置の裏面から突出していることが好ましい。これによって、半導体装置の配線が確実容易となる。
また、第1〜第3の発明に係る半導体装置の製造方法において、前記耐エッチングめっきは貴金属めっき(例えば、Au、Ag、Pt、Pd)であるのがよく、リードフレーム材によっては更にこの貴金属めっきの下層にNi又はAg(貴金属めっきがAgの場合を除く)等の下地めっきをしてもよい。
また、第1〜第3の発明に係る半導体装置の製造方法において、前記耐エッチングめっきは貴金属めっき(例えば、Au、Ag、Pt、Pd)であるのがよく、リードフレーム材によっては更にこの貴金属めっきの下層にNi又はAg(貴金属めっきがAgの場合を除く)等の下地めっきをしてもよい。
そして、第1〜第3の発明に係る半導体装置の製造方法において、製造された該半導体装置は前記半導体素子の直下にも前記端子パッドが設けられているのが、更に好ましい。なお、本発明はこのように半導体素子の直下にも端子パッドが設けられているタイプの他、半導体素子の周囲にのみ端子パッドが設けられているタイプの半導体装置の製造方法にも適用される。
本発明に係る半導体装置の製造方法は、一枚のリードフレーム材を従来の工程より少ない工程で処理して、リードフレームベースを形成し、その上に半導体素子を搭載してワイヤーボンディングを行った後、樹脂封止しているので、より小型化した安価な半導体装置を提供できる。
また、リードフレームベースの表面側に形成されるボンディングワイヤの接合端子と、裏面側に形成される端子パッドの位置をリード(インナーリード)配線に支障のない範囲で自由に設計できる。従って、例えば、半導体素子の直下に端子パッドを設けることもでき、これによってより小型で多端子パッドの半導体装置を提供できる。
更には、端子パッドに厚めっき又は半田による肉盛りを行うことができる他、端子パッド側の樹脂を例えばレーザーで除去することにより端子パッドのスタンドオフを高くできる。
また、リードフレームベースの表面側に形成されるボンディングワイヤの接合端子と、裏面側に形成される端子パッドの位置をリード(インナーリード)配線に支障のない範囲で自由に設計できる。従って、例えば、半導体素子の直下に端子パッドを設けることもでき、これによってより小型で多端子パッドの半導体装置を提供できる。
更には、端子パッドに厚めっき又は半田による肉盛りを行うことができる他、端子パッド側の樹脂を例えばレーザーで除去することにより端子パッドのスタンドオフを高くできる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1(A)、(B)は本発明の第1、第2の実施の形態に係る半導体装置の製造方法によって製造された半導体装置の説明図、図2(A)〜(K)は本発明の第1の実施の形態に係る半導体装置の製造方法の説明図、図3(A)〜(L)は本発明の第2の実施の形態に係る半導体装置の製造方法の説明図、図4は本発明が適用可能な他の半導体装置の説明図である。なお、図2(E)〜(H)、図3(E)〜(H)は上下逆に記載している。
ここで、図1(A)、(B)は本発明の第1、第2の実施の形態に係る半導体装置の製造方法によって製造された半導体装置の説明図、図2(A)〜(K)は本発明の第1の実施の形態に係る半導体装置の製造方法の説明図、図3(A)〜(L)は本発明の第2の実施の形態に係る半導体装置の製造方法の説明図、図4は本発明が適用可能な他の半導体装置の説明図である。なお、図2(E)〜(H)、図3(E)〜(H)は上下逆に記載している。
まず、本発明の第1、第2の実施の形態に係る半導体装置の製造方法によって製造する半導体装置10について図1を参照しながら説明する。
図1(A)、(B)に示すように、半導体装置10は裏面側にグリッドアレイ状に配置された複数の端子パッド11を有するリードフレームベース12と、リードフレームベース12上に載置された半導体素子13と、リードフレームベース12の周囲に形成された接合端子14、14aと半導体素子13とを連結するボンディングワイヤ15と、リードフレームベース12の上側、半導体素子13及びボンディングワイヤ15を密封する封止樹脂16とを有している。
リードフレームベース12は裏面側底部にそれぞれの端子パッド11が露出し、その表面側で、搭載される半導体素子13の周囲には接合端子14、14aがある。この実施の形態では半導体素子13の周囲にある端子パッド11はその上部にある接合端子14と直接繋がっているが、半導体素子13の直下に格子状に並んで配置された端子パッド11はリード17を介して接合端子14aに連結されている。なお、この実施の形態では接合端子14aは、リード17の幅と同一となって、半導体素子13の外側に位置するリード17の先側が接合端子14aを形成する。従って、リードフレームベース12の表面側に設けられている複数の接合端子14、14aと裏面側に露出する複数の端子パッド11とはそれぞれ1対1の関係で連結されている。
図1(A)、(B)に示すように、半導体装置10は裏面側にグリッドアレイ状に配置された複数の端子パッド11を有するリードフレームベース12と、リードフレームベース12上に載置された半導体素子13と、リードフレームベース12の周囲に形成された接合端子14、14aと半導体素子13とを連結するボンディングワイヤ15と、リードフレームベース12の上側、半導体素子13及びボンディングワイヤ15を密封する封止樹脂16とを有している。
リードフレームベース12は裏面側底部にそれぞれの端子パッド11が露出し、その表面側で、搭載される半導体素子13の周囲には接合端子14、14aがある。この実施の形態では半導体素子13の周囲にある端子パッド11はその上部にある接合端子14と直接繋がっているが、半導体素子13の直下に格子状に並んで配置された端子パッド11はリード17を介して接合端子14aに連結されている。なお、この実施の形態では接合端子14aは、リード17の幅と同一となって、半導体素子13の外側に位置するリード17の先側が接合端子14aを形成する。従って、リードフレームベース12の表面側に設けられている複数の接合端子14、14aと裏面側に露出する複数の端子パッド11とはそれぞれ1対1の関係で連結されている。
端子パッド11、リードフレームベース12の表面に露出するリード17及び接合端子14、14aは封止樹脂16とは別の樹脂19で固定されている。樹脂19はリードフレームベース12の高さの例えば4/5〜1/2倍とするのが好ましい。
また、リードフレームベース12の上部(即ち、表面側)に露出する接合端子14、14a及びリード17と、裏面側に露出する端子パッド11は貴金属(例えば、Ag、Au、Pt、Pd)めっき20、21がNi又はAg(貴金属めっきがAgめっきの場合を除く)の薄い下地めっきを介してなされている。この貴金属めっき20、21は0.2〜3μmの厚みがあれば十分である。
また、リードフレームベース12の上部(即ち、表面側)に露出する接合端子14、14a及びリード17と、裏面側に露出する端子パッド11は貴金属(例えば、Ag、Au、Pt、Pd)めっき20、21がNi又はAg(貴金属めっきがAgめっきの場合を除く)の薄い下地めっきを介してなされている。この貴金属めっき20、21は0.2〜3μmの厚みがあれば十分である。
半導体素子13はこのリードフレームベース12の中央にペースト又はシート材からなる接着剤を介して搭載されている。半導体素子13の上に設けられている各電極パッド22と対応する接合端子14、14aとはボンディングワイヤ15を介して連結されている。
封止樹脂16はエポキシ系の樹脂であって、半導体素子13、ボンディングワイヤ15及びリードフレームベース12を封止し、これらを保護している。
封止樹脂16はエポキシ系の樹脂であって、半導体素子13、ボンディングワイヤ15及びリードフレームベース12を封止し、これらを保護している。
続いて、本発明の第1の実施の形態に係る半導体装置の製造方法を図2を参照して説明する。なお、実際には一枚のリードフレーム材23に複数の半導体装置10を格子状に並べて製造するのであるが、以下、1つの半導体装置10のみに限定してその説明を行う。
図2(A)に示すように、銅、銅合金、又は鉄合金等からなる所定厚みのリードフレーム材23を用意し、図2(B)に示すように、その表裏面をそれぞれ第1及び第2のレジスト膜24、25でコーティング処理を行った後、図2(C)示すように、第1及び第2のレジスト膜24、25にそれぞれ露光処理及び現像処理を行う。そして、リードフレーム材23の表面側に、半導体素子13からのボンディングワイヤ15の接合端子14、14a及びこれに接合されるリード17となる部分を露出させた表側配線パターン26を形成する。また、リードフレーム材23の裏面側に端子パッド11となる部分を露出させた裏側配線パターン27を形成する(以上、第1工程)。
図2(A)に示すように、銅、銅合金、又は鉄合金等からなる所定厚みのリードフレーム材23を用意し、図2(B)に示すように、その表裏面をそれぞれ第1及び第2のレジスト膜24、25でコーティング処理を行った後、図2(C)示すように、第1及び第2のレジスト膜24、25にそれぞれ露光処理及び現像処理を行う。そして、リードフレーム材23の表面側に、半導体素子13からのボンディングワイヤ15の接合端子14、14a及びこれに接合されるリード17となる部分を露出させた表側配線パターン26を形成する。また、リードフレーム材23の裏面側に端子パッド11となる部分を露出させた裏側配線パターン27を形成する(以上、第1工程)。
次に、図2(D)に示すように、第1及び第2のレジスト膜24、25によって表側配線パターン26及び裏側配線パターン27が形成されたリードフレーム材23の表裏露出部に貴金属めっき21(耐エッチングめっき処理)をそれぞれ行う。この貴金属めっき20、21は以下の工程で使用するエッチング液に対して溶解されず、耐エッチングめっき被膜として作用する(以上、第2工程)。
この後、図2(E)に示すように裏面側の第2のレジスト膜25を除去して、図2(F)に示すように、貴金属めっき20、21を耐エッチング用のレジスト膜としてリードフレーム材23の裏面側のハーフエッチングを行う。この場合、リードフレーム材23の表面側は貴金属めっき20と第1のレジスト膜24で覆われているので、第2のレジスト膜25で形成された裏側配線パターン27の露出部分のみがハーフエッチングされて窪み部29が形成される。ハーフエッチングの深さはリードフレーム材23の厚みの例えば4/5〜1/2程度で十分である。これによって、グリッドアレイ状に配置された端子パッド11となる部分が突出した状態になる(以上、第3工程)。
この後、図2(G)に示すように、表面側の第1のレジスト膜24を除去する。そして、図2(H)に示すように、第3工程で裏面側にハーフエッチングされた窪み部29に樹脂19をモールド金型装置を用いて注入する。この金型装置においては、金型と端子パッド11となる貴金属めっき21との表面との間に隙間があると樹脂で端子パッド11の表面が汚されることになるので、その隙間が十分小さくなるように(例えば、10μm以下)、金型を貴金属めっき21に押しつけながら行う。これによって、各端子パッド11が樹脂19によって連結されることになる(以上、第4工程)。なお、表面側の第1のレジスト膜24の剥離は樹脂19を窪み部29に注入した後に行ってもよい。
次に、図2(I)に示すように、リードフレーム材23の表面側のエッチング処理を行う。この場合、リードフレーム23の表面側の貴金属めっき20が耐エッチング用のレジスト膜として作用する。これによって、各接合端子14と各リード17に接合された接合端子14aが電気的に非接合状態で分離する。なお、分離した各接合端子14、14a及びリード17は樹脂19で連結されて、リードフレームベース12を形成することになる(以上、第5工程)。
以上の工程で形成されたリードフレームベース12の中央に、図2(J)に示すように、半導体素子13を搭載し、接合端子14、14aと半導体素子13の各電極パッド22とをボンディングワイヤ15で連結するワイヤーボンディングを行う(以上、第6工程)。この後、図示しない金型装置を用いて、裏面に端子パッド11を露出させた状態で、リードフレームベース12、半導体素子13及びボンディングワイヤ15の樹脂封止を行う(以上、第7工程)。これによって、半導体装置10が完成するが、裏面側に露出した端子パッド11の表面に更に貴金属めっきや半田によって肉盛りしてもよいし、裏面側の樹脂19を薬品又はレーザーによって一部除去して、端子パッド11を突出させてもよい。この後、図2(K)に示すように、格子状に並べられた半導体装置10の分離を行って個々の半導体装置10が完成する。
なお、第1の実施の形態に係る半導体装置の製造方法の第3工程において、図2(E)に示すように、表面側を密閉シート材等で覆った状態で裏面側の第2のレジスト膜25のみを除去しているが、図2(E)の処理で、表面側及び裏面側の第1、第2のレジスト膜24、25の完全除去を行い、次に、表側配線パターンの形成された表面側を第3のレジスト膜で覆った後、図2(F)に示すように裏面側をハーフエッチングすることもできる。この場合、次の図2(G)の処理では、第3のレジスト膜を除去し、次の図2(H)の処理で樹脂を注入することになる。
続いて、図3を参照しながら、本発明の第2の実施の形態に係る半導体装置の製造方法について説明する。なお、第1の実施の形態に係る半導体装置の製造方法と同一の構成要素には同一の符号を付す。
図3(A)に示すように、銅、銅合金、又は鉄合金等からなる所定厚みのリードフレーム材23を用意し、図3(B)に示すように、その表裏面をそれぞれ第1及び第2のレジスト膜24、25でコーティング処理を行った後、図3(C)に示すように、第1及び第2のレジスト膜24、25にそれぞれ露光処理及び現像処理を行う。そして、リードフレーム材23の表面側に、半導体素子13からのボンディングワイヤ15の接合端子14、14a及びこれに接合されるリード17となる部分を露出させた表側配線パターン26を形成する。また、リードフレーム材23の裏面側に端子パッド11以外の部分を露出させた裏側配線パターン32を形成する(以上、第1工程)。
図3(A)に示すように、銅、銅合金、又は鉄合金等からなる所定厚みのリードフレーム材23を用意し、図3(B)に示すように、その表裏面をそれぞれ第1及び第2のレジスト膜24、25でコーティング処理を行った後、図3(C)に示すように、第1及び第2のレジスト膜24、25にそれぞれ露光処理及び現像処理を行う。そして、リードフレーム材23の表面側に、半導体素子13からのボンディングワイヤ15の接合端子14、14a及びこれに接合されるリード17となる部分を露出させた表側配線パターン26を形成する。また、リードフレーム材23の裏面側に端子パッド11以外の部分を露出させた裏側配線パターン32を形成する(以上、第1工程)。
次に、図3(D)に示すように、表側配線パターン26に耐エッチング性のマスク33を被せて、リードフレーム材23の表面側がエッチングされない状態にして、図3(E)に示すように、リードフレーム材23の裏面側のハーフエッチングを行う。これによって、端子パッド11の周囲がハーフエッチングされて窪み部29が形成される(以上、第2工程)。
そして、図3(F)に示すように、ハーフエッチング部分である窪み部29に樹脂34を注入する。この樹脂34の高さは、第1の実施の形態に係る樹脂19に比較して第2のレジスト膜25の厚みだけ高くなる(以上、第3工程)。
そして、図3(F)に示すように、ハーフエッチング部分である窪み部29に樹脂34を注入する。この樹脂34の高さは、第1の実施の形態に係る樹脂19に比較して第2のレジスト膜25の厚みだけ高くなる(以上、第3工程)。
この後、図3(G)に示すように、表側配線パターン26を覆っていたマスク33を除去すると共にリードフレーム材23の裏面側に貼着されていて裏側配線パターン32を形成した第2のレジスト膜25を除去し、図3(H)に示すように、リードフレーム23の露出した部分の表裏面に耐エッチング性を有する貴金属めっき35、36を行う(耐エッチングめっき処理)。この場合、貴金属めっき35、36に、例えば下地Niめっきを行うのがよいが、端子パッド11が形成される部分は、第2のレジスト膜25の厚みより厚くするのが好ましい。これによって、端子パッド11が裏面側に突出する(以上、第4工程)。
図3(I)に示すように、この後、リードフレーム材23の表面側に貼着して表側配線パターン26を形成していた第1のレジスト膜24を除去し、更に、図3(J)に示すように、エッチング処理を行う。これによって、隣り合う接合端子14及びリード17と連結する接合端子14aのそれぞれが独立に分離されて、これらに連結される端子パッド11と一体となり、更に、端子パッド11は樹脂34によって連結されるているので、結局はリードフレームベース12が形成される(以上、第5工程)。
以上の工程で形成されたリードフレームベース12の中央に、図3(K)に示すように、半導体素子13を搭載し、接合端子14、14aと半導体素子13の各電極パッド22とをボンディングワイヤ15で連結するワイヤーボンディングを行う(以上、第6工程)。この後、図示しない金型装置を用いて、裏面に端子パッド11を露出させた状態で、リードフレームベース12、半導体素子13及びボンディングワイヤ15の樹脂封止を行って半導体装置10が完成する(以上、第7工程)が、これらは格子状に配置されているので、図3(L)に示すように各半導体装置10を個別化して、単独の半導体装置10が完成する。
前記第1、第2の実施の形態に製造された半導体装置10は、図1に示すように、半導体素子13の直下にも端子パッド11を有しているが、図4に示すように、半導体素子13の直下は単に半導体素子搭載部37aのみとなっている半導体装置37であっても本発明は適用される。なお、半導体素子13が半導体素子搭載部37aの上に搭載され、半導体素子搭載部37の少なくとも裏面側には貴金属めっき38がなされているので、半導体素子13の放熱性がよい。なお、39は半田又は厚めっきによる肉盛り部であり、この肉盛り部39を省略することもできる。
本発明は前記実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲での工程の変更、部分的に改良が行われるものであっても、本発明が適用される。
本発明は前記実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲での工程の変更、部分的に改良が行われるものであっても、本発明が適用される。
10:半導体装置、11:端子パッド、12:リードフレームベース、13:半導体素子、14、14a:接合端子、15:ボンディングワイヤ、16:封止樹脂、17:リード、19:樹脂、20、21:貴金属めっき、22:電極パッド、23:リードフレーム材、24:第1のリジスト膜、25:第2のレジスト膜、26:表側配線パターン、27:裏側配線パターン、29:窪み部、32:裏側配線パターン、33:マスク、34:樹脂、35、36:貴金属めっき、37:半導体装置、37a:半導体素子搭載部、38:貴金属めっき、39:肉盛り部
Claims (7)
- 裏面側に複数の端子パッドを有し、内部に半導体素子が樹脂封止された半導体装置の製造方法であって、
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に、前記半導体素子からのボンディングワイヤの接合端子及びこれに接合されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを露出させた裏側配線パターンをそれぞれ形成する第1工程と、
前記第1及び第2のレジスト膜によって前記表側配線パターン及び前記裏側配線パターンが形成されたリードフレーム材の表裏露出部に耐エッチングめっき処理を行う第2工程と、
裏面側の前記第2のレジスト膜を除去して前記耐エッチングめっきをレジスト膜として前記リードフレーム材の裏面側のハーフエッチングを行う第3工程と、
表面側の前記第1のレジスト膜を除去すること、並びに前記第3工程で裏面側にハーフエッチングされた窪み部に樹脂を注入することを行う第4工程と、
前記リードフレーム材の表面側を前記耐エッチングめっきをレジスト膜としてエッチング処理を行って前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有することを特徴とする半導体装置の製造方法。 - 裏面側に複数の端子パッドを有し、内部に半導体素子が樹脂封止された半導体装置の製造方法であって、
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に、前記半導体素子からのボンディングワイヤの接合端子及びこれに接合されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを露出させた裏側配線パターンをそれぞれ形成する第1工程と、
前記第1及び第2のレジスト膜によって前記表側配線パターン及び前記裏側配線パターンが形成されたリードフレーム材の表裏露出部に耐エッチングめっき処理を行う第2工程と、
表面側及び裏面側の前記第1、第2のレジスト膜を除去した後、表面側を更に第3のレジスト膜で被覆し、裏面側の前記耐エッチングめっきをレジスト膜として前記リードフレーム材の裏面側のハーフエッチングを行う第3工程と、
表面側の前記第3のレジスト膜を除去すること、並びに前記第3工程で裏面側にハーフエッチングされた窪み部に樹脂を注入することを行う第4工程と、
前記リードフレーム材の表面側を前記耐エッチングめっきをレジスト膜としてエッチング処理を行って前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有することを特徴とする半導体装置の製造方法。 - 裏面側に複数の端子パッドを有し、内部に半導体素子が樹脂封止された半導体装置の製造方法であって、
リードフレーム材の表裏面をそれぞれ第1及び第2のレジスト膜でコーティング処理を行った後、該第1及び第2のレジスト膜にそれぞれ露光処理及び現像処理を行い、該リードフレーム材の表面側に前記半導体素子からのボンディングワイヤの接合端子及びこれに接続されるリードを露出させた表側配線パターンを、該リードフレーム材の裏面側に前記端子パッドを隠す裏側配線パターンをそれぞれ形成する第1工程と、
前記リードフレーム材の前記第1のレジスト膜にマスクを被せてその全面を覆い、更にハーフエッチングして裏面側の前記端子パッドを除く部分を除去する第2工程と、
前記リードフレーム材の裏面側のハーフエッチング部分に樹脂を注入する第3工程と、
前記リードフレーム材の裏面側の第2のレジスト膜を剥離すると共に、表面側の前記マスクを除去して前記第1のレジスト膜によって形成された表側配線パターンを露出させた状態で、全面に耐エッチングめっき処理を行う第4工程と、
前記第1のレジスト膜を除去してエッチング処理を行い、前記接合端子及び前記リードを備えたリードフレームベースを形成する第5工程と、
前記第5工程で形成されたリードフレームベースに前記半導体素子を搭載し、前記接合端子との間でワイヤーボンディングを行う第6工程と、
裏面に前記端子パッドを露出させた状態で、前記リードフレームベース、前記半導体素子及び前記ボンディングワイヤの樹脂封止を行う第7工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1〜3のいずれか1項に記載の半導体装置の製造方法において、裏面側に露出した前記端子パッドの表面は、厚めっき又は半田による肉盛り処理が行われ、前記端子パッドが該半導体装置の裏面から突出していることを特徴とする半導体装置の製造方法。
- 請求項1〜4のいずれか1項に記載の半導体装置の製造方法において、製造された該半導体装置の裏面は樹脂が一部除去されて前記端子パッドが該半導体装置の裏面から突出していることを特徴とする半導体装置の製造方法。
- 請求項1〜5のいずれか1項に記載の半導体装置の製造方法において、前記耐エッチングめっきは貴金属めっきであることを特徴とする半導体装置の製造方法。
- 請求項1〜6のいずれか1項に記載の半導体装置の製造方法において、製造された該半導体装置は前記半導体素子の直下にも前記端子パッドが設けられていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348239A JP2007157846A (ja) | 2005-12-01 | 2005-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348239A JP2007157846A (ja) | 2005-12-01 | 2005-12-01 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007157846A true JP2007157846A (ja) | 2007-06-21 |
Family
ID=38241854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005348239A Pending JP2007157846A (ja) | 2005-12-01 | 2005-12-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007157846A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101319441B1 (ko) | 2013-05-23 | 2013-10-17 | 엘지이노텍 주식회사 | 리드프레임 |
US8803300B2 (en) | 2009-10-01 | 2014-08-12 | Stats Chippac Ltd. | Integrated circuit packaging system with protective coating and method of manufacture thereof |
JP2014150182A (ja) * | 2013-02-01 | 2014-08-21 | Denso Corp | 半導体装置の製造方法 |
WO2017159954A1 (ko) * | 2016-03-16 | 2017-09-21 | 해성디에스 주식회사 | 반도체 패키지 기판 및 그 제조 방법 |
US11710684B2 (en) | 2019-10-15 | 2023-07-25 | Infineon Technologies Ag | Package with separate substrate sections |
-
2005
- 2005-12-01 JP JP2005348239A patent/JP2007157846A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8803300B2 (en) | 2009-10-01 | 2014-08-12 | Stats Chippac Ltd. | Integrated circuit packaging system with protective coating and method of manufacture thereof |
JP2014150182A (ja) * | 2013-02-01 | 2014-08-21 | Denso Corp | 半導体装置の製造方法 |
KR101319441B1 (ko) | 2013-05-23 | 2013-10-17 | 엘지이노텍 주식회사 | 리드프레임 |
WO2017159954A1 (ko) * | 2016-03-16 | 2017-09-21 | 해성디에스 주식회사 | 반도체 패키지 기판 및 그 제조 방법 |
US10643932B2 (en) | 2016-03-16 | 2020-05-05 | Haesung Ds Co., Ltd. | Semiconductor package substrate and method for manufacturing same |
US11710684B2 (en) | 2019-10-15 | 2023-07-25 | Infineon Technologies Ag | Package with separate substrate sections |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4032063B2 (ja) | 半導体装置の製造方法 | |
JP3780122B2 (ja) | 半導体装置の製造方法 | |
JP3947750B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4533875B2 (ja) | 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法 | |
KR101089449B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
TW200416969A (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
JP2005317998A5 (ja) | ||
US20080285251A1 (en) | Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
JP2014154785A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
TW201030919A (en) | Structure for multi-row leadframe and semiconductor package thereof and manufacture method thereof | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
US8835225B2 (en) | Method for fabricating quad flat non-leaded semiconductor package | |
JP2009158581A (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP2007157846A (ja) | 半導体装置の製造方法 | |
JP2007048978A (ja) | 半導体装置及びその製造方法 | |
WO2006109997A1 (en) | Window manufacture method of semiconductor package type printed circuit board | |
US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
JP2009038145A (ja) | リード端子型半導体装置 | |
JPH10256460A (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP4137981B2 (ja) | 半導体装置の製造方法 | |
JP2006303028A (ja) | 半導体装置および半導体装置の製造方法 |