JP2014120773A - パッケージ構造及びパッケージ方法 - Google Patents

パッケージ構造及びパッケージ方法 Download PDF

Info

Publication number
JP2014120773A
JP2014120773A JP2013254874A JP2013254874A JP2014120773A JP 2014120773 A JP2014120773 A JP 2014120773A JP 2013254874 A JP2013254874 A JP 2013254874A JP 2013254874 A JP2013254874 A JP 2013254874A JP 2014120773 A JP2014120773 A JP 2014120773A
Authority
JP
Japan
Prior art keywords
pads
package substrate
package
bare chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013254874A
Other languages
English (en)
Inventor
▲薛▼淦浩
Gan-How Shaue
Chih-Kuang Yang
楊之光
Yong Yan Gu
古永延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2014120773A publication Critical patent/JP2014120773A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

【課題】パッケージ密度の高いパッケージ過程において、パッケージ基板、回路板に極めて低い応力のみが発生するパッケージ構造およびパッケージ方法を提供する。
【解決手段】表面に形成された複数のベアチップパッドを有するＩＣベアチップと、第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有するフレキシブルパッケージ基板と、フレキシブルパッケージ基板の第一面に形成され、異なる高さをそれぞれ有し、第一パッドにそれぞれ対応し、且つベアチップパッドと接触し、ＩＣベアチップをパッケージする複数のスタッドと、複数の接点パッドを有する回路板であって、フレキシブルパッケージ基板の第二パッドはそれぞれ半田により接点パッドと接触することで接合する回路板とを備えるパッケージ構造及びパッケージ方法である。パッケージ基板、回路板に極めて低い応力のみが発生することができ、応力によるスタッド、半田の接合破断、及び、スタッド、半田によるはんだぬれ不良、コールドはんだ接合という問題を解決する。
【選択図】図３

Description

本発明は、試験基板及びその試験方法に関し、特に、高密度ウェハレベル試験（ｆｉｎｅ ｐｉｔｃｈ）に適用される試験基板及びその試験方法に関する。本発明は、パッケージ構造及びパッケージ方法に関し、特にパッケージ応力を低下させることができるパッケージ構造及びパッケージ方法に関する。
集積度が集積回路（Ｉｎｔｅｒｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）技術の進歩につれて急速に発展してきていることに対して、パッケージ技術もこれまでにない新たな技術水準に達している。現在、ＩＣベアチップ、パッケージ基板、及び回路板等の素子が外に電気的に接続する半田ボール（ｓｏｌｄｅｒ ｂａｌｌ）、スタッド（ｓｔｕｄ）、パッド（ｐａｄ）又は電気的な接続接点は、数が益々多くなり、サイズが益々小さくなるだけでなく、現在の電子製品の体積がますます縮小してくるという設計の動向に順応するように、これらの半田ボール、スタッド接点の間の距離も同様に縮減（ｆｉｎｅ ｐｉｔｃｈ）されてきている。同様に、パッケージ基板、回路板の厚さも益々薄くなっている。
一般的には、従来、高集積度のパッケージの需要を満たすために、主に採用される技術はフリップチップパッケージ（Ｆｌｉｐ−Ｃｈｉｐ）である。従来採用された半田ボールの直径（高さｂｕｍｐ ｈｅｉｇｈｔ）が約１００μｍであり、集積回路の集積度が向上してくるに従い、パッケージ密度も上昇し続いている。現在、一般的に業界がスタッドを採用することが多く、そして、球型であれば、直径は約３０μｍ〜５０μｍであるが、如何なるタイプのスタッドでも高さが約２０〜３０μｍ程度である。図１に示すように、従来のフリップチップパッケージ（Ｆｌｉｐ−Ｃｈｉｐ）では、ＩＣベアチップ１は、複数のパッド（図示せず）を有し、まず直径３０μｍ〜５０μｍ又は高さ２０μｍ〜３０μｍ程度の複数のスタッド（ｓｔｕｄ）２をＩＣベアチップ１の表面に形成する。硬質パッケージ基板３の上下面にはいずれも複数のパッケージパッド（図示せず）を有する。ＩＣベアチップ１は、上面に有するこれらのスタッド（ｓｔｕｄ）２を介して硬質の多層パッケージ基板３のこれらのパッケージパッドと接触しており、加圧又は加熱のプロセスを実施した後、ＩＣベアチップ１に対するパッケージを行う。前記スタッド（ｓｔｕｄ）２間のピッチ（ｐｉｔｃｈ）が約１００μｍ程度であり、設計要求に応じて、従来のスタッド（ｓｔｕｄ）２間のピッチ（ｐｉｔｃｈ）は５０μｍと小さい可能性がある。
図１に示すように、硬質プリント回路板（ＰＣＢ）４の上面には、複数の電気的な接続接点（図示せず）を有する。次に、硬質多層パッケージ基板３を、半田ボール５により硬質プリント回路板４の上面のこれらの電気的な接続接点と接触させた後、加圧又は加熱のプロセスを実施した後、ＩＣベアチップ１を硬質パッケージ基板３により硬質プリント回路板４と接合させる。
前述したように、半田ボール（ｓｏｌｄｅｒ ｂａｌｌ）、スタッド（ｓｔｕｄ）、パッド（ｐａｄ）又は電気的な接続接点の数がまだ多くなく、且つ硬質多層パッケージ基板３、硬質プリント回路板４も相対的にかなりの厚さを有する場合に、図１に示すように、加圧又は加熱プロセスを実施し、硬質多層パッケージ基板３によるＩＣベアチップ１のパッケージ又は硬質多層パッケージ基板３と硬質プリント回路板４との接合を行い、各素子の寸法誤差の許容可能値が大きいが、図に示すように、硬質多層パッケージ基板３は、必ず、厚さが不均一で、不平坦で、又は回路設計によって金属層、誘電層の分布が均一である可能性がなく、その表面も平坦ではない場合があり、同様に硬質多層パッケージ基板３のように、硬質プリント回路板４は、必ず、厚さが不均一で、不平坦で、又は回路設計によって金属層、誘電層の分布が均一である可能性がなく、その表面も平坦ではない場合があることは、より重要な問題である。
一般的には、Ｆｌｉｐ−Ｃｈｉｐ技術では、スタッド又は半田ボール接合プロセスにおいて、硬質多層パッケージ基板３と硬質プリント回路板４に加える圧力が１〜１０ｋｇｆ／ｃｍ２に達することが可能であり、スタッド２、硬質多層パッケージ基板３、硬質プリント回路板４、及び半田ボール５等の材料のいずれにとっても小さくない圧力である。したがって、前述したパッケージと接合を行う時に、硬質多層パッケージ基板３と硬質プリント回路板４は、必ず、複数のスタッド２又は複数の半田ボール５の接合のため、一定のかなりの程度の応力に耐える。前述した程度の応力は、他の素子に対してサイズが大きい厚さを有する時に、多層パッケージ基板３とプリント回路板４に明らかな影響を与えることはない。従来技術にも、スタッド２をパッケージ基板３上に形成してから加圧又は加熱プロセスを実施し、ＩＣベアチップ１に対するパッケージを行うことがある。しかし、その目的は、ＩＣベアチップ１への損傷を解消することのみにある。
なお、前述したパッケージと接合を行う時に、図に示すように、ＩＣベアチップ１、多層パッケージ基板３、及びプリント回路板４はいずれも硬質で、剛性を有する素子であるため、硬質多層パッケージ基板３、硬質プリント回路板４は、必ず、厚さが不均一で、不平坦で、又は回路設計によって金属層、誘電層の分布が均一である可能性がなく、その表面も平坦ではない場合さえありうる。スタッド２又は半田ボール５が如何に精細に作製されても、複数のスタッド２の間又は複数の半田ボール５の間には必ず大きさ、サイズ、形状等の差異があるので、はんだぬれ不良（ｍｉｓｓｉｎｇ ｊｏｉｎｔ ｏｒ ｎｏｎ−ｗｅｔｔｉｎｇ）、コールドはんだ接合（ｃｏｌｄ ｗｅｌｄｉｎｇ ｏｒ Ｃｏｌｄ Ｓｏｌｄｅｒｅｄ Ｊｏｉｎｔ）を招いてしまう場合がある。
図２を参照する。図２は、従来技術において半田ボール（ｓｏｌｄｅｒ ｂａｌｌ）、スタッド（ｓｔｕｄ）、パッド（ｐａｄ）又は電気的な接続接点の数が益々多くなり、且つ硬質パッケージ基板、硬質プリント回路板も益々薄くなることを背景に、これらの素子のパッケージ接合がなされた状態である。図２に示すように、フリップチップパッケージ（Ｆｌｉｐ−Ｃｈｉｐ）プロセスにおいては、ＩＣベアチップ１は複数の第１パッド（ｐａｄ）１１を有し、硬質パッケージ基板３の上面には複数の第２パッド３１を有し、下面には複数の第３パッド３２を有する。硬質プリント回路板４の上面には複数の電気的な接続接点４１を有する。
まず、複数のスタッド（ｓｔｕｄ）２を硬質パッケージ基板３の上面に形成し、硬質パッケージ基板３のこれらの第２パッド（ｐａｄ）３１と接合する。これらのスタッド２をＩＣベアチップ１のこれらの第１パッド１１と接触させ、加圧又は加熱のプロセスを実施した後、ＩＣベアチップ１に対するパッケージを行う。次に、硬質パッケージ基板３の下面が有するこれらの第３パッド３２は、半田ボール５により硬質プリント回路板４の上面のこれらの電気的な接続接点４１と接触した後、加圧又は加熱を実施し、ＩＣベアチップ１を硬質パッケージ基板３により硬質プリント回路板４と接合させるプロセスの後、電子装置のパッケージ作製がなされた。そして、前述した作製がなされた後、反り（ｗａｒｐａｇｅ）の測定を行う。一般的に、Ｓｈａｄｏｗ Ｍｏｉｒe反り測定器で、実際に得られるデータは２０μｍ〜５０μｍであることが多く、このことから、従来技術では必然的に完成された電子装置の反り（ｗａｒｐａｇｅ）の発生を回避できないことが分かる。前述したように、スタッド（ｓｔｕｄ）２の直径が３０μｍ〜５０μｍ又は高さが２０μｍ〜３０μｍ程度であり、両方は既に相当する寸法である。したがって、スタッドフリップチップパッケージでは、回路板の反り（ｗａｒｐａｇｅ）を解決できる問題は非常に重要な課題である。
そして、従来技術では、加圧又は加熱のプロセスを実施しＩＣベアチップ１に対するパッケージを行う工程において、さらにＩＣベアチップ１と硬質パッケージ基板３との間に非導電の接合材料、例えばエポキシ樹脂１２が充填される。その目的は、隣り合うスタッド２と、第１パッド１１と、第２パッド３１とを絶縁状態にするだけでなく、より重要なことに、ＩＣベアチップ１と硬質パッケージ基板３との間の接合力を強め、前述した説明において言及されたようなパッケージ後のＩＣベアチップ１と硬質パッケージ基板３が耐える応力に抵抗することにある。
そして、従来技術では、同様に加圧又は加熱のプロセスを実施し硬質パッケージ基板３と硬質プリント回路板４とを接合させる工程においても、さらに硬質パッケージ基板３と硬質プリント回路板４との間に非導電の接合材料、例えばエポキシ樹脂６が充填される。その目的も、隣り合うスタッド２と、第１パッド１１と、第２パッド３１とを絶縁状態にするだけでなく、より重要なことに、硬質パッケージ基板３と硬質プリント回路板４との間の接合力を強め、前述した説明において言及されたような接合後の硬質パッケージ基板３と硬質プリント回路板４が耐える応力に抵抗することにある。
特に、現在、パッケージ基板の厚さは、層間厚さ（両金属層間の距離又は誘電層厚さ）が５０μｍより小さく、さらには３０μｍより小さいサイズを作製できる時に、基板が応力に耐えるために変形する様子を描き出す文献はほとんど見られない。しかし、発明者は鋭意観察した結果、実際には基板の厚さがますます前述した寸法まで薄くなる時に、図２に示すように、パッケージ接合した後、硬質パッケージ基板３と硬質プリント回路板４は、確かにパッケージ接合により応力が発生する。ひいては、図１に示すように、硬質多層パッケージ基板３、硬質プリント回路板４は、必ず、厚さが不均一で、不平坦で、又は回路設計によって金属層、誘電層の分布が均一である可能性がなく、その表面も平坦ではない場合があるが、複数のスタッド２の間には必ず高さの差異があるので、半田ボール５についても同様である。スタッド２又は半田ボール５が如何に精細に作製されても、複数のスタッド２の間又は複数の半田ボール５の間には必ず大きさ、サイズ、形状等の差異がある。
したがって、パッケージ接合の破断による電子装置のフェイルでなければ、後の作製において、及び、このパッケージを採用した電子装置製品の使用期間においてフェイル（ｆａｉｌｕｒｅ）が発生する機率を向上させることができるため、前述した硬質パッケージ基板３と硬質プリント回路板４との間に存在し続く応力及びパッケージ接合破断の欠陥は、実際には、このパッケージプロセスがまったく実用性がなくなってしまい、つまり、はんだぬれ不良、コールドはんだ接合が発生し、このパッケージプロセスの失敗を直接的に招いてしまう。従来技術には、前述したように、エポキシ樹脂を充填し、パッケージと接合の後、ＩＣベアチップ１と、硬質パッケージ基板３と硬質プリント回路板４との間に存在する応力に抵抗するという唯一の解決方策だけある。そして、パッケージと接合の前に、まずスタッド２又は半田ボール５の大きさ、サイズ、形状を厳しく篩う必要があり、加えて硬質パッケージ基板３と硬質プリント回路板４の表面にいわゆるグローバル平坦化技術プロセス（ＣＭＰ，Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を実施し、パッケージと接合の歩留まりを向上しようとしている。
したがって、パッケージ過程においてパッケージ基板、回路板に極めて低い応力のみが発生する可能性があり、パッケージ接合の歩留まりを向上させ、はんだぬれ不良、コールドはんだ接合の発生を回避できるパッケージ構造及びパッケージ方法を提供する必要がある。
本発明は、パッケージ構造及びパッケージ方法を提供し、特にスタッド、半田が微小化し、パッケージ密度が高いパッケージ過程においてパッケージ基板、回路板に極めて低い応力のみが発生することができるとともに、パッケージ接合の歩留まりを向上させ、はんだぬれ不良、コールドはんだ接合の発生を回避でき、スタッド、半田のパッケージ接合によるパッケージ基板、回路板の応力に起因して、パッケージ基板、回路板の変形とスタッド、半田の接合破断を招き、製品の製造歩留まりと製品の使用寿命に影響する問題、ひいてははんだぬれ不良、コールドはんだ接合によるパッケージ接合に失敗した問題を解決することを主な目的とする。
本発明は、表面に形成された複数のベアチップパッドを有するＩＣベアチップと、第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有するフレキシブルパッケージ基板と、前記フレキシブルパッケージ基板の前記第一面に形成され、異なる高さをそれぞれ有し、これらの第一パッドにそれぞれ対応する複数のスタッドであって、前記フレキシブルパッケージ基板の前記第一面に接合したこれらのスタッドはそれぞれこれらのベアチップパッドと接合し、前記ＩＣベアチップをパッケージするために用いられる複数のスタッドと、を備えるパッケージ構造である。
本発明は、複数の接点パッドを有する回路板であって、前記フレキシブルパッケージ基板の前記第二面に形成されたこれらの第二パッドはそれぞれ半田によりこれらの接点パッドと接合する回路板を更に備えるパッケージ構造である。そして、本発明のパッケージ構造では、フレキシブルパッケージ基板の前記第一面が不平坦である。
本発明は、
表面に形成された複数のベアチップパッドを有するＩＣベアチップを提供する工程と、
第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有するフレキシブルパッケージ基板を提供する工程と、
異なる高さをそれぞれ有する複数のスタッドを前記フレキシブルパッケージ基板の前記第一面に形成する工程と、
前記ＩＣベアチップのこれらのベアチップパッドを有する前記表面を前記フレキシブルパッケージ基板の前記第一面に向かわせ、これらのベアチップパッドをそれぞれこれらのスタッドに接合させたる工程と、を含むパッケージ方法を提供する。そして、本発明のパッケージ構造では、フレキシブルパッケージ基板の前記第一面が不平坦である。
本発明のパッケージ方法は、前記フレキシブルパッケージ基板を提供する工程の前に、前記フレキシブルパッケージ基板をキャリアプレートステージから分離する工程を更に含む。
本発明のパッケージ方法は、半田を形成する工程の後に、複数の接点パッドを有する回路板を提供し、これらの接点パッドを前記フレキシブルパッケージ基板の前記第二面に向かわせ、これらの半田をそれぞれこれらの接点パッドに接触させた後、加圧又は加熱を実施し、前記回路板への前記フレキシブルパッケージ基板の接合を行う工程を更に含む。
従来技術のパッケージ構造の断面模式図である。 従来技術では硬質パッケージ基板と硬質プリント回路板を採用し、パッケージ接合を行うパッケージ構造の断面模式図である。 本発明のパッケージ構造の簡単な模式図である。 本発明のパッケージ方法のフローチャートである。
図３を参照する。図３は、本発明のパッケージ構造の簡単な模式図である。本発明のパッケージ構造は、ＩＣベアチップ１００と、フレキシブルパッケージ基板２００と、回路板３００と、複数のスタッド４００と、複数の半田５００とを備える。図３に示すように、ＩＣベアチップ１００は表面に形成された複数のベアチップパッド１５０を有する。フレキシブルパッケージ基板２００は、第一面に形成された複数の第一パッド２５１を有するとともに、第二面に形成された複数の第二パッド２５２を有する。フレキシブルパッケージ基板２００は、図１に示すような硬質多層パッケージ基板３に似ており、共に、多層金属層と多層誘電層とから構成されるが、良好な接合を実現するために、それぞれスタッドの異なる高さに対応して、変形することができる。フレキシブルパッケージ基板２００は、非常に軟らかいので、ほとんど応力が発生しないように変形できる。それ故に、フレキシブルパッケージ基板２００は、どんな形ででも中立平衡（ｎｅｕｔｒａｌ ｅｑｕｉｌｉｂｒｉｕｍ）の特性を具備する多層フレキシブル基板である。もちろん、従来技術において言及された硬質多層パッケージ基板３にも似ており、フレキシブルパッケージ基板２００の第一面の第一パッド２５１のうち、少なくとも一つは他の第一パッド２５１と面一にならず、即ち、フレキシブルパッケージ基板２００の表面は不平坦である可能性がある。これらのスタッド４００は、それぞれフレキシブルパッケージ基板２００の第一面におけるそれぞれ対応する第一パッド２５１上に予め形成され、これらの第一パッド２５１と接合する。そして、スタッド４００が第一パッド２５１との寄りの幅は、スタッド４００がベアチップパッド１５０と寄りの幅より大きい。
フレキシブルパッケージ基板２００の作製は、例えば、キャリアプレートステージ（図示せず）上に複数の金属層と複数の誘電層を交互に形成する。キャリアプレートステージは、ガラス、ウエハ又は他の金属キャリアプレートを例にとる。金属層は、金属剥離プロセス（Ｍｅｔａｌ Ｌｉｆｔ Ｏｆｆ）で形成され、誘電層は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）を材料とし、例えば回転塗布法（Ｓｐｉｎ Ｃｏａｔｉｎｇ）で形成されることができる。本発明が採用するフレキシブル多層フレキシブル基板の単一の層の厚さは２０μｍより小さく、さらには１０μｍより小さくてもよい。そして、全ての誘電層はいずれも単一の材質を採用するので、多層フレキシブル基板の各層間の応力の一致性が高い。フレキシブルパッケージ基板２００は、キャリアプレートステージから分離された後、反り（ｗａｒｐａｇｅ）の現象がないとともに、柔軟、折曲げ可能、展延性がよい等の特性を具備することもでき、フレキシブルパッケージ基板２００は加圧又は加熱、あるいは同時に加圧及び加熱のパッケージプロセスを行う時に、いずれも中立平衡の特性という技術的な特徴を具備し、それ自体の物理特性及び回路特性に影響することなく、局所的領域で変形可能である。フレキシブルパッケージ基板２００は、多層金属層と多層誘電層とから構成され、良好な接合を実現するために、それぞれスタッドの異なる高さに対応して、変形することができる。フレキシブルパッケージ基板２００は、非常に軟らかいので、パッケージ工程中に、柔軟性があるようにほとんど応力が発生しないように変形できる。なお、本発明のフレキシブルパッケージ基板２００は、ＭＩＴ ｆｌｅｘ ｔｅｓｔにおける曲げ曲率半径Ｒ＜１０ｍｍ、さらには曲げ曲率半径Ｒ＜１ｍｍの場合にテストする時の標準に合致することが要求される。
そして、前述したスタッド４００と第一パッド２５１が接合する手順は、フレキシブルパッケージ基板２００がキャリアプレートステージから分離する前又は分離した後に、例えばキャリアプレートステージから分離した後に、特殊に設計されるチャッキングシステムでフレキシブルパッケージ基板２００の下方に設けられる支持部材により、前述したスタッド４００と第一パッド２５１の接合を行う、又は真空吸着のキャリアプレートステージ上に付着することができるが、本発明は特に限定されるものではない。即ち、前述のとおり、本発明のフレキシブルパッケージ基板２００は反り（ｗａｒｐａｇｅ）がなく、柔軟、折曲げ可能、展延性がよい等の特性を具備するので、パッケージプロセス中又はパッケージの後、本発明のフレキシブルパッケージ基板２００の最も重要な特性は、加圧又は加熱、あるいは同時に加圧及び加熱のパッケージプロセスを行う時に、いずれも、中立平衡の特性を具備するという技術的な特徴である。
したがって、ＩＣベアチップ１００とフレキシブルパッケージ基板２００に加圧又は加熱を実施しフレキシブルパッケージ基板２００によるＩＣベアチップ１００へのパッケージを行った後に、フレキシブルパッケージ基板２００の中立平衡の適合性により、前述したパッケージ接合はＩＣベアチップ１００、フレキシブルパッケージ基板２００、及びスタッド４００に極めて低い応力のみが発生する。特に、現在、パッケージ基板の厚さは、層間厚さ（両金属層間の距離又は誘電層厚さ）が５０μｍより小さく、さらには３０μｍより小さい寸法を作製できる時に、パッケージプロセス中であっても、パッケージプロセス後であっても、従来技術のように前記応力によるスタッド４００のパッケージ接合の破断に起因して電子装置のフェイルを発生させることがない。そして、図に示すようにＩＣベアチップ１００、回路板３００はいずれも硬質で、剛性を有する素子であるので、フレキシブルパッケージ基板２００と回路板３００は、必ず、厚さが不均一で、不平坦で、又は回路設計によって金属層、誘電層の分布が均一である可能性がなく、その表面も平坦ではない場合があり、加えてスタッド４００又は半田５００が如何に精細に作製されても、複数のスタッド４００の間又は複数の半田５００の間には必ず大きさ、サイズ、形状等の差異があるので、従来技術のようにはんだぬれ不良、コールドはんだ接合が発生し、電子装置のパッケージと接合に失敗したという問題を発生させることはない。
前述したスタッドプロセスの作製方式は、一般的な半田バンプ（Ｓｏｌｄｅｒ ｂｕｍｐ）であってもよく、金バンプ（Ｇｏｌｄ ｂｕｍｐ）又は金スタッドバンプ（Ｇｏｌｄ ｓｔｕｄ ｂｕｍｐ）であってもよいが、前述したいずれかのプロセスであっても、そのスタッドの高さは必ず一定の誤差があり、最良な製造状況でも０．５μｍ〜３μｍの差がある。したがって、前述したように、高密度のパッケージプロセスでは、スタッドの高さは２０ｕｍ、さらにはより低いだけ必要があるが、０．５μｍ〜３μｍのスタッドの高さの誤差は、はんだぬれ不良、コールドはんだ接合を招いてしまう可能性がある。同様に、最良に作製される基板プロセスであっても、基板パッドの面一度には１〜５μｍ以上の誤差があることがよく見られ、この多層基板の不平坦、又は複数のパッドの非面一ははんだぬれ不良、コールドはんだ接合を招いてしまう可能性があり、本発明のフレキシブル基板の中立平衡の適合性という技術的な特徴は、パッケージ高さの誤差によるはんだぬれ不良、コールドはんだ接合を解決できる。
なお、本発明の回路板３００は、複数の接点パッド３５０を有する。フレキシブルパッケージ基板２００は、第二面に形成された複数の第二パッド２５２を有し、これらの第二パッド２５２がそれぞれ半田５００によりこれらの接点パッド３５０と接合する。前述したように、本発明のフレキシブルパッケージ基板２００は、反りがなく、柔軟、折曲げ可能、展延性が良い等の特性を具備するので、パッケージプロセス中又はパッケージの後に、本発明のフレキシブルパッケージ基板２００の最も重要な特性は、加圧又は加熱、あるいは同時に加圧及び加熱のパッケージプロセスを行う時に、いずれも、中立平衡の適合性を具備するという技術的な特徴である。
したがって、ＩＣベアチップ１００と、フレキシブルパッケージ基板２００と回路板３００とに加圧又は加熱を実施しフレキシブルパッケージ基板２００の半田５００による回路板３００への接合プロセスを行い、フレキシブルパッケージ基板２００、回路板３００、スタッド４００、及び半田５００に極めて低い応力のみが発生する。特に、現在、パッケージ基板の層間厚さは、層間厚さ（両金属層間の距離又は誘電層厚さ）が５０μｍより小さく、さらには３０μｍより小さい寸法を作製できる時に、パッケージプロセス中であっても、パッケージプロセス後であっても、従来技術に述べられたように応力によるスタッド４００又は半田５００の接合の破断に起因して電子装置のフェイルが発生することがない。
したがって、本発明が提供するパッケージ構造の中立平衡の適合性という技術的な特徴によれば、スタッド、半田が微小化し、パッケージ密度が次々と向上しているパッケージ技術分野において、パッケージ基板、回路板に極めて低い応力のみが発生することができる。本発明は、スタッド、半田のパッケージ接合によりパッケージ基板、回路板に応力が発生し、パッケージ基板、回路板の変形及びスタッド、半田の接合破断を招き、製品の製造歩留まりと製品の使用寿命に影響する問題を解決した。
そして、本発明は、パッケージ方法を提供する。図３及び図４を参照する。図４は、本発明のパッケージ方法を示すフローチャートである。本発明のパッケージ方法は、
工程４１０：すなわち表面に形成された複数のベアチップパッド１５０を有するＩＣベアチップ１００を提供する工程４１０。
工程４２０：すなわち第一面に形成された複数の第一パッド２５１と第二面に形成された複数の第二パッド２５２とを有するフレキシブルパッケージ基板２００であって、前述したように、まずキャリアプレートステージ上に形成する、又は、キャリアプレートステージから分離した後に、真空吸着のキャリアプレートステージ上に付着することができるフレキシブルパッケージ基板２００を提供する工程４２０。
工程４３０：すなわち異なる高さをそれぞれ有する複数のスタッド４００をフレキシブルパッケージ基板２００の第一面に形成し、フレキシブルパッケージ基板２００をキャリアプレートステージから分離する工程４３０。
工程４４０：すなわちＩＣベアチップ１００のベアチップパッド１５０を有する表面をフレキシブルパッケージ基板２００の第一面に向かわせ、材料に応じて、ＩＣベアチップ１００とフレキシブルパッケージ基板２００に加圧、加熱、又は、加圧と同時に加熱を実施し、これらのベアチップパッド１５０をそれぞれこれらのスタッド４００に接合させる。フレキシブルパッケージ基板２００は、反りがなく、柔軟、折曲げ可能、展延性が良い等の適合性を具備するので、次工程のパッケージは、ＩＣベアチップ１００とフレキシブルパッケージ基板２００に極めて低い応力のみが発生するとともに、はんだぬれ不良、コールドはんだ接合が発生し電子装置のパッケージと接合に失敗することがない工程４４０、
を備える。
前述した工程４４０の後に、さらに、ＩＣベアチップ１００とフレキシブルパッケージ基板２００との間に非導電材料、例えばエポキシ樹脂を充填すること、即ちギャップ充填（ｕｎｄｅｒｆｉｌｌ）の工程とともに、前述したギャップ充填の工程の後に、更に、非導電材料、例えばエポキシ樹脂でＩＣベアチップ１００をモールディング（ｍｏｌｄｉｎｇ）する工程を備えることができる。
さらにまた、それぞれフレキシブルパッケージ基板２００の第二面の複数の第二パッド２５２上に半田５００を形成する工程４５０をそなえることができる。
複数の接点パッド３５０を有する回路板３００であって、接点パッド３５０をフレキシブルパッケージ基板２００の第二面に向かわせ、半田５００を接点パッド３５０にそれぞれ接触させた後に、ＩＣベアチップ１００と、フレキシブルパッケージ基板２００と、回路板３００とに加圧又は加熱を実施し回路板３００へのフレキシブルパッケージ基板２００の接合を行う回路板３００を提供する工程４６０とを含む。フレキシブルパッケージ基板２００は、反りがなく、柔軟、折曲げ可能、展延性が良い等の適合性を具備するので、次工程の接合は、ＩＣベアチップ１００、フレキシブルパッケージ基板２００、及び回路板３００に極めて低い応力のみが発生する。そして、はんだぬれ不良、コールドはんだ接合が発生し電子装置のパッケージと接合に失敗してしまうことはない。
要するに、本発明のパッケージ構造及びパッケージ方法の中立平衡の適合性という技術的な特徴は、特にスタッド、半田が微小化し、パッケージ密度が高いパッケージ構造に適用する。本発明によれば、スタッド、半田、パッケージ基板、及び回路板にはいずれも極めて低い応力のみが発生することができる。スタッド、半田のパッケージ接合は、パッケージ基板、回路板に応力が発生し、パッケージ基板、回路板の変形又はスタッド、半田のパッケージ接合破断を招き、製品の製造歩留まりと製品の使用寿命に影響する問題は容易に解決された。なお、スタッド、半田の大きさ、サイズ、形状等の差異ではんだぬれ不良、コールドはんだ接合が発生することも回避できる。
本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明が属する技術分野において通常の知識を有する者は、本発明の主旨と範囲を脱しない範囲内で各種の変更や修飾を加えることができる。したがって、本発明の保護範囲は後付の特許請求の範囲で界定されるものに準じるべきである。
１ ＩＣベアチップ
１１ 第１パッド
１２ エポキシ樹脂
２ スタッド
３ 硬質多層パッケージ基板
３１ 第２パッド
３２ 第３パッド
４ 硬質プリント回路板
４１ 電気的な接続接点
５ 半田
６ エポキシ樹脂
１００ ＩＣベアチップ
１５０ ベアチップパッド
２００ フレキシブルパッケージ基板
２５１ 第一パッド
２５２ 第二パッド
３００ 回路板
３５０ 接点パッド
４００ スタッド
５００ 半田

Claims (9)

  1. パッケージ構造であって、表面に形成された複数のベアチップパッドを有するＩＣベアチップと、
    第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有するフレキシブルパッケージ基板と、
    前記フレキシブルパッケージ基板の前記第一面に形成され、異なる高さをそれぞれ有し、これらの第一パッドにそれぞれ対応する複数のスタッドであって、前記フレキシブルパッケージ基板の前記第一面に接合したこれらのスタッドはそれぞれこれらのベアチップパッドと接合し、前記ＩＣベアチップをパッケージするために用いられる複数のスタッドとを備えることを特徴とするパッケージ構造。
  2. 前記第一面に形成されたこれらの第一パッドのうち、少なくとも一つのパッドは他のパッドと面一にならないことを特徴とする請求項１に記載のパッケージ構造。
  3. 複数の接点パッドを有する回路板であって、前記フレキシブルパッケージ基板の前記第二面に形成されたこれらの第二パッドはそれぞれ半田によりこれらの接点パッドと接合する回路板を更に備えることを特徴とする請求項１に記載のパッケージ構造。
  4. これらのスタッドがこれらの第一パッドと寄りの幅は、これらのスタッドがこれらのベアチップパッドと寄りの幅より大きい請求項１に記載のパッケージ構造。
  5. パッケージ方法であって、表面に形成された複数のベアチップパッドを有するＩＣベアチップを提供する工程と、
    第一面に形成された複数の第一パッドと第二面に形成された複数の第二パッドとを有するフレキシブルパッケージ基板を提供する工程と、
    異なる高さをそれぞれ有する複数のスタッドを前記フレキシブルパッケージ基板の前記第一面に形成する工程と、
    前記ＩＣベアチップのこれらのベアチップパッドを有する前記表面を前記フレキシブルパッケージ基板の前記第一面に向かわせ、加圧又は加熱を実施し、これらのベアチップパッドをそれぞれこれらのスタッドに接合させる工程とを含むことを特徴とするパッケージ方法。
  6. 前記第一面に形成されたこれらの第一パッドのうち、少なくとも一つのパッドは他のパッドと面一にならないことを特徴とする請求項５に記載のパッケージ方法。
  7. 前記加圧又は加熱の工程の後に、それぞれこれらの第二パッド上に半田を形成する工程を更に含むことを特徴とする請求項５に記載のパッケージ方法。
  8. 前記フレキシブルパッケージ基板を提供する工程の前に、前記フレキシブルパッケージ基板をキャリアプレートステージから分離する工程を更に含むことを特徴とする請求項５に記載のパッケージ方法。
  9. 半田を形成する工程の後に、複数の接点パッドを有する回路板を提供し、加圧又は加熱を実施し、前記回路板のこれらの接点パッドと前記フレキシブルパッケージ基板のこれらの半田をの接合する工程を更に含むことを特徴とする請求項７に記載のパッケージ方法。
JP2013254874A 2012-12-17 2013-12-10 パッケージ構造及びパッケージ方法 Pending JP2014120773A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101147927 2012-12-17
TW101147927A TWI546911B (zh) 2012-12-17 2012-12-17 封裝結構及封裝方法

Publications (1)

Publication Number Publication Date
JP2014120773A true JP2014120773A (ja) 2014-06-30

Family

ID=49712912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254874A Pending JP2014120773A (ja) 2012-12-17 2013-12-10 パッケージ構造及びパッケージ方法

Country Status (6)

Country Link
US (1) US20140167255A1 (ja)
EP (1) EP2750186A3 (ja)
JP (1) JP2014120773A (ja)
KR (1) KR20140078541A (ja)
CN (1) CN103871990A (ja)
TW (1) TWI546911B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
WO2017039583A1 (en) * 2015-08-28 2017-03-09 Intel Corporation Use of sacrificial material to compensate for thickness variation in microelectronic substrates
US10121759B2 (en) * 2015-11-04 2018-11-06 Kulicke And Soffa Industries, Inc. On-bonder automatic overhang die optimization tool for wire bonding and related methods
CN106971945B (zh) * 2016-01-14 2021-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107424966B (zh) * 2017-06-30 2019-07-12 永道无线射频标签(扬州)有限公司 一种覆晶芯片与软性基板封装的结构及方法
KR102041108B1 (ko) * 2018-03-26 2019-11-07 한국생산기술연구원 휨 개선 칩 적층 구조 패키지 및 이의 제조방법
US11165010B2 (en) 2019-02-11 2021-11-02 International Business Machines Corporation Cold-welded flip chip interconnect structure
CN109904139B (zh) * 2019-03-08 2020-12-25 中国科学院微电子研究所 带有柔性转接板的大尺寸芯片***封装结构及其制作方法
CN112234122B (zh) * 2020-10-15 2022-05-27 青岛融合装备科技有限公司 一种硅基太阳能电池的制造设备
TWI806490B (zh) * 2022-03-14 2023-06-21 巨擘科技股份有限公司 封裝基板結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154136A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd ベアチップの実装方法
JPH09148374A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 半導体装置およびその製造方法
JPH11340267A (ja) * 1998-05-28 1999-12-10 Sony Corp 半導体チップとその製造方法および半導体装置
JP2000208907A (ja) * 1999-01-18 2000-07-28 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2006303239A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Works Ltd 半導体装置及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US6816385B1 (en) * 2000-11-16 2004-11-09 International Business Machines Corporation Compliant laminate connector
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
TWM253159U (en) * 2003-12-26 2004-12-11 Inventec Appliances Corp Internally installed spare card structure
TWI253159B (en) * 2004-12-23 2006-04-11 Phoenix Prec Technology Corp Combined soft and rigid sheet of flip chip substrate
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US20080185705A1 (en) * 2005-12-23 2008-08-07 Tessera, Inc. Microelectronic packages and methods therefor
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
KR100831562B1 (ko) * 2006-03-23 2008-05-21 주식회사 엘지화학 유연성 기판 반송용 점착제 조성물
DE102006044525B3 (de) * 2006-09-21 2008-01-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von gemeinsam bereitstellbaren flexiblen integrierten Schaltkreisen
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
TWI360205B (en) * 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
JP2009049499A (ja) * 2007-08-14 2009-03-05 Fujifilm Corp 半導体チップの実装方法及び半導体装置
US20090057866A1 (en) * 2007-08-27 2009-03-05 Chow Linda L W Microelectronic Package Having Second Level Interconnects Including Stud Bumps and Method of Forming Same
US8207473B2 (en) * 2008-06-24 2012-06-26 Imec Method for manufacturing a stretchable electronic device
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
JP2011243683A (ja) * 2010-05-17 2011-12-01 Fujitsu Ltd 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
KR20120054371A (ko) * 2010-11-19 2012-05-30 에스케이하이닉스 주식회사 원통형 패키지, 이를 이용한 전자장치 및 그 제조방법
KR102050476B1 (ko) * 2012-09-28 2019-11-29 삼성전자주식회사 반도체 패키지 장치
US9385098B2 (en) * 2012-11-21 2016-07-05 Nvidia Corporation Variable-size solder bump structures for integrated circuit packaging

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04154136A (ja) * 1990-10-18 1992-05-27 Fujitsu Ltd ベアチップの実装方法
JPH09148374A (ja) * 1995-11-24 1997-06-06 Hitachi Ltd 半導体装置およびその製造方法
JPH11340267A (ja) * 1998-05-28 1999-12-10 Sony Corp 半導体チップとその製造方法および半導体装置
JP2000208907A (ja) * 1999-01-18 2000-07-28 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法
JP2006303239A (ja) * 2005-04-21 2006-11-02 Matsushita Electric Works Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20140167255A1 (en) 2014-06-19
KR20140078541A (ko) 2014-06-25
EP2750186A2 (en) 2014-07-02
EP2750186A3 (en) 2018-01-24
CN103871990A (zh) 2014-06-18
TWI546911B (zh) 2016-08-21
TW201426924A (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI546911B (zh) 封裝結構及封裝方法
US11101238B2 (en) Surface mounting semiconductor components
JP5657908B2 (ja) インターポーザ基板アセンブリ、電子デバイス・アセンブリ及びこれの製造方法
JP5306224B2 (ja) コンプライアンスを有するマイクロ電子アセンブリ及びそのための方法
US8093697B2 (en) Microelectronic packages and methods therefor
US20080088033A1 (en) Microelectronic packages and methods therefor
US20060012048A1 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
WO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
JP2008047741A (ja) 回路基板及び半導体装置
KR100635425B1 (ko) Ｉｃ 칩 접합 구조 및 방법
KR20120090202A (ko) 반도체 패키지 제조용 스테이지 블럭
JP2018186121A (ja) 半導体パッケージ基板、半導体パッケージ、および半導体装置
TWI546922B (zh) 半導體裝置及其製造方法
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
KR20140038078A (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
TWI253159B (en) Combined soft and rigid sheet of flip chip substrate
WO2014024250A1 (ja) 配線基板およびその製造方法ならびに半導体装置
Yuen et al. Development of Chip to Wafer Assembly with CuSnAg Microbump on Solder on Pad Interposer using Thermocompression and Solder Reflow
JP6776490B2 (ja) 半導体検査装置及びその製造方法
TW202314984A (zh) 半導體封裝結構及其軟性電路板
TW202326146A (zh) 測試基板及其製造方法及探針卡

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151224

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160122