JP2018186121A - 半導体パッケージ基板、半導体パッケージ、および半導体装置 - Google Patents

半導体パッケージ基板、半導体パッケージ、および半導体装置 Download PDF

Info

Publication number
JP2018186121A
JP2018186121A JP2017085384A JP2017085384A JP2018186121A JP 2018186121 A JP2018186121 A JP 2018186121A JP 2017085384 A JP2017085384 A JP 2017085384A JP 2017085384 A JP2017085384 A JP 2017085384A JP 2018186121 A JP2018186121 A JP 2018186121A
Authority
JP
Japan
Prior art keywords
layer
stress buffer
buffer layer
semiconductor package
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017085384A
Other languages
English (en)
Inventor
石井　智之
Tomoyuki Ishii
智之 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2017085384A priority Critical patent/JP2018186121A/ja
Publication of JP2018186121A publication Critical patent/JP2018186121A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高低温環境を経ても、半導体パッケージ基板とプリント配線板間のはんだバンプの亀裂および電極パッドの剥離を抑制可能な半導体パッケージ基板、半導体パッケージおよび半導体装置を提供することを課題とする。【解決手段】コア基材１と、ビルドアップ層と、応力緩衝層と、を備えた半導体パッケージ基板Ｉ−１において、ビルドアップ層は最上層が配線パターン２であり、応力緩衝層は、プリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層７と、第二の応力緩衝層８を備えられており、第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板。【選択図】図１

Description

本発明は、半導体パッケージ基板、および半導体パッケージ、半導体装置に関する。
半導体チップとマザーボード間の電気的接続のために半導体パッケージ基板が使用されている。また、半導体パッケージ基板には半導体チップと半導体パッケージが実装されるプリント配線板との熱膨張係数の差を緩和し、システムの実装の接合信頼性を高める役割もある。このような役割から半導体パッケージ基板は、インターポーザ基板などと呼ばれる。
また、半導体パッケージ基板は、基板内の配線幅とピッチを各層で変化させることで、半導体チップとマザーボードのそれぞれの線幅とピッチに適合させ、電気的接続を可能としている。
一方、半導体パッケージ基板と半導体チップの接続・実装方式は使用する状況により様々あるが、半導体チップと半導体パッケージ基板をはんだや金等の金属接合で接続するフリップチップ接続・実装が多用されている。フリップチップ接続は半導体チップの端子面を基板側の端子面に配置することにより、多くの端子を半導体パッケージ基板と接続できるため、高性能の半導体パッケージに多く用いられている。
基板の厚さが薄い半導体パッケージ基板およびコア基材を有しないいわゆるコアレス基板に、半導体チップをフリップチップ実装する際に、はんだ接合するために高温炉にて加熱する工程がある。この時に半導体パッケージ基板に反りが発生し、半導体チップと半導体パッケージ基板間の隣接するはんだ同士が離れ、接続のオープン不良が生じたり、逆にはんだが一体化することにより接続のショート不良等の不具合が発生し、良好なはんだ接合ができない問題がある。
さらに、はんだ接合後の冷却時には、半導体チップと半導体パッケージ基板の線膨張係数または熱膨張率（ＣＴＥ、Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｔｈｅｒｍａｌ Ｅｘｐａｎｓｉｏｎ）の差の影響で半導体パッケージが反り、はんだバンプに応力が発生し、はんだにクラックが生じる。これらの影響により、製造の歩留まりやはんだ接合部の信頼性を十分に確保できない問題がある。
また、近年では高性能なシステムを短期間で開発するために従来のＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ Ｃｈｉｐ）だけでなく、1つのパッケージ上で大規模なシステムを構築するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ａ Ｐａｃｈａｇｅ）が用いられている。例えば、ＣＰＵ、ＧＰＵと大容量メモリ等の複数の半導体チップを１つのパッケージ基板上に隣同士に配置する場合やチップ同士をスタックし、３次元に配置する形態もある。
また、２、３次元に複数の半導体チップを配置する形態においては、半導体パッケージ基板には数μｍ幅の微細配線や数十μｍピッチのマイクロバンプの形成が求められている。これらの狭いバンプピッチの実装を実現するために、コア部に寸法安定性が高い材料を用いたインターポーザが提案されている。例えば、基板のコア部が半導体チップと材料が同じであるシリコンインターポーザや、高い絶縁性を有し、半導体チップと線膨張係数が近いガラスインターポーザなどが提案されている。
図６は従来の半導体パッケージ基板I´の構造例を示す断面図である。半導体パッケー
ジ基板Ｉ´の中心部には、ガラスエポキシ樹脂やガラス、シリコン板を用いたコア基材１が備えられている。またコア基材１の上下に配線パターン２、絶縁樹脂層３の順に積層されている。さらに各配線パターン層の導通のため、コア基材１およびビルドアップ層にスルーホール電極４またはビア６を設けている。また、最上部または最下部の絶縁樹脂層３上にはソルダーレジスト１０が形成され、ソルダーレジストがない部分は電極パッド９が形成されている。
ここで、シリコンインターポーザやガラスインターポーザなどは、コア基材１の弾性率が従来のガラスエポキシ系材料と比較して高く、線膨張係数または熱膨張率（ＣＴＥ）は低い。そのため、プリント配線板（マザーボード）に実装する際に、プリント配線板と半導体パッケージの線膨張係数差が要因で、プリント配線板搭載面のはんだバンプ１３および電極パッド１２にせん断応力が生じると、ガラスエポキシ系材料の場合と比較して応力は大きくなる。
また、リフローはんだ付け工程のような高低温環境下において、はんだバンプ１３および電極パッド１２に発生する応力の方向や大きさが変化し、はんだバンプ１３の亀裂やバンプ上下部の電極パッド１２と絶縁樹脂層３の間に剥離が発生する可能性があり、半導体パッケージの接続信頼性の低下をもたらすおそれがある。これらの背景から、はんだバンプの亀裂や電極パッドの剥離を防止し、配線の接続信頼性を確保することが必要となっている。
これらの問題の解決案として、半導体パッケージ基板Ｉ´とそれをはんだバンプを介して接合し実装するプリント配線板の両基板に応力緩衝層を設けることにより、はんだバンプ１３の応力が低減され、亀裂を防止することが提案されている（特許文献１）。しかしながら、この方法では半導体パッケージ基板とプリント配線板の両方に応力緩衝層を設けているため、両基板で応力緩衝層形成工程の追加が必要となり、作製工程数が増加してしまう。また、設計に制約を設けてしまうおそれもある。
特開２０１３−５８５７７号公報
本発明は、以上の事情の下になされ、高低温環境を経ても、半導体パッケージ基板とプリント配線板間のはんだバンプの亀裂および電極パッドの剥離を抑制可能な半導体パッケージ基板、半導体パッケージおよび半導体装置を提供することを課題とする。
上記の課題を解決する手段として、本発明の請求項１に記載の発明は、半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であって、
コア基材と、ビルドアップ層と、応力緩衝層と、を備えており、
ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であり、
ビルドアップ層の最上層は配線パターンであり、
応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなり、
第一の応力緩衝層と第二の応力緩衝層は、それぞれビアと配線パターンを備えており、
第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶
縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、
第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板である。
また、請求項２に記載の発明は、半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であって、
コア基材と、ビルドアップ層と、応力緩衝層と、を備えており、
ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であって、
ビルドアップ層の最上層は絶縁樹脂層であり、
応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなり、
第一の応力緩衝層は、配線パターンと、第一の応力緩衝層とその下地の絶縁樹脂層を貫通して形成されたビアと、を備えており、
第二の応力緩衝層は、電極パッドと、ビアと、を備えており、
第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、
第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板である。
また、請求項３に記載の発明は、半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であって、
コア基材と、ビルドアップ層と、応力緩衝層と、を備えており、
ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であって、
ビルドアップ層の最上層は配線パターンであり、
応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなり、
応力緩衝層は、第一の応力緩衝層と第二の応力緩衝層を一体として備えられ、配線パターンは、第二の緩衝層の表面に備えられており、ビアは、第一の応力緩衝層と第二の応力緩衝層を同一箇所で貫通して備えられており、
第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、
第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板である。
また、請求項４に記載の発明は、請求項１〜３のいずれかに記載の前記半導体パッケージ基板を使用したことを特徴とする半導体パッケージである。
また、請求項５に記載の発明は、請求項４に記載の前記半導体パッケージを使用したことを特徴とする半導体装置である。
本発明の半導体パッケージ基板によれば、半導体パッケージ基板のプリント配線板に実装する側の、ビルドアップ層の表面に、第一の応力緩衝層と第二の応力緩衝層が備えられており、第一の応力緩衝層の厚さが１０μｍ〜５０μｍであり、且つ弾性率が１．０ＧＰａ〜１０．０ＧＰａであり、第二の応力緩衝層の厚さが１０μｍ〜１００μｍであり、且
つ線膨張係数がコア基材の線膨張係数より大きく、プリント配線板の値と同等であるため、高低温環境下においてもはんだバンプ部や電極パッドと絶縁樹脂層界面に発生する応力を低減させることでバンプの亀裂や電極パッドの剥離の発生を抑制できる。また、半導体パッケージ基板のみに応力緩衝層を形成するため、応力緩衝層形成による基板設計の制約を低減させることができる。
また、本発明の半導体パッケージ基板を使用した半導体パッケージおよび本発明の半導体パッケージを使用した半導体装置は、高低温環境下においてもはんだバンプ部や電極パッドと絶縁樹脂層界面に発生する応力を低減させることでバンプの亀裂や電極パッドの剥離の発生を抑制できるため、高い信頼性を得ることができる。
本発明の実施例における半導体パッケージ基板の構造例を示す断面図である。 本発明の第一の変形例における半導体パッケージ基板の構造を示す断面図である。 本発明の第二の変形例における半導体パッケージ基板の構造を示す断面図である。 本発明の半導体パッケージの構造例を示す断面図である。 本発明の半導体装置の構造例を示す断面図である。 従来の半導体パッケージ基板の構造例を示す断面図である。
以下に本発明による半導体パッケージ基板、半導体パッケージ、および半導体装置について説明するが、本発明はこれに限定されるわけではない。
＜半導体パッケージ基板＞
（基本形態）
本発明の半導体パッケージ基板は、半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であり、コア基材と、ビルドアップ層と、応力緩衝層と、を備えている。
ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であり、ビルドアップ層の最上層は配線パターンであり、応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなる。
第一の応力緩衝層と第二の応力緩衝層は、それぞれビアと配線パターンを備えている。
第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａである。
第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内である。
図１は本発明における半導体パッケージ基板の構造例を示す断面図である。半導体パッケージ基板I−１はコア基材１、コア基材１の両面に形成されたビアパッド５、ビア６、その両面に配線パターン２を有している。なお、コア基材１には各配線パターン２を接続するために厚み方向にスルーホール電極４を有している。コア基材１の材料は例えばガラスエポキシ樹脂、シリコン、ガラスを用いることができる。また、配線パターン２上には絶縁樹脂層３を積層したビルドアップ層を有している。
ビルドアップ層はビルドアップ工法により形成され、絶縁樹脂層３と配線パターン２を交互に有する。絶縁樹脂層３は例えばエポキシ系やポリイミド系樹脂が用いられ、樹脂にフィラーを添加した材料も用いることができる。また、配線パターン２は例えば銅を用いることができる。なお、各層の配線パターン２はビア６により相互に電気的に接続されている。
本発明の特徴は、半導体パッケージ基板I−１のプリント配線板搭載面側のビルドアップ層上に２層からなる第一および第二の応力緩衝層７、８を形成していることである。ビルドアップ層の最上層は配線パターン２であり、その直上に形成する第一の応力緩衝層７の厚さは、高低温環境下においてはんだバンプ１３および電極パッド１２に発生する応力を緩和できる厚さ以上にする。厚さは応力緩和層や半導体パッケージ基板I−１の弾性率や線膨張係数にもよるが、１０μｍ〜５０μｍであることが必要である。
また、第一の応力緩衝層７の弾性率はコア基材１やビルドアップ層の絶縁樹脂層３の弾性率より小さい値である。こうすることにより、はんだバンプ１３および電極パッド１２に発生する応力が応力緩衝層の変形により緩和される。具体的には弾性率が１．０ＧＰａ〜１０．０ＧＰａであることが必要である。１．０ＧＰａ未満の場合には応力は緩和されるが配線形成時に配線形成面の平坦性の確保が困難となる。一方、１０．０ＧＰａを超える場合には、十分に応力が緩和されず、はんだバンプ１３の亀裂や電極パッド１２の剥離の抑制効果が低下する。前記の理由より、上記の弾性率の条件、１．０ＧＰａ〜１０．０ＧＰａが好ましい。材料としては、例えばエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂等がであることが必要である。しかしこれらに限定する必要は無く、配線パターン２の金属およびビルドアップ層の絶縁材料と密着し、実装する際に加熱する温度までの耐熱性を有し、且つ弾性率が１．０ＧＰａ〜１０．０ＧＰａであるような材料であれば好適に使用可能である。
第一の応力緩衝層７の形成方法としては、特に限定されず、例えば各種塗布方法や各種プレス方法を用いてビルドアップ層上に形成することができる。
その後、第一の応力緩衝層７に必要に応じて、ビア６、電極パッド９、配線パターン２を形成する。
次に、ビルドアップ層直上に形成した第一の応力緩衝層７上に、第二の応力緩衝層８を形成する。第二の応力緩衝層８の厚さは高低温環境下においてはんだバンプ１３および電極パッド９に発生する応力を緩和できる厚さ以上にする。第二の応力緩衝層８の厚さは、第一の応力緩衝層７や半導体パッケージ基板I−１の弾性率や線膨張係数にもよるが１０μｍ〜１００μｍである必要がある。
また、第二の応力緩衝層８の線膨張係数は、コア基材１よりも大きく、半導体パッケージＩ−１を実装するプリント配線板と同等、例えばプリント配線板の線膨張係数の±２０％、であることが好ましい。線膨張係数が、プリント配線板の値の２０％を超えて小さい場合、逆に２０％を超えて大きい場合、半導体パッケージＩ−１とプリント配線板間のはんだバンプ１３に発生する応力を、はんだバンプ１３に亀裂が入らない程度に低減することができない。
こうすることにより、半導体パッケージＩ−１とプリント配線板間のはんだバンプ１３に発生する応力を低減することができ、はんだバンプ１３の亀裂の発生を抑制することができる。第二の応力緩衝層８の材料としては、例えばエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂等が好ましい。しかしながらこれらに限定する必要はなく、
配線パターン２などの配線部の金属およびビルドアップ層の絶縁樹脂層と密着した状態で、実装する際に加熱する温度までの耐熱性を有し、且つ線膨張係数が上記の値であるような材料であれば良い。
第二の応力緩和層８の形成方法としては、特に限定されず、例えば各種塗布方法や各種プレス方法を用いて第一の応力緩衝層７上に積層することができる。
その後、第二の応力緩衝層８に必要に応じて、ビア６、電極パッド９、配線パターン２を形成する。
その後、最上層、最下層の配線パターン２には、電気信号を外部に接続するために電極パッド９、１２を形成する。また、最表面には電極パッド上に開口するようにソルダーレジスト１０を形成する。なおソルダーレジスト１０の材料は、例えば、感光性エポキシ樹脂や樹脂にフィラーを添加した材料も用いることができる。
その後電極パッド９上にはんだバンプ１１を印刷法やはんだボール振込み法などを用いて形成する。
（第一の変形例）
上記の基本形態で説明した本発明の半導体パッケージ基板と異なるのは、ビルドアップ層だけである。
具体的には、ビルドアップ層の最上層は絶縁樹脂層であり、第一の応力緩衝層は、配線パターンと、第一の応力緩衝層とその下地の絶縁樹脂層を貫通して形成されたビアと、を備えており、第二の応力緩衝層は、電極パッドと、ビアと、を備えている。
図２に本発明の第一の変形例における半導体パッケージ基板I−２の構造を示す断面図を示す。第一の応力緩衝層７をビルドアップ層の絶縁樹脂層の直上に形成した後、ビア６、電極パッド１２、配線パターン２を形成した構造である。このようにすることで、応力緩衝層も多層配線層の絶縁樹脂層として使用することにより、積層数を減少させることができる。また、ビア６が第一の応力緩衝層７に接しているため、ビア６周辺部に発生する応力も緩和することができ、ビア６の接続信頼性も同時に確保することができる。
（第二の変形例）
第二の変形例においては、ビルドアップ層は基本形態と同様であるが、応力緩衝層は、応力緩衝層は、第一の応力緩衝層と第二の応力緩衝層を一体として備えられ、配線パターンは、第二の緩衝層の表面に備えられており、ビアは、第一の応力緩衝層と第二の応力緩衝層を同一箇所で貫通して備えられている点が異なる。
図３に本発明の第二の変形例における半導体パッケージ基板I−３の構造を示す断面図を示す。第二の応力緩衝層８を第一の応力緩衝層７の直上に形成した後、ビア６、電極パッド１２、配線パターン２を形成した構造である。このようにすることで応力緩衝層も多層配線層の絶縁樹脂層として使用することで積層数を減少させることができる。また、ビア６が第一の応力緩衝層７に接しているため、ビア６周辺部に発生する応力も緩和することができ、ビア６の接続信頼性も同時に確保することができる。
＜半導体パッケージ＞
次に、本発明の半導体パッケージ基板Ｉ−１を用いた半導体パッケージＩＩについて図４を用いて説明する。
半導体パッケージ基板I−１の半導体チップ搭載領域上にフラックスを塗布した後、図４に例示したように、半導体チップ１６をフリップチップ実装し、半導体チップ１６と半
導体パッケージ基板Iを電気的に接続する。その後、アンダーフィル１７を半導体チップ１６と半導体パッケージ基板Iの間に挿入し、加熱しアンダーフィルを硬化させ、半導体パッケージＩＩを作製する。ここで、図４に例示した半導体パッケージＩＩの半導体パッケージ基板Iは、半導体パッケージ基板I−１（図１）、半導体パッケージ基板I−２（図２）、半導体パッケージ基板I−３（図３）のいずれかを指すものとする。
次に、半導体パッケージ基板I−１にスティフナ１４を貼り合わせる。なお、スティフナ１４の厚さは特に限定されず、高い剛性が確保できる厚さでよい。スティフナ１４の材料としては、半導体パッケージ基板I−１の熱膨張率（ＣＴＥ）、剛性（弾性率）の関係より選択し、例えば、鉄、銅、銅合金、ステンレス鋼などを好適に使用することができる。
スティフナ１４と半導体パッケージ基板I−１を密着させるために例えば、スティフナ１４に接着層１５（図４参照）を塗布し、半導体パッケージ基板I−１と密着させ、接着する。なお、接着層１５の材料としては、エポキシ系およびアクリル系接着剤などを挙げることができる。
＜半導体装置＞
次に、本発明の半導体パッケージＩＩをプリント配線板にフリップチップ実装した半導体装置ＩＩＩについて図５を用いて説明する。
半導体パッケージＩＩのプリント配線板搭載面に、はんだボール搭載装置などのはんだボール搭載手段を用いてはんだボールを搭載し、リフロー炉にて加熱することにより、はんだバンプ１３を形成することができる。その後、半導体パッケージＩＩをプリント配線板１８に実装し、半導体装置ＩＩＩを作製することができる。
ここで、高低温環境下においては、半導体パッケージＩＩとプリント配線板１８の線膨張係数の違いから、はんだバンプ１３や電極パッド１２に応力が発生し、はんだバンプ１３の亀裂や電極パッド１２の剥離が発生するおそれがある。
本発明の半導体パッケージＩＩの製造方法においては、半導体パッケージ基板Iに２層からなる応力緩衝層７、８を形成することにより、第二の応力緩衝層８の線膨張係数をプリント配線板１８と同等の値、具体的にはプリント配線板の線膨張係数の値の±２０％以内にすることで、高低温環境下において、はんだバンプ１３に発生する応力を抑制することができる。しかしながら、第二の応力緩衝層８だけ形成した場合には、はんだバンプ１３の応力は低減されるが、第二の応力緩衝層８とビルドアップ層との界面に応力が発生し、ビルドアップ層と第二の応力緩衝層８間で剥離するおそれがある。そのため、第一の応力緩衝層７の弾性率をコア基材１やビルドアップ層の絶縁樹脂層３の弾性率より小さい値にすることで、第二の応力緩衝層８とビルドアップ層との界面に発生する応力を低減させることができ、剥離を抑制することができる。一方、第一の応力緩衝層７のみ形成した場合には、はんだバンプ１３に発生した応力は第一の応力緩衝層７にて低減されるが、電極パッド１２と第一の応力緩衝層７との密着は、電極パッド１２と第一の応力緩衝層７が接触している面積に依存し、電極パッド１２の径が小さいほどパッド外周部に集中する応力も大きくなるため、電極パッド１２が剥離する可能性が高くなる。本発明では第二の応力緩衝層８とビルドアップ層との界面に発生している応力を第一の応力緩衝層７の変形により緩和させることで、電極パッド１２の応力を緩和し、剥離を防止することができる。さらに、第二の応力緩衝層８とビルドアップ層は、半導体パッケージ基板Iの面全体で密着しているため、局所的な応力の集中を防止できるため、第二の応力緩衝層８とビルドアップ層との界面の剥離抑制効果が向上する。このように、高低温環境下においてもはんだバンプ１３や電極パッド１２と絶縁樹脂層との界面に掛かる応力を低減させることでバンプの亀裂や、電極パッド１２の剥離の発生を抑制できる。
以下に本発明の一実施例を説明するが、本発明はこれに限定されるわけではない。
＜実施例１＞
厚さ３００μｍのガラス（線膨張係数：３×１０−６／Ｋ）を用いたコア基材上に、ビルドアップ層の絶縁樹脂層の材料として線膨張係数が２３×１０−６／Ｋで、弾性率が７．５ＧＰａであるフィラーを添加したエポキシ系樹脂を用い、配線パターンとして銅を用いたビルドアップ層を３層形成した。
その後、プリント配線板搭載面に第一の応力緩衝層として、弾性率が４．０ＧＰａ、厚さ２０μｍであるエポキシ樹脂を、真空プレス法を用いて形成し、その応力緩衝層上にビア、ビアパッド、配線パターンをフォトリソグラフィ法およびめっき法を用いて形成した。
次に、第二の応力緩衝層として、線膨張係数１５×１０−６／Ｋ、厚さ４０μｍであるエポキシ樹脂を、真空プレス法を用いて形成し、同様の手法でビア、ビアパッド、配線パターンを形成した。
その後、最表面には電極パッド上に開口するようにソルダーレジストを形成した。また、半導体チップ接合部に、はんだボール搭載装置を用いて、０．１５０ｍｍピッチのはんだバンプを形成した。
このようにして半導体パッケージ基板を作製した。また、半導体パッケージ基板の大きさは５０ｍｍ角、厚さは０．３５ｍｍである。
また、厚さ０．７２５ｍｍ、０．１５０ｍｍピッチのはんだバンプを有する外形２０ｍｍ角の半導体チップを用意した。
また、コア基材として弾性率が２３〜２５ＧＰａ、線膨張係数が１３〜１７×１０−６／Ｋであるガラスエポキシ基板を用い、配線パターンとして銅箔を用いたプリント配線板を作製した。なお、半導体パッケージ搭載面に、はんだボール搭載装置を用いて、１．０００ｍｍピッチのはんだバンプを形成した。また、プリント配線板の大きさは１００ｍｍ角、厚さは０．８５ｍｍである。
次に、接着剤を、ディスペンサを用いてスティフナに塗布し、半導体パッケージ基板の半導体チップ搭載面に接するように配置した。その後１２０℃で１時間加熱し、接着剤を硬化させた。
次に、スティフナが貼付けられた半導体パッケージ基板に、ディスペンサを用いてフラックスを半導体チップ接続範囲にスプレー塗布した。その後マウンター（電子部品実装機）を用いて半導体チップの端子面を半導体パッケージ基板の実装領域に配置した。
次に、最高温度が２６０℃となるリフロー炉に通して、半導体パッケージ基板と半導体チップをはんだ接合した。
次に、フラックス洗浄機を用いて、フラックスを洗浄した。なお、フラックス洗浄液はアルカリ系溶剤を用いた。
次に、プレベーキングを行った後、プラズマ発生装置を用いてはんだ接合部付近の表面の改質を行った。
次に、ディスペンサを用いて接合された半導体チップと半導体パッケージ基板の間にエ
ポキシ樹脂にフィラーを添加したアンダーフィルを挿入し、加熱して硬化させた。なお、挿入方法はアンダーフィル配置位置に一定の時間間隔で複数回挿入し、加熱硬化条件は１６５℃、２時間とした。
次に、半導体パッケージのプリント配線板搭載面に、はんだボール搭載装置を用いてはんだボールを搭載し、リフロー炉にて加熱することにより、１．０００ｍｍピッチのはんだバンプを形成した。
次に、半導体パッケージをプリント配線板に実装し、電気的に接続した。
次に、半導体パッケージを実装したプリント配線板に熱冷衝撃試験機を用いて−４０〜１２５℃の範囲で温度を交互に変動させる温度サイクル試験を１０００サイクル行った後、半導体パッケージとプリント配線板間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。
観察の結果、はんだバンプに亀裂および電極パッドの剥離は見られず、配線の接続信頼性が確保されていることを確認した。
＜比較例＞
半導体パッケージ基板として、２層の応力緩衝層を形成しない場合、第一の応力緩衝層のみを形成した場合、第二の応力緩衝層のみを形成した場合、の計３種類の半導体パッケージを作製し、プリント配線板に実装した。その他は実施例１と同様とした。
次に、作製した半導体パッケージを実装したプリント配線板に熱冷衝撃試験機を用いて−４０〜１２５℃の範囲で温度を交互に変動させる温度サイクル試験を１０００サイクル行った後、半導体パッケージとプリント配線板間のはんだバンプ部の断面を観察し、バンプ亀裂および電極パッド剥離の有無の確認を行った。
観察の結果、全ての場合において、半導体パッケージの外周部のはんだバンプに亀裂が入っていること、および半導体パッケージ基板の一部の電極パッドに剥離が発生していることを確認した。
以上の結果から、２層の応力緩衝層を形成した構造を備えた本発明の半導体パッケージ基板においては、高低温環境下においても、はんだバンプ部や電極パッドと絶縁樹脂層の界面に発生する応力を低減させることが可能であり、その事から、はんだバンプの亀裂や電極パッドの剥離の発生を抑制できることを確認した。
１…コア基材
２…配線パターン
３…絶縁樹脂層
４…スルーホール電極
５…ビアパッド
６…ビア
７…第一の応力緩衝層
８…第二の応力緩衝層
９…電極パッド（半導体チップ搭載面）
１０…ソルダーレジスト
１１…はんだバンプ（半導体チップ搭載面）
１２…電極パッド（プリント配線板搭載面）
１３…はんだバンプ（プリント配線板搭載面）
１４…スティフナ
１５…接着層
１６…半導体チップ
１７…アンダーフィル
１８…プリント配線板
I、I−１、Ｉ−２、Ｉ−３…半導体パッケージ基板
II…半導体パッケージ
III…半導体装置

Claims (5)

  1. 半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であって、
    コア基材と、ビルドアップ層と、応力緩衝層と、を備えており、
    ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であり、
    ビルドアップ層の最上層は配線パターンであり、
    応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなり、
    第一の応力緩衝層と第二の応力緩衝層は、それぞれビアと配線パターンを備えており、
    第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、
    第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板。
  2. 半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であって、
    コア基材と、ビルドアップ層と、応力緩衝層と、を備えており、
    ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であって、
    ビルドアップ層の最上層は絶縁樹脂層であり、
    応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなり、
    第一の応力緩衝層は、配線パターンと、第一の応力緩衝層とその下地の絶縁樹脂層を貫通して形成されたビアと、を備えており、
    第二の応力緩衝層は、電極パッドと、ビアと、を備えており、
    第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、
    第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板。
  3. 半導体チップを片面にフリップチップ実装し、もう一方の面をプリント配線板に実装する半導体パッケージ基板であって、
    コア基材と、ビルドアップ層と、応力緩衝層と、を備えており、
    ビルドアップ層は、配線パターンと絶縁樹脂層を交互に積層した多層配線層であって、
    ビルドアップ層の最上層は配線パターンであり、
    応力緩衝層は、半導体パッケージ基板のプリント配線板に実装する側のビルドアップ層の表面に備えられており、第一の応力緩衝層と、その上に備えられた第二の応力緩衝層からなり、
    応力緩衝層は、第一の応力緩衝層と第二の応力緩衝層を一体として備えられ、配線パターンは、第二の緩衝層の表面に備えられており、ビアは、第一の応力緩衝層と第二の応力緩衝層を同一箇所で貫通して備えられており、
    第一の応力緩衝層の、厚さは１０μｍ〜５０μｍであり、弾性率はビルドアップ層の絶縁樹脂層の値より小さく、且つ１．０ＧＰａ〜１０．０ＧＰａであり、
    第二の応力緩衝層の、厚さは１０μｍ〜１００μｍであり、線膨張係数はコア基材の値より大きく、且つプリント配線板の値の±２０％以内であることを特徴とする半導体パッケージ基板。
  4. 請求項１〜３のいずれかに記載の前記半導体パッケージ基板を使用したことを特徴とする半導体パッケージ。
  5. 請求項４に記載の前記半導体パッケージを使用したことを特徴とする半導体装置。
JP2017085384A 2017-04-24 2017-04-24 半導体パッケージ基板、半導体パッケージ、および半導体装置 Pending JP2018186121A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017085384A JP2018186121A (ja) 2017-04-24 2017-04-24 半導体パッケージ基板、半導体パッケージ、および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085384A JP2018186121A (ja) 2017-04-24 2017-04-24 半導体パッケージ基板、半導体パッケージ、および半導体装置

Publications (1)

Publication Number Publication Date
JP2018186121A true JP2018186121A (ja) 2018-11-22

Family

ID=64356200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085384A Pending JP2018186121A (ja) 2017-04-24 2017-04-24 半導体パッケージ基板、半導体パッケージ、および半導体装置

Country Status (1)

Country Link
JP (1) JP2018186121A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445601B2 (en) 2019-12-31 2022-09-13 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing a component carrier
WO2023163043A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 配線基板
KR20230133835A (ko) 2021-01-20 2023-09-19 세키스이가가쿠 고교가부시키가이샤 비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445601B2 (en) 2019-12-31 2022-09-13 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing a component carrier
KR20230133835A (ko) 2021-01-20 2023-09-19 세키스이가가쿠 고교가부시키가이샤 비도전성 플럭스, 접속 구조체 및 접속 구조체의 제조 방법
WO2023163043A1 (ja) * 2022-02-28 2023-08-31 京セラ株式会社 配線基板

Similar Documents

Publication Publication Date Title
TWI496259B (zh) 封裝裝置及其製造方法
JP6394136B2 (ja) パッケージ基板およびその製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JP2010034403A (ja) 配線基板及び電子部品装置
WO2015151512A1 (ja) インターポーザ、半導体装置、インターポーザの製造方法、半導体装置の製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2015207580A (ja) 配線基板およびその製造方法
JP6064705B2 (ja) 半導体装置の製造方法および半導体実装基板
JP2014120773A (ja) パッケージ構造及びパッケージ方法
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP4945919B2 (ja) Ｂｇａ型多層回路配線板
JP6444269B2 (ja) 電子部品装置及びその製造方法
JP2018186121A (ja) 半導体パッケージ基板、半導体パッケージ、および半導体装置
JP2017130521A (ja) スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
JP2017224672A (ja) 半導体パッケージ基板、半導体パッケージ、およびその製造方法
JP2017228647A (ja) 樹脂インターポーザ及びそれを用いた半導体装置及び樹脂インターポーザの製造方法
JP6592977B2 (ja) 半導体パッケージ基板、半導体パッケージおよびその製造方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
JP7052464B2 (ja) 微細配線層付きコアレス基板の製造方法、および半導体パッケージの製造方法
JP2017228692A (ja) 半導体パッケージ基板およびその製造方法
JP7087369B2 (ja) 微細配線層付きキャリア基板および微細配線層付き半導体パッケージ基板の製造方法
JP2020202241A (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
CN108305864B (zh) 端子