JP2000208907A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JP2000208907A JP2000208907A JP11008782A JP878299A JP2000208907A JP 2000208907 A JP2000208907 A JP 2000208907A JP 11008782 A JP11008782 A JP 11008782A JP 878299 A JP878299 A JP 878299A JP 2000208907 A JP2000208907 A JP 2000208907A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- electronic component
- bump
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのＡＣＦ実装による電気的接続
の信頼性向上を図ることのできる電子部品の実装方法を
提供することを目的とする。 【解決手段】 バンプ６４とこのバンプ６４に対応した
ランド８６とが同一の位置になるように、半導体チップ
５１と実装基板８４とを位置決めし、半導体チップ５１
と実装基板８４とを所定の力で相対的に押圧してバンプ
６４のレベリングを行い、熱硬化性を有する絶縁性接着
剤およびこの絶縁性接着剤に分散された導電粒子とから
なる異方導電性フィルムを挟んで半導体チップ５１と実
装基板８４とを位置決めし、異方導電性フィルムを挟み
込んで半導体チップ５１を実装基板８４に押圧する半導
体チップ５１の実装方法である。
の信頼性向上を図ることのできる電子部品の実装方法を
提供することを目的とする。 【解決手段】 バンプ６４とこのバンプ６４に対応した
ランド８６とが同一の位置になるように、半導体チップ
５１と実装基板８４とを位置決めし、半導体チップ５１
と実装基板８４とを所定の力で相対的に押圧してバンプ
６４のレベリングを行い、熱硬化性を有する絶縁性接着
剤およびこの絶縁性接着剤に分散された導電粒子とから
なる異方導電性フィルムを挟んで半導体チップ５１と実
装基板８４とを位置決めし、異方導電性フィルムを挟み
込んで半導体チップ５１を実装基板８４に押圧する半導
体チップ５１の実装方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＣＤ（Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ−液晶ディスプ
レイ−）と実装基板との接続剤などとして用いられる異
方導電性フィルムによる電子部品の実装方法に関するも
のである。
ｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ−液晶ディスプ
レイ−）と実装基板との接続剤などとして用いられる異
方導電性フィルムによる電子部品の実装方法に関するも
のである。
【０００２】
【従来の技術】導電接続剤として用いられている異方導
電性フィルム−Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃ
ｔｉｖｅ Ｆｉｌｍ−（以下、「ＡＣＦ」という。）
は、直径数μｍの金属コートプラスチック粒子や金属粒
子などの導電粒子を熱硬化性を有する絶縁性接着剤に分
散したフィルムである。そして、ボールバンプあるいは
めっきバンプの形成された半導体チップ（電子部品）と
ＡＣＦの貼られた実装基板とに熱と荷重を印加（約２０
０℃、２０ｓｅｃ、数十ｇ／バンプ）すると、バンプと
基板電極との間にＡＣＦ中の導電粒子が挟み込まれ、こ
れにより両者が電気的に接続されることなる。
電性フィルム−Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃ
ｔｉｖｅ Ｆｉｌｍ−（以下、「ＡＣＦ」という。）
は、直径数μｍの金属コートプラスチック粒子や金属粒
子などの導電粒子を熱硬化性を有する絶縁性接着剤に分
散したフィルムである。そして、ボールバンプあるいは
めっきバンプの形成された半導体チップ（電子部品）と
ＡＣＦの貼られた実装基板とに熱と荷重を印加（約２０
０℃、２０ｓｅｃ、数十ｇ／バンプ）すると、バンプと
基板電極との間にＡＣＦ中の導電粒子が挟み込まれ、こ
れにより両者が電気的に接続されることなる。
【０００３】このようなＡＣＦは、様々な電子部品と実
装基板との電気的接続に広く利用されている。
装基板との電気的接続に広く利用されている。
【０００４】以下に、従来のＡＣＦ実装技術について説
明する。
明する。
【０００５】ここで、図４は実装基板に搭載される半導
体チップを示す斜視図、図５は図４の半導体チップに対
するバンプの形成プロセスを連続して示す説明図、図６
は図５のバンプのレベリング処理のプロセスを連続して
示す説明図、図７は図６の半導体チップの実装基板に対
する実装プロセスを連続して示す説明図である。
体チップを示す斜視図、図５は図４の半導体チップに対
するバンプの形成プロセスを連続して示す説明図、図６
は図５のバンプのレベリング処理のプロセスを連続して
示す説明図、図７は図６の半導体チップの実装基板に対
する実装プロセスを連続して示す説明図である。
【０００６】所定の回路素子が内部に作り込まれた半導
体チップ５１には、図４に示すように、他の電子部品と
の間の電気的接続を行うための端子であるパッド５２が
その外周面に形成されている。そして、パッド５２の上
に、金等の金属からなるバンプが形成される。
体チップ５１には、図４に示すように、他の電子部品と
の間の電気的接続を行うための端子であるパッド５２が
その外周面に形成されている。そして、パッド５２の上
に、金等の金属からなるバンプが形成される。
【０００７】バンプの形成は、先ず、図５（ａ）に示す
ように、バンプ形成手段であるキャピラリ６２の先端か
ら突出しているワイヤ６１の先端に、放電等により球状
のボール６３を形成する。次に、図５（ｂ）に示すよう
に、超音波、荷重および温度を印加して、キャピラリ６
２によりボール６３を半導体チップ５１上のパッド５２
に押圧する。そして、キャピラリ６２を半導体チップ５
１から離反させてワイヤ６１を切断することにより、図
５（ｃ）に示すように、バンプ６４が形成される。この
ような作業を他のパッド５２についても順次行っていく
と、図５（ｄ）に示すように、半導体チップ５１の全て
のパッド５２に対してバンプ６４が形成される。
ように、バンプ形成手段であるキャピラリ６２の先端か
ら突出しているワイヤ６１の先端に、放電等により球状
のボール６３を形成する。次に、図５（ｂ）に示すよう
に、超音波、荷重および温度を印加して、キャピラリ６
２によりボール６３を半導体チップ５１上のパッド５２
に押圧する。そして、キャピラリ６２を半導体チップ５
１から離反させてワイヤ６１を切断することにより、図
５（ｃ）に示すように、バンプ６４が形成される。この
ような作業を他のパッド５２についても順次行っていく
と、図５（ｄ）に示すように、半導体チップ５１の全て
のパッド５２に対してバンプ６４が形成される。
【０００８】ここで、図５（ｃ）および図５（ｄ）に示
すように、キャピラリ６２で形成されたままのバンプ６
４では、その先端は鋭利な形状になっており、このまま
他の電子部品と電気的接続を行うと接触面積は非常に小
さくなる。また、キャピラリ６２によりワイヤ６１を引
きちぎっただけなので、高さもまちまちである。これで
は、ＡＣＦに分散された数μｍの微少な導電粒子を半導
体チップ５１と実装基板との電極同士で挟み込んで電気
的接合を行うＡＣＦ接合はできない。
すように、キャピラリ６２で形成されたままのバンプ６
４では、その先端は鋭利な形状になっており、このまま
他の電子部品と電気的接続を行うと接触面積は非常に小
さくなる。また、キャピラリ６２によりワイヤ６１を引
きちぎっただけなので、高さもまちまちである。これで
は、ＡＣＦに分散された数μｍの微少な導電粒子を半導
体チップ５１と実装基板との電極同士で挟み込んで電気
的接合を行うＡＣＦ接合はできない。
【０００９】そこで、このようにして形成されたバンプ
６４は、先端の平坦化と高さの均一化を図るためにレベ
リングが行われる。
６４は、先端の平坦化と高さの均一化を図るためにレベ
リングが行われる。
【００１０】レベリングは、図６（ａ）に示すように、
先ず、バンプ６４よりも硬度の高い材料からなり、所定
の平坦度に作成されたステージ７１を用意する。そし
て、図６（ｂ）に示すように、半導体チップ５１に形成
されたバンプ６４をステージ７１に押しつける。これに
より、図６（ｃ）に示すように、全てのバンプ６４の先
端は均一に平坦化されるとともに、所定の面積と高さに
揃えられる。
先ず、バンプ６４よりも硬度の高い材料からなり、所定
の平坦度に作成されたステージ７１を用意する。そし
て、図６（ｂ）に示すように、半導体チップ５１に形成
されたバンプ６４をステージ７１に押しつける。これに
より、図６（ｃ）に示すように、全てのバンプ６４の先
端は均一に平坦化されるとともに、所定の面積と高さに
揃えられる。
【００１１】以上のようにしてバンプ６４がレベリング
されたならば、半導体チップ５１を、外部回路の構成さ
れた実装基板８４に対して異方導電性フィルム（以下Ａ
ＣＦと略称する）８１を用いて実装する。
されたならば、半導体チップ５１を、外部回路の構成さ
れた実装基板８４に対して異方導電性フィルム（以下Ａ
ＣＦと略称する）８１を用いて実装する。
【００１２】ここで、図７に示すように、実装基板８４
は、所定の配線が形成された基材８５と、バンプ６４に
対応して形成されたランド８６とからなる。また、ＡＣ
Ｆ８１は、熱硬化性を有する絶縁性接着剤８３と、この
絶縁性接着剤８３に分散された導電粒子８２とからな
る。
は、所定の配線が形成された基材８５と、バンプ６４に
対応して形成されたランド８６とからなる。また、ＡＣ
Ｆ８１は、熱硬化性を有する絶縁性接着剤８３と、この
絶縁性接着剤８３に分散された導電粒子８２とからな
る。
【００１３】ＡＣＦ接続は、先ず、図７（ａ）に示すよ
うに、実装基板８４上にＡＣＦ８１を配し、このＡＣＦ
８１を挟んで半導体チップ５１を位置決めする。次に、
図７（ｂ）に示すように、ＡＣＦ８１を挟み込む形で半
導体チップ５１を実装基板８４に押圧する。このとき、
荷重と同時に熱を加えることで、ＡＣＦ８１が溶融され
るとともに、導電粒子８２がバンプ６４とランド８６と
に挟み込まれて電気的接続が確立される。ここで、図示
するように実装基板８４の表面に凹凸があると、最も高
さの高いランド８６のみがバンプ６４と接合する。これ
では、接続不良になって電気的接続を図ることができな
い。
うに、実装基板８４上にＡＣＦ８１を配し、このＡＣＦ
８１を挟んで半導体チップ５１を位置決めする。次に、
図７（ｂ）に示すように、ＡＣＦ８１を挟み込む形で半
導体チップ５１を実装基板８４に押圧する。このとき、
荷重と同時に熱を加えることで、ＡＣＦ８１が溶融され
るとともに、導電粒子８２がバンプ６４とランド８６と
に挟み込まれて電気的接続が確立される。ここで、図示
するように実装基板８４の表面に凹凸があると、最も高
さの高いランド８６のみがバンプ６４と接合する。これ
では、接続不良になって電気的接続を図ることができな
い。
【００１４】そこで、図７（ｃ）に示すように、さらに
押圧力を上げて実装基板８４を変形させ、最も高さの低
いランド８６までがバンプ６４と接合するようにして全
ての箇所での電気的接続を図る。
押圧力を上げて実装基板８４を変形させ、最も高さの低
いランド８６までがバンプ６４と接合するようにして全
ての箇所での電気的接続を図る。
【００１５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術では、樹脂を基材８５とする一般の実装
基板８４のように平坦度が低い、すなわち凹凸が激しい
場合には、押圧力が必然的に上昇する。そして、押圧時
には熱が加えられて強度が低下しているため、実装基板
８４は容易に変形しやすい状態となる。
うな従来の技術では、樹脂を基材８５とする一般の実装
基板８４のように平坦度が低い、すなわち凹凸が激しい
場合には、押圧力が必然的に上昇する。そして、押圧時
には熱が加えられて強度が低下しているため、実装基板
８４は容易に変形しやすい状態となる。
【００１６】すると、図７（ｃ）に示すように、ランド
８６が基材８５から剥離したり（Ｐ１）、ランド８６と
その下に配された配線（図示せず）との距離が接近しす
ぎたり、基材８５に亀裂が生じる（Ｐ２）、といった様
々な現象が発生する。これにより、ＡＣＦ実装による半
導体チップ５１と実装基板８４との電気的接続の信頼性
が著しく低下する。
８６が基材８５から剥離したり（Ｐ１）、ランド８６と
その下に配された配線（図示せず）との距離が接近しす
ぎたり、基材８５に亀裂が生じる（Ｐ２）、といった様
々な現象が発生する。これにより、ＡＣＦ実装による半
導体チップ５１と実装基板８４との電気的接続の信頼性
が著しく低下する。
【００１７】そこで、本発明は、実装基板に対するＡＣ
Ｆ実装での電気的接続の信頼性向上を図ることのできる
電子部品の実装方法を提供することを目的とする。
Ｆ実装での電気的接続の信頼性向上を図ることのできる
電子部品の実装方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】この課題を解決するため
に、本発明の電子部品の実装方法は、バンプの形成され
た電子部品を用意し、基材上にランドが形成された実装
基板を用意し、バンプとこのバンプに対応したランドと
が同一の位置になるように、電子部品と実装基板とを位
置決めし、電子部品と実装基板とを所定の力で相対的に
押圧してバンプのレベリングを行い、熱硬化性を有する
絶縁性接着剤およびこの絶縁性接着剤に分散された導電
粒子とからなる異方導電性フィルム（ＡＣＦ）を挟んで
電子部品と実装基板とを位置決めし、ＡＣＦを挟み込ん
で電子部品を実装基板に押圧するものである。
に、本発明の電子部品の実装方法は、バンプの形成され
た電子部品を用意し、基材上にランドが形成された実装
基板を用意し、バンプとこのバンプに対応したランドと
が同一の位置になるように、電子部品と実装基板とを位
置決めし、電子部品と実装基板とを所定の力で相対的に
押圧してバンプのレベリングを行い、熱硬化性を有する
絶縁性接着剤およびこの絶縁性接着剤に分散された導電
粒子とからなる異方導電性フィルム（ＡＣＦ）を挟んで
電子部品と実装基板とを位置決めし、ＡＣＦを挟み込ん
で電子部品を実装基板に押圧するものである。
【００１９】これにより、実装基板に対するＡＣＦ実装
での電気的接続の信頼性向上を図ることが可能になる。
での電気的接続の信頼性向上を図ることが可能になる。
【００２０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、バンプの形成された電子部品を用意し、基材上にラ
ンドが形成された実装基板を用意し、バンプとこのバン
プに対応したランドとが同一の位置になるように、電子
部品と実装基板とを位置決めし、電子部品と実装基板と
を所定の力で相対的に押圧してバンプのレベリングを行
い、熱硬化性を有する絶縁性接着剤およびこの絶縁性接
着剤に分散された導電粒子とからなる異方導電性フィル
ムを挟んで電子部品と実装基板とを位置決めし、異方導
電性フィルムを挟み込んで電子部品を実装基板に押圧す
る電子部品の実装方法であり、実装基板に対するＡＣＦ
実装での電気的接続の信頼性向上を図ることが可能にな
るという作用を有する。
は、バンプの形成された電子部品を用意し、基材上にラ
ンドが形成された実装基板を用意し、バンプとこのバン
プに対応したランドとが同一の位置になるように、電子
部品と実装基板とを位置決めし、電子部品と実装基板と
を所定の力で相対的に押圧してバンプのレベリングを行
い、熱硬化性を有する絶縁性接着剤およびこの絶縁性接
着剤に分散された導電粒子とからなる異方導電性フィル
ムを挟んで電子部品と実装基板とを位置決めし、異方導
電性フィルムを挟み込んで電子部品を実装基板に押圧す
る電子部品の実装方法であり、実装基板に対するＡＣＦ
実装での電気的接続の信頼性向上を図ることが可能にな
るという作用を有する。
【００２１】本発明の請求項２に記載の発明は、請求項
１記載の発明において、実装基板を冷却した後にバンプ
のレベリングを行う電子部品の実装方法であり、ランド
の凹凸をバンプに対してより正確に転写することが可能
になるという作用を有する。
１記載の発明において、実装基板を冷却した後にバンプ
のレベリングを行う電子部品の実装方法であり、ランド
の凹凸をバンプに対してより正確に転写することが可能
になるという作用を有する。
【００２２】以下、本発明の実施の形態について、図１
から図３を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
から図３を用いて説明する。なお、これらの図面におい
て同一の部材には同一の符号を付しており、また、重複
した説明は省略されている。
【００２３】（実施の形態１）図１は本発明の実施の形
態１における半導体チップの実装方法を説明する図、図
２は図１の半導体チップを実装基板実装するプロセスを
説明する図である。なお、半導体チップに対するバンプ
の形成プロセスは従来のものと同様のため、ここでは説
明を省略する。前述のように、キャピラリで形成された
ままのバンプ６４は、その先端が鋭利な形状になってお
り、また、高さも区々である。そこで、バンプ６４には
レベリングが行われる。なお、バンプ６４はメッキで形
成されたものでもよい。
態１における半導体チップの実装方法を説明する図、図
２は図１の半導体チップを実装基板実装するプロセスを
説明する図である。なお、半導体チップに対するバンプ
の形成プロセスは従来のものと同様のため、ここでは説
明を省略する。前述のように、キャピラリで形成された
ままのバンプ６４は、その先端が鋭利な形状になってお
り、また、高さも区々である。そこで、バンプ６４には
レベリングが行われる。なお、バンプ６４はメッキで形
成されたものでもよい。
【００２４】レベリングは、先ず、パッド５２上にバン
プ６４が形成された半導体チップ（電子部品）５１と、
所定の配線が形成された基材８５にランド８６が形成さ
れて半導体チップ５１が実装される実装基板とを用意す
る。そして、図１（ａ）に示すように、バンプ６４とこ
のバンプ６４に対応したランド８６とが同一の位置にな
るように、半導体チップ５１と実装基板８４とを位置決
めする。
プ６４が形成された半導体チップ（電子部品）５１と、
所定の配線が形成された基材８５にランド８６が形成さ
れて半導体チップ５１が実装される実装基板とを用意す
る。そして、図１（ａ）に示すように、バンプ６４とこ
のバンプ６４に対応したランド８６とが同一の位置にな
るように、半導体チップ５１と実装基板８４とを位置決
めする。
【００２５】次に、図１（ｂ）に示すように、半導体チ
ップ５１を実装基板８４に対して所定の押圧力にて押し
つける。なお、実装基板８４を半導体チップ５１に対し
て押圧してもよい。これにより、図１（ｃ）に示すよう
に、バンプ６４は、このバンプ６４に対応した実装基板
８４のランド８６の凹凸形状を転写した状態で平坦化さ
れる。なお、バンプ６４はランド８６の凹凸形状が転写
されることから、その高さは不揃いになる。
ップ５１を実装基板８４に対して所定の押圧力にて押し
つける。なお、実装基板８４を半導体チップ５１に対し
て押圧してもよい。これにより、図１（ｃ）に示すよう
に、バンプ６４は、このバンプ６４に対応した実装基板
８４のランド８６の凹凸形状を転写した状態で平坦化さ
れる。なお、バンプ６４はランド８６の凹凸形状が転写
されることから、その高さは不揃いになる。
【００２６】以上のようにしてバンプ６４がレベリング
されたならば、半導体チップ５１を、外部回路の構成さ
れた実装基板８４に対してＡＣＦ８１を用いて実装す
る。ここで、ＡＣＦ８１は、熱硬化性を有する絶縁性接
着剤８３と、この絶縁性接着剤８３に分散された導電粒
子８２とからなる。ＡＣＦ接続は、先ず、図２（ａ）に
示すように、実装基板８４上にＡＣＦ８１を配し、この
ＡＣＦ８１を挟んで半導体チップ５１を実装基板８４に
対して位置決めする。これにより、レベリングにより凹
凸形状が転写されたバンプ６４とランド８６とが位置合
わせされることになる。
されたならば、半導体チップ５１を、外部回路の構成さ
れた実装基板８４に対してＡＣＦ８１を用いて実装す
る。ここで、ＡＣＦ８１は、熱硬化性を有する絶縁性接
着剤８３と、この絶縁性接着剤８３に分散された導電粒
子８２とからなる。ＡＣＦ接続は、先ず、図２（ａ）に
示すように、実装基板８４上にＡＣＦ８１を配し、この
ＡＣＦ８１を挟んで半導体チップ５１を実装基板８４に
対して位置決めする。これにより、レベリングにより凹
凸形状が転写されたバンプ６４とランド８６とが位置合
わせされることになる。
【００２７】次に、図２（ｂ）に示すように、ＡＣＦ８
１を挟み込む形で半導体チップ５１を実装基板８４に押
圧する。このとき、荷重と同時に熱を加えることで、Ａ
ＣＦ８１が溶融されるとともに、導電粒子８２がバンプ
６４とランド８６とに挟み込まれて電気的接続が確立さ
れる。ここで、レベリングの際にランド８６の凹凸がバ
ンプ６４に転写されているので、バンプ６４は対応した
ランド８６にほぼ同時に接合する。したがって、それぞ
れの部位におけるバンプ６４とランド８６とは非常に低
い押圧力で良好な電気的接続が達成される。
１を挟み込む形で半導体チップ５１を実装基板８４に押
圧する。このとき、荷重と同時に熱を加えることで、Ａ
ＣＦ８１が溶融されるとともに、導電粒子８２がバンプ
６４とランド８６とに挟み込まれて電気的接続が確立さ
れる。ここで、レベリングの際にランド８６の凹凸がバ
ンプ６４に転写されているので、バンプ６４は対応した
ランド８６にほぼ同時に接合する。したがって、それぞ
れの部位におけるバンプ６４とランド８６とは非常に低
い押圧力で良好な電気的接続が達成される。
【００２８】これにより、不揃いな接合状態にあるバン
プ６４とランド８６とを、実装基板８４に大きな押圧力
を加えて強制的に接合する必要がなくなる。よって、実
装基板８４の変形がほとんど発生しないので、ランド８
６が剥離したり、ランド８６と実装基板８１に形成され
た配線との距離が接近しすぎたり、基材８５に亀裂が生
じるなどの現象は発生しなくなる。したがって、ＡＣＦ
実装による半導体チップ５１と実装基板８４との電気的
接続の信頼性の向上を図ることが可能になる。
プ６４とランド８６とを、実装基板８４に大きな押圧力
を加えて強制的に接合する必要がなくなる。よって、実
装基板８４の変形がほとんど発生しないので、ランド８
６が剥離したり、ランド８６と実装基板８１に形成され
た配線との距離が接近しすぎたり、基材８５に亀裂が生
じるなどの現象は発生しなくなる。したがって、ＡＣＦ
実装による半導体チップ５１と実装基板８４との電気的
接続の信頼性の向上を図ることが可能になる。
【００２９】（実施の形態２）図３は本発明の実施の形
態２における半導体チップの実装方法を説明する図であ
る。本実施の形態において、半導体チップ５１が実装基
板８４によってレベリングされる前に、実装基板８４は
冷却装置３１上に載置されて冷却される。そして、冷却
された実装基板８４に対して、バンプ６４がレベリング
される。
態２における半導体チップの実装方法を説明する図であ
る。本実施の形態において、半導体チップ５１が実装基
板８４によってレベリングされる前に、実装基板８４は
冷却装置３１上に載置されて冷却される。そして、冷却
された実装基板８４に対して、バンプ６４がレベリング
される。
【００３０】このように冷却装置３１で実装基板８４の
温度を低下させることにより、基材８５のヤング率が変
化して表面硬度が上昇する。ここで、実装基板８４を構
成する一般的な材質である樹脂材料の場合は、特に冷却
による硬度上昇の度合いが大きいことが知られている。
したがって、冷却された実装基板８４でバンプ６４のレ
ベリングを行うことにより、押圧による実装基板８４の
変形がより低減することになるので、ランド８６の凹凸
をバンプ６４に対してより正確に転写することが可能に
なる。
温度を低下させることにより、基材８５のヤング率が変
化して表面硬度が上昇する。ここで、実装基板８４を構
成する一般的な材質である樹脂材料の場合は、特に冷却
による硬度上昇の度合いが大きいことが知られている。
したがって、冷却された実装基板８４でバンプ６４のレ
ベリングを行うことにより、押圧による実装基板８４の
変形がより低減することになるので、ランド８６の凹凸
をバンプ６４に対してより正確に転写することが可能に
なる。
【００３１】以上の説明においては、電子部品の一例と
して半導体チップが取り上げられているが、本発明はバ
ンプを有する他の種々の電子部品について適用すること
が可能であり、半導体チップに限定されるものではな
い。
して半導体チップが取り上げられているが、本発明はバ
ンプを有する他の種々の電子部品について適用すること
が可能であり、半導体チップに限定されるものではな
い。
【００３２】
【発明の効果】以上のように、本発明によれば、レベリ
ングの際にランドの凹凸がバンプに転写されているの
で、バンプとランドとは低い押圧力で良好な電気的接続
が達成される。これにより、実装基板がほとんど変形す
ることなく電気的接続が行われるので、基板変形に起因
する不具合の発生が防止されて、ＡＣＦ実装による電子
部品と実装基板との電気的接続の信頼性の向上を図るこ
とが可能になる有効な効果が得られる。
ングの際にランドの凹凸がバンプに転写されているの
で、バンプとランドとは低い押圧力で良好な電気的接続
が達成される。これにより、実装基板がほとんど変形す
ることなく電気的接続が行われるので、基板変形に起因
する不具合の発生が防止されて、ＡＣＦ実装による電子
部品と実装基板との電気的接続の信頼性の向上を図るこ
とが可能になる有効な効果が得られる。
【００３３】また、冷却された実装基板でバンプのレベ
リングを行えば、押圧による実装基板の変形がより低減
することになるので、ランドの凹凸をバンプに対してよ
り正確に転写することが可能になるという有効な効果が
得られる。
リングを行えば、押圧による実装基板の変形がより低減
することになるので、ランドの凹凸をバンプに対してよ
り正確に転写することが可能になるという有効な効果が
得られる。
【図１】本発明の実施の形態１における半導体チップの
実装方法を説明する図
実装方法を説明する図
【図２】図１の半導体チップを実装基板実装するプロセ
スを説明する図
スを説明する図
【図３】本発明の実施の形態２における半導体チップの
実装方法を説明する図
実装方法を説明する図
【図４】実装基板に搭載される半導体チップを示す斜視
図
図
【図５】図４の半導体チップに対するバンプの形成プロ
セスを連続して示す説明図
セスを連続して示す説明図
【図６】図５のバンプのレベリング処理のプロセスを連
続して示す説明図
続して示す説明図
【図７】図６の半導体チップの実装基板に対する実装プ
ロセスを連続して示す説明図
ロセスを連続して示す説明図
５１ 半導体チップ（電子部品） ６４ バンプ ８１ 異方導電性フィルム（ＡＣＦ） ８２ 導電粒子 ８３ 絶縁性接着剤 ８４ 実装基板 ８５ 基材 ８６ ランド
Claims (2)
- 【請求項１】バンプの形成された電子部品を用意し、 基材上にランドが形成された実装基板を用意し、 前記バンプとこのバンプに対応した前記ランドとが同一
の位置になるように、前記電子部品と前記実装基板とを
位置決めし、 前記電子部品と前記実装基板とを所定の力で相対的に押
圧して前記バンプのレベリングを行い、 熱硬化性を有する絶縁性接着剤およびこの絶縁性接着剤
に分散された導電粒子とからなる異方導電性フィルムを
挟んで前記電子部品と前記実装基板とを位置決めし、 前記異方導電性フィルムを挟み込んで前記電子部品を前
記実装基板に押圧することを特徴とする電子部品の実装
方法。 - 【請求項２】前記実装基板を冷却した後に前記バンプの
レベリングを行うことを特徴とする請求項１記載の電子
部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008782A JP2000208907A (ja) | 1999-01-18 | 1999-01-18 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008782A JP2000208907A (ja) | 1999-01-18 | 1999-01-18 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208907A true JP2000208907A (ja) | 2000-07-28 |
Family
ID=11702457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11008782A Pending JP2000208907A (ja) | 1999-01-18 | 1999-01-18 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208907A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7859634B2 (en) | 2007-04-03 | 2010-12-28 | Hitachi Displays, Ltd. | Display device |
| JP2014120773A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | パッケージ構造及びパッケージ方法 |
-
1999
- 1999-01-18 JP JP11008782A patent/JP2000208907A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7859634B2 (en) | 2007-04-03 | 2010-12-28 | Hitachi Displays, Ltd. | Display device |
| US8248569B2 (en) | 2007-04-03 | 2012-08-21 | Hitachi Displays, Ltd. | Display device |
| JP2014120773A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | パッケージ構造及びパッケージ方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384314B1 (ko) | 회로기판에의 전자부품 실장방법 및 장치 | |
| JPH11191569A (ja) | フリップチップ実装方法および半導体装置 | |
| JP2003332386A (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
| JP2817704B2 (ja) | テープキャリアパッケージ及び接続方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| US20020074385A1 (en) | Laminated structure | |
| JPH1187429A (ja) | 半導体チップの実装方法 | |
| JP5075569B2 (ja) | 配線基板及びｉｃチップの実装方法 | |
| JP2002261416A (ja) | 電極の接続構造 | |
| JP2000208907A (ja) | 電子部品の実装方法 | |
| JPH0669278A (ja) | 半導体素子の接続方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP3923248B2 (ja) | 回路基板への電子部品の実装方法及び回路基板 | |
| JP3319269B2 (ja) | 電子部品接合方法 | |
| JPH08111437A (ja) | 半導体装置の実装方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2009032948A (ja) | Ｉｃチップ及びｉｃチップの実装方法 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JPS626652B2 (ja) | ||
| JP3446608B2 (ja) | 半導体ユニット | |
| JP3914332B2 (ja) | 半導体装置の製造方法 | |
| JPH04317347A (ja) | 集積回路素子の接続方法 |