JP2014112649A - 電子回路モジュール及びその製造方法 - Google Patents

電子回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP2014112649A
JP2014112649A JP2013192505A JP2013192505A JP2014112649A JP 2014112649 A JP2014112649 A JP 2014112649A JP 2013192505 A JP2013192505 A JP 2013192505A JP 2013192505 A JP2013192505 A JP 2013192505A JP 2014112649 A JP2014112649 A JP 2014112649A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit module
core layer
component
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013192505A
Other languages
English (en)
Other versions
JP5415649B1 (ja
Inventor
Tatsuro Saruwatari
達郎 猿渡
Masashi Miyazaki
政志 宮崎
Yoshiki Hamada
芳樹 濱田
Yuichi Sugiyama
裕一 杉山
Kazuaki Ida
一昭 井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013192505A priority Critical patent/JP5415649B1/ja
Priority to CN201310524583.3A priority patent/CN103648233B/zh
Priority to US14/073,287 priority patent/US8988885B2/en
Application granted granted Critical
Publication of JP5415649B1 publication Critical patent/JP5415649B1/ja
Priority to HK14104436.8A priority patent/HK1191499A1/xx
Publication of JP2014112649A publication Critical patent/JP2014112649A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】所期のシールド効果を維持しつつ、バリの発生を抑制する。
【解決手段】本発明の一実施形態に係る電子回路モジュールは、部品内蔵基板と、実装部品と、封止部と、導電性合成樹脂製のシールド部とを具備する。上記部品内蔵基板は、金属製のコア層と、絶縁性合成樹脂製の外装部と、第１の突出部とを有する。上記コア層は、角部と側面とを有し、接地配線を兼用する。上記外装部は、上記角部と上記側面を覆い、第１の面を有する。上記第１の突出部は、上記外装部から露出する第１の端面と、上記第１の面に隣接する第２の面とを有し、上記側面の上記角部から離れた位置に外側に向けて張り出すように形成される。上記実装部品は、上記部品内蔵基板に実装される。上記封止部は、上記実装部品を覆う。上記シールド部は、上記封止部を覆い、上記第１の面と上記第２の面とにそれぞれ密着する第３の面を有する。
【選択図】図１

Description

本発明は、部品内蔵基板に実装された実装部品を覆う封止部と該封止部を覆うシールド部を有する電子回路モジュール及びその製造方法に関する。
この種の電子回路モジュールは、例えば下記特許文献１の図３に示されているように、部品内蔵基板と、部品内蔵基板に実装された実装部品と、実装部品を覆う封止部と、封止部を覆うシールド部を備えている。この電子回路モジュールにあっては、内蔵部品と実装部品を含む所定の電子回路が３次元的に構築されており、部品内蔵基板の接地配線に接続されたシールド部によって外部からのノイズ侵入が抑制されている。
また下記特許文献２には、金属板と、その両面に各々配置された絶縁樹脂層とを有するプリント配線基板において、金属板の両面に切断予定線に沿って窪み部を各々形成することで、絶縁樹脂層の平坦性を高めつつ、ダイシングによる金属板の切断が容易になることが開示されている。
特開２００９−４５８４号公報 特開２００４−６３８０３号公報
特許文献１に記載の電子回路モジュールにおけるシールド部は一般に金属から形成されているが、該シールド部を導電性合成樹脂から形成すると以下のような不具合を生じる恐れがある。即ち、金属と合成樹脂との密着力は金属同士の密着力又は合成樹脂同士の密着力に比して低くなる傾向があるため、シールド部を導電性合成樹脂から形成すると、該シールド部と金属製の接地配線との経時的な密着力低下を原因として界面に局部的な剥離が生じ、その結果、シールド部と接地配線との間の導通性が低下して所期のシールド効果が得難くなる。
また、特許文献２に記載のプリント配線基板においては、金属板の四隅に相当する切断位置にバリが発生することがある。当該バリは、絶縁樹脂層上に形成された配線層や周辺回路と接触して短絡不良を生じさせる等の不具合を招くという問題がある。しかしながら特許文献２には当該バリの発生を抑制できる具体的な方法については何も記載されていない。
以上のような事情に鑑み、本発明の目的は、所期のシールド効果を維持しつつ、バリの発生を抑制することができる電子回路モジュール及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る電子回路モジュールは、部品内蔵基板と、実装部品と、封止部と、導電性合成樹脂製のシールド部とを具備する。
上記部品内蔵基板は、金属製のコア層と、絶縁性合成樹脂製の外装部と、第１の突出部とを有する。上記コア層は、角部と側面とを有し、接地配線を兼用する。上記外装部は、上記角部と上記側面を覆い、第１の面を有する。上記第１の突出部は、上記外装部から露出する第１の端面と、上記第１の面に隣接する第２の面とを有し、上記側面の上記角部から離れた位置に外側に向けて張り出すように形成される。
上記実装部品は、上記部品内蔵基板に実装される。
上記封止部は、上記実装部品を覆う。
上記シールド部は、上記封止部を覆い、上記第１の面と上記第２の面とにそれぞれ密着する第３の面を有する。
本発明の一形態に係る電子回路モジュールの製造方法は、相互に交差する複数の分割ラインに沿って第１の主面に第１の凹部が非連続的に形成され、上記複数の分割ラインの交差部に上記第１の主面から反対側の第２の主面に達する深さの開口部が形成された金属板を準備することを含む。
上記第１の凹部と上記開口部とに絶縁材料が充填される。
上記第１の主面に第１の配線基板が積層される。
上記第１の配線基板上に電子部品が実装される。
上記第１の配線基板上に上記電子部品を覆う封止層が形成される。
上記複数の分割ラインに沿って、上記封止層に上記第１の主面に達する深さの溝が形成される。
上記封止層を覆う導電性樹脂層が形成される。
上記複数の分割ラインに沿って、上記金属板、上記封止層及び上記導電性樹脂層が切断される。
本発明の一実施形態に係る電子回路モジュールの斜視図である。 図１のＬ１線に沿う電子回路モジュールの縦断面図である。 図１のＬ２線に沿う電子回路モジュールの縦断面図である。 図１のＬ３線に沿う電子回路モジュールの縦断面図である。 図２〜図４に示したコア層の側面図である。 上記電子回路モジュールの製造に用いられる金属板の構成を示す概略図であり、（Ａ）は平面図、（Ｂ）は（Ａ）の［Ｂ］−［Ｂ］線断面図である。 上記電子回路モジュールの製造方法を説明する縦断面図である。 上記電子回路モジュールの製造方法を説明する縦断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
［電子回路モジュールの構造］
図１〜図５に示した電子回路モジュール１０は、部品内蔵基板１１と、部品内蔵基板１１に実装された実装部品１２と、実装部品１２を覆う封止部１３と、封止部１３を覆うシールド部１４を備えており、内蔵部品１１ｂと実装部品１２を含む所定の電子回路が３次元的に構築されている。
尚、図２〜図４の縦断面位置（図１のＬ１線〜Ｌ３線を参照）はそれぞれ異なるが、便宜上、図２〜図４に現れる後記コア層１１ａの側面部分を除く断面構造を同じにしてある。
図２〜図４に示すように、部品内蔵基板１１は、コア層１１ａと、コア層１１ａに形成された収容部１１ａ１に収納された内蔵部品１１ｂと、内蔵部品１１ｂと収容部１１ａ１の内壁との隙間に設けられた絶縁部１１ｃとを有する。部品内蔵基板１１は、コア層１１ａの上面（厚さ方向の一面）に設けられた３つの絶縁層１１ｄ〜１１ｆと、コア層１１ａの下面（厚さ方向の他面）に設けられた３つの絶縁層１１ｇ〜１１ｉとを有している。図面には収容部１１ａ１として貫通孔タイプのものを示してあるが、内蔵部品１１ｂを収納できるのであれば非貫通孔タイプのものを該収容部１１ａ１として採用しても良い。
また、絶縁層１１ｅには、２つの信号配線１１ｊと、絶縁層１１ｄを貫く１つのＴ型導体ビア１１ｋが設けられている。絶縁層１１ｅと絶縁層１１ｈには、絶縁層１１ｄ、コア層１１ａ及び絶縁体層１１ｇを貫く１つのＩ型導体ビア１１ｌが該コア層１１ａと非接触で設けられている。絶縁体層１１ｆの上面には、該絶縁体層１１ｆを貫く４つのＴ型導体ビア１１ｍが設けられている。絶縁体層１１ｈには、絶縁層１１ｇを貫く３つのＴ型導体ビア１１ｎが設けられている。絶縁体層１１ｉの下面には、該絶縁体層１１ｉを貫く４つのＴ型導体ビア１１ｏが設けられている。符号を省略したが、導体ビア１１ｌと貫通孔１１ａ２の内壁との隙間には絶縁部が設けられ、導体ビア１１ｌ内の隙間にも絶縁部が設けられている。
さらに、導体ビア１１ｋの下面はコア層１１ａの上面に接続され、４つの導体ビア１１ｍのうちの２つの導体ビア１１ｍの下面は２つの信号配線１１ｊの上面にそれぞれ接続され、残り２つのうちの１つの導体ビア１１ｍの下面は導体ビア１１ｋの上面に接続され、残り１つの導体ビア１１ｍの下面は導体ビア１１ｌの上面に接続されている。３つの導体ビア１１ｎのうちの２つの導体ビア１１ｎの上面は内蔵部品１１ｂの端子に接続され、残り１つの導体ビア１１ｎの上面はコア層１１ａの下面に接続されている。４つの導体ビア１１ｏのうち２つの導体ビア１１ｏの上面は２つの導体ビア１１ｎの下面にそれぞれ接続され、残り２つのうちの１つの導体ビア１１ｏの上面は１つの導体ビア１１ｎの下面に接続され、残り１つの導体ビア１１ｏの上面は導体ビア１１ｌの下面に接続されている。
尚、図２〜図４に示した断面構造には現れていないが、部品内蔵基板１１は前記以外の信号配線及び導体ビアを含むと共にコア層１１ａ以外の接地配線を含んでいる。
コア層１１ａは銅や銅合金等の金属から成り、その厚さは例えば３５〜５００μｍの範囲内にあり、該コア層１１ａは接地配線を兼用している。内蔵部品１１ｂはコンデンサやインダクタやレジスタやフィルタチップやＩＣチップ等の電子部品から成る。図面には１つの内蔵部品１１ｂを示してあるが、該内蔵部品１１ｂの数に特段の制限は無い。
各絶縁層１１ｄ〜１１ｆ及び１１ｇ〜１１ｉはエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらにガラス繊維等の補強フィラーを含有させたもの等の絶縁性の熱硬化性合成樹脂から成り、その厚さは例えば５〜５０μｍの範囲内にある。絶縁部１１ｃと、貫通孔１１ａ２の内壁と導体ビア１１ｌとの隙間に設けられた絶縁部（符号無し）と、導体ビア１１ｌの内外の隙間に設けられた絶縁部（符号無し）も、エポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらにガラス繊維等の補強フィラーを含有させたもの等の絶縁性の熱硬化性合成樹脂から成る。
ここで、図１及び図５を参照して、コア層１１ａの側面部分の構造について詳述する。
コア層１１ａはその上面輪郭が略矩形状を成しており、４つの角部１１ａＣと、４つの側面１１ａ３とを有する。コア層１１ａは、各々の側面１１ａ３から外側に向けて張り出した第１の突出部１１ａ４と第２の突出部１１ａ５とを有する。第１突出部１１ａ４と第２突出部１１ａ５は、各側面１１ａ３にそれぞれ２つずつ各側面１１ａ３に一体的に設けられている。
各第１の突出部１１ａ４はコア層１１ａの厚さ方向の上側に位置し、各第２の突出部１１ａ５はコア層の厚さ方向の下側に位置している。各第１の突出部１１ａ４と各第２の突出部１１ａ５は、各側面１１ａ３において、コア層１１ａの厚さ方向と直交する方向に間隔ＣＬをおいて千鳥状に交互に並んでいる。
各第１の突出部１１ａ４と各第２の突出部１１ａ５は何れも略直方体形状を成しており、各第１の突出部１１ａ４の幅Ｗ１１ａ４と各第２の突出部１１ａ５の幅Ｗ１１ａ５は略等しく、両者の幅は例えば２００〜６００μｍの範囲内にあり、両者の間隔ＣＬも例えば２００〜６００μｍの範囲内にある。各第１の突出部１１ａ４の高さＨ１１ａ４は、各第２の突出部１１ａ５の高さＷ１１ａ５よりも小さく、各第１の突出部１１ａ４の高さＨ１１ａ４は例えば５０〜２００μｍの範囲内にあり、各第２の突出部１１ａ５の高さＨ１１ａ４は例えば１００〜３００μｍの範囲内にある。
各第１の突出部１１ａ４の突出寸法Ｐ１１ａ４と各第２の突出部１１ａ５の突出寸法Ｐ１１ａ５は略等しく、両者の突出寸法は例えば５０〜２００μｍの範囲内にある。両者の端面ＰＳは、コア層１１ａの側面１１ａ３と略平行で、絶縁層１１ｇ〜１１ｉの各端面と略同一平面上にある（図２及び図３を参照）。
図２及び図５に示すように、各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳは、コア層１１ａの上面と略平行であるものの両者の間には例えば５０〜２００μｍの範囲内の距離Ｄ１１ａ４があり、各側面１１ａ３の上部には該距離Ｄ１１ａ４に準じた帯状の側面区域ＣＳ（図５の塗り潰し区域、並びに、図２〜図４を参照）が設けられている。因みに、第２の突出部１１ａ５の下面ＵＳはコア層１１ａの下面と略同一平面上にある。
外装部１１ｐは、コア層１１ａの各側面１１ａ３と角部１１ａＣとを被覆する。本実施形態では、コア層１１ａの各側面１１ａ３における側面区域ＣＳと各第１の突出部１１ａ４及び各第２の突出部１１ａ５を除く領域が、外装部１１ｐで覆われている（図２〜図４を参照）。外装部１１ｐは、エポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらにガラス繊維等の補強フィラーを含有させたもの等の絶縁性の熱硬化性合成樹脂から成る。外装部１１ｐの厚さは、第１の突出部１１ａ４の突出寸法Ｐ１１ａ４と第２の突出部１１ａ５の突出寸法Ｐ１１ａ５と略等しく、その厚さは例えば５０〜２００μｍの範囲内にある。各第１の突出部１１ａ４の端面ＰＳ（第１の端面）と各第２の突出部１１ａ５の端面ＰＳ（第２の端面）は、外装部１１ｐの各側面において露出している（図２及び図３を参照）。
さらに、各第１の突出部１１ａ４におけるシールド部１４の端面１４ａ（第３の面）と向き合う面ＯＳ（第２の面）は、外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳ（第１の面）と略同一平面上にある。各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳ（第２の面）は、外装部１１ｐにおけるシールド部１４の端面１４ａ（第３の面）と向き合う面ＯＳ（第１の面）と隣接している。つまり、シールド部１４は、その端面１４ａ（第３の面）を各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳ（第２の面）と外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳ（第１の面）の両方に密着していると共に、その端部内面（符号無し）をコア層１１ａの側面区域ＣＳに密着している（図２〜図４を参照）。これに対し、各第２の突出部１１ａ５の位置は各第１の突出部１１ａ４の位置よりも下側にあるため、シールド部１４は該各第２の突出部１１ａ５に密着していない。
各第１の突出部１１ａ４は、コア層１１ａの各側面１１ａ３の角部１１ａＣから離れた位置にそれぞれ設けられている。各第２の突出部１１ａ５は、コア層１１ａの各側面１１ａ３の角部１１ａＣから離れた位置にそれぞれ設けられている。
図５に示すように、角部１１ａＣに最も近接する第１の突出部１１ａ４は、これら角部１１ａＣと第１の突出部１１ａ４との間に間隙Ｇ１１ａ４をあけて側面１１ａ３に設けられている。一方、角部１１ａＣに最も近接する第２の突出部１１ａ５は、これら角部１１ａＣと第２の突出部１１ａ５との間に間隙Ｇ１１ａ５をあけて側面１１ａ３に設けられている。間隙Ｇ１１ａ４と間隙Ｇ１１ａ５とは略等しく形成されているが、勿論これに限られない。
図２〜図４に示した断面構造において、実装部品１２はコンデンサやインダクタやレジスタやフィルタチップやＩＣチップ等の電子部品から成り、一方の実装部品１２の端子は４つの導体ビア１１ｍのうちの２つの導体ビア１１ｍの上面に接続され、他方の実装部品１２の端子は残り２つの導体ビア１１ｍの上面に接続されている。各実装部品１２と導体ビア１１ｍとの接続には例えばリフロー法等によるハンダ付けが利用されている。図面には２つの実装部品１２を示してあるが、該実装部品１２の数に特段の制限はない。
図２〜図４に示した断面構造において、封止部１３は実装部品１２を覆うように部品内蔵基板１１の上面に設けられている。封止部１３は外観上は略直方体形状を成し、各側面は絶縁層１１ｄ〜１１ｆの各端面と略同一平面上にある。封止部１３はエポキシ樹脂やポリイミドやビスマレイミドトリアジン樹脂やこれらにガラス繊維等の補強フィラーを含有させたもの等の絶縁性の熱硬化性合成樹脂から成り、その高さは実装部品１２を覆うに十分な寸法に設定されている。
図２〜図４に示した断面構造において、シールド部１４は封止部１３の表面及び部品内蔵基板１１のコア層１１ａの側面区域ＣＳ（図２〜図５を参照）を覆うようにして設けられている。シールド部１４は外観上は略直方体形状を成し（図１を参照）、各側面は外装部１１ｐの各側面及び絶縁層１１ｇ〜１１ｉの各端面と略同一平面上にある。シールド部１４は金属繊維等の導電フィラーを含有したエポキシ樹脂や同導電フィラーを含有したポリイミドや同導電フィラーを含有したビスマレイミドトリアジン樹脂等の導電性の熱硬化性合成樹脂から成り、その厚さは例えば５０〜２００μｍの範囲内にある。このシールド部１４とコア層１１ａ、各第１突出部１１ａ４及び外装部１１ｐとの密着形態については先に述べた通りである。
［電子回路モジュールの製造方法］
電子回路モジュール１０を製造するときには、先ず、図６（Ａ）及び図６（Ｂ）に示したように、複数のコア層１１ａが例えばマトリクス状に連結されたような態様の金属板ＳＢａを準備する。図６（Ａ）は、金属板ＳＢａの平面図、図６（Ｂ）は図６（Ａ）における［Ｂ］−［Ｂ］線断面図である。
なお図６（Ａ）においては、収容部１１ａ１、貫通孔１１ａ２等の図示は省略されている。また図示の金属板ＳＢａは、分割ラインＣｘ，Ｃｙに沿って切断することでコア層１１ａが４枚取れる大きさで構成されているが、これに限られず、さらに複数枚のコア層１１ａを取ることができる大きさに形成されてもよい。分割ラインＣｘ，Ｃｙは、仮想的なものであってもよいし、金属板ＳＢａ上に実際に印刷等により描かれていてもよい。
金属板ＳＢａは、表面Ｓ１（第１の主面）と裏面Ｓ２（第２の主面）とを有する。表面Ｓ１は、絶縁層１１ｄがコア層１１ａの表面を形成し、裏面Ｓ２は、絶縁層１１ｇが形成されるコア層１１ａの裏面を形成する。
金属板ＳＢａの表面Ｓ１には、複数の分割ラインＣｘ，Ｃｙに沿って第１の凹部Ｒ１が非連続的に形成されている。第１の凹部Ｒ１は、分割ラインＣｘ，Ｃｙの延在方向に長手方向を有する略矩形状に形成され、金属板ＳＢａの厚みＴの略１／２に相当する深さを有する。第１の凹部Ｒ１は、分割ラインＣｘと分割ラインＣｙの交差領域において一部が重複するように形成される。
一方、金属板ＳＢａの裏面Ｓ２には、複数の分割ラインＣｘ，Ｃｙに沿って第２の凹部Ｒ２が非連続的に形成されている。第２の凹部Ｒ２は、図６（Ｂ）に示すように、隣接する２つの第１の凹部Ｒ１の間を跨ぐように形成される。第２の凹部Ｒ２は、分割ラインＣｘ，Ｃｙの延在方向に長手方向を有する略矩形状に形成され、金属板ＳＢａの厚みＴの略１／２に相当する深さを有する。第２の凹部Ｒ１は、分割ラインＣｘと分割ラインＣｙの交差領域において一部が重複するように形成される。
第１の凹部Ｒ１及び第２の凹部Ｒ２はそれぞれ、例えば、ウェットエッチング法によって金属板ＳＢａをハーフエッチングすることにより形成される。第１の凹部Ｒ１及び第２の凹部Ｒ２は、個々に形成されてもよいし、同時に形成されてもよい。
金属板ＳＢａは、第１の凹部Ｒ１及び第２の凹部Ｒ２によって、分割ラインＣｘ，Ｃｙ上に第１の連結部ＳＢ１と、第２の連結部ＳＢ２と、開口部Ｂｈとがそれぞれ形成される。
第１の連結部ＳＢ１及び第２の連結部ＳＢ２は、例えばダイサーによって金属板ＳＢａを分割ラインＣｘ，Ｃｙに沿って切断したときに、コア層１１ａの側面から外側に向けて張り出すように形成された第１の突出部１１ａ４及び第２の突出部１１ａ５をそれぞれ構成する。
開口部Ｂｈは、金属板ＳＢａの厚み方向から見て、第１の凹部Ｒ１と第２の凹部Ｒ２とが相互に重複する領域に形成される。開口部Ｂｈは、金属板ＳＢａの表面Ｓ１から裏面Ｓ２に達する深さで形成された貫通孔で構成される。
開口部Ｂｈは、第１の連結部ＳＢ１と第２の連結部ＳＢ２の間、及び、分割ラインＣｘと分割ラインＣｙとの交差部にそれぞれ形成される。第１の連結部ＳＢ１と第２の連結部ＳＢ２の間に形成される開口部Ｂｈは、平面形状が矩形状となるように形成される。一方、分割ラインＣｘと分割ラインＣｙとの交差部に形成される開口部Ｂｈは、平面形状が十字形状に形成される。当該開口部Ｂｈの大きさは、切断後において、角部１１ａＣとこれに近接する第１及び第２の突出部１１ａ４，１１ａ５との間に間隙Ｇ１１ａ４，Ｇ１１ａ５を確保できる大きさであればよい。
続いて、図７（Ａ）、図７（Ｂ）及び図７（Ｃ）に示すように、複数の部品内蔵基板１１が例えばマトリクス状に連結されたような態様の集合基板ＳＢを作製する。図７（Ａ）は図２に示した断面構造に対応する集合基板ＳＢの要部縦断面図、図７（Ｂ）は図３に示した断面構造に対応する集合基板ＳＢの要部縦断面図、図６（Ｃ）は図４に示した断面構造に対応する集合基板ＳＢの要部縦断面図である。
図７（Ａ）〜（Ｃ）に示すように、集合基板ＳＢは、金属板ＳＢａの第１及び第２の凹部Ｒ１，Ｒ２と開口部Ｂｈとに絶縁材料ＳＢｄを充填する工程と、金属板ＳＢＡの表面Ｓ１及び裏面Ｓ２に第１及び第２の配線基板Ｐ１，Ｐ２をそれぞれ積層する工程と、第１の配線基板Ｐ１上に実装部品１２を実装する工程を経て、作製される。
コア層としての金属板ＳＢａは、図２に示した２つの第１の突出部１１ａ４が切除分を含む第１の連結部ＳＢ１として存在し（図７（Ａ）参照）、図３に示した２つの第２の突出部１１ａ５が切除分を含む第２の連結部ＳＢ２として存在する（図７（Ｂ）参照）。金属板ＳＢａの収容部１１ａ１に対応するキャビティには、内蔵部品１１ｂが収容されるとともに、絶縁部１１ｃに対応した絶縁材が充填されている。
図７（Ａ）に示した第１の連結部ＳＢ１の下側には側面１１ａ３に対応した内面ＳＢｃを有する凹部（第２の凹部Ｒ２に相当）が存在し、図７（Ｂ）に示した第２の連結部ＳＢ２の上側には側面１１ａ３に対応した内面ＳＢｃを有する凹部（第１の凹部Ｒ１に相当）が存在し、両凹部内に外装部１１ｐに対応した絶縁材ＳＢｄが充填されている。図７（Ｃ）には連結部ＳＢ１，ＳＢ２は存在せず、側面１１ａ３に対応した内面ＳＢｃの間（開口部Ｂｈに相当）に外装部１１ｐに対応した絶縁材ＳＢｄが充填されている。そして、集合基板ＳＢにリフローハンダ付け法によって実装部品１２が実装される。
次に、第１の配線基板Ｐ１上に実装部品１２を覆う封止層（封止部１３）を形成する工程と、複数の分割ラインＣｘ，Ｃｙに沿って、封止層に金属板ＳＢａの表面Ｓ１に達する深さの溝（切り込みＧＲ）を形成する工程と、封止層を覆う導電性樹脂層（シールド部１４）を形成する工程と、複数の分割ラインＣｘ，Ｃｙに沿って、金属板ＳＢａ、封止層及び導電性樹脂層を切断する工程とを経て、電子回路モジュール１０が製造される。
図８（Ａ）及び図８（Ｅ）に示したように、封止部１３に対応した封止材ＥＮを実装部品１２を覆うように集合基板ＳＢの上面に塗工して硬化させる。そして、図８（Ｂ）及び図８（Ｆ）に示したように、個々の部品内蔵基板１１の境界に当たる箇所（分割ラインＣｘ，Ｃｙ、一点鎖線を参照）にダイシング機等を用いて上面から下方に向かう切り込みＧＲを形成する。この切り込みＧＲの幅Ｗｇｒは側面１１ａ３に対応した内面ＳＢｃの対向間隔に略一致し、深さＤｇｒは、本実施形態では第１の連結部ＳＢ１の上面に入り込む寸法となっている。これにより、個々の部品内蔵基板１１の封止部１３が作製される。
次に、図８（Ｃ）及び図８（Ｇ）に示したように、シールド部１４に対応したシールド材ＳＨ（導電性樹脂）を集合基板ＳＢ上の封止部１３それぞれを覆うように、且つ、切り込みＧＲに充填されるように塗工して硬化させる。そして、図８（Ｄ）及び図８（Ｈ）に示したように、個々の部品内蔵基板１１の境界に当たる箇所（分割ラインＣｘ，Ｃｙ、１点鎖線を参照）にダイシング機等を用いて切断する。この切断跡ＣＴの幅Ｗｃｔは切り込みＧＲの幅Ｗｇｒよりも小さいため、個々の部品内蔵基板１１には第１突出部１１ａ４及び第２突出部１１ａ５と外装部１１ｐが残存する。また、切り込みＧＲを形成するときに第１の連結部ＳＢ１の一部が切除されているため、ここでの切断は該連結部ＳＢ１の一部が切除されていない場合に比べて容易に行うことができる。
［電子回路モジュールの作用］
（１）本実施形態の電子回路モジュール１０は、部品内蔵基板１１が、接地配線を兼用する金属製のコア層１１ａと、コア層１１ａの各側面１１ａ３を覆う絶縁性合成樹脂製の外装部１１ｐと、コア層１１ａの各側面１１ａ３から外側に向けて張り出しその端面ＰＳを外装部１１ｐから露出した該コア層１１ａと一体の第１突出部１１ａ４を２つずつ有している。そして電子回路モジュール１０は、各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳは、外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳと隣接していて、シールド部１４はその端面１４ａを各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳと外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳの両方に密着している構造を備えている。
即ち、シールド部１４が導電性合成樹脂から成る場合でも、該シールド部１４の端面１４ａを絶縁性合成樹脂製の外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳに合成樹脂同士の密着下で高い密着力をもってして密着させることができる。また、該密着に基づいて、シールド部１４の端面１４ａと金属製の各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳとの密着を良好に維持することができる。要するに、シールド部１４が導電性合成樹脂から成る場合でも、該シールド部１４と金属製の各第１の突出部１１ａ４とに経時的な密着力低下が生じ難く、これによりシールド部１４と金属製の各第１の突出部１１ａ４との導通性低下を回避して、所期のシールド効果を良好に維持できる。
しかも、第１の突出部１１ａ４がコア層１１ａの各側面１１ａ３に２つずつ設けられている。これにより、シールド部１４の端面１４ａと金属製の各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳとの密着をより確実化し、且つ、密着面積を増加して、シールド部１４と金属製の各第１の突出部１１ａ４との導通性を高めることができる。
また、各第１の突出部１１ａ４の端面ＰＳが外装部１１ｐから露出しているため、該第１の突出部１１ａ４の端面ＰＳを接地端子として利用することもできる。
（２）電子回路モジュール１０は、各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳとコア層１１ａの厚さ方向一面との間に距離Ｄ１１ａ４があって、コア層１１ａの各側面１１ａ３には該距離Ｄ１１ａ４に準じた側面区域ＣＳが設けられている。そして電子回路モジュール１０は、シールド部１４はその端面１４ａを各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳと外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳの両方に密着していると共に、その端部内面を側面区域ＣＳに密着している構造を備えている。
即ち、シールド部１４が導電性合成樹脂から成る場合でも、該シールド部１４の端面１４ａを絶縁性合成樹脂製の外装部１１ｐにおけるシールド部１４の端面１４ａと向き合う面ＯＳに合成樹脂同士の密着下で高い密着力をもってして密着させることができる。また、該密着に基づいて、シールド部１４の端面１４ａと金属製の各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面ＯＳとの密着、並びに、シールド部１４の端部内面と側面区域ＣＳとの密着を良好に維持することができる。要するに、シールド部１４が導電性合成樹脂から成る場合でも、密着面積の増加も相俟って、該シールド部１４と金属製の各第１の突出部１１ａ４及び側面区域ＣＳとに経時的な密着力低下が生じ難く、これによりシールド部１４と金属製の各第１の突出部１１ａ４との導通性低下を確実に回避して、所期のシールド効果をより一層良好に維持できる。
（３）コア層１１ａは、その各側面１１ａ３から外側に向けて張り出しその端面ＰＳを外装部１１ｐから露出した該コア層１１ａと一体の第２の突出部１１ａ５を２つずつ有している。そして電子回路モジュール１０は、各第２の突出部１１ａ５のコア層１１ａの厚さ方向における位置は第１突出部１１ａ４のコア層１１ａの厚さ方向における位置と異なっていて、シールド部１４は各第２の突出部１１ａ５に密着していない構造を備えている。
即ち、コア層１１ａの各側面１１ａ３に対する絶縁性合成樹脂製の外装部１１ｐの密着力を該外装部１１ｐと各第２の突出部１１ａ５との密着に基づいて高めることができる。このため、外装部１１ｐが絶縁性合成樹脂から成る場合でも該外装部１１ｐとコア層１１ａの各側面１１ａ３との密着力低下を抑止して、剥離等の恐れを回避することができる。
しかも、第２の突出部１１ａ５がコア層１１ａの各側面１１ａ３に２つずつ設けられているので、該第２の突出部１１ａ５による前記密着力向上を的確に行って、外装部１１ｐとコア層１１ａの各側面１１ａ３との密着力低下をより確実に抑止することができる。
また、各第２突出部１１ａ５の端面ＰＳが外装部１１ｐから露出しているため、該第２突出部１１ａ５の端面ＰＳを接地端子として利用することもできる。
（４）電子回路モジュール１０においては、各第１の突出部１１ａ４及び各第２の突出部１１ａ５は、コア層１１ａの側面１１ａ３の角部１１ａＣから離れた位置に外側に向けて張り出すように形成されており、外装部１１ｐは、コア層１１ａの角部１１ａＣをも被覆するように構成されている。
即ち、コア層１１ａの各側面１１ａ３に対する絶縁性合成樹脂製の外装部１１ｐの密着力を該外装部１１ｐとコア層１１ａの角部１１ａＣとの密着に基づいて高めることができる。このため、外装部１１ｐが絶縁性合成樹脂からなる場合でも該外装部１１ｐとコア層１１ａの各側面１１ａ３との密着力低下を抑止して、剥離等の恐れを回避することができる。
（５）さらに上記電子回路モジュール１０においては、コア層１１ａの作製に際して、複数の分割ラインＣｘ，Ｃｙに沿って表面Ｓ１及び裏面Ｓ２に第１及び第２の凹部Ｒ１，Ｒ２がそれぞれ非連続的に形成され、分割ラインＣｘ，Ｃｙの交差部に開口部Ｂｈが形成された金属板ＳＢａが用いられている。
したがって、金属板ＳＢａの切断工程において、第１及び第２の凹部Ｒ１，Ｒ２の形成により分割ラインＣｘ，Ｃｙに対応する領域が部分的に薄肉化されているため、ダイシング装置を用いた金属板ＳＢａの切断が容易となる。
しかも、分割ラインＣｘ，Ｃｙの交差部が開口部Ｂｈで開口されているため、コア層１１ａの四隅（角部１１ａＣ）に相当する切断箇所におけるバリの発生を防止することができる。当該バリは、電子回路モジュール１０の配線層や周辺回路との接触により短絡不良を生じさせるおそれがある。本実施形態によれば、上記バリに起因する短絡不良の発生を防止でき、さらにバリ取り工程を不要とすることができるため電子回路モジュール１０の生産性を高めることができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
（変形例１）
以上の実施形態では、コア層１１ａの各側面１１ａ３に各２つの第１の突出部１１ａ４及び第２の突出部１１ａ５を設けたものを示したが、第１の突出部１１ａ４及び第２の突出部１１ａ５の総数が２、３又は５以上であってもよい。また、各側面１１ａ３に設けられた第１の突出部１１ａ４及び第２の突出部１１ａ５の数が同じでなくても、第１の突出部１１ａ４と第２の突出部１１ａ５が交互に並んでいなくとも、前記（１）〜（５）の作用を同様に得ることができる。また、コア層１１ａとしてその上面輪郭が略矩形状のものを示したが、上面輪郭が他の形状であっても、同様の第１の突出部１１ａ４及び第２の突出部１１ａ５をコア層１１ａが有していれば、前記（１）〜（５）の作用を同様に得ることができる。
（変形例２）
以上の実施形態では、コア層１１ａの各側面１１ａ３に各２つの第１の突出部１１ａ４及び第２の突出部１１ａ５を設けたものを示したが、各側面１１ａ３から第２の突出部１１ａ５を排除しても、加えて第１の突出部１１ａ４の総数を変えたりコア層１１ａの上面輪郭を変えたりしても、前記（１）、（２）、（４）及び（５）の作用を同様に得ることができる。
（変形例３）
以上の実施形態では、コア層１１ａの各側面１１ａ３に側面区域ＣＳを設けたものを示したが、該側面区域ＣＳを排除して各第１の突出部１１ａ４におけるシールド部１４の端面１４ａと向き合う面をコア層１１ａの厚さ方向一面と同一平面上に位置させても、加えて第１の突出部１１ａ４の総数を変えたりコア層１１ａの上面輪郭を変えたりしても、前記（１）、（３）〜（５）の作用を同様に得ることができる。
（変形例４）
以上の実施形態では、コア層１１ａの上面（厚さ方向の一面）と下面（厚さ方向の他面）のそれぞれに３つの絶縁層（符号省略）を設けたものを示したが、各々の絶縁層の数を変えても、内蔵部品１１ｂ及び実装部品１２の数を変えても、要するに３次元的に構築される電子回路を適宜変更しても、前記（１）〜（５）の作用を同様に得ることができる。
（変形例５）
以上の実施形態では、金属板ＳＢａの裏面Ｓ２に第２の凹部Ｒ２を形成したものを示したが、当該第２の凹部Ｒ２を形成しなくとも、前記（１）、（２）、（４）及び（５）の作用を同様に得ることができる。
１０…電子回路モジュール、１１…部品内蔵基板、１１ａ…コア層、１１ａ１…収容部、１１ａ３…側面、１１ａ４…第１の突出部、１１ａ５…第２突出部、１１ａＣ…角部、ＰＳ…第１突出部と第２突出部の端面、ＯＳ…第１突出部におけるシールド部と向き合う面、ＣＳ…コア層の側面区画、１１ｂ…部品内蔵基板の内蔵部品、１１ｐ…部品内蔵基板の外装部、ＯＳ…外装部におけるシールド部と向き合う面、１２…実装部品、１３…封止部、１４…シールド部、ＳＢａ…金属板、Ｂｈ…開口部、Ｒ１…第１の凹部、Ｒ２…第２の凹部。

Claims (6)

  1. 角部と側面とを有し接地配線を兼用する金属製のコア層と、前記角部と前記側面を覆い第１の面を有する絶縁性合成樹脂製の外装部と、前記外装部から露出する第１の端面と前記第１の面に隣接する第２の面とを有し前記側面の前記角部から離れた位置に外側に向けて張り出すように形成された第１の突出部と、を有する部品内蔵基板と、
    前記部品内蔵基板に実装された実装部品と、
    前記実装部品を覆う封止部と、
    前記封止部を覆い、前記第１の面と前記第２の面とにそれぞれ密着する第３の面を有する導電性合成樹脂製のシールド部と
    を具備する電子回路モジュール。
  2. 請求項１に記載の電子回路モジュールであって、
    前記第１の突出部は、前記コア層の厚さ方向における同一の高さ位置で前記側面に各々設けられた複数の突出部を含む
    電子回路モジュール。
  3. 請求項１又は２に記載の電子回路モジュールであって、
    前記部品内蔵基板は、前記側面から外側に向けて張り出し前記外装部から露出する第２の端面を有する第２の突出部をさらに有し、
    前記第２の突出部は、前記角部から離れて前記コア層の厚さ方向において前記第１の突出部とは異なる高さ位置に設けられる
    電子回路モジュール。
  4. 請求項３に記載の電子回路モジュールであって、
    前記第２の突出部は、前記コア層の厚さ方向における同一の高さ位置で前記側面に各々設けられた複数の突出部を含む
    電子回路モジュール。
  5. 相互に交差する複数の分割ラインに沿って第１の主面に第１の凹部が非連続的に形成され、前記複数の分割ラインの交差部に前記第１の主面から反対側の第２の主面に達する深さの開口部が形成された金属板を準備し、
    前記第１の凹部と前記開口部とに絶縁材料を充填し、
    前記第１の主面に第１の配線基板を積層し、
    前記第１の配線基板上に電子部品を実装し、
    前記第１の配線基板上に前記電子部品を覆う封止層を形成し、
    前記複数の分割ラインに沿って、前記封止層に前記第１の主面に達する深さの溝を形成し、
    前記封止層を覆う導電性樹脂層を形成し、
    前記複数の分割ラインに沿って、前記金属板、前記封止層及び前記導電性樹脂層を切断する
    電子回路モジュールの製造方法。
  6. 請求項５に記載の電子回路モジュールの製造方法であって、
    前記金属板を準備する工程は、前記第２の主面に、前記複数の分割ラインに沿って、第２の凹部を非連続的に形成することを含み、
    前記開口部は、前記交差部に形成された前記第１の凹部に前記第２の凹部を重ねて形成することで、形成される
    電子回路モジュールの製造方法。
JP2013192505A 2012-11-07 2013-09-18 電子回路モジュール及びその製造方法 Expired - Fee Related JP5415649B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013192505A JP5415649B1 (ja) 2012-11-07 2013-09-18 電子回路モジュール及びその製造方法
CN201310524583.3A CN103648233B (zh) 2012-11-07 2013-10-30 电子电路模块及其制作方法
US14/073,287 US8988885B2 (en) 2012-11-07 2013-11-06 Electronic circuit module and method for producing the same
HK14104436.8A HK1191499A1 (en) 2012-11-07 2014-05-12 Electronic circuit module and method for producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012245166 2012-11-07
JP2012245166 2012-11-07
JP2013192505A JP5415649B1 (ja) 2012-11-07 2013-09-18 電子回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP5415649B1 JP5415649B1 (ja) 2014-02-12
JP2014112649A true JP2014112649A (ja) 2014-06-19

Family

ID=49274061

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013023213A Expired - Fee Related JP5285819B1 (ja) 2012-11-07 2013-02-08 電子回路モジュール
JP2013192505A Expired - Fee Related JP5415649B1 (ja) 2012-11-07 2013-09-18 電子回路モジュール及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013023213A Expired - Fee Related JP5285819B1 (ja) 2012-11-07 2013-02-08 電子回路モジュール

Country Status (4)

Country Link
US (2) US8811021B2 (ja)
JP (2) JP5285819B1 (ja)
CN (2) CN103648233B (ja)
HK (2) HK1191499A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111125A1 (ja) * 2015-12-25 2017-06-29 太陽誘電株式会社 プリント配線板、及びカメラモジュール
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
JP6265114B2 (ja) * 2014-11-28 2018-01-24 株式会社村田製作所 積層コンデンサおよびその製造方法
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
JP6500700B2 (ja) * 2015-08-26 2019-04-17 株式会社村田製作所 抵抗素子用の集合基板
WO2017077837A1 (ja) * 2015-11-05 2017-05-11 株式会社村田製作所 部品実装基板
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) * 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
WO2019194200A1 (ja) * 2018-04-04 2019-10-10 太陽誘電株式会社 部品内蔵基板
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、ｐｃｂおよびｐｃｂの製造方法
US10373901B1 (en) * 2018-09-26 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP2004063803A (ja) * 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
JP4283523B2 (ja) * 2002-10-22 2009-06-24 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
ATE478545T1 (de) * 2004-10-29 2010-09-15 Murata Manufacturing Co Mehrschichtiges substrat mit elektronischer komponente des chiptyps und herstellungsverfahren dafür
CN101300911B (zh) * 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
JP4424449B2 (ja) * 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
CN101543152A (zh) * 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
JP5127315B2 (ja) * 2007-06-22 2013-01-23 パナソニック株式会社 部品内蔵モジュール
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
US8692135B2 (en) * 2008-08-27 2014-04-08 Nec Corporation Wiring board capable of containing functional element and method for manufacturing same
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
CN101790287B (zh) * 2009-01-22 2012-10-24 张颖 电子元件快速互连的制造工艺
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
CN101719759B (zh) * 2009-12-04 2011-12-14 武汉盛华微***技术股份有限公司 封装表面贴装元器件的方法
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
EP2632005A4 (en) * 2010-10-20 2014-04-16 Yazaki Corp METAL NECK SUPPLY AND ELECTRIC CONNECTION BOX WITH THIS METAL NECK SUPPLEMENT
KR101460271B1 (ko) * 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
JP5821289B2 (ja) * 2011-05-31 2015-11-24 セイコーエプソン株式会社 保持部材、モジュールおよび電子機器
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US20140049928A1 (en) * 2012-08-17 2014-02-20 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111125A1 (ja) * 2015-12-25 2017-06-29 太陽誘電株式会社 プリント配線板、及びカメラモジュール
JP2017204650A (ja) * 2015-12-25 2017-11-16 太陽誘電株式会社 プリント配線板、及びカメラモジュール
JPWO2017111125A1 (ja) * 2015-12-25 2017-12-21 太陽誘電株式会社 プリント配線板、及びカメラモジュール
US10674601B2 (en) 2015-12-25 2020-06-02 Taiyo Yuden Co., Ltd. Printed wiring board and camera module
JP2019153668A (ja) * 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法

Also Published As

Publication number Publication date
CN103648233B (zh) 2015-04-15
CN104023463B (zh) 2015-09-30
HK1191499A1 (en) 2014-07-25
JP5285819B1 (ja) 2013-09-11
US20140126157A1 (en) 2014-05-08
HK1201399A1 (en) 2015-08-28
CN104023463A (zh) 2014-09-03
US8811021B2 (en) 2014-08-19
JP2014112627A (ja) 2014-06-19
JP5415649B1 (ja) 2014-02-12
US20140126160A1 (en) 2014-05-08
CN103648233A (zh) 2014-03-19
US8988885B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
JP5415649B1 (ja) 電子回路モジュール及びその製造方法
US9055682B2 (en) Circuit module
JP5890073B1 (ja) モールド回路モジュール及びその製造方法
WO2016092692A1 (ja) モールド回路モジュール及びその製造方法
WO2016092893A1 (ja) モールド回路モジュール及びその製造方法
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP2014183181A (ja) 電子部品モジュール及びその製造方法
KR20130102120A (ko) 부품내장 배선기판
KR20140041345A (ko) 배선 기판
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
EP2927702A1 (en) Semiconductor device with removable wiring board portion for evaluation and corresponding method of manufacturing
JP2015032823A (ja) 電子部品実装モジュール及びその製造方法
US9064878B2 (en) Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
US10050014B2 (en) Circuit substrate and method of manufacturing same
WO2016092694A1 (ja) モールド回路モジュール及びその製造方法
US10681820B2 (en) Circuit board and manufacturing method therefor
JP4942452B2 (ja) 回路装置
JP6835642B2 (ja) 集合基板およびその製造方法
CN114731763A (zh) 内埋电路板及其制造方法
WO2016092693A1 (ja) モールド回路モジュール及びその製造方法
JP5830291B2 (ja) 電子回路モジュールおよび電子回路モジュールの製造方法
JP2013207064A (ja) 電子装置およびその製造方法
JP2011096927A (ja) 回路基板、コネクタおよび電子機器
TW201644329A (zh) 空腔基板及其製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131113

R150 Certificate of patent or registration of utility model

Ref document number: 5415649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees