CN104023463B - 电子电路模块 - Google Patents
电子电路模块 Download PDFInfo
- Publication number
- CN104023463B CN104023463B CN201310525085.0A CN201310525085A CN104023463B CN 104023463 B CN104023463 B CN 104023463B CN 201310525085 A CN201310525085 A CN 201310525085A CN 104023463 B CN104023463 B CN 104023463B
- Authority
- CN
- China
- Prior art keywords
- face
- protuberance
- basic unit
- shielding part
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 229920003002 synthetic resin Polymers 0.000 claims abstract description 30
- 239000000057 synthetic resin Substances 0.000 claims abstract description 30
- 238000009826 distribution Methods 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000005538 encapsulation Methods 0.000 claims description 20
- 239000011231 conductive filler Substances 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 15
- 230000001070 adhesive effect Effects 0.000 abstract description 15
- 230000007423 decrease Effects 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 description 31
- 230000000694 effects Effects 0.000 description 21
- 230000004888 barrier function Effects 0.000 description 19
- 238000009413 insulation Methods 0.000 description 10
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000010030 laminating Methods 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 239000003365 glass fiber Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920000914 Metallic fiber Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电子电路模块，其即使在元器件内置基板的接地配线由金属制成，而屏蔽部由导电性合成树脂构成的情况下，也能够抑制接地配线和屏蔽部之间的贴合力的下降，从而避免两者间的电导率的下降，维持良好的所预期的屏蔽效果。电子电路模块具有兼用接地配线的基层（11a），该基层（11a）的各第1突出部（11a4）的与屏蔽部（14）的端面（14a）相面对的面（OS）和由绝缘性合成树脂制成的外装部（11p）的与屏蔽部（14）的端面（14a）相面对的面（OS）相邻接，各第1突出部（11a4）的与屏蔽部（14）的端面（14a）相面对的面（OS）以及外装部（11p）的与屏蔽部（14）的端面（14a）相面对的面（OS）分别与屏蔽部（14）的端面（14a）相贴合。
Description
技术领域
本发明涉及一种电子电路模块，其具有覆盖在贴装元器件上的封装部和覆盖在该封装部上的屏蔽部，该贴装元器件被安装在元器件内置基板上。
背景技术
这种电子电路模块，例如，如下述专利文献1中的图3所示，具有：元器件内置基板；贴装元器件，其安装在元器件内置基板上；封装部，其覆盖在贴装元器件上；屏蔽部，其覆盖在封装部上。在该电子电路模块中，立体的安装有包含内置元器件和贴装元器件的所规定的电子电路，并通过与元器件内置基板的接地配线相连接的屏蔽部来抑制外部噪音的侵入。
上述电子电路模块的屏蔽部一般由金属形成，但是当该屏蔽部由导电性合成树脂形成时，则可能会产生如下问题。即，因为金属和合成树脂之间的贴合力小于金属之间的贴合力或者合成树脂之间的贴合力，所以，当屏蔽部由导电性合成树脂形成时，因该屏蔽部和金属制的接地配线之间的贴合力会随着时间的推移而下降，使界面上出现局部的剥离，导致屏蔽部和接地配线之间电导率的降低，从而很难得到所预期的屏蔽效果。
【专利文献1】日本发明专利公开公报特开2009-004584号
发明内容
鉴于上述情况，本发明的目的是提供如下一种电子电路模块：即使在元器件内置基板的接地配线由金属制成，而屏蔽部由导电性合成树脂构成的情况下，也能够抑制接地配线和屏蔽部之间的贴合力的下 降，从而避免两者间的电导率的下降，维持良好的所预期的屏蔽效果。
为了达成上述目的，本发明所涉及的电子电路模块具有：元器件内置基板；贴装元器件，其安装在所述元器件内置基板上；封装部，其覆盖在所述贴装元器件上；导电性合成树脂制的屏蔽部，其覆盖在所述封装部上。所述元器件内置基板具有：金属制的基层，其兼作接地配线使用；绝缘性合成树脂制的外装部，其覆盖所述基层的侧表面；第1突出部，其从所述基层的侧表面向外侧突出，其端面从所述外装部露出，且与该基层形成一体，所述第1突出部的与所述屏蔽部的端面相面对的面和所述外装部的与所述屏蔽部的端面相面对的面相邻接，所述第1突出部的与所述屏蔽部的端面相面对的面以及所述外装部的与所述屏蔽部的端面相面对的面分别与所述屏蔽部的端面相贴合。
【发明效果】
采用本发明能够提供如下一种电子电路模块：即使在元器件内置基板的接地配线由金属制成，而屏蔽部由导电性合成树脂构成的情况下，也能够抑制接地配线和屏蔽部之间的贴合力的下降，从而避免两者间的电导率的下降，维持良好的所预期的屏蔽效果。
本发明的上述目的、其他目的以及对应于这些目的的特征和效果通过下面的说明和附图表示。
附图说明
图1为适用于本发明的电子电路模块的立体图。
图2为该电子电路模块的沿着图1中的L1线剖切的纵向剖视图。
图3为该电子电路模块沿着图1中的L2线剖切的纵向剖视图。
图4为该电子电路模块沿着图1中的L3线剖切的纵向剖视图。
图5为图2～图4所示的基层的侧视图。
图6中（A）图～（C）图为图1所示的电子电路模块的适当的制作方法的例子的说明用图。
图7中（A）图～图7中（H）图为图1所示的电子电路模块的适 当的制作方法的例子的说明用图。
【附图标记说明】
10：电子电路模块，11：元器件内置基板，11a：基层，11a1：基层的收装部，11a3：基层的侧表面，11a4：基层的第1突出部，11a5：基层的第2突出部，PS：第1突出部和第2突出部的端面，OS：第1突出部的与屏蔽部相面对的面，CS：基层的侧表面区域，11b：元器件内置基板的内置元器件，11p：元器件内置基板的外装部，OS：外装部的与屏蔽部相面对的面，12：贴装元器件，13：封装部，14：屏蔽部。
具体实施方式
【电子电路模块的结构】
图1～图5所示的电子电路模块10具有：元器件内置基板11；贴装元器件12，其安装在元器件内置基板11上；封装部13，其覆盖在贴装元器件12上；屏蔽部14，其设置在封装部13上，由此，立体的构成包含内置元器件11b和贴装元器件12的电子电路。
另外，虽然图2～图4的纵向剖面位置（参照图1中的L1线～L3线）分别不同，但是，为了方便说明，除图2～图4中所示的后述基层11a的侧面部分以外，其他剖面结构均相同。
如图2～图4所示，元器件内置基板11具有：基层11a；内置元器件11b，其被收装在形成于基层11a上的收装部11a1内；绝缘部11c，其设置在内置元器件11b和收装部11a1的内壁之间的间隙内；3个绝缘层11d～11f，其设置在基层11a的上表面（厚度方向上的一面）上；3个绝缘层11f～11i，其设置在基层11a的下表面（厚度方向上的另一面）上。附图中所表示的收装部11a1为具有通孔的结构，但并不局限于此，如果能够收装内置元器件11b的话，也可以采用没有通孔的该收装部11a1。
另外，在绝缘层11e上设置有2个信号用配线11j和1个穿过绝缘层11d的T型通孔导体11k。在绝缘层11e和绝缘层11h上，以 与该基层11a非接触的方式设置有1个穿过基层11a和绝缘层11g的I型通孔导体11l。在绝缘层11f的上表面设置有4个穿过该绝缘层11f的T型通孔导体11m。在绝缘层11h上设置有3个穿过绝缘层11g的T型通孔导体11n。在绝缘层11i的下表面设置有4个穿过该绝缘层11i的T型通孔导体11o。在通孔导体11l和通孔11a2的内壁之间的间隙中设置有绝缘部（未符号表示），在该通孔导体11l处的间隙中也设置有绝缘部（未符号表示）。
还有，通孔导体11k的下表面和基层11a的上表面相连接，4个通孔导体11m中的2个通孔导体11m的下表面分别与2个信号用配线11j的上表面相连接，剩下的2个中的1个通孔导体11m的下表面与通孔导体11k的上表面相连接，剩下的1个通孔导体11m的下表面与通孔导体11l的上表面相连接。3个通孔导体11n中的2个通孔导体11n的上表面与内置元器件11b的端子相连接，剩下的1个通孔导体11n的上表面与基层11a的下表面相连接。4个通孔导体11o中的2个通孔导体11o的上表面分别与2个通孔导体11n的下表面相连接，剩下的2个中的1个通孔导体11o的上表面与1个通孔导体11n的下表面相连接，剩下的1个通孔导体11o的上表面与通孔导体11l的下表面相连接。
另外，上述元器件内置基板11不仅包含上述以外的信号用配线和通孔导体，还包含基层11a以外的接地配线（并未显示在如图2～4所示的剖面结构中）。
上述基层11a由铜或铜合金等的金属构成，其厚度例如在35～500μm的范围内，该基层11a也兼作接地配线使用。上述内置元器件11b由电容器或电感器或电阻器或过滤器芯片或IC芯片等的电子元器件构成。在附图中表示为1个内置元器件11b，但并不局限于此，对该内置元器件11b的数量并没有特别的限定。
上述各绝缘层11d～11f和11g～11i由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成，其厚度例如在5～ 50μm的范围内。绝缘部11c、设置在通孔11a2的内壁和通孔导体11l之间的间隙内的绝缘部（未符号表示）、设置在通孔导体11l内外的间隙内的绝缘部（未符号表示）也由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成。
这里，参照图1和图5详细说明基层11a的侧面部分的结构。基层11a为其上表面轮廓呈大致矩形状的元器件，且具有分别从4个的侧表面11a3朝外侧突出的2个第1突出部11a4和2个第2突出部11a5，该第1突出部11a4、第2突出部11a5与该基层11a形成为一体。各第1突出部11a4位于基层11a的厚度方向上的上侧，各第2突出部11a5位于基层11a的厚度方向上的下侧，各第1突出部11a4和各第2突出部11a5在各侧表面11a3上，沿着与基层11a的厚度方向垂直的方向以间隔CL相互交错排列。
各第1突出部11a4和各第2突出部11a5均呈大致长方体形状，各第1突出部11a4的宽度W11a4和各第2突出部11a5的宽度W11a5大致相等，两者的宽度例如在200～600μm的范围内，两者的间隔CL例如也在200～600μm的范围内。各第1突出部11a4的高度H11a4小于各第2突出部11a5的高度H11a5，各第1突出部11a4的高度H11a4例如在50～200μm的范围内，各第2突出部11a5的高度H11a5例如在100～300μm的范围内。各第1突出部11a4的突出尺寸P11a4和各第2突出部11a5的突出尺寸P11a5大致相等，两者的突出尺寸例如在50～200μm的范围内。两者的端面PS与基层11a的侧表面11a3大致平行，且与绝缘层11g～11i的各端面处于大致同一平面上（参照图2和图3）。各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS（参照图2）与基层11a的上表面大致平行，两者之间例如具有50～200μm范围内的距离D11a4，在各侧表面11a3的上部设有以该距离D11a4对应的呈带状的侧表面区域CS（参照图5中的阴影区域以及图2～图4）。另外，第2突出部11a5的下表面US与基层11a的下表面大致处于同一平面上。
另外，除基层11a的各侧表面11a3上的侧表面区域CS、各第1突出部11a4以及各第2突出部11a5以外的区域均被外装部11p覆盖，该外装部11p由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成（参照图2～图4）。外装部11p的厚度与第1突出部11a4的突出尺寸P11a4和第2突出部11a5的突出尺寸P11a5大致相等，其厚度例如在50～200μm的范围内。各第1突出部11a4的端面PS和各第2突出部11a5的端面PS露出于外装部11p的各侧表面（参照图2和图3）。
还有，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS与外装部11p的与屏蔽部14的端面14a相面对的面OS处于大致同一平面上，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS与外装部11p的与屏蔽部14的端面14a相面对的面OS相邻接。即，屏蔽部14的结构为，其端面14a与各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS以及外装部11p的与屏蔽部14的端面14a相面对的面OS相贴合，而且，使其端部内表面（未符号表示）与基层11a的侧表面区域CS相贴合（参照图2～图4）。对此，由于各第2突出部11a5位于各第1突出部11a4的下侧，从而屏蔽部14不与该各突出部11a5相贴合。
在图2～图4所示的剖面结构中，贴装元器件12由电容器或电感器或电阻器或过滤器芯片或IC芯片等的电子元器件构成，贴装元器件12的一个端子与4个通孔导体11m中的2个通孔导体11m的上表面相连接，贴装元器件12的另一端子与剩下的2个通孔导体11m的上表面相连接。各贴装元器件12和通孔导体11m的连接例如可以利用回流焊接法等进行焊接。在附图中表示有2个贴装元器件12，但并不局限于此，对该安装部件12的数量并没有特别限定。
在图2～图4所示的剖面结构中，封装部13以覆盖贴装元器件12的方式设置在元器件内置基板11的上表面上。封装部13在外观上呈大致长方体形状，其各侧表面与绝缘层11d～11f的各端面处于大 致同一平面上。封装部13由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成，其高度被设定为足够覆盖贴装元器件12的尺寸。
在图2～图4所示的剖面结构中，屏蔽部14覆盖封装部13的表面和元器件内置基板11的基层11a的侧表面区域CS（参照图2～图5）。屏蔽部14在外观上呈大致长方体形状（参照图1），各侧表面与外装部11p的各侧表面以及绝缘层11g～11i的各端面处于大致同一平面上。屏蔽部14由含有金属纤维等导电填料的环氧树脂或含有相同导电填料的聚酰亚胺或含有相同导电填料的双马来酰亚胺三嗪树脂等具有导电性能的热硬化性合成树脂构成，其厚度例如在50～200μm范围内。该屏蔽部14与基层14a、各第1突出部11a4以及外装部11p的贴合形式如上面所述。
【上述电子电路模块的优选制作方法的例子】
在制作上述电子电路模块10时，首先，如图6中（A）图和图6中（B）图所示，准备由多个元器件内置基板11例如连接成矩阵状而形成的多个取基板SB。另外，图6中（A）图为对应于图2所示的剖面结构的多个取基板SB的主要部分的纵向剖视图，图6中（B）图为对应于图3所示的剖面结构的多个取基板SB的主要部分的纵向剖视图，图6中（C）图为对应于图4所示的剖面结构的多个取基板SB的主要部分的纵向剖视图。
在该多个取基板SB的基层SBa中，存在有图2所示的连接部SBb，该连接部SBb包含有2个的第1突出部11a4及需切除部分（参照图6中（A）图），也存在有图3所示的接部SBb，该连接部SBb包含有2个的第2突出部11a5及需切除部分（参照图6中（B）图）。在图6中（A）图所示的连接部SBb的下侧设置有凹部，该凹部具有对应于侧表面11a3的内表面SBc，在图6中（B）图所示的连接部SBb的上侧设置有凹部，该凹部具有对应于侧表面11a3的内表面SBc，在这两个凹部内填充有对应于外装部11p的绝缘材料。在图6 中（C）图中没有设置连接部SBb，在对应于侧表面11a3的内表面SBc之间填充有对应于外装部11p的绝缘材料。另外，通过回流焊接法将贴装元器件12安装在多个取基板SB上。
下面，如图7中（A）图和图7中（E）图所示，将对应于封装部13的封装元器件EN以覆盖贴装元器件12的方式涂布在多个取基板SB的上表面上且使其硬化。另外，如图7中（B）图和图7中（F）图所示，在相当于各元器件内置基板11的边界的位置（参照一点划线）上，利用切割机等进行切割，而形成从上表面朝向下方的切口GR。该切口GR的宽度Wgr致与对应于侧表面11a3的内表面SBc的相向间隔大一致，其深度Dgr为从封装部13到图6中（A）图所示的连接部SBb的上表面的尺寸。由此，对各元器件内置基板11的封装部13进行制作。
下面，如图7中（C）图和图7中（G）图所示，将对应于屏蔽部14的屏蔽材料SH以分别覆盖多个取基板上的封装部13且被填充到切口GR中的方式涂布在多个取基板SB上且使其硬化。另外，如图7中（D）图和图7中（H）图所示，在相当于各元器件内置基板11的边界的位置（参照一点划线）上，利用切割机等进行切割。由于切割痕迹CT的宽度Wct小于GR的宽度Wgr，因此在各元器件内置基板11上残留有第1突出部11a4、第2突出部11a5以及外装部11p。另外，由于在形成所述切口GR时，连接部SBb的一部分被切除，因而这里的切割操作与该连接部SBb的一部分未被切除的情况相比较，能够更加容易进行。
【由上述电子电路模块取得的效果】
（效果1）在上述电子电路模块10中，元器件内置基板11具有：基层11a，其兼作接地配线使用；外装部11p，其由绝缘性合成树脂制成，用于覆盖基层11a的各侧表面11a3；第1突出部11a4，其从基层11a的各侧表面11a3分别朝外侧突出有2个，其端面PS从外装部11p露出，而且与该基层形成一体，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS与外装部11p的与屏蔽部14的端面 14a相面对的面OS相邻，屏蔽部14具有如下结构：其端面14a与上述的该面OS（各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS以及外装部11p的与屏蔽部14的端面14a相面对的面OS）的双方相贴合。
即，即使在屏蔽部14由导电性合成树脂构成的情况下，也能够使该屏蔽部14的端面14a在由绝缘性合成树脂制成的外装部11p的与屏蔽部14的端面14a相面对的面OS上，以合成树脂之间的贴合状态，进行具有较高的贴合力的贴合。另外，在该贴合状态下，能够使屏蔽部14的端面14a和金属制的各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS之间维持良好的贴合。总之，即使在屏蔽部14由导电性合成树脂构成的情况下，该屏蔽部14和由金属制成的各第1突出部11a4之间的贴合力也很难出现随着时间的推移而降低的情况，这样能够避免屏蔽部14和金属制的各第1突出部11a4之间的电导率降低的情况发生，从而能够维持良好的所预期的屏蔽效果。
另外，由于第1突出部11a4在基层11a的各侧表面11a3上分别设置有2个，从而更能够确保屏蔽部14的端面14a和金属制的各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS之间的贴合，而且，还增加了贴合面积，从而提高了屏蔽部14和金属制的各第1突出部11a4之间的电导率。
另外，由于各第1突出部11a4的端面PS从外装部11p露出，因而能够将该第1突出部11a4的端面PS作为接地端子来使用。
（效果2）在电子电路模块10中，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS和基层11a的厚度方向上的一个表面之间具有距离D11a4，在基层11a的各侧表面11a3上设置有以该距离D11a4对应的侧表面区域CS，另外，屏蔽部14具有如下结构：其端面14a与上述的该面OS（各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS以及外装部11p的与屏蔽部14的端面14a相面对的面OS）的双方相贴合，而且，其端部内表面与侧表面区域CS相贴合。
即，即使在屏蔽部14由导电性合成树脂构成的情况下，也能够使该屏蔽部14的端面14a在由绝缘性合成树脂制成的外装部11p的与屏蔽部14的端面14a相面对的面OS上，以合成树脂之间的贴合状态，进行具有较高的贴合力的贴合。另外，在该贴合状态下，能够使屏蔽部14的端面14a和金属制的各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS之间维持良好的贴合，以及能够使屏蔽部14的端部内表面和上述侧表面区域CS之间维持良好的贴合。总之，即使在屏蔽部14由导电性合成树脂构成的情况下，也能够增加贴合面积，而且该屏蔽部14和金属制的各第1突出部11a4以及上述侧表面区域CS之间的贴合力也很难出现随着时间的推移而降低的情况，这样能够可靠地避免屏蔽部14和金属制的各第1突出部11a4之间电导率降低的情况发生，从而能够进一步的维持良好的所预期的屏蔽效果。
（效果3）在上述电子电路模块10中，基层11a，由其各侧表面11a3分别朝外侧突出有2个第2突出部11a5，该第2突出部11a5的端面PS从外装部11p露出，且与该基层11a形成一体，另外，各第2突出部11a5具有如下结构：其在基层11a的厚度方向上的位置与第1突出部11a4的在基层11a厚度方向上的位置不同，屏蔽部14不与各第2突出部11a5相贴合。
即，由于外装部11p和各第2突出部11a5之间的贴合，能够提高由绝缘性合成树脂制成的外装部11p相对于基层11a的各侧表面11a3之间的贴合力。因此，即使在外装部11p由绝缘性合成树脂构成的情况下，也能够抑制该外装部11p和基层11a的各侧表面11a3之间的贴合力的降低，从而能够避免出现剥离等问题。
另外，由于第2突出部11a5在基层11a的各侧表面11a3上分别设置有2个，因而能够通过该第2突出部11a5切实地提高上述贴合力，而更可靠地抑制外装部11p和基层11a的各侧表面11a3之间的贴合力的降低。
另外，由于各第2突出部11a5的端面PS从外装部11p露出，因 而能够将该第2突出部11a5的端面PS作为接地端子来使用。
【上述电子电路模块的变型例】
（变型例1）在上述【电子电路模块的结构】中，表示了在基层11a的各侧表面11a3上各设置2个的第1突出部11a4及第2突出部11a5的情况，但并不局限于此，不论第1突出部11a4和第2突出部11a5的总数为2个、3个或者5个以上，还是设置在各侧表面11a3上的第1突出部11a4和第2突出部11a5的数量不同，还是第1突出部11a4和第2突出部11a5并不相互交错排列，也同样能够得到上述效果1～效果3的效果。另外，在上述【电子电路模块的结构】中表示了基层11a的上表面轮廓呈大致矩形状的情况，但并不局限于此，即使基层11a的上表面轮廓为其他形状，只要基层11a具有同样的第1突出部11a4和第2突出部11a5，就同样能够得到上述效果1～效果3的效果。
（变型例2）在上述【电子电路模块的结构】中，表示了在基层11a的各侧表面11a3上各设置2个的第1突出部11a4和第2突出部11a5的情况，但并不局限于此，即使在各侧表面11a3上不设置第2突出部11a5，而是改变第1突出部11a4的总数或者基层11a的上表面轮廓，也同样能够得到上述效果1和效果2的效果。
（变型例3）在上述【电子电路模块的结构】中，表示了在基层11a的各侧表面11a3上设置侧表面区域CS的情况，但并不局限于此，不论是排除盖侧表面区域CS，而使各第1突出部11a4的与屏蔽部14的端面14a相面对的面与基层11a的厚度方向上的一个表面处于同一平面上，还是改变第1突出部11a4的总数或者基层11a的上表面轮廓，都同样能够得到上述效果1和效果3的效果。
（变型例4）在上述【电子电路模块的结构】中，表示了在基层11a的上表面（厚度方向上的一个表面）和下表面（厚度方向上的另一个表面）上分别设置3个绝缘层（符号省略）的情况，但并不局限于此，不论是改变各个绝缘层的数量，还是改变内置元器件11b和贴装元器件12的数量，以及适当地改变被立体安装的电子电路，都同 样能够得到上述效果1～效果3的效果。
Claims (8)
1.一种电子电路模块，具有：元器件内置基板；贴装元器件，其安装在所述元器件内置基板上；封装部，其覆盖在所述贴装元器件上；屏蔽部，其由导电性合成树脂构成，覆盖在所述封装部上，其特征在于，
所述元器件内置基板具有：
金属制的基层，其兼作接地配线使用；
绝缘性合成树脂制的外装部，其覆盖所述基层的侧表面；
第1突出部，其从所述基层的侧表面向外侧突出，其端面从所述外装部露出，且与该基层形成一体，
所述第1突出部的与所述屏蔽部的端面相面对的面和所述外装部的与所述屏蔽部的端面相面对的面相邻接，
所述第1突出部的与所述屏蔽部的端面相面对的面以及所述外装部的与所述屏蔽部的端面相面对的面分别与所述屏蔽部的端面相贴合。
2.根据权利要求1所述的电子电路模块，其特征在于，
所述第1突出部的与所述屏蔽部的端面相面对的面和所述基层的厚度方向的一个表面之间隔开一定距离，在所述基层的侧表面上设置以所述距离对应的侧表面区域，
所述第1突出部的与所述屏蔽部的端面相面对的面以及所述外装部的与所述屏蔽部的端面相面对的面分别与所述屏蔽部的端面相贴合，而且，所述屏蔽部的端部内表面与所述侧表面区域相贴合。
3.根据权利要求1或2所述的电子电路模块，其特征在于，
所述第1突出部在所述基层的侧表面上设置有多个。
4.根据权利要求1或2所述的电子电路模块，其特征在于，
所述基层具有第2突出部，
所述第2突出部从所述基层的侧表面朝外侧突出，其端面从所述外装部露出且与所述基层形成一体，
所述第2突出部在所述基层的厚度方向上的位置与所述第1突出部在所述基层的厚度方向上的位置不同，所述屏蔽部不与所述第2突出部相贴合。
5.根据权利要求4所述的电子电路模块，其特征在于，
所述第2突出部在所述基层的侧表面上设置有多个。
6.根据权利要求1或2所述的电子电路模块，其特征在于，
所述外装部由热硬化合成树脂构成。
7.根据权利要求1或2所述的电子电路模块，其特征在于，
所述外装部由含有补强填料的热硬化合成树脂构成。
8.根据权利要求1或2所述的电子电路模块，其特征在于，
所述屏蔽部由含有导电填料的热硬化合成树脂构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012-245166 | 2012-11-07 | ||
| JP2012245166 | 2012-11-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104023463A CN104023463A (zh) | 2014-09-03 |
| CN104023463B true CN104023463B (zh) | 2015-09-30 |
Family
ID=49274061
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310524583.3A Expired - Fee Related CN103648233B (zh) | 2012-11-07 | 2013-10-30 | 电子电路模块及其制作方法 |
| CN201310525085.0A Expired - Fee Related CN104023463B (zh) | 2012-11-07 | 2013-10-30 | 电子电路模块 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310524583.3A Expired - Fee Related CN103648233B (zh) | 2012-11-07 | 2013-10-30 | 电子电路模块及其制作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8811021B2 (zh) |
| JP (2) | JP5285819B1 (zh) |
| CN (2) | CN103648233B (zh) |
| HK (2) | HK1191499A1 (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5285819B1 (ja) * | 2012-11-07 | 2013-09-11 | 太陽誘電株式会社 | 電子回路モジュール |
| JP6387278B2 (ja) * | 2014-09-30 | 2018-09-05 | 太陽誘電株式会社 | 回路モジュール及びその製造方法 |
| JP6265114B2 (ja) * | 2014-11-28 | 2018-01-24 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| WO2016092695A1 (ja) * | 2014-12-12 | 2016-06-16 | 株式会社メイコー | モールド回路モジュール及びその製造方法 |
| WO2016144039A1 (en) | 2015-03-06 | 2016-09-15 | Samsung Electronics Co., Ltd. | Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof |
| JP6500700B2 (ja) * | 2015-08-26 | 2019-04-17 | 株式会社村田製作所 | 抵抗素子用の集合基板 |
| WO2017077837A1 (ja) * | 2015-11-05 | 2017-05-11 | 株式会社村田製作所 | 部品実装基板 |
| WO2017111125A1 (ja) * | 2015-12-25 | 2017-06-29 | 太陽誘電株式会社 | プリント配線板、及びカメラモジュール |
| US10477737B2 (en) | 2016-05-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method of a hollow shielding structure for circuit elements |
| US10477687B2 (en) | 2016-08-04 | 2019-11-12 | Samsung Electronics Co., Ltd. | Manufacturing method for EMI shielding structure |
| KR102551657B1 (ko) * | 2016-12-12 | 2023-07-06 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
| US10594020B2 (en) | 2017-07-19 | 2020-03-17 | Samsung Electronics Co., Ltd. | Electronic device having antenna element and method for manufacturing the same |
| US10679929B2 (en) * | 2017-07-28 | 2020-06-09 | Advanced Semiconductor Engineering Korea, Inc. | Semiconductor package device and method of manufacturing the same |
| KR102373931B1 (ko) | 2017-09-08 | 2022-03-14 | 삼성전자주식회사 | 전자파 차폐구조 |
| JP2019153668A (ja) | 2018-03-02 | 2019-09-12 | 太陽誘電株式会社 | 回路基板及びその製造方法 |
| WO2019194200A1 (ja) * | 2018-04-04 | 2019-10-10 | 太陽誘電株式会社 | 部品内蔵基板 |
| US10564679B2 (en) | 2018-04-05 | 2020-02-18 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module, method of manufacturing the same and electronic apparatus |
| JP6550516B1 (ja) * | 2018-09-18 | 2019-07-24 | レノボ・シンガポール・プライベート・リミテッド | パネル、ｐｃｂおよびｐｃｂの製造方法 |
| US10373901B1 (en) * | 2018-09-26 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
| WO2020067299A1 (ja) * | 2018-09-27 | 2020-04-02 | 株式会社村田製作所 | モジュールおよびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101300911A (zh) * | 2005-11-28 | 2008-11-05 | 株式会社村田制作所 | 电路模块以及制造电路模块的方法 |
| US7906371B2 (en) * | 2008-05-28 | 2011-03-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873529B2 (en) * | 2002-02-26 | 2005-03-29 | Kyocera Corporation | High frequency module |
| JP2004063803A (ja) * | 2002-07-29 | 2004-02-26 | Ngk Spark Plug Co Ltd | プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板 |
| JP4283523B2 (ja) * | 2002-10-22 | 2009-06-24 | 太陽誘電株式会社 | 複合多層基板およびそれを用いたモジュール |
| ATE478545T1 (de) * | 2004-10-29 | 2010-09-15 | Murata Manufacturing Co | Mehrschichtiges substrat mit elektronischer komponente des chiptyps und herstellungsverfahren dafür |
| KR100782774B1 (ko) * | 2006-05-25 | 2007-12-05 | 삼성전기주식회사 | Ｓｉｐ 모듈 |
| JP4424449B2 (ja) * | 2007-05-02 | 2010-03-03 | 株式会社村田製作所 | 部品内蔵モジュール及びその製造方法 |
| CN101543152A (zh) * | 2007-06-19 | 2009-09-23 | 株式会社村田制作所 | 元器件内置基板的制造方法及元器件内置基板 |
| JP5127315B2 (ja) * | 2007-06-22 | 2013-01-23 | パナソニック株式会社 | 部品内蔵モジュール |
| US8692135B2 (en) * | 2008-08-27 | 2014-04-08 | Nec Corporation | Wiring board capable of containing functional element and method for manufacturing same |
| JP2010141098A (ja) * | 2008-12-11 | 2010-06-24 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法 |
| CN101790287B (zh) * | 2009-01-22 | 2012-10-24 | 张颖 | 电子元件快速互连的制造工艺 |
| JP2010225620A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 回路モジュール |
| CN101719759B (zh) * | 2009-12-04 | 2011-12-14 | 武汉盛华微***技术股份有限公司 | 封装表面贴装元器件的方法 |
| JP2011187830A (ja) * | 2010-03-10 | 2011-09-22 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP2011198866A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| JP5360425B2 (ja) * | 2010-04-08 | 2013-12-04 | 株式会社村田製作所 | 回路モジュール、および回路モジュールの製造方法 |
| EP2632005A4 (en) * | 2010-10-20 | 2014-04-16 | Yazaki Corp | METAL NECK SUPPLY AND ELECTRIC CONNECTION BOX WITH THIS METAL NECK SUPPLEMENT |
| KR101460271B1 (ko) * | 2011-01-07 | 2014-11-11 | 가부시키가이샤 무라타 세이사쿠쇼 | 전자 부품 모듈의 제조 방법 및 전자 부품 모듈 |
| US8476115B2 (en) * | 2011-05-03 | 2013-07-02 | Stats Chippac, Ltd. | Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material |
| JP5821289B2 (ja) * | 2011-05-31 | 2015-11-24 | セイコーエプソン株式会社 | 保持部材、モジュールおよび電子機器 |
| JP5668627B2 (ja) * | 2011-07-19 | 2015-02-12 | 株式会社村田製作所 | 回路モジュール |
| US20140049928A1 (en) * | 2012-08-17 | 2014-02-20 | Taiyo Yuden Co., Ltd. | Substrate with built-in electronic component |
| JP5285819B1 (ja) * | 2012-11-07 | 2013-09-11 | 太陽誘電株式会社 | 電子回路モジュール |
-
2013
- 2013-02-08 JP JP2013023213A patent/JP5285819B1/ja not_active Expired - Fee Related
- 2013-09-18 JP JP2013192505A patent/JP5415649B1/ja not_active Expired - Fee Related
- 2013-10-30 CN CN201310524583.3A patent/CN103648233B/zh not_active Expired - Fee Related
- 2013-10-30 CN CN201310525085.0A patent/CN104023463B/zh not_active Expired - Fee Related
- 2013-11-06 US US14/073,019 patent/US8811021B2/en not_active Expired - Fee Related
- 2013-11-06 US US14/073,287 patent/US8988885B2/en not_active Expired - Fee Related
-
2014
- 2014-05-12 HK HK14104436.8A patent/HK1191499A1/zh not_active IP Right Cessation
-
2015
- 2015-02-16 HK HK15101729.9A patent/HK1201399A1/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101300911A (zh) * | 2005-11-28 | 2008-11-05 | 株式会社村田制作所 | 电路模块以及制造电路模块的方法 |
| US7906371B2 (en) * | 2008-05-28 | 2011-03-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103648233B (zh) | 2015-04-15 |
| HK1191499A1 (zh) | 2014-07-25 |
| JP5285819B1 (ja) | 2013-09-11 |
| US20140126157A1 (en) | 2014-05-08 |
| HK1201399A1 (zh) | 2015-08-28 |
| CN104023463A (zh) | 2014-09-03 |
| US8811021B2 (en) | 2014-08-19 |
| JP2014112627A (ja) | 2014-06-19 |
| JP5415649B1 (ja) | 2014-02-12 |
| US20140126160A1 (en) | 2014-05-08 |
| JP2014112649A (ja) | 2014-06-19 |
| CN103648233A (zh) | 2014-03-19 |
| US8988885B2 (en) | 2015-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104023463B (zh) | 电子电路模块 | |
| US10349512B2 (en) | High-frequency module | |
| US20150043171A1 (en) | Circuit module | |
| CN104170076A (zh) | 用于毫米波半导体裸片的电子封装 | |
| CN107105596A (zh) | 散热组件 | |
| CN107112736A (zh) | 电子控制装置 | |
| JP6528850B2 (ja) | 高周波モジュール | |
| CN104253094A (zh) | 半导体封装 | |
| TWI554196B (zh) | 電子封裝模組及其製造方法 | |
| CN104955260A (zh) | 通信模块 | |
| CN104813753A (zh) | 高频模块 | |
| CN103579201B (zh) | 采用导电封装材料的半导体器件电磁屏蔽结构及制作方法 | |
| KR102158267B1 (ko) | 리셉터클 커넥터 | |
| CN107484403A (zh) | 屏蔽罩、电路板组件以及电子设备 | |
| CN207069110U (zh) | 电连接器 | |
| KR102308129B1 (ko) | 리셉터클 커넥터 | |
| CN206024410U (zh) | 电磁屏蔽罩及电子设备 | |
| JP3185689U (ja) | 電子回路モジュール | |
| CN204375744U (zh) | 引线键合的屏蔽结构 | |
| CN218450670U (zh) | 一种屏蔽效果好的高密pcb板 | |
| WO2021251160A1 (ja) | モジュールおよび部品 | |
| CN103579202A (zh) | 有机基板半导体器件电磁屏蔽结构及制作方法 | |
| CN207834291U (zh) | 具有引脚侧壁爬锡功能的电磁屏蔽封装结构 | |
| CN107734947A (zh) | 电磁屏蔽罩及电子设备 | |
| CN107710901B (zh) | 高频模块及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1201399 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1201399 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150930 Termination date: 20211030 |