JP2014058051A - 発光素子ユニット基板、これを含む露光装置及び画像形成装置 - Google Patents
発光素子ユニット基板、これを含む露光装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2014058051A JP2014058051A JP2012202848A JP2012202848A JP2014058051A JP 2014058051 A JP2014058051 A JP 2014058051A JP 2012202848 A JP2012202848 A JP 2012202848A JP 2012202848 A JP2012202848 A JP 2012202848A JP 2014058051 A JP2014058051 A JP 2014058051A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- driver
- light emitting
- signals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
【課題】従来の電子写真プリンタの露光装置に用いられるLEDユニット基板では、印刷データの転送速度を高速化すると、印刷データ信号の配線数が多くなり、LEDユニット基板の小型化やコストダウンが難しい。
【解決手段】本発明のLEDユニット基板13Aは、基板13b上に形成された配線により、基板13b上に搭載されたドライバIC100にM個のデータ信号DATA0〜DATA3及びタイミングの異なるN個のクロック信号CLK_A〜CLK_Dを入力して複数の駆動信号を出力するようにしている。これにより、LEDの点灯速度を高速のまま、LEDユニット基板上の信号線の配線数を減らすことにより、LEDユニット基板13bの寸法Lを小型化できるので、LEDの高速点灯を維持したまま、LEDユニット基板、露光装置及び画像形成装置の小型化が可能となる。
【選択図】図1
【解決手段】本発明のLEDユニット基板13Aは、基板13b上に形成された配線により、基板13b上に搭載されたドライバIC100にM個のデータ信号DATA0〜DATA3及びタイミングの異なるN個のクロック信号CLK_A〜CLK_Dを入力して複数の駆動信号を出力するようにしている。これにより、LEDの点灯速度を高速のまま、LEDユニット基板上の信号線の配線数を減らすことにより、LEDユニット基板13bの寸法Lを小型化できるので、LEDの高速点灯を維持したまま、LEDユニット基板、露光装置及び画像形成装置の小型化が可能となる。
【選択図】図1
Description
本発明は、発光ダイオード(以下「LED」という。)アレイ等の発光素子アレイ等を搭載した発光素子ユニット基板と、これを含む露光装置及び電子写真プリンタ等の画像形成装置に関するものである。
従来、例えば、特許文献1に記載されているように、発光素子ユニット基板としてのLEDユニット基板は、プリント配線基板上に複数のLEDアレイチップとそれを駆動する複数のドライバ集積回路チップ(以下「ドライバICチップ」という。)をー列に搭載した構成になっている。LEDユニット基板上に一列に搭載された複数のドライバICチップはカスケード接続(縦続接続)されており、このカスケード接続されたドライバICチップの初段又は最終段のドライバICチップに印刷データ信号が入力され、クロック信号のエッジのタイミングで各ドライバICチップに順次印刷データ信号が転送されるようになっていた。
しかしながら、従来のLEDユニット基板では、以下の(a)〜(c)のような課題があった。
(a) LEDユニット基板上に一列に搭載されるドライバICチップの数が多い場合には、印刷データ信号の転送に多くのクロック信号数が必要となるため、印刷データの転送時間が長く、LEDを高速に点灯できず、画像形成の高速化に対応できない。
(b) これに対して、LEDユニット基板上に一列に搭載される多段のドライバICチップを複数のブロックに分け、ブロック毎に異なる印刷データ信号を入力して、印刷データ信号の転送に必要なクロック信号数を減らし、印刷データ信号の転送時間を短縮化して、LEDを高速に点灯させ、画像形成を高速化する方法が考えられる。しかし、この方法では、印刷データ信号の信号線の配線本数が増加するため、LEDユニット基板と印刷制御部を接続するコネクタのピン数及びLEDユニット基板内に配線されるデータ信号線の数が増加するので、LEDユニット基板の小型化、露光装置及び画像形成装置の小型化が難しい。
(c) データ信号の信号線の配線本数に対応するため、LEDユニット基板を多層化する方法が考えられるが、基板を多層化すると、LEDユニット基板、露光装置及び画像形成装置のコストがアップする。
本発明の発光素子ユニット基板は、M(但し、Mは整数)個のデータ信号をそれぞれ伝送する前記M本のデータ信号線と、タイミングの異なるN個(但し、Nは整数)のクロック信号をそれぞれ伝送する前記N本のクロック信号線と、が形成された基板と、前記基板上に搭載され、前記M本のデータ信号線及び前記N本のクロック信号線に接続され、前記N本のクロック信号線から入力される前記N個のクロック信号に基づき、前記M本のデータ信号線から前記M個のデータ信号を入力して、複数個の駆動信号を出力する発光素子駆動部と、前記基板上に搭載され、前記発光素子駆動部から出力された前記複数個の駆動信号によりそれぞれ点灯する複数個の発光素子がそれぞれ配列されて構成された複数個の発光素子と、を備えたことを特徴とする。
本発明の露光装置は、前記発光素子ユニット基板により構成され、像担持体上の電荷を露光して静電潜像を形成することを特徴とする。
本発明の画像形成装置は、前記露光装置と、前記像担持体と、前記像担持体に電荷を帯電させる帯電手段と、現像電圧により前記静電潜像に現像剤を付着させて形成した現像剤像を現像する現像手段と、前記現像剤像により記録媒体に画像を形成する画像形成手段と、を備えたことを特徴とする。
本発明の発光素子ユニット基板、露光装置、及び画像形成装置によれば、発光素子ユニット基板上に形成された複数本の配線により、基板上に搭載された発光素子駆動部にM個のデータ信号及びタイミングの異なるN個のクロック信号を入力して複数個の駆動信号を出力するようにしている。これにより、発光素子の点灯速度は高速のまま、発光素子ユニット基板上の信号線の配線数を減らすことにより、発光素子ユニット基板の寸法を小型化できるので、発光素子の高速点灯を維持したまま、発光素子ユニット基板、露光装置及び画像形成装置の小型化が可能となり、その結果、コストを削減できる。
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の画像形成装置)
図2は、本発明の実施例1における画像形成装置を示す概略の構成図である。
図2は、本発明の実施例1における画像形成装置を示す概略の構成図である。
画像形成装置1は、例えば、電子写真カラープリンタであり、ブラック(K)、イエロー(Y)、マゼンタ(M)及びシアン(C)の各色の画像を各々に形成する4つのプロセスユニット10−1〜10−4を有し、これらが記録媒体(例えば、用紙)20の搬送経路の上流側から順に配置されている。各プロセスユニット10−1〜10−4の内部構成は共通しているため、例えば、マゼンタのプロセスユニット10−3を例にとり、これらの内部構成を説明する。
プロセスユニット10−3には、像担持体としての感光体ドラム11が図2中の矢印方向に回転可能に配置されている。感光体ドラム11の周囲には、この回転方向上流側から順に、感光体ドラム11の表面に電荷を供給して帯電させる帯電装置12と、発光素子(例えば、LED)を用いて構成され、帯電された感光体ドラム11の表面に選択的に光を照射して静電潜像を形成する露光装置13とが配設されている。更に、静電潜像が形成された感光体ドラム11の表面に、マゼンタ(所定色)の現像剤(例えば、トナー)を付着させて現像剤像としてのトナー像を形成させる現像装置14と、感光体ドラム11上のトナー像を転写した際に残留したトナーを除去するクリーニング装置15が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。
画像形成装置1の下部には、用紙20を堆積した状態で収納する用紙カセット21が装着され、その上方に、用紙20を1枚ずつ分離させて搬送するためのホッピングローラ22が配設されている。用紙20の搬送方向におけるホッピングローラ22の下流側には、ピンチローラ23,24と共に用紙20を挟持することによってこの用紙20を搬送する搬送ローラ25と、用紙20の斜行を修正し、プロセスユニット10−1に搬送するレジストローラ26とが配設されている。これらのホッピングローラ22、搬送ローラ25及びレジストローラ26は、図示しない駆動源からギア等を経由して動力が伝達され回転する。
プロセスユニット10−1〜10−4の各感光体ドラム11に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ27が配設されている。各転写ローラ27には、感光体ドラム11上に付着されたトナー像を用紙20に転写する転写時に、各感光体ドラム11の表面電位とこれら各転写ローラ27の表面電位に電位差を持たせるための電位が印加されている。
プロセスユニット10−4の下流には、定着装置28が配設されている。定着装置28は、加熱ローラとバックアップローラとを有し、用紙20上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ29,30、排出部のピンチローラ31,32、及び用紙スタッカ部33が設けられている。排出ローラ29,30は、定着装置28から排出された用紙20を、排出部のピンチローラ31,32と共に挟持し、用紙スタッカ部33に搬送する。これら定着装置28及び排出ローラ29等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。
このように構成される画像記録装置1は、次のように動作する。
先ず、用紙カセット21に堆積した状態で収納されている用紙20が、ホッピングローラ22によって、上から1枚ずつ分離されて搬送される。続いて、この用紙20は、搬送ローラ25、レジストローラ26及びピンチローラ23,24に挟持されて、プロセスユニット10−1の感光体ドラム11と転写ローラ27の間に搬送される。その後、用紙20は、感光体ドラム11及び転写ローラ27に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム10−1の回転によって搬送される。同様にして、用紙20は、順次プロセスユニット10−2〜10−4を通過し、その通過過程で、各光の露光装置13により形成された静電潜像を各現像装置14によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
先ず、用紙カセット21に堆積した状態で収納されている用紙20が、ホッピングローラ22によって、上から1枚ずつ分離されて搬送される。続いて、この用紙20は、搬送ローラ25、レジストローラ26及びピンチローラ23,24に挟持されて、プロセスユニット10−1の感光体ドラム11と転写ローラ27の間に搬送される。その後、用紙20は、感光体ドラム11及び転写ローラ27に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム10−1の回転によって搬送される。同様にして、用紙20は、順次プロセスユニット10−2〜10−4を通過し、その通過過程で、各光の露光装置13により形成された静電潜像を各現像装置14によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。
このようにして記録面上に各色のトナー像が重ね合わされた後、定着装置28によってトナー像が定着された用紙20は、排出ローラ29,30及びピンチローラ31,32に扶持されて、画像形成装置1の外部の用紙スタッカ部33に排出される。以上の過程を経て、カラー画像が用紙20上に形成される。
(露光装置)
図3は、図2中の露光装置の構成を示す概略の断面図である。
図3は、図2中の露光装置の構成を示す概略の断面図である。
露光装置13は、ベース部材13aを有し、このベース部材13a上に基板としてのプリント基板13bが固定されている。プリント基板13b上には、駆動回路等が集積された複数個の発光素子駆動部としてのドライバICチップ100と、複数個の発光素子アレイとしてのLEDアレイチップ200とが熱硬化性樹脂により固着され、それらの複数個のドライバICチップ100と複数個のLEDアレイチップ200とが、図示しないボンディングワイヤ等により相互に接続されている。プリント基板13bとドライバICチップ100と、LEDアレイチップ200とにより、発光素子ユニット基板としてのLEDユニット基板35が構成されている。複数個のLEDアレイチップ200上には、柱状の光学素子を多数配列して構成されたロッドレンズアレイ13cが配置され、このロッドレンズアレイ13cがホルダ13dにより固定されている。ベース部材13a、プリント基板13b及びホルダ13dは、クランプ部材13e,13fにより固定されている。
図4は、図3中のLEDユニット基板の概略を示す斜視図である。
LEDユニット基板35は、プリント基板13b上に、複数個のドライバICチップ100(=100−1〜100−40)と、複数個のLEDアレイチップ200(=201〜240)とが、一列に搭載され、図示しないボンディングワイヤ等により相互に接続されている。このプリント基板13b上には、図示しない信号線等の配線が形成され、この信号線等の配線が、プリント基板13bに設けられたコネクタ13gの各ピンに接続されている。図4において、コネクタ13gから各ドライバICチップ100に入力される信号線等の配線本数により、後述するプリント基板13bの奥行き方向の寸法Lが影響を受ける。
LEDユニット基板35は、プリント基板13b上に、複数個のドライバICチップ100(=100−1〜100−40)と、複数個のLEDアレイチップ200(=201〜240)とが、一列に搭載され、図示しないボンディングワイヤ等により相互に接続されている。このプリント基板13b上には、図示しない信号線等の配線が形成され、この信号線等の配線が、プリント基板13bに設けられたコネクタ13gの各ピンに接続されている。図4において、コネクタ13gから各ドライバICチップ100に入力される信号線等の配線本数により、後述するプリント基板13bの奥行き方向の寸法Lが影響を受ける。
(プリンタ制御回路)
図5は、図2中のプリンタ制御回路の概略を示すブロック図である。
図5は、図2中のプリンタ制御回路の概略を示すブロック図である。
プリンタ制御回路は、電子写真プリンタにおける印字部の内部に配設された印刷制御部40を有している。印刷制御部40は、マイクロプロセッサ、読み出し専用メモリ(ROM)、随時読み書き可能なメモリ(RAM)、信号の入出力を行う入出力ポート、タイマ等によって構成され、データ信号生成部40a、クロック信号生成部40bの他、図示しない上位コントローラからの制御信号SGl、及びビデオ信号(ドットマップデータ信号を一次元的に配列したもの)SG2等によってプリンタ全体をシーケンス制御して印刷動作を行う機能を有している。データ信号生成部40aは、露光装置13へ入力するLEDアレイチップ点灯用のデータ信号DATAを生成する機能を有している。クロック信号生成部40bは、LEDアレイチップ点灯用のデータ信号を露光装置13内のドライバICチップ100に転送するタイミング信号であるクロック信号CLKを生成する機能を有している。
印刷制御部40には、プロセスユニット10−1〜10−4の4つの露光装置13、定着装置28の加熱ローラ28a、ドライバ41,43、用紙吸入口センサ45、用紙排出口センサ46、用紙残量センサ47、用紙サイズセンサ48、定着装置用温度センサ49、現像用高圧電源50、及び転写用高圧電源51等が接続されている。ドライバ41には現像・転写プロセス用モータ(PM)42が、ドライバ43には用紙送りモータ(PM)44G、帯電用高圧電源50には現像装置14が、転写用高圧電源51には転写ローラ27が、それぞれ接続されている。
このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部40は、上位コントローラからの制御信号SGlによって印刷指示を受信すると、先ず、温度センサ49によって定着装置28内の加熱ローラ28aが使用可能な温度範囲にあるか否かを検出し、温度範囲になければ加熱ローラ28aに通電し、使用可能な温度まで定着装置28を加熱する。次に、ドライバ41を介して現像・転写プロセス用モータ42を回転させ、同時にチャージ信号SGCによって現像用高圧電源50をオンにし、現像装置14の帯電を行う。
印刷制御部40は、上位コントローラからの制御信号SGlによって印刷指示を受信すると、先ず、温度センサ49によって定着装置28内の加熱ローラ28aが使用可能な温度範囲にあるか否かを検出し、温度範囲になければ加熱ローラ28aに通電し、使用可能な温度まで定着装置28を加熱する。次に、ドライバ41を介して現像・転写プロセス用モータ42を回転させ、同時にチャージ信号SGCによって現像用高圧電源50をオンにし、現像装置14の帯電を行う。
そして、セットされている図2中の用紙20の有無及び種類が用紙残量センサ47、用紙サイズセンサ48によって検出され、その用紙20に合った用紙送りが開始される。ここで、用紙送りモータ44はドライバ43を介して双方向に回転させることが可能であり、最初に逆転させて、用紙吸入口センサ45が検知するまで、セットされた用紙20を予め設定された量だけ送る。続いて、正回転させて用紙20をプリンタ内部の印刷機構内に搬送する。
印刷制御部40は、用紙20が印刷可能な位置まで到達した時点において、上位コントローラに対してタイミング信号SG3(主走査同期信号、副走査同期信号を含む)を送信し、ビデオ信号SG2を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部40に受信されたビデオ信号SG2は、印刷データ信号DATA3〜DATA0として各露光装置13に転送される。各露光装置13は、それぞれ1ドット(ピクセル)の印字のために設けられたLEDを複数個線上に配列したものである。
印刷制御部40は1ライン分のビデオ信号SG2を受信すると、各露光装置13にロード信号LOADを送信し、印刷データ信号DATAを各露光装置13内に保持させる。又、印刷制御部40は、上位コントローラから次のビデオ信号SG2を受信している最中においても、各露光装置13に保持した印刷データ信号DATA3〜DATA0について印刷することができる。
なお、印刷制御部40から各露光装置13に送信されるクロック信号CLK、及びストローブ信号STB−Nの内、クロック信号CLKは、印刷データ信号DATA3〜DATA0を露光装置13へ送信するための信号である。
ビデオ信号SG2の送受信は、印刷ライン毎に行われる。各露光装置13によって印刷される情報は、マイナス電位に帯電された図示しない各感光体ドラム11上において電位の上昇したドットとして潜像化される。そして、現像装置14において、マイナス電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
その後、トナー像は転写ローラ27へ送られ、一方、転写信号SG4によってプラス電位に転写用高圧電源51がオン状態になり、転写ローラ27は、感光体ドラム11と転写ローラ27との間隔を通過する用紙20上にトナー像を転写する。転写されたトナー像を有する用紙20は、加熱ローラ28aを内蔵する定着装置28に当接して搬送され、この定着装置28の熱によって用紙20に定着される。この定着された画像を有する用紙20は、更に搬送されてプリンタの印刷機構から用紙排出口センサ46を通過してプリンタ外部へ排出される。
印刷制御部40は、用紙サイズセンサ48、及び用紙吸入口45の検知に対応して、用紙20が転写装置28を通過している間だけ転写用高圧電源51からの電圧を転写装置28に印加する。印刷が終了し、用紙20が用紙排出口センサ46を通過すると、帯電用高圧電源50による現像装置14への電圧の印加を終了し、同時に現像・転写プロセス用モータ42の回転を停止させる。以後、上記の動作を繰り返す。
(露光装置)
図6は、図5中の露光装置の一部を示す回路図である。
図6は、図5中の露光装置の一部を示す回路図である。
露光装置13は、例えば、A3サイズの用紙に1インチ当たり600ドットの解像度で印刷可能な構成になっている。これを構成するために、例えば、40個のLEDアレイチップ200(=201〜240)が配列されている。各LEDアレイチップ200(=201〜240)は、各々192個のLED(例えば、LED239−1〜LED239−192)を有している。
40個のLEDアレイチップ200(=201〜240)に対応して、40個の駆動回路部としてのドライバICチップ100(=100−1〜100−40)が配列されている。これらの40個のドライバICチップ100は、同一の回路により構成され、隣接するドライバICチップ100(=100−1〜100−40)がカスケード接続されている。
次に、図6の露光装置13における動作を説明する。
図6に示す構成においては、印刷データ信号DATA3〜DATA0は4個であり、隣接する8個のLEDの内の4画素分のデータ信号をクロック信号CLK毎に同時に送出する構成になっている。このため、図5の印刷制御部40から出力される印刷データ信号DATA3〜DATA0は、クロック信号CLKと共にドライバICチップ100(=100−1〜100−40)に入力され、7680ドット分の印刷データ信号DATAI0〜DATAI3,・・・が後述する各ドライバICチップ100内のフリッププロップ回路(以下「FF」という、)からなるシフトレジスタの中を順次転送される。
図6に示す構成においては、印刷データ信号DATA3〜DATA0は4個であり、隣接する8個のLEDの内の4画素分のデータ信号をクロック信号CLK毎に同時に送出する構成になっている。このため、図5の印刷制御部40から出力される印刷データ信号DATA3〜DATA0は、クロック信号CLKと共にドライバICチップ100(=100−1〜100−40)に入力され、7680ドット分の印刷データ信号DATAI0〜DATAI3,・・・が後述する各ドライバICチップ100内のフリッププロップ回路(以下「FF」という、)からなるシフトレジスタの中を順次転送される。
次に、ロード信号LOADが全ドライバICチップ100(=100−1〜100−40)に入力され、7680ドット分の印刷データ信号DATAI3〜DATAI0が、各ドライバICチップ100内の各FFに対応して設けられたラッチ回路にラッチされる。続いて、印刷データ信号DATAI0〜DATAI3,・・・と印刷駆動信号STB−Nとによって、LEDアレイチップ200(201〜240)の内、高レベル(以下「Hレベル」という。)であるドットデータ信号DO1,DO2,・・・に対応するLEDが点灯される。
全ドライバICチップ100(=100−1〜100−40)には、電源電圧VDD、グランド電圧GND、及び、LED駆動のための駆動電流値を指令するための基準電圧VREFがそれぞれ供給される。基準電圧VREFは、露光装置13内に設けられた図示しない基準電圧発生回路により発生される。尚、電源電圧VDD、グランド電圧GND、基準電圧VREF等の配線間には、ノイズ除去のためのコンデンサCが接続されている。
(ドライバICチップの全体構成)
図7は、図6中のドライバICチップ100の詳細な構成を示すブロック図である。
図7は、図6中のドライバICチップ100の詳細な構成を示すブロック図である。
ドライバICチップ100は、カスケード接続された複数のFFからなるシフトレジスタ101を有している。シフトレジスタ101は、クロック信号CLKに同期して印刷データ信号DATAI0〜DATAI3を取り込んでシフトする回路であり、この出力側に、セレクタ102、ラッチ回路103及びメモリ回路104が接続されている。セレクタ102は、シフトレジスタ101の出力を選択して印刷データDATAO3〜DATAO0を出力する回路である。ラッチ回路103は、ラッチ信号LOADによりシフトレジスタ101の出力をラッチする回路である。
メモリ回路104は、各LEDの光量ばらつき補正のための補正データ(ドット補正データ)やLEDアレイチップ200毎の光量補正データ(チップ補正データ)あるいはドライバICチップ100毎の固有データをそれぞれ格納する回路であり、この出力側に、マルチプレクサ105が接続されている。マルチプレクサ105は、メモリ回路104から出力されているドット補正データにおいて、隣接したLEDドットのうち、奇数番目ドットの補正データと偶数番目ドット補正データとを切り替える回路であり、この出力側に、LEDを駆動するための複数個(例えば、192個)の駆動回路110−1〜110−192が接続されている。各駆動回路110−1〜110−192は、制御電圧Vが印加され、オン/オフ制御信号Sによりオン状態になると、ラッチ回路103の出力ビットデータE及びマルチプレクサ105の出力補正データQ3〜Q0を入力し、LEDを点灯するための出力信号DOを出力する回路である。
ドライバICチップ100には、制御回路130及び制御電圧発生回路131が設けられている。制御回路130は、電源電圧VDD、印刷駆動STB−N、及びロード信号LOADを入力し、印刷駆動信号STB−N及びロード信号LOADに基づきオン/オフ制御信号Sを生成して駆動回路110−1〜110−192へ供給する機能と、補正データをメモリ回路104に対して書き込みする時の書き込み指令信号を発生する機能とを有している。制御電圧発生回路131は、基準電圧VREFに基づき、LED駆動のための制御電圧Vを発生する回路である。
このドライバICチップ100では、クロック信号CLKにより、4992ドット分の印刷データ信号DATAI0〜DATAI3,・・・がシフトレジスタ101中を順次転送される。次に、ラッチ信号LOADにより、4992ドット分の印刷データ信号DATAI0〜DATAI3,・・・がラッチ回路103にラッチされる。続いて、印刷データ信号DATAI0〜DATAI3,・・・及び補正データ信号Q3〜Q0と印刷駆動信号STB−Nとによって、駆動回路110−1〜110−192からドットデータ信号DO1〜DO192に対応する駆動電流が出力され、Hレベルのドットデータ信号DO1,・・・に対応するLEDが点灯される。
(駆動回路)
図8は、図7中の駆動回路110(=110−1〜110−192)を示す回路図である。
駆動回路110は、ラッチ回路103からのビットデータ信号Eと制御回路130からのオン/オフ制御信号Sとの否定論理和(以下「NOR」という。)を求めるNOR回路111を有している。NOR回路111の出力側には、4個の否定論理積回路(以下「NAND回路」という。)112〜115の入力側と、インバータを構成するPチャネルMOSトランジスタ(以下「PMOS」という。)116及びNチャネルMOSトランジスタ(以下「NMOS」という。)117の各ゲートと、が接続されている。各NAND回路112〜115は、NOR回路111の出力データと、マルチプレクサ105からの補正データとの否定論理和を求める回路である。NOR回路111及びNAND回路112〜115において、各電源端子は図示しない電源電圧VDDの端子と接続され、各グランド端子は制御電圧Vの端子と接続されて制御電圧Vcontに保持されている。インバータを構成するPMOS116及びNMOS117は、電源電圧VDDの端子と制御電圧Vの端子との間に直列に接続され、NOR回路111の出力信号を反転して出力するトランジスタである。
図8は、図7中の駆動回路110(=110−1〜110−192)を示す回路図である。
駆動回路110は、ラッチ回路103からのビットデータ信号Eと制御回路130からのオン/オフ制御信号Sとの否定論理和(以下「NOR」という。)を求めるNOR回路111を有している。NOR回路111の出力側には、4個の否定論理積回路(以下「NAND回路」という。)112〜115の入力側と、インバータを構成するPチャネルMOSトランジスタ(以下「PMOS」という。)116及びNチャネルMOSトランジスタ(以下「NMOS」という。)117の各ゲートと、が接続されている。各NAND回路112〜115は、NOR回路111の出力データと、マルチプレクサ105からの補正データとの否定論理和を求める回路である。NOR回路111及びNAND回路112〜115において、各電源端子は図示しない電源電圧VDDの端子と接続され、各グランド端子は制御電圧Vの端子と接続されて制御電圧Vcontに保持されている。インバータを構成するPMOS116及びNMOS117は、電源電圧VDDの端子と制御電圧Vの端子との間に直列に接続され、NOR回路111の出力信号を反転して出力するトランジスタである。
各NAND回路112〜115の出力側には、各PMOS118〜121のゲートが接続され、更に、PMOS116及びNMOS117のドレインにも、PMOS122のゲートが接続されている。各PMOS118〜112のソースは、電源電圧VDDの端子に共通に接続され、ドレインは、ドットデータDO用の駆動電流出力端子に共通に接続されている。この駆動電流出力端子は、薄膜配線等によりLEDのアノードと接続されている。
電源電圧VDDと電圧Vcontとの電位差は、PMOS118〜122がオンする時のゲート・ソース間電圧に略等しく、この電圧を変化させることでPMOS118〜122のドレイン電流を調整することが可能となる。図7の制御電圧発生回路131は、基準電圧Vrefを受けて、PMOS118〜122等のドレイン電流が所定値となるように制御電圧Vcontを制御するために設けられている。
次に、この駆動回路110の機能を説明する。
印刷データであるラッチ回路103からのビットデータ信号Eがオン(即ち、低レベル(以下「Lレベル」という。)であり、制御回路130からのオン/オフ制御信号SがLレベルとなって駆動オンを指令している時、NOR回路111の出力はHレベルとなる。この時、マルチプレクサ105からの補正データ信号Q3〜QOに従い、NAND回路112〜115の出力信号と、PMOS116及びNMOS117により構成されるインバータの出力とは、電源電圧VDDレベルあるいは制御電圧Vcontレベルとなる。
印刷データであるラッチ回路103からのビットデータ信号Eがオン(即ち、低レベル(以下「Lレベル」という。)であり、制御回路130からのオン/オフ制御信号SがLレベルとなって駆動オンを指令している時、NOR回路111の出力はHレベルとなる。この時、マルチプレクサ105からの補正データ信号Q3〜QOに従い、NAND回路112〜115の出力信号と、PMOS116及びNMOS117により構成されるインバータの出力とは、電源電圧VDDレベルあるいは制御電圧Vcontレベルとなる。
PMOS122は、LEDに主たる駆動電流を供給する主駆動トランジスタであり、PMOS118〜121は、LEDの駆動電流をドット毎に調整して光量補正するための補助駆動トランジスタである。主駆動トランジスタのPMOS122は、印刷データに従って駆動される。補助駆動トランジスタのPMOS118〜121は、NOR回路111の出力がHレベルである時に、マルチプレクサ105からの補助データ信号Q3〜Q0に従って選択的に駆動される。補助データ信号Q3〜Q0は、LEDの各ドットの発光ばらつきを補正するためのデータであり、図7中のメモリ回路104に格納されていて、マルチプレクサ105により選択されて供給される。
つまり、主駆動トランジスタであるPMOS122と共に、補正データ信号Q3〜Q0に従って補助駆動トランジスタであるPMOS118〜121が選択的に駆動され、主駆動トランジスタであるPMOS122のドレイン電流に、選択された補助駆動トランジスタであるPMOS118〜121の各ドレイン電流が加算された駆動電流が、ドットデータDO用の駆動電流出力端子から出力されてLEDに供給される。
PMOS118〜121が駆動されている時、NAND回路112〜115の出力はLレベル(即ち、略制御電圧Vcontに等しいレベル)にあるので、PMOS118〜121のゲート電位は、略制御電圧Vcontに等しくなる。この時、PMOS205はオフ状態にあり、NMOS117はオン状態にあって、PMOS122のゲート電位も又略制御電圧Vcontに等しくなる。そのため、PMOS118〜122のドレイン電流値を、制御電圧Vcontにより一括して調整することができる。この時、NAND回路112〜115は電源電圧VDDと制御電圧Vcontを、それぞれ電源、グランド電位として動作しているので、その入力信号の電位も電源電圧VDDと制御電圧Vcontに即したものであって良く、Lレベルは必ずしも0Vであることを必要としない。
(LEDユニット基板)
図1は、本発明の実施例1におけるLEDユニット基板の概略の構成を示す平面図である。
図1は、本発明の実施例1におけるLEDユニット基板の概略の構成を示す平面図である。
LEDユニット基板35Aは、プリント配線基板13bと、プリント配線基板13b上の実装領域に一列に搭載された40個のLEDアレイチップ200(=201〜240)と、これらを駆動する40個のドライバICチップ100(=100−1〜100−40)で構成されている。カスケード接続の段数は10段ずつとし、1〜10のドライバICチップ100−1〜100−10(以下「Aブロック」という。)と、11〜20のドライバICチップ100−11〜100−20(以下「Bブロック」という。)と、21〜30のドライバICチップ100−21〜100−30(以下「Cブロック」という。)と、31〜40のドライバICチップ100−31〜100−40(以下「Dブロック」という。)と、の4つのブロックから構成されている。そして、LEDアレイチップ200(=201〜240)とドライバICチップ100(=100−1〜100−40)との間及びプリント基板13bとドライバICチップ100(=100−1〜100−40)との間はボンディングワイヤで接続されている。
コネクタ13gから入力された印刷データ信号DATA0〜DATA3は、カスケード接続された各ブロックの最終段のドライバICチップ100−40、ドライバICチップ100−30、ドライバICチップ100−20、ドライバICチップ100−10に、それぞれ入力される。例えば、コネクタ13gから入力されたDATA0は、ドライバICチップ100−40、ドライバICチップ100−30、ドライバICチップ100−20、ドライバICチップ100−10のDATAI0に接続された共通配線になっている。クロック信号CLKは、1ブロック当たり4本が入力され、各ブロックに接続される。例えば、コネクタ13gから入力されたクロック信号CLK−P及びCLK−Nは、DブロックのドライバICチップ100−40〜100−31にそれぞれ入力される。
印刷データ信号DATA0〜DATA3の入力タイミング極性を選択する選択端子としてのSEL端子は、図1に示すようにカスケード接続されたドライバICチップ100−1〜100−40のうち奇数番号に対応するドライバICチップ100(例えば、100−1,100−19等)においては、グランドに接続され、偶数番号に対応するドライバICチップ100(例えば、100−2,100−140等)においては開放とされる。
(比較例の構成及び動作)
図9は、比較例1におけるLEDユニット基板の概略の構成を示す平面図であり、実施例1のLEDユニット基板の概略を示す図1と共通の要素には共通の符号を付している。
図9は、比較例1におけるLEDユニット基板の概略の構成を示す平面図であり、実施例1のLEDユニット基板の概略を示す図1と共通の要素には共通の符号を付している。
LEDユニット基板35は、プリント基板13b1と、プリント基板13b1上の実装領域に一列に搭載された40個のLEDアレイチップ200(=201〜240)と、それを駆動する40個のドライバICチップ100(=100−1〜100−40)とで構成されている。そして、LEDアレイチップ200とドライバICチップ100と間及びプリント基板13b1とドライバICチップ100と間は、図示しないボンディングワイヤで接続されている。更に、プリント基板13b1上に設けられたコネクタ13gのピンとドライバICチップ100の各端子とを接続する信号線が、プリント基板13b1上に形成されている。
コネクタ13gの印刷データ信号DATA0〜DATA3は、カスケード接続により40段接続されたドライバICチップ100−1〜100−40の最終段のドライバICチップ100−40に、プリント基板13b1上の配線により接続されている。コネクタ13gのクロック信号CLKは、プリント基板13b1上の配線により、各ドライバICチップ100−1〜100−40のそれぞれに接続され、分配されている。
図10は、図9のLEDユニット基板における比較例1のデータ信号とクロック信号との関係を示すタイミングチャートである。横軸は時間であり、クロック信号CLKの周波数は、例えば、40MHzであり、1クロック当たりの時間は25nsである。
比較例1のLEDユニット基板35では、入力された印刷データ信号DATA0〜DATA3が、カスケード接続された40段のドライバICチップ100−1〜100−40に転送されるのに、クロック信号CLKの1920個分の時間、即ち、48μs(=25ns×1920)の時間を要することが分かる。
図11は、比較例2におけるLEDユニット基板の概略の構成を示す図であり、実施例1のLEDユニット基板の概略を示す図1と共通の要素には共通の符号を付している。
比較例2は、印刷データ信号DATA0〜DATA3の転送時間を比較例1の4分の1に短縮したLEDユニット基板の構成である。
比較例2のLEDユニット基板35Bでは、プリント配線基板13b2上に一列に搭載された40個のLEDアレイチップ200(=201〜240)と、それを駆動する40個のドライバICチップ100(=100−1〜100−40)とが、各10個ずつの4個のブロック(Aブロック:ドライバICチップ100−1〜100−10、Bブロック:ドライバICチップ100−11〜100−20、Cブロック:ドライバICチップ100−21〜100−30、Dブロック:ドライバICチップ100−31〜100−40)に分割されている。そして、コネクタ13gの印刷データ信号(DATA0_A・・・DATA3_D)は、プリント基板13b2上の配線により、各ブロックの最終段のドライバICチップ(100−40,100−30,100−20,100−10)に、印刷データ信号DATA0_A〜DATA3_A、印刷データ信号DATA0_B〜DATA3_B、印刷データ信号DATA0_C〜DATA3_C、印刷データ信号DATA0_D〜DATA3_Dがそれぞれ入力されている。コネクタ13gのクロック信号CLKは、比較例1と同様に、プリント基板13b2上の配線により、各ドライバICチップ100−1〜100−40のそれぞれに接続され、分配されている。
図12は、図11のLEDユニット基板における比較例2のデータ信号とクロック信号との関係を示すタイミングチャートである。横軸は時間であり、クロック信号CLKの周波数は、例えば、40MHzであり、1クロック当たりの時間は25nsである。
比較例2のLEDユニット基板35Bでは、入力された印刷データ信号DATA0_A〜DATA3_A、印刷データ信号DATA0_B〜DATA3_B、印刷データ信号DATA0_C〜DATA3_C、印刷データ信号DATA0_D〜DATA3_Dが、4個のブロックA〜Dのカスケード接続された10段のドライバICチップ100−1〜100−40に転送されるのに、クロック信号CLKの480個分の時間、即ち、12μs(=25ns×480)であることが分かる。比較例2では、印刷データ信号DATAの転送時間が比較例1の4分の1に短縮されていることが分かる。
比較例2のLEDユニット基板35Bでは、入力された印刷データ信号DATA0_A〜DATA3_A、印刷データ信号DATA0_B〜DATA3_B、印刷データ信号DATA0_C〜DATA3_C、印刷データ信号DATA0_D〜DATA3_Dが、4個のブロックA〜Dのカスケード接続された10段のドライバICチップ100−1〜100−40に転送されるのに、クロック信号CLKの480個分の時間、即ち、12μs(=25ns×480)であることが分かる。比較例2では、印刷データ信号DATAの転送時間が比較例1の4分の1に短縮されていることが分かる。
しかし、図9〜図12を参照すると、比較例2は、比較例1に較べ、データ信号線の数が多くなるため、図4に示したLEDユニット基板の奥行きの寸法Lが大きくなるという課題がある。
このような比較例1及び2の課題を解決するために、実施例1では、次のようなLEDユニット基板及びデータ信号及びクロック信号のタイミングを採用している。
(実施例1の動作)
図1において、コネクタ13gの印刷データ信号DATA0〜DATA3は、プリント配線基板13b上の配線により、4個のブロックA〜Dの各最終段のドライバICチップ100−40,100−30,100−20,100−10に、それぞれ入力される。コネクタ13gのクロック信号CLK_A,CLK_B,CLK_C,CLK_Dは、プリント配線基板13b上の配線により、ブロック毎にそれぞれ入力される。
図1において、コネクタ13gの印刷データ信号DATA0〜DATA3は、プリント配線基板13b上の配線により、4個のブロックA〜Dの各最終段のドライバICチップ100−40,100−30,100−20,100−10に、それぞれ入力される。コネクタ13gのクロック信号CLK_A,CLK_B,CLK_C,CLK_Dは、プリント配線基板13b上の配線により、ブロック毎にそれぞれ入力される。
図13は、図1のLEDユニット基板における本実施例1のデータ信号とクロック信号との関係を示すタイミングチャートである。横軸は時間であり、クロック信号CLKの周波数は、例えば、40MHzであり、1クロック当たりの時間は25nsである。
本実施例1のLEDユニット基板35Aでは、入力された印刷データ信号DATA0〜DATA3が、4個のブロックA〜Dのカスケード接続された10段のドライバICチップ100に転送されるのに、クロック信号CLKの480個分の時間、即ち、12μs(25ns×480)であることが分かる。本実施例1のLEDユニット基板35Aでは、比較例2と同様に、印刷データ信号DATAの転送時間が比較例1の4分の1に短縮されていることが分かる。
コネクタ13gから入力される印刷データ信号DATA0〜DATA3、差動クロック信号CLK−P及びCLK−Nによる動作論理をクロック信号CLKとして示している。
先ず、各カスケード接続の初段の印刷データDATAを入力する。図1の構成の場合、AブロックはドライバICチップ100−1の1〜4ドット目、BブロックはドライバICチップ100−11の1〜4ドット目(即ち、累積番号としては1921〜1924ドット目)、CブロックはドライバIC100−21の1〜4ドット目(即ち、累積番号としては3841〜3844ドット目)、DブロックはドライバIC100−31の1〜4ドット目(即ち、累積番号としては5761〜5764ドット目)が最終段のドットとなり、これらを入力する。
先ず、各カスケード接続の初段の印刷データDATAを入力する。図1の構成の場合、AブロックはドライバICチップ100−1の1〜4ドット目、BブロックはドライバICチップ100−11の1〜4ドット目(即ち、累積番号としては1921〜1924ドット目)、CブロックはドライバIC100−21の1〜4ドット目(即ち、累積番号としては3841〜3844ドット目)、DブロックはドライバIC100−31の1〜4ドット目(即ち、累積番号としては5761〜5764ドット目)が最終段のドットとなり、これらを入力する。
Aブロックへ印刷データを入力するために、クロック信号CLK_Aの立下りエッジのタイミングで、印刷データDATA0〜DATA3を入力する。次に、Bブロックへ印刷データを入力するために、クロック信号CLK_Bの立下りエッジのタイミングで印刷データ信号DATA0〜DATA03を入力する。次に、Cブロックへ印刷データを入力するために、クロック信号CLK_Cの立下りエッジのタイミングで印刷データ信号DATA0〜DATA03を入力する。更に、Dブロックへ印刷データを入力させるために、クロック信号CLK_Dの立下りエッジのタイミングで印刷データ信号DATA0〜3を入力する。以降、同様に順次印刷データを入力し転送させる。
このとき、クロック信号CLKと印刷データ信号DATAとのタイミングにおいて、セットアップ時間とホールド時間がドライバICチップ100の仕様を満たしていれば、DATA信号の中央にクロック信号の立ち下がりエッジが必ずしもある必要はない。又、図13では、ブロックA→B→C→Dの順番で印刷データ信号DATA0〜DATA3を入力しているが、この限りではなく、クロック信号CLKと印刷データ信号DATAとの関係が成立していれば、D→C→B→Aの順番に入力してもよい。
(実施例1の効果)
本発明の実施例1では、印刷データ信号線を共通化し、クロック信号CLKをブロック毎にタイミングをずらして入力する回路構成にし、印刷データDATAをブロック毎に分割して入力するようにしているので、比較例2に較べて印刷データ信号DATAの信号線の配線本数を16本から4本に減らすことができる。これにより、コネクタ13gのピン数の増加を抑えることができ、基板13b内に形成する信号線の配線本数を削減できるので、LEDユニット基板の奥行き方向の寸法Lを小型化することができる。更に、印刷データ信号DATAの転送に要する時間は、カスケード接続の段数を10段に減らし印刷データ信号DATAの転送に要するクロック信号数を減らした比較例2の転送時間と同じになるので、発光ダイオードの高速点灯が可能である。
本発明の実施例1では、印刷データ信号線を共通化し、クロック信号CLKをブロック毎にタイミングをずらして入力する回路構成にし、印刷データDATAをブロック毎に分割して入力するようにしているので、比較例2に較べて印刷データ信号DATAの信号線の配線本数を16本から4本に減らすことができる。これにより、コネクタ13gのピン数の増加を抑えることができ、基板13b内に形成する信号線の配線本数を削減できるので、LEDユニット基板の奥行き方向の寸法Lを小型化することができる。更に、印刷データ信号DATAの転送に要する時間は、カスケード接続の段数を10段に減らし印刷データ信号DATAの転送に要するクロック信号数を減らした比較例2の転送時間と同じになるので、発光ダイオードの高速点灯が可能である。
(実施例2の構成)
本実施例2の画像形成装置の構成は、実施例1の画像形成装置の構成を示す図2と同じであり、本実施例2の露光装置としてのLEDプリントヘッドの構成は、実施例1の露光装置としてのLEDプリントヘッドの構成を示す図3と同様である。
本実施例2の画像形成装置の構成は、実施例1の画像形成装置の構成を示す図2と同じであり、本実施例2の露光装置としてのLEDプリントヘッドの構成は、実施例1の露光装置としてのLEDプリントヘッドの構成を示す図3と同様である。
図14は、本発明の実施例2におけるLEDユニット基板の概略の構成を示す平面図であり、実施例1のLED駆動ユニット基板の概略の構成を示す図1と共通の要素には共通の符号が付されている。
本実施例2のLEDユニット基板35Cは、プリント配線基板13b3と、プリント配線基板13b3上の実装領域に一列に搭載された40個の発光ダイオードアレイ200(=201〜240)と、これらを駆動する40個のドライバIC100(=100−1〜100−40)で構成されている。そして、実施例1と同様に、10段ずつのカスケード接続された4個のブロックA〜Dに分割されている。更に、LEDアレイチップ200とドライバICチップ100との間及びプリント配線基板13b3とドライバICチップ100との間は、図示しないボンディングワイヤで接続されている。
コネクタ13gから入力された印刷データ信号DATA0〜DATA3は、カスケード接続された各ブロックの最終段のドライバICチップ100−40,100−30,100−20,100−10に入力される共通配線となっている。コネクタ13gから入力されるクロック信号CLK_AB及びCLLK_CDは、クロック信号CLK_ABがブロックA及びブロックBに共通に入力され、クロック信号CLLK_CDがブロックC及びブロックDに共通に入力される配線となっている。
ドライバICチップ100の各選択端子は、図14に示されたように、ブロックBとブロックDにおける奇数番号に対応するドライバICチップ100(例えば、100−11,100−39等)については、グランドに接続され、偶数番号に対応するドライバICチップ100(例えば、100−20,100−40等)においては開放とされる。又、ブロックAとブロックCにおける偶数番号に対応するドライバIC100(例えば、100−2,100−22等)については、グランドに接続され、奇数番号に対応するドライバIC100(例えば、100−1,100−21等)においては開放とされる。又、差動クロック信号CLK−P及びCLK−N、ロード信号LOADについては、SEL端子により設定された動作論理(正論理/負論理)に合わせて接続される。
図15は、図14中のブロック境界でのSEL端子及びLOAD端子の接続の例を示す模式図である。
カスケード接続されたドライバICチップ100の初段又は最終段から数えて奇数番目、例えば、ドライバICチップ100−11のSEL端子を固定電位端子として、例えば、グランドに接続すると共に偶数番目の例えば、ドライバICチップ112のSEL端子を開放にし、ドライバICチップ100−11とドライバICチップ100−12とで第1の組を構成している。又、カスケード接続されたドライバICチップ100の初段又は最終段から数えて偶数番目、例えば、ドライバICチップ100−10のSEL端子をグランドに接続すると共に奇数番目の例えば、ドライバICチップ109のSEL端子を開放にし、ドライバICチップ100−10とドライバICチップ100−9とで第2の組を構成している。更に、ドライバICチップ100−11,100−12からなる第1の組と、ドライバICチップ100−10,100−9からなる第2の組と、から1ペアが構成される。このようにして、40個のドライバICチップ100−1〜100−40を、SEL端子の設定によって、各4個のドライバICチップ100からなる10ペアに分ける。
図15において、同一のブロック内のドライバICチップ100では、隣り合う同士のLOAD0−N端子とLOADI端子が接続されるが、異なるブロックの境界でロード信号LOAD0−Nとロード信号LOADIの動作論理が合わなくなってしまう。そのため、AブロックとBブロックとの境界では、Aブロックの最終段のドライバICチップ100−10のLOADI端子とBブロックの初段のドライバICチップ100−11のLOAD0−N端子は接続せず、Aブロックの最終段のドライバICチップ100−10のLOADI端子とBブロックの初段のドライバICチップ100−11のLOADI端子を接続している。
(実施例2の動作)
図14において、コネクタ13gの印刷データ信号DATA0〜DATA3は、実施例1と同様に、プリント配線基板13b3上の配線により、4個のブロックA〜Dの各最終段のドライバICチップ100−40,100−30,100−20,100−10に、それぞれ入力される。コネクタ13gのクロック信号CLK_ABは、プリント配線基板13b3上の配線により、Aブロック及びBブロックの各ドライバICチップ100−1〜100−20のそれぞれに入力される。更に、コネクタ13gのクロック信号CLK_CDは、プリント配線基板13b3上の配線により、Cブロック及びDブロックの各ドライバIC100−21〜100−40のそれぞれに入力される。
図14において、コネクタ13gの印刷データ信号DATA0〜DATA3は、実施例1と同様に、プリント配線基板13b3上の配線により、4個のブロックA〜Dの各最終段のドライバICチップ100−40,100−30,100−20,100−10に、それぞれ入力される。コネクタ13gのクロック信号CLK_ABは、プリント配線基板13b3上の配線により、Aブロック及びBブロックの各ドライバICチップ100−1〜100−20のそれぞれに入力される。更に、コネクタ13gのクロック信号CLK_CDは、プリント配線基板13b3上の配線により、Cブロック及びDブロックの各ドライバIC100−21〜100−40のそれぞれに入力される。
図16は、図14のLEDユニット基板における本実施例2のデータ信号とクロック信号との関係を示すタイミングチャートである。横軸は時間であり、クロック信号CLKの周波数は、例えば、40MHzであり、1クロック当たりの時間は25nsである。
本実施例2のLEDユニット基板13Cでは、入力された印刷データ信号DATA0〜DATA3が、4個のブロックA〜Dのカスケード接続された10段のドライバICチップ100に転送される時間は、実施例1と同様に、クロック信号CLKの480個分の時間、即ち、12μs(=25ns×480)であることが分かる。
コネクタ13gから入力される印刷データ信号DATA0〜DATA3、差動クロック信号CLK−P及びCLK−Nによる動作論理が図16に示されている。
先ず、各カスケード接続の最終段の印刷データ信号を入力する。図14の構成の場合、AブロックはドライバICチップ100−1の1〜4ドット目、BブロックはドライバICチップ100−11の1〜4ドット目(即ち、累積番号としては1921〜1924ドット目)、CブロックはドライバICチップ100−21の1〜4ドット目(即ち、累積番号としては3841〜3844ドット目)、DブロックはドライバICチップ100−31の1〜4ドット目(即ち、累積番号としては5761〜5764ドット目)が最終段のドットとなり、Aブロック、Cブロック、Bブロック、Dブロックの順に各印刷データ信号DATAが入力される。以降、同様な順番で順次印刷データ信号を入力し転送する。
実施例1では、クロック信号の立ち下がりエッジのタイミングで印刷データ信号DATAを入力していた。しかし、図16の場合では、例えば、クロック信号線が共通なブロックA及びBにおける選択端子SELの接続は、ブロックAの偶数番号のドライバICチップ100(例えば、100−2等)はグランドに接続しているのに対し、ブロックBの偶数番号のドライバICチップ100(例えば、100−20等)は開放としている。これにより、カスケード接続の最終段のドライバICチップ100−20は正論理、ドライバICチップ100−10は負論理が設定され、以降は順次反転しているので、クロック信号CLKの立ち上がりエッジのタイミングで入力する印刷データ信号DATAとクロック信号CLKの立ち下がりエッジのタイミングで入力する印刷データ信号DATAを組み合わせた入力が可能になる。
印刷データ信号の入力については、クロック信号CLK_ABの立ち上がりタイミングでAブロックの印刷データ信号DATAを入力し、クロック信号CLK_ABの立下りタイミングでBブロックの印刷データ信号DATAを入力する。又、同様にCブロックとDブロックについては、クロック信号CLK_CDの立ち上がりタイミングでCブロックの印刷データ信号DATAを入力し、クロック信号CLK_CDの立下りタイミングでDブロックの印刷データ信号DATAを入力する。このとき、クロック信号CLK_ABとクロック信号CLK_CDのタイミングをずらすことにより印刷データ信号線を共通化することができる。
図16の場合では、クロック信号CLK_ABの立ち上がりと立ち下りの間に、クロック信号CLK_CDの立ち上がりタイミングとしているが、クロック信号CLK_ABの立ち下がりと立ち上がりの間に、クロック信号CLK_CDが立ち上がるタイミングも可能である。又、SEL端子での論理設定により、CLK_ABの立ち上がりでBブロックの印刷データ信号DATAを入力し、立ち下りでAブロックの印刷データ信号DATAを入力することも可能である。更に、クロック信号CLKと印刷データ信号DATAのタイミングにおいて、セットアップ時間とホールド時間がドライバICチップの仕様を満たしていれば、印刷データ信号DATAの中央にクロックの立ち下がりエッジが必ずしもある必要はない。
図13と図16を対比すると、本実施例2のクロック信号CLK_AB及びクロック信号CLK_CDは、実施例1のクロック信号CLK_C及びクロック信号CLK_Dと同じタイミングの信号である。
図17は、比較例1、2のLEDユニット基板と本実施例1、2のLEDユニット基板との比較を示す図である。
図17において、比較例1、2及び本実施例1、2のLEDユニット基板にける信号線の合計本数と、データ転送時間とが示されている。本実施例1では、比較例2において合計20本必要であった信号線を14本に削減することができ、データ転送時間は、比較例1の4分の1の12μsである。本実施例2では、信号線の必要本数を10本まで削減することができ、データ転送時間は、比較例1の4分の1の12μs(=25ns×480)である。
(実施例2の効果)
本発明の実施例2によれば、実施例1の効果に加え、ブロックA及びBにはクロック信号CLK_ABを入力し、ブロックC及びDにはクロック信号CLK_CDを入力し、このクロック信号CLK_AB及びCLK_CDの立ち上がりエッジと立ち下がりエッジの両方のタイミングで印刷データ信号DATAを各ドライバICチップ100(=100−1〜100−40)に転送するようにしている。これにより、クロック信号CLKの信号線の配線数を実施例1の8本から4本に減らすることができる。これにより、コネクタ13gのピン数の増加を実施例1以上に抑えることができ、基板13b3内に形成する信号線の配線本数を削減できるので、LEDユニット基板の奥行き方向の寸法Lを小型化することができる。又、クロック信号数については、カスケード接続の段数を減らしクロック信号数を減らした比較例2と構成と同じなので、実施例1と同様に高速点灯が可能である。
本発明の実施例2によれば、実施例1の効果に加え、ブロックA及びBにはクロック信号CLK_ABを入力し、ブロックC及びDにはクロック信号CLK_CDを入力し、このクロック信号CLK_AB及びCLK_CDの立ち上がりエッジと立ち下がりエッジの両方のタイミングで印刷データ信号DATAを各ドライバICチップ100(=100−1〜100−40)に転送するようにしている。これにより、クロック信号CLKの信号線の配線数を実施例1の8本から4本に減らすることができる。これにより、コネクタ13gのピン数の増加を実施例1以上に抑えることができ、基板13b3内に形成する信号線の配線本数を削減できるので、LEDユニット基板の奥行き方向の寸法Lを小型化することができる。又、クロック信号数については、カスケード接続の段数を減らしクロック信号数を減らした比較例2と構成と同じなので、実施例1と同様に高速点灯が可能である。
(変形例)
本発明は、上記実施例1、2に限定されず、種々の利用形態や変形例が可能である。この利用形態や変形例として、例えば、次の(a)〜(g)のようなものがある。
本発明は、上記実施例1、2に限定されず、種々の利用形態や変形例が可能である。この利用形態や変形例として、例えば、次の(a)〜(g)のようなものがある。
(a) 実施例1、2では、発光素子はLEDとして説明したが、発光素子は、LEDに限定されない。発光素子として、例えば、半導体レーザやランプ等であっても良い。
(b) 実施例1、2では、基板13bの材質や層数については特に言及しなかったが、基板の材質として、ガラスエポキシ、セラミック、ベイクライト等を用いることができ、基板の層数については、2層、4層、6層等の多層基板にも適用することができる。
(c) 実施例1、2では、カスケード接続された40個のドライバIC101〜140を10個ずつのドライバIC100から構成された例を説明したが、ブロックを構成するドライバIC100の数は、10個に限定されず、任意の個数とすることができる。又、各ブロックを構成するドライバIC100の個数も同数でなくても良い。各ブロックを構成するドライバIC100の個数が異なる場合には、ブロックを構成する最も多いドライバIC100の個数に合わせたデータ信号とし、ドライバIC100の個数の少ないブロックに対しては、ダミーデータを付加すれば良い。
(d) 実施例2では、1ペアは4個のドライバIC100から構成されるとして説明したが、ドライバIC100の総数は4の倍数に限定されない。ドライバIC100の総数が4の倍数でない場合は、端数になるペアに対しては、ダミーデータを付加すれば良い。
(e) 実施例1では、データ信号数、クロック信号数、及びブロック数は、すべて4として説明したが、これらの数は4に限定されない。2,6,8・・等の任意の偶数とすることができる。
(f) 実施例1、2では、クロック信号CLKのジッタについては言及しなかったが、意図的に一定量のジッタを重畳したクロック信号を用いても良い。意図的に一定量のジッタをもったクロック信号を用いることで、画像形成装置からの不要輻射を低減することができる。
(g) 実施例1、2では、データ信号は印刷データ信号として説明したが、データ信号は印刷データ信号に限定されない。本発明の発光素子ユニット基板は、印刷データ信号以外のデータ信号によって駆動される発光素子ユニット基板についても適用することができる。
1 画像形成装置
10−1,10−2,10−3,10−4 プロセスユニット
11 感光体ドラム
12 帯電ローラ
13,13A,13B,13C 露光装置
13b,13b1,13b2,13b3 プリント基板
13g コネクタ
14 現像装置
15 クリーニング装置
20 用紙
27 転写ローラ
28 定着装置
35,35A,35B,35C LEDユニット基板
101〜140 ドライバICチップ
201〜240 LEDアレイチップ
10−1,10−2,10−3,10−4 プロセスユニット
11 感光体ドラム
12 帯電ローラ
13,13A,13B,13C 露光装置
13b,13b1,13b2,13b3 プリント基板
13g コネクタ
14 現像装置
15 クリーニング装置
20 用紙
27 転写ローラ
28 定着装置
35,35A,35B,35C LEDユニット基板
101〜140 ドライバICチップ
201〜240 LEDアレイチップ
Claims (7)
- M(但し、Mは整数)個のデータ信号をそれぞれ伝送する前記M本のデータ信号線と、タイミングの異なるN個(但し、Nは整数)のクロック信号をそれぞれ伝送する前記N本のクロック信号線と、が形成された基板と、
前記基板上に搭載され、前記M本のデータ信号線及び前記N本のクロック信号線に接続され、前記N本のクロック信号線から入力される前記N個のクロック信号に基づき、前記M本のデータ信号線から前記M個のデータ信号を入力して、複数個の駆動信号を出力する発光素子駆動部と、
前記基板上に搭載され、前記発光素子駆動部から出力された前記複数個の駆動信号によりそれぞれ点灯する複数個の発光素子がそれぞれ配列されて構成された複数個の発光素子アレイと、
を備えたことを特徴とする発光素子ユニット基板。 - 前記発光素子駆動部は、
前記N個のブロックを有し、
前記各ブロックは、カスケード接続された複数段の駆動回路部をそれぞれ有し、
前記各ブロックの内の初段の前記駆動回路部には、前記M本のデータ信号線から前記M個のデータ信号が入力されると共に、前記各ブロック内の全ての前記駆動回路部には、前記N本のクロック信号線から前記N個のクロック信号の内のそれぞれ異なる1個の前記クロック信号が前記各ブロックにそれぞれ入力され、
前記各駆動回路部は、入力された前記N個のクロック信号のエッジのタイミングで前記M個のデータ信号の内容をそれぞれ読み取り、前記各内容に基づいて前記駆動信号をそれぞれ出力することを特徴とする請求項1記載の発光素子ユニット基板。 - 前記各駆動回路部は、更に、
前記エッジのタイミングを立ち上がりエッジとするか立ち下がりエッジとするかの選択を設定する選択端子を有し、
前記選択端子の設定により、入力された前記N個のクロック信号の前記立ち上がりエッジ又は前記立ち下がりエッジのタイミングで、前記M個のデータ信号からそれぞれ読み取った前記内容に基づいて前記駆動信号をそれぞれ出力することを特徴とする請求項2記載の発光素子ユニット基板。 - 前記発光素子駆動部は、複数個のペアを有し、
前記各ペアは、
前記発光素子駆動部内の初段又は最終段から数えて奇数番目の前記駆動回路部の前記選択端子を固定電位端子に接続すると共に偶数番目の前記駆動回路部の前記選択端子を前記固定電位端子から切断した第1の組と、前記発光素子駆動回路部内の前記初段又は前記最終段から数えて偶数番目の前記駆動回路部の前記選択端子を前記固定電位端子に接続すると共に奇数番目の前記駆動回路部の前記選択端子を前記固定電位端子から切断した第2の組と、から構成され、
前記各駆動回路部には、異なる前記N(但し、Nは偶数)/2個の第2のクロック信号がそれぞれ入力され、
前記各駆動回路部は、入力された前記各第2のクロック信号の前記立ち下がりエッジ及び前記立ち上がりエッジの両方のタイミングで、前記M個のデータ信号から読み取られた前記内容に基づいて前記駆動信号をそれぞれ出力することを特徴とする請求項3記載の発光素子ユニット基板。 - 前記発光素子は、発光ダイオードであることを特徴とする請求項1〜4のいずれか1項に記載の発光素子ユニット基板。
- 請求項1〜5のいずれか1項に記載の発光素子ユニット基板により構成され、
像担持体上の電荷を露光して静電潜像を形成することを特徴とする露光装置。 - 請求項6記載の露光装置と、
前記像担持体と、
前記像担持体に電荷を帯電させる帯電手段と、
現像電圧により前記静電潜像に現像剤を付着させて形成した現像剤像を現像する現像手段と、
前記現像剤像により記録媒体に画像を形成する画像形成手段と、を備えたことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012202848A JP2014058051A (ja) | 2012-09-14 | 2012-09-14 | 発光素子ユニット基板、これを含む露光装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012202848A JP2014058051A (ja) | 2012-09-14 | 2012-09-14 | 発光素子ユニット基板、これを含む露光装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014058051A true JP2014058051A (ja) | 2014-04-03 |
Family
ID=50615004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012202848A Pending JP2014058051A (ja) | 2012-09-14 | 2012-09-14 | 発光素子ユニット基板、これを含む露光装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014058051A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017170811A (ja) * | 2016-03-24 | 2017-09-28 | コニカミノルタ株式会社 | 光書込み装置及び画像形成装置 |
-
2012
- 2012-09-14 JP JP2012202848A patent/JP2014058051A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017170811A (ja) * | 2016-03-24 | 2017-09-28 | コニカミノルタ株式会社 | 光書込み装置及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7804338B2 (en) | Drive circuit, light emitting diode head, and image forming apparatus | |
KR100787548B1 (ko) | 화소 회로, 발광 장치 및 전자기기 | |
JP4260176B2 (ja) | レベルシフト回路、駆動装置、ledヘッド及び画像形成装置 | |
JP2010040641A (ja) | 発光素子アレイ、駆動装置および画像形成装置 | |
JP4847995B2 (ja) | 駆動回路、光プリントヘッド及び画像形成装置 | |
JP5615221B2 (ja) | 駆動回路、駆動装置、プリントヘッド及び画像形成装置 | |
JP5103502B2 (ja) | 駆動装置、プリントヘッド及び画像形成装置 | |
JP4963898B2 (ja) | 駆動装置、ledヘッド、及び画像形成装置 | |
JP4929794B2 (ja) | 光書込みヘッド | |
US20240069461A1 (en) | Light emitting chip including a plurality of light emitting units and image forming apparatus | |
US20240027932A1 (en) | Light-emitting chip including plurality of light-emitting portions, and image-forming apparatus | |
JP2004195796A (ja) | 発光素子アレイ駆動装置およびプリントヘッド | |
JP2014058051A (ja) | 発光素子ユニット基板、これを含む露光装置及び画像形成装置 | |
JP4857367B2 (ja) | 駆動回路及び画像形成装置 | |
JP4681344B2 (ja) | 駆動回路、プリントヘッド、及びそれを用いた画像形成装置 | |
JP5572341B2 (ja) | 光プリントヘッド及び画像形成装置 | |
JP2008117882A (ja) | 光ヘッド、露光装置、および画像形成装置。 | |
TWI277338B (en) | Line head and image forming apparatus | |
JP6468920B2 (ja) | 発光駆動回路及び画像形成装置 | |
JP4396693B2 (ja) | 電気光学装置および電子機器 | |
JP4752412B2 (ja) | 光ヘッド、その駆動方法および画像形成装置 | |
JP5479290B2 (ja) | 光プリントヘッド及び画像形成装置 | |
JP6457325B2 (ja) | 発光素子駆動システム及び画像形成装置 | |
JP5489937B2 (ja) | 駆動回路、光プリントヘッド、画像形成装置及び表示装置 | |
JP2006095787A (ja) | プリンタヘッド及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路 |