JP2017170811A - 光書込み装置及び画像形成装置 - Google Patents

Abstract

【課題】ＯＬＥＤ−ＰＨの回路規模を増大させることなく、輝度信号の書き込み精度と書き込み速度とを共に向上させることができる光書込み装置及び画像形成装置を提供する。【解決手段】主走査方向について等間隔に配列された複数の発光画素回路を複数のグループに区分して、各グループに１対１に対応して電圧信号を書き込むＤＡＣ４００が当該配列の一端側に配列されている。１対１に対応するＤＡＣ４００とグループとの組毎に金属薄膜配線４０１が設けられており、ＤＡＣからグループへの電圧信号を伝達する。複数のグループは、ＤＡＣから見て近端部、中央部及び遠端部の３つに分類されており、近端部のグループには遠端部のグループよりも多数の発光画素回路が属する。中央部のグループに属する発光画素回路数は両者の中間である。【選択図】図７

Description

本発明は、光書込み装置及び画像形成装置に関し、特に、ＯＬＥＤ−ＰＨに高速かつ高精度で光書込みを行わせる技術に関する。

近年、画像形成装置の小型化と低コスト化が可能なライン光学型光書込み装置として、発光部に有機ＬＥＤ（OLED: Organic Light Emitting Diode）を用いたＯＬＥＤ−ＰＨ（OLED Print Head）が提案されている。ＯＬＥＤ−ＰＨは、ＯＬＥＤと薄膜トランジスター（TFT: Thin Film Transistor）とを同一基板上に形成することができるので、駆動回路部を発光部と同一基板上に形成して低コスト化を図ることができる。

ＯＬＥＤは、積算発光時間が長くなるにつれて発光効率が低下する特性を原理的に有している。また、ＯＬＥＤ−ＰＨにおいては、画像データの如何によってＯＬＥＤ毎に積算発光時間が異なってくる。この積算発光時間のバラつきが大きくなると、ＯＬＥＤ毎の発光輝度がバラついて印刷画像にスジ状の濃度ムラが発生する。
そこで、ＯＬＥＤが電流駆動型の発光素子であり、駆動電流量を調節することによって発光輝度を制御することができる点に着目して、ＯＬＥＤ毎に発光輝度を制御する対策が採られている。具体的には、ＯＬＥＤ−ＰＨには、ＯＬＥＤ毎にサンプルホールド回路（以下、「Ｓ／Ｈ回路」という。）と駆動回路を設け、Ｓ／Ｈ回路にて輝度信号を保持し、当該輝度信号に応じた駆動電流を駆動回路からＯＬＥＤに供給することによって、ＯＬＥＤの発光輝度が制御される。

輝度信号は、ＤＡＣ（Digital to Analogue Converter）を用い画像データから生成され、Ｓ／Ｈ回路に入力される。ＯＬＥＤ−ＰＨには、高い解像度で光書込みを行うために多数のＯＬＥＤが搭載されている。ＯＬＥＤ毎に設けられたＳ／Ｈ回路もまた多数に上るため、Ｓ／Ｈ回路ごとにＤＡＣを設けると、システムコストが高くなってしまう。
このため、複数のＳ／Ｈ回路にＤＡＣを共有させて、Ｓ／Ｈ回路を順次切り替えながら輝度信号を書き込むアクティブ駆動型のＯＬＥＤ−ＰＨが提案されている。このようにすれば、ＤＡＣ数を低減することができるので、システムコストを抑えることができる。

アクティブ駆動型のＯＬＥＤ−ＰＨにおいては、すべてのＤＡＣが１つのソースＩＣ（Integrated Circuit）に集積されており、輝度信号はソースＩＣからＳ／Ｈ回路に金属薄膜配線を経由して入力される。この金属薄膜配線の配線抵抗や配線容量はＳ／Ｈ回路毎に異なっている。このため、図１０に示されるように、Ｓ／Ｈ回路に輝度信号を書き込む際の充放電時間は、ソースＩＣに近いＳ／Ｈ回路よりも、ソースＩＣから遠いＳ／Ｈ回路の方が長くなる。

このような問題に対して、ソースＩＣからの配線長が相対的に長いＳ／Ｈ回路には、充放電をより早く行えるようにプレ充放電回路を追加したＯＬＥＤ−ＰＨが提案されている（例えば、特許文献１を参照）。このようにすれば、プレ充放電を行うことによって、遠端部における充放電時間を短縮して、高精度で輝度信号を書き込むことができる。

特開２００８-１９１６７８号公報

しかしながら、プレ充放電回路を設けるとＯＬＥＤ−ＰＨの大型化やコスト上昇が避けられない。その一方、画像形成装置に対する画像形成速度の高速化の要請は高まり続けており、プレ充放電回路を用いることなく、ＯＬＥＤ−ＰＨにおける輝度信号書き込みの更なる高精度化と高速化が喫緊の課題になっている。
本発明は、上述のような問題に鑑みて為されたものであって、ＯＬＥＤ−ＰＨの回路規模を増大させることなく、輝度信号の書き込み精度と書き込み速度とを共に向上させることができる光書込み装置及び画像形成装置を提供することを目的とする。

上記目的を達成するため、本発明に係る光書込み装置は、電圧を保持するサンプルホールド回路と、前記サンプルホールド回路の保持電圧に応じた駆動電流を出力する電流制御回路と、前記駆動電流に応じた輝度で発光する発光素子と、をそれぞれ有する複数の発光画素回路と、前記サンプルホールド回路の保持電圧を制御する電圧制御手段と、前記複数の発光画素回路は、回路基板上で近設された発光画素回路どうしのグループに区分されており、当該グループ毎に、当該グループと前記電圧制御手段とを電気的に接続する複数の金属薄膜配線と、を備え、前記金属薄膜配線の配線長が長いほど、当該金属薄膜配線に接続されたグループに属する発光画素回路が少なくなるように、前記複数の発光画素回路が区分されていることを特徴とする。

このようにすれば、プレ充電回路を設ける必要がないので、光書込み装置の回路規模を増大させることなく、また、金属薄膜配線の配線長が長いほど、当該金属薄膜配線に接続されたグループに属する発光画素回路が少なくなるように、グループ分けするので、輝度信号の書き込み精度と書き込み速度とが共に向上するように保持電圧を制御することができる。

この場合において、前記複数のグループの一部であって、前記金属薄膜配線の長さが近い２以上のグループは、当該グループに属する前記サンプルホールド回路の数が同じであってもよい。
また、前記グループ毎に属する前記サンプルホールド回路の数は何れも１の整数Ｎの倍数になっており、Ｎは２以上の整数であるのが望ましい。

また、前記複数の発光画素回路は第１の方向に沿って配列されており、１のグループに属する前記サンプルホールド回路の数が、他の１のグループに属するサンプルホールド回路の数よりも多い場合には、前記第１の方向に直交する方向において、当該１のグループに係る複数の発光素子の間隔が、前記他の１のグループに係る発光素子の間隔よりも狭くなっていてもよい。

また、前記グループ毎に設けられており、当該グループに接続された前記電圧制御手段による前記サンプルホールド回路の保持電圧の制御対象となる発光画素回路を順次選択する選択回路を備え、前記選択回路は、所定の期間内において当該グループに属する各発光画素回路を選択する期間が均等になっているのが望ましい。
この場合において、所属する発光画素回路数が同じであるグループ毎に設けられ、当該グループに係る選択回路に前記各発光画素回路を選択するタイミングを示すクロック信号を供給するクロック信号供給回路を備えれば更に好適である。

また、前記発光素子はＯＬＥＤであってもよい。
本発明に係る画像形成装置は、本発明に係る光書込み装置を備えることを特徴とする。

本発明の実施の形態に係る画像形成装置の主要な構成を示すである。 光書込み装置１００の主要な構成を示す図である。 ＯＬＥＤパネル２００の概略平面図である。 ＴＦＴ基板３００の主要な構成を示すブロック図である。 １対の選択回路４０２と発光ブロック４０３とを示す回路図である。 アクティブ駆動方式を説明するタイミングチャートである。 ＤＡＣ４００を共有する発光画素回路数が異なる構成を説明する図である。 本実施の形態と従来技術とを比較する表である。 ＯＬＥＤ２０１の発光タイミングと配置とを説明する図である。 Ｓ／Ｈ回路の位置と充放電時間との関係を例示するグラフである。

以下、本発明に係る光書込み装置及び画像形成装置の実施の形態について、図面を参照しながら説明する。
本実施の形態に係る画像形成装置は、ＤＡＣからＳ／Ｈ回路に至る配線が長いほどＤＡＣ配下のＳ／Ｈ回路数を少なくすることによって、遠端部においては十分な充放電時間を確保すると共に、充放電時間が短くても構わない近端部においては遠端部よりも多数のＳ／Ｈ回路に輝度信号を書き込むことによって、ＯＬＥＤ−ＰＨ全体として輝度信号の書き込み時間を短縮する。

［１］画像形成装置の構成
まず、本実施の形態に係る画像形成装置の構成について説明する。
図１に示されるように、画像形成装置１は、所謂タンデム型のカラープリンターである。画像形成装置１が備える画像形成ステーション１１０Ｙ、１１０Ｍ、１１０Ｃ及び１１０Ｋは、制御部１０１の制御の下、Ｙ（イエロー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）各色のトナー像を形成する。例えば、画像形成ステーション１１０Ｙにおいてイエローのトナー像を形成する際には、まず、帯電装置１１２Ｙが感光体ドラム１１１Ｙの外周面を一様に帯電させる。

次に、光書込み装置１００Ｙが、感光体ドラム１１１Ｙの外周面を露光して、静電潜像を形成する。現像装置１１３Ｙは、感光体ドラム１１１Ｙの外周面にイエローのトナーを供給して、静電潜像を現像（顕像化）し、イエローのトナー像を形成する。１次転写ローラー１１４Ｙは、感光体ドラム１１１Ｙの外周面上から中間転写ベルト１０２の外周面上へトナー像を静電転写（１次転写）する。１次転写後に感光体ドラム１１１Ｙの外周面上に残留するトナーはクリーナー１１５Ｙによって除去され、廃棄される。

中間転写ベルト１０２は、２次転写ローラー対１０３と従動ローラー１０４に張架されており、トナー像を担持した状態で矢印Ａ方向に回転走行する。
同様にして、画像形成ステーション１１０Ｍ、１１０Ｃ及び１１０Ｋが形成したマゼンタ、シアン及びブラック各色のトナー像が、イエローのトナー像に重なるようにタイミングを合わせて中間転写ベルト１０２の外周面上に１次転写され、カラートナー像が形成される。中間転写ベルト１０２はカラートナー像を２次転写ローラー対１０３の２次転写ニップまで搬送する。

なお、マゼンタ、シアン及びブラック各色のトナー像を形成する際には、光書込み装置１００Ｍ、１００Ｃ及び１００Ｋを用いて静電潜像が形成される。以下、光書込み装置１００Ｙ、１００Ｍ、１００Ｃ及び１００Ｋをまとめて光書込み装置１００と総称する。
給紙カセット１２０には記録シートＳが収容されており、ピックアップローラー１２１は、記録シートＳを１枚ずつ送り出す。記録シートＳは、タイミングローラー１２２に達すると搬送が一旦停止された後、中間転写ベルト１０２によるカラートナー像の搬送にタイミングを合せて、２次転写ローラー対１０３まで搬送される。

２次転写ローラー対１０３は、中間転写ベルト１０２上のトナー像を記録シートＳ上に静電転写（２次転写）する。２次転写後、中間転写ベルト１０２上に残留するトナーはクリーナー１０５によって掻き取られ、廃棄される。トナー像を転写された記録シートＳは、定着装置１０６でトナー像を熱定着された後、排紙ローラー１０７によって排紙トレイ１０８上に排出される。

なお、制御部１０１にはＬＡＮ（Local Area Network）など不図示の通信網に接続されており、他の装置から印刷ジョブを受け付ける。
［２］光書込み装置１００の構成
次に、光書込み装置１００の構成について説明する。
（２−１）全体構成
図２に示されるように、光書込み装置１００は、ＯＬＥＤパネル２００とロッドレンズアレイ２０２をホルダー２０３に収容したものである。ＯＬＥＤパネル２００においては１６，０００個のＯＬＥＤ２０１がライン状に配設されている。ＯＬＥＤ２０１は、いわゆる有機発光ダイオードであって、有機材料で形成された発光素子である。

ＯＬＥＤ２０１が出射した光ビームＬは、ロッドレンズアレイ２０２によって感光体ドラム１１１の外周面上に集光される。ロッドレンズアレイ２０２は、多数のロッドレンズを集積した光学素子であって、ＳＬＡ（SELFOC Lens Array。SELFOCは日本板硝子株式会社の登録商標。）を用いてもよいし、ＭＬＡ（Micro Lens Array）を用いてもよい。
ロッドレンズアレイ２０２を構成する個々のロッドレンズと個々のＯＬＥＤ２０１と位置関係はさまざまであり、ＯＬＥＤ２０１毎の集光率が一定しないため、すべてのＯＬＥＤ２０１を同一の輝度で発光させると、感光体ドラム１１１の外周面上でのＯＬＥＤ２０１毎の露光量にムラが生じる。このようなムラが生じないようにするために、ＯＬＥＤ２０１毎に輝度が調整される。

なお、光書込み装置１００には、画像形成装置１内の他の装置との接続するためのケーブル等、図示していないがプリントヘッドとして必要な構成要素を備えている。
（２−２）ＯＬＥＤパネル２００の概略構成
図３は、ＯＬＥＤパネル２００の概略平面図であり、併せてＢ−Ｂ´線における断面図とＣ−Ｃ´線における断面図も示されている。また、概略平面図部分は後述する封止板３０１を取り外した状態を示している。

図３に示されるように、ＯＬＥＤパネル２００は、ＴＦＴ基板３００、封止板３０１及びソースＩＣ（Integrated Circuit）３０２等を備えている。ＴＦＴ基板３００は、薄膜トランジスターと薄膜配線とをガラス基板上に構成した回路基板である。
ＴＦＴ基板３００には、１６，０００個のＯＬＥＤ２０１が主走査方向に沿って配列されている。これらのＯＬＥＤ２０１は、感光体ドラム１１１の外周面上で集光点が主走査方向において２１．２μｍピッチ（１２００ｄｐｉ）に並ぶように、一列又は千鳥状に配置されている。

ＴＦＴ基板３００のＯＬＥＤ２０１が配設された基板面には、スペーサー枠体３０３を挟んで封止板３０１が取着されている。これによって、ＴＦＴ基板３００上に実装されたＯＬＥＤ２０１等が、外気に触れないように乾燥窒素等を封入した状態で封止される。なお、吸湿剤を併せて封入してもよい。また、封止板３０１は、封止ガラスであってもよいし、ガラス以外の材料からなっていてもよい。

ＴＦＴ基板３００の封止領域外にはソースＩＣ３０２が実装されており、ソースＩＣ３０２は温度センサー３０４を内蔵している。ソースＩＣは、更にカード電線（FFC: Flexible Flat Card）３１０を介して制御部１０１に接続されており、制御部１０１から画像データと輝度データとを受け付ける。ソースＩＣ３０２は、制御部１０１から受け付けた画像データ並びに輝度データと温度センサー３０４が検出したＯＬＥＤ２０１の環境温度とに応じて電圧信号を生成する。この電圧信号に応じた駆動電流がＯＬＥＤ２０１に供給され、発光輝度が制御される。

このように、ＯＬＥＤ−ＰＨではＯＬＥＤ２０１とＴＦＴとを同一基板上に形成することができるので、発光部（LEDアレイ）と制御回路部（駆動IC等）とを別基板にせざるを得ないＬＥＤ−ＰＨよりも低コスト化を図ることができる。
（２−３）ＴＦＴ基板３００の構成
本実施の形態においては、複数のＯＬＥＤ２０１がＤＡＣを共有し、これらのＯＬＥＤ２０１を順次切り替えながらＤＡＣから輝度信号を書き込むアクティブ駆動方式を採用することによって、ＴＦＴ基板３００の回路規模を削減している。アクティブ駆動方式では、ＤＡＣが書き込んだ輝度信号は、主走査期間（１Ｈ期間）経過後の次の書込みが実施されるまで保持される。

図４に示されるように、ＴＦＴ基板３００においては、１６，０００個のＯＬＥＤ２０１が３００個の発光ブロック４０３に組分けされている。また、ソースＩＣ３０２には３００個のＤＡＣ４００が内蔵されており、それぞれ発光ブロック４０３と１対１に対応している。
ソースＩＣ３０２は、制御部１０１から画像データと輝度データとを受け付けるとデジタル輝度信号（以下、単に「輝度信号」という。）を生成して、当該輝度信号を１００画素分ずつ主走査期間ごとに各ＤＡＣ４００に分配する。ＤＡＣ４００から発光ブロック４０３に向かう回路上には何れも選択回路４０２が配設されている。

各ＤＡＣ４００は、輝度信号をアナログ電圧信号（以下、単に「電圧信号」という。）に変換し、書き込み配線４０１を経由して、対応する選択回路４０２に電圧信号を入力する。なお、書き込み配線４０１は金属薄膜配線になっている。
図５は、１対の選択回路４０２と発光ブロック４０３とを示す回路図である。図５に示されるように、発光ブロック４０３は、後述するように複数の発光画素回路からなっており、各発光画素回路は、キャパシター５２１、駆動用ＴＦＴ５２２及びＯＬＥＤ２０１を１つずつ有している。また、選択回路４０２はシフトレジスター５１１と発光画素回路と同数の選択用ＴＦＴ５１２とを備えている。

シフトレジスター５１１は、選択用ＴＦＴ５１２それぞれのゲート端子に接続されており、選択用ＴＦＴ５１２を順番にオンする。選択用ＴＦＴ５１２のソース端子は、書き込み配線４０１を経由して、ＤＡＣ４００に接続されており、ドレイン端子はキャパシター５２１の第１の端子並びに駆動用ＴＦＴ５２２のゲート端子に接続されている。
シフトレジスター５１１が選択用ＴＦＴ５１２をオンした状態で、ＤＡＣ４００からの電圧信号がキャパシター５２１の第１の端子に入力され（チャージ）、リセットされるまで保持される（ホールド）。キャパシター５２１は、Ｓ／Ｈ回路として機能する。

キャパシター５２１の第１の端子は、駆動用ＴＦＴ５２２のゲート端子にも接続されており、キャパシター５２１の第２の端子は駆動用ＴＦＴ５２２のソース端子並びに電源線５３１に接続されている。このため、キャパシター５２１の端子間電圧がゲート−ソース間電圧Ｖｇｓとして駆動用ＴＦＴ５２２に印加される。
駆動用ＴＦＴ５２２のドレイン端子はＯＬＥＤ２０１のアノード端子に接続されており、ＯＬＥＤ２０１のカソード端子は接地配線５３２に接続されている。また、電源線５３１は定電圧源ＡＶＤＤに接続されており、接地配線５３２は接地端子ＧＮＤに接続されている。

定電圧源ＡＶＤＤは、ＯＬＥＤ２０１に供給される駆動電流の供給源となっており、駆動用ＴＦＴ５２２は、キャパシター５２１の第１、第２の端子間に保持されている電圧、言い換えると駆動用ＴＦＴ５２２のゲート−ソース間電圧Ｖｇｓに応じたドレイン電流を駆動電流としてＯＬＥＤ２０１に供給する。言うまでもなく、ゲート−ソース間電圧Ｖｇｓが高いほど、駆動用ＴＦＴ５２２は多くの駆動電流を供給し、ＯＬＥＤ２０１の輝度が高くなる。

例えば、キャパシター５２１にＨｉに相当する輝度信号が書き込まれると、駆動用ＴＦＴ５２２がオンして、駆動電流に応じた輝度でＯＬＥＤ２０１が発光する。また、キャパシター５２１にＬｏｗに相当する輝度信号が書き込まれると、駆動用ＴＦＴ５２２はオフして、ＯＬＥＤ２０１は発光しない。このように、ＤＡＣ４００が出力する輝度信号を変更することによって、ＯＬＥＤ２０１の輝度を制御することができる。

書き込み配線４０１にはリセット回路５３０が接続されている。リセット回路５３０をオンするとＤＡＣ４００から選択用ＴＦＴ５１２に至る配線が所定電圧にリセットされる。所定電圧は、定電圧源ＡＶＤＤと同電圧であってもよいし、接地電圧と同電圧であってもよい。また、これらの中間電圧であってもよく、適切な電圧を選択するのが望ましい。リセット回路５３０は、ソースＩＣ３０２に内蔵されていてもよい。また、リセット時と書込時でＤＡＣ４００の極性を変えてリセットしてもよい。

このような構成を備えることによって、次のように輝度信号が書き込まれる。図６に示されるように、シフトレジスター５１１が、まず１番目の選択用ＴＦＴ５１２をオンすると、当該オン期間をチャージ期間として、ＤＡＣ４００からの輝度信号が１番目のキャパシター５２１に入力される。
次に、シフトレジスター５１１が１番目の選択用ＴＦＴ５１２をオフすると、１番目のキャパシター５２１が保持している電圧に応じた駆動電流が１番目のＯＬＥＤ２０１に供給され、ＯＬＥＤ２０１が点灯する（ホールド期間）。

１番目の選択用ＴＦＴ５１２のオフと共に、２番目の選択用ＴＦＴ５１２がオンされ、２番目のキャパシター５２１に輝度信号が入力される。このような動作をＮ番目の選択用ＴＦＴ５１２まで実行すると、また、１番目の選択用ＴＦＴ５１２に戻って上記の動作を繰り返す。
なお、本実施の形態においては、駆動用ＴＦＴ５２２がｐチャンネルである場合を例にとって説明しているが、ｎチャンネルの駆動用ＴＦＴ５２２を用いても良いことは言うまでも無い。また、電源線５３１及び接地配線５３２もまた金属薄膜配線である。

［３］発光ブロック４０３毎の発光画素回路数の割り当て
次に、発光ブロック４０３毎の発光画素回路数の割り当てについて説明する。
従来技術においては、ＯＬＥＤ−ＰＨを構成するすべての発光ブロックが同数の発光画素回路を含んでおり、従って、ＤＡＣ配下のＳ／Ｈ回路数はすべて同数になっている。このため、発光ブロック毎の発光画素回路数を多くすると、ソースＩＣの遠端部においてＳ／Ｈ回路毎に十分な充放電時間を確保するためには主走査期間を長くせざるを得ない。

主走査期間を長くすると、輝度信号の書き込み速度の高速化が妨げられるので、画像形成装置自体の画像形成速度の高速化が妨げられたり、画像形成速度を高速化しようとすると高解像度化が困難になったりする弊害が生じる。
一方、発光ブロック毎の発光画素回路数を少なくすると、発光ブロックに対応するＤＡＣの数を多くせざるを得ないため、ソースＩＣやＯＬＥＤ−ＰＨ自体の大型化や、ソースＩＣを高集積化するためのコスト上昇を招いてしまう。

これに対して、本実施の形態においては、遠端部の発光ブロック４０３に割り当てる発光画素回路数を少なくすることによって、十分な充放電時間の確保と主走査期間の短縮とを両立させると共に、近端部の発光ブロック４０３に割り当てる発光画素回路数を多くすることによって、ＤＡＣ数を抑えてコスト上昇を抑制する。
図７は、発光ブロック４０３毎の発光画素回路数を異ならせるための構成を示す回路図である。図７に示されるように、ソースＩＣ３０２の近端部から順にＤＡＣ＃１、ＤＡＣ＃２、…、ＤＡＣ＃３００と番号づけられた３００個のＤＡＣ４００がソースＩＣ３０２から電圧信号を受け付ける。ＤＡＣ＃１は近端部のＤＡＣ４００であり、ＤＡＣ＃３００は遠端部のＤＡＣ４００である。

このため、本実施の形態においては、１つのＤＡＣ４００を共有する発光画素回路数をソースＩＣ３０２に最も近い者から順にＤＡＣ＃１〜ＤＡＣ＃８０は各８０個、ＤＡＣ＃８１〜ＤＡＣ＃１４０は各６０個、また、ＤＡＣ＃１４１〜ＤＡＣ＃３００は各４０個とする。
［４］従来技術との比較
次に、本実施の形態に係る光書込み装置１００と従来技術との性能を比較する。なお、従来技術においては、３００個のＤＡＣの配下に何れも５０個の発光画素回路数が設けられている場合を想定する。また、各発光画素回路に対する輝度信号の書き込み時において必要となる充放電時間は、遠端部においては６００ナノ秒以上であり、近端部においては３００ナノ秒以上、また中間部においては４００ナノ秒以上必要になるものとする。

図８は、光書込み装置１００と従来技術との性能を比較する表である。図８に示されるように、従来技術においては、遠端部で５０個の発光画素回路について各６００ナノ秒の充放電時間を確保するためには、主走査期間（Ｈｓｙｎｃ周期）が、少なくとも
６００ナノ秒 × ５０個 ＝ ３０マイクロ秒
でなければならない。

一方、本実施の形態においては、遠端部についてはＤＡＣ４００を共有する発光画素回路数を４０個に抑えることによって、充放電時間を６１９ナノ秒も確保しながら、必要になる主走査期間を
６１９ナノ秒 × ４０個 ＝ ２４．７マイクロ秒
に抑えている。

中間部については、共有数を６０個とし、充放電時間として４１６秒を確保しながら、必要な主走査期間を
４１６ナノ秒 × ６０個 ＝ ２４．９マイクロ秒
とする。更に、近端部については共有数を８０個まで増やし、かつ充放電時間として３０２ナノ秒を確保しながら、必要な主走査期間を
３０２ナノ秒 × ８０個 ＝ ２４．１マイクロ秒
に抑えた。このようにすれば、光書込み装置１００全体としては、必要な主走査期間が最も長い中間部に合せて２４．９マイクロ秒とすれば、精度良く輝度信号を書き込むことができる。同時に、上記の従来技術よりも主走査期間を約１６．７％短縮することができるので、光書込みの高速化を達成することができる。更に、上記の試算によれば、光画素回路数を全体として約９．３％増加させることができるので、光書込みの高解像度化も達成することができる。

［４］変形例
以上、本発明を実施の形態に基づいて説明してきたが、本発明が上述の実施の形態に限定されないのは勿論であり、以下のような変形例を実施することができる。
（１）上記実施の形態においては特に言及しなかったが、選択回路４０２が備えるシフトレジスター５１１に、選択用ＴＦＴ５１２を所定のタイミングでオンオフ制御させるためには、クロック信号を入力する必要がある。また、発光画素回路の位置に応じて、ＤＡＣ４００を共有する発光画素回路の数が異なる場合には、共有数に応じてクロック信号を異ならせる必要がある。

例えば、発光画素回路が近端部、中間部及び遠端部の何れに位置するかに応じて共有数を異ならせることによって共有数の種類を少なくし、延いてはクロック信号の種類を少なくするのが望ましい。上記実施の形態においては、クロック信号を生成する回路数の従来技術（１つ）からの増加分を２つに抑えているので、クロック信号生成回路の増加による回路規模の増大やコスト上昇が必要最小限に抑えることができる。

また、ＤＡＣ４００を共有する発光画素回路数を２以上の整数の倍数に設定すれば、クロック信号を生成し易くなることは言うまでもない。
（２）上記実施の形態においては特に言及しなかったが、ＤＡＣ４００を共有する発光画素回路数が異なると、主走査期間内における各ＯＬＥＤ２０１の発光タイミングも異なってくる。同じＤＡＣ４００の配下にあるＯＬＥＤ２０１を主走査方向に平行になるように１列に配列すると、感光体ドラム１１１の外周面上での露光位置が副走査方向にズレが生じ、また、隣り合う露光位置どうしのズレは共有数が小さいほど大きくなる。

これに対して、ＯＬＥＤ２０１を発光タイミング分に相当する距離だけ副走査方向にずらして配置するのが望ましい。このようにすれば、感光体ドラム１１１の外周面上における露光位置を主走査方向に１直線にすることができる。例えば、共有数が４０であるＯＬＥＤ２０１は、主走査方向に隣り合うＯＬＥＤ２０１を副走査方向に、
ｄ ＝ 主走査期間Ｈｓｙｎｃ × 感光体ドラム１１１の接線速度 ÷ ４０
だけずらして配置するのが望ましい。

共有数が４０以外の場合においても同様に副走査方向のズレ量ｄを決定することができ、露光位置の精度を向上させることができる。
（３）上記実施の形態においては、ＤＡＣ４００が３００個、ＯＬＥＤ２０１が１６，０００個であり、共有数は近端部が８０個、中間部が６０個、遠端部が４０個である場合を例にとって説明したが、本発明がこれらの数に限定されないのは言うでもなく、ＤＡＣ４００やＯＬＥＤ２０１が他の個数であってもよく、また、ＤＡＣ４００を共有する発光画素回路の数も異なっていてもよい。

更に、発光画素回路を近端部、中間部及び遠端部の３つに区分する場合に限定されないのも言うまでもなく、近端部と遠端部との２つに区分してもよいし、４つ以上に区分してもよい。ただし、ＴＦＴ基板３００上で互いに近設されている発光画素回路どうしが同じグループに区分されるべきである。グループ内で発光画素回路どうしが離れ過ぎていると、ＤＡＣ４００からキャパシター５２１までの配線長がバラついてしまうので、グループ内で配線長が最も長いキャパシター５２１に合せて充放電時間を設定せざるを得ないため、主走査期間を短縮する効果が減殺されてしまうからである。

（４）上記実施の形態においては、画像形成装置１がタンデム型のカラープリンターである場合を例にとって説明したが、本発明がこれに限定されないのは言うまでもなく、タンデム型以外のカラープリンターであってもよいし、モノクロプリンターであってもよい。また、スキャナーを備えた複写装置であってもよいし、更に通信機能を備えたファクシミリ装置であってもよい。また、これらの機能を兼ね備えた複合機（MFP: Multi-Function Peripheral）に本発明を適用しても同様の効果を得ることができる。

本発明に係る光書込み装置及び画像形成装置は、ＯＬＥＤ−ＰＨに高速かつ高精度で光書込みを行わせる装置として有用である。

１………画像形成装置
１００…光書込み装置
２００…ＯＬＥＤパネル
２０１…ＯＬＥＤ
３００…ＴＦＴ基板
３０２…ソースＩＣ
４００…ＤＡＣ
４０１…書き込み配線

Claims (8)

1. 電圧を保持するサンプルホールド回路と、前記サンプルホールド回路の保持電圧に応じた駆動電流を出力する電流制御回路と、前記駆動電流に応じた輝度で発光する発光素子と、をそれぞれ有する複数の発光画素回路と、
   前記サンプルホールド回路の保持電圧を制御する電圧制御手段と、
   前記複数の発光画素回路は、回路基板上で近設された発光画素回路どうしのグループに区分されており、当該グループ毎に、当該グループと前記電圧制御手段とを電気的に接続する複数の金属薄膜配線と、を備え、
   前記金属薄膜配線の配線長が長いほど、当該金属薄膜配線に接続されたグループに属する発光画素回路が少なくなるように、前記複数の発光画素回路が区分されている
   ことを特徴とする光書込み装置。
2. 前記複数のグループの一部であって、前記金属薄膜配線の長さが近い２以上のグループは、当該グループに属する前記サンプルホールド回路の数が同じである
   ことを特徴とする請求項１に記載の光書込み装置。
3. 前記グループ毎に属する前記サンプルホールド回路の数は何れも１の整数Ｎの倍数になっており、Ｎは２以上の整数である
   ことを特徴とする請求項１又は２に記載の光書込み装置。
4. 前記複数の発光画素回路は第１の方向に沿って配列されており、
   １のグループに属する前記サンプルホールド回路の数が、他の１のグループに属するサンプルホールド回路の数よりも多い場合には、前記第１の方向に直交する方向において、当該１のグループに係る複数の発光素子の間隔が、前記他の１のグループに係る発光素子の間隔よりも狭くなっている
   ことを特徴とする請求項１から３の何れかに記載の光書込み装置。
5. 前記グループ毎に設けられており、当該グループに接続された前記電圧制御手段による前記サンプルホールド回路の保持電圧の制御対象となる発光画素回路を順次選択する選択回路を備え、
   前記選択回路は、所定の期間内において当該グループに属する各発光画素回路を選択する期間が均等になっている
   ことを特徴とする請求項１から４の何れかに記載の光書込み装置。
6. 所属する発光画素回路数が同じであるグループ毎に設けられ、当該グループに係る選択回路に前記各発光画素回路を選択するタイミングを示すクロック信号を供給するクロック信号供給回路を備える
   ことを特徴とする請求項５に記載の光書込み装置。
7. 前記発光素子はＯＬＥＤである
   ことを特徴とする請求項１から６の何れかに記載の光書込み装置。
8. 請求項１から７の何れかに記載の光書込み装置を備える
   ことを特徴とする画像形成装置。