JP4396693B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、電気光学素子の制御に使用される複数のＩＣ（Integrated Circuit）チップを実装する技術に関する。

有機発光ダイオード素子など様々な電気光学素子の駆動に複数のＩＣチップを利用した電気光学装置が従来から提案されている。例えば特許文献１には、複数のＩＣチップがカスケード接続された表示装置が開示されている。同文献の構成によれば、例えば複数のＩＣチップが共通の配線に接続された場合と比較して、各ＩＣチップを制御する信号（以下「制御信号」という）の伝送路に付随する容量や抵抗が低減されるから、制御信号の歪みを抑制して各ＩＣチップの動作の高速化が実現される。
特開２００６−１５４８３５号公報

特許文献１の構成においては、基板の表面に形成された複数の給電線を介して各ＩＣチップに複数種の電位が供給される。すなわち、図１０に示すように、複数のＩＣチップ９１の各々には、共通の給電線９３を介して電位Ｖ1が供給されるとともに共通の給電線９４を介して電位Ｖ2が供給される。しかし、図１０の構成においては、同図の部分Ａにおいて給電線９３と給電線９４とを基板の表面上にて交差させる構造（多層構造）が必要である。したがって、例えば、電気光学装置の製造コストが嵩むという問題や、給電線９３と給電線９４とが各々の交差の部分で短絡し易いという問題がある。以上の事情を背景として、本発明は、複数のＩＣチップの各々に電位を供給する各配線の交差を削減するという課題の解決を目的としている。

以上の課題を解決するために、本発明のひとつの態様に係る電気光学装置は、電気光学素子が形成された基板と、電気光学素子を駆動する複数のＩＣチップと、複数の配線とを具備する電気光学装置であって、複数のＩＣチップの各々は、当該ＩＣチップ内で相互に導通する第１電源端子（例えば図５の電源端子ＲAn）および第２電源端子（例えば図５の電源端子ＲBn）と、第１電源端子を挟んで第２電源端子とは反対側の第１側（図５におけるＸ方向の負側）に位置する第３電源端子（例えば図５の電源端子ＲA1）と、第２電源端子を挟んで第１電源端子とは反対側の第２側（図５におけるＸ方向の正側）に位置するとともに当該ＩＣチップ内で第３電源端子に導通する第４電源端子（例えば図５の電源端子ＲB1）とを含み、複数の配線は、複数のＩＣチップのうち第１ＩＣチップの第２電源端子と第１ＩＣチップの第２側に位置する第２ＩＣチップの第１電源端子とを接続する第１電源中継線（例えば図５の電源中継線６３）と、第１ＩＣチップの第４電源端子と第２ＩＣチップの第３電源端子とを接続する第２電源中継線（例えば図５の電源中継線６３）と、電気光学素子を駆動するための第１電位を電源回路から第１ＩＣチップの第１電源端子に供給する第１給電線（例えば図５の給電線６５）と、電気光学素子を駆動するための第２電位を電源回路から第１ＩＣチップの第３電源端子に第２電位を供給する第２給電線（例えば図５の給電線６５）とを含む。

以上の構成においては、第１ＩＣチップに電源回路から第１電位および第２電位が供給される一方、第２ＩＣチップには第１ＩＣチップを介して間接的に第１電位および第２電位が供給されるから、各電源中継線と各給電線との交差が削減されるという利点がある。

本発明の好適な態様において、複数のＩＣチップの各々では、第１電源端子と第２電源端子とは、所定の基準線（例えば当該ＩＣチップの中心線）に関して線対称な位置にあり、第３電源端子と第４電源端子とは、中心線に関して線対称な位置にある。以上の態様においては、相対応する各電源端子が基準線に関して線対称な位置にあるから、各電源端子に接続される配線の位置や形状が簡素化されるという利点がある。

本発明の好適な態様において、複数のＩＣチップの各々は、第３電源端子の第１側に配列する複数の第１信号端子（例えば図５の信号端子ＲA1〜ＲAm）と、第４電源端子の第２側に配列するとともに当該ＩＣチップ内で各第１信号端子に導通する複数の第２信号端子（例えば図５の信号端子ＲB1〜ＲBm）とを含み、各第１信号端子に供給される制御信号に基づいて電気光学素子を駆動し、複数の配線は、第１ＩＣチップの各第２信号端子と第２ＩＣチップの各第１信号端子とを接続する複数の信号中継線（例えば図５の信号中継線６１）を含む。以上の態様によれば、複数の電源端子の両側に複数の第１信号端子と複数の第２信号端子とが配置されるから、各電源中継線や各給電線と信号中継線との交差が削減されるという利点がある。

さらに好適な態様においては、複数のＩＣチップの各々で、複数の第１信号端子の各々と当該第１信号端子に接続される第２信号端子とは、当該ＩＣチップの中心線に関して線対称な位置にある。以上の態様においては、相対応する各信号端子がＩＣチップの中心線に関して線対称な位置にあるから、各信号端子に接続される配線の位置や形状が単純化されるという利点がある。

本発明の好適な態様において、複数のＩＣチップの各々は、第１信号端子に供給された制御信号を当該ＩＣチップの第２信号端子に出力する第１状態と、第２信号端子に供給された制御信号を当該ＩＣチップの第１信号端子に出力する第２状態とを切り換える切換手段（例えば図７の切換回路２７）を含む。以上の態様においては、制御信号の伝送の方向が切換手段によって切換えられるから、制御信号の伝送の方向に拘わらず各集積回路チップの構成を共通化できる。さらに好適な態様において、複数のＩＣチップの各々は、第１電源端子と第２電源端子との間に位置する制御端子を含み、切換手段は、制御端子に供給される信号に基づいて第１状態と第２状態とを切り換える。

本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。この画像形成装置は、露光によって潜像が形成される像担持体と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。もっとも、本発明に係る電気光学装置の用途は像担持体の露光に限定されない。例えば、スキャナなどの画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能である。この画像読取装置は、以上の各態様に係る電気光学装置と、電気光学装置から出射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Charge Coupled Device）素子などの受光素子）とを具備する。さらに、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置としても利用される。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の概略的な構造を示す平面図である。本形態の電気光学装置１００は、感光体ドラムを露光するラインヘッドとして電子写真方式の画像形成装置に採用される。図１に示すように、電気光学装置１００は、所望の画像に応じた光線を感光体ドラムに向けて放射する露光装置１０と、制御回路３２および電源回路３４が実装された配線基板３０と、露光装置１０と配線基板３０とを電気的に接続する複数のフレキシブル配線基板５１とを具備する。

露光装置１０は、Ｘ方向（主走査方向）を長手とする姿勢に固定された長方形状の基板１２の面上に発光部１４が形成された構造となっている。発光部１４は、基板１２の表面に形成されてＸ方向に配列する複数の電気光学素子Ｅを含む。本形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。なお、複数の電気光学素子ＥがＸ方向に沿って複数列（例えば２列かつ千鳥状）に配列された構成も採用される。

複数の電気光学素子ＥはＮ個を単位としてＭ個のグループＧに区分される（ＮおよびＭの各々は自然数）。露光装置１０は、各々が別個のグループＧに対応するＭ個のＩＣチップＣ（Ｃ1〜ＣM）を具備する。Ｍ個のＩＣチップＣは、ＣＯＧ（Chip On Glass）技術によって基板１２の表面に実装され、発光部１４と配線基板３０との間隙にてＸ方向に配列する。各ＩＣチップＣの構成は共通する。なお、以下の説明においては、Ｍ個のＩＣチップＣのうちの特定のひとつに言及する場合には特に「ＩＣチップＣk」と表記することがある（ｋは１≦ｋ≦Ｍを満たす整数）。

図２は、各ＩＣチップＣの電気的な構成を示すブロック図である。同図に示すように、ＩＣチップＣは、各電気光学素子Ｅを駆動する駆動回路２１を具備する。図３は、駆動回路２１の具体的な構成を示すブロック図である。同図に示すように、ＩＣチップＣkの駆動回路２１は、階調データＤに応じた駆動信号Ｘ1〜ＸNを生成および出力することで、第ｋ番目のグループＧに属するＮ個の電気光学素子Ｅの階調（発光量）を制御する。階調データＤは、各電気光学素子Ｅの階調を指定するデータである。

図３におけるシフトレジスタ２１１とラッチ回路２１３とラッチ回路２１５とは、駆動回路２１にシリアルに供給される階調データＤを、ひとつのグループＧの電気光学素子Ｅの総数に相当するＮ系統に展開する。シフトレジスタ２１１は、クロック信号ＣＬＫに同期したタイミングで開始パルスＳＰを順次にシフトすることでサンプリング信号Ｓ1〜ＳNを出力する。したがって、サンプリング信号Ｓ1〜ＳNはクロック信号ＣＬＫの周期ごとに順番にアクティブレベルとなる。

ラッチ回路２１３には階調データＤがシリアルに供給される。ラッチ回路２１３は、サンプリング信号Ｓh（ｈは１≦ｈ≦Ｎを満たす整数）がアクティブレベルに遷移する時点で階調データＤ（以下では特に「階調データＤh」と表記する場合がある）をサンプリングする。ひとつの水平走査期間内にてＭ個の駆動回路２１の各ラッチ回路２１３がＮ個の階調データＤ1〜ＤNを保持すると、直後の水平走査期間の開始時に発光許可信号ＬＥが立ち上がることで階調データＤ1〜ＤNが一斉にラッチ回路２１５から出力される。

ラッチ回路２１５の後段に配置されたパルス駆動回路２１７はＮ個の単位回路Ｕを含む。各単位回路Ｕにはパルス制御クロックＰＣＫが供給される。第ｈ段目の単位回路Ｕは、ラッチ回路２１５から供給される階調データＤhに応じたパルス幅の信号ＰＷhを出力する。電流出力回路２１９は駆動信号Ｘ1〜ＸNを生成する。ひとつのグループＧのうち第ｈ段目の電気光学素子Ｅに供給される駆動信号Ｘhは、各水平走査期間のうち信号ＰＷhのパルス幅にわたって駆動電流（電気光学素子Ｅを発光させる電流）となる電流信号である。

図１の制御回路３２は、以上に説明した各種の制御信号（階調データＤ・開始パルスＳＰ・クロック信号ＣＬＫ・発光許可信号ＬＥ・パルス制御クロックＰＣＫ）ＳCを生成および出力することで各ＩＣチップＣの駆動回路２１を制御する。また、図１の電源回路３４は、各駆動回路２１や各電気光学素子Ｅの動作に必要となる複数の電位（以下「電源電位」という）ＶPを生成して出力する回路である。本形態の電源回路３４が生成する電源電位ＶPは、駆動回路２１の各部の電源として使用される電位や、駆動回路２１における論理回路のハイレベルやローレベルに相当する電位、電気光学素子Ｅに供給される駆動電流の電源となる電位、あるいは駆動回路２１における電圧の基準となる接地電位を含む。

図４は、ひとつのＩＣチップＣにおける端子の構成を示す平面図である。同図においては基板１２に垂直な方向（図１における紙面の手前側）からみたときのＩＣチップＣの外形が破線で図示されている。図２および図４に示すように、ひとつのＩＣチップＣは、Ｎ個の出力端子Ｐと複数の接続端子とを含む。Ｎ個の出力端子Ｐは、ＩＣチップＣkのうち発光部１４側の周縁に沿ってＸ方向に配列し、第ｋ番目のグループＧの各電気光学素子Ｅに対応する。電流出力回路２１９が生成した駆動信号Ｘhは、第ｈ番目の出力端子Ｐから電気光学素子Ｅに供給される。なお、Ｎ個の出力端子ＰがＩＣチップＣのひとつの長辺だけでなく各短辺に沿って配列する構成も採用される。

複数の接続端子は、ＩＣチップＣのうち発光部１４とは反対側の周縁に沿ってＸ方向に等間隔に配列する。複数の接続端子は、信号端子群ＧS1およびＧS2と電源端子群ＧP1およびＧP2とに区分される。図４に示すように、信号端子群ＧS1および電源端子群ＧP1はＩＣチップＣの中心線（ＩＣチップＣの図心を通過するとともにＸ方向と直交する直線）ＣＬからみてＸ方向の負側に位置し、信号端子群ＧS2および電源端子群ＧP2は中心線ＣＬからみてＸ方向の正側に位置する。なお、各ＩＣチップＣが等間隔に配置された構成は必ずしも必要ではない。

図４に示すように、信号端子群ＧS1はｍ個の信号端子ＱA1〜ＱAmを含み、信号端子群ＧS2はｍ個の信号端子ＱB1〜ＱBmを含む（ｍは自然数）。信号端子群ＧS1のうちＸ方向の負側からみて第ｊ番目（ｊは１≦ｊ≦ｍを満たす整数）の信号端子ＱAjと、信号端子群ＧS2のうちＸ方向の正側からみて第ｊ番目の信号端子ＱBjとは、中心線ＣＬに関して線対称な位置にある。

図２に示すように、信号端子ＱAjと信号端子ＱBjとはＩＣチップＣ内にて相互に接続される。したがって、信号端子ＱAjに供給された信号は、駆動回路２１の制御のために使用されるとともに信号端子ＱBjから出力される。信号端子ＱA2〜ＱAmと各々に対応する信号端子ＱBjとの間にはバッファ回路２３が介在する。一方、信号端子ＱA1と信号端子ＱB1との間には遅延回路２５が介在する。ＩＣチップＣの信号端子ＱA1には開始パルスＳＰが供給され、信号端子ＱA2〜ＱAmの各々には開始パルスＳＰ以外の制御信号ＳCが供給される。遅延回路２５は、信号端子ＱA1に供給される開始パルスＳＰをクロック信号ＣＬＫのＮ周期分だけ遅延させたうえで信号端子ＱB1に出力する。

図５は、各ＩＣチップＣの電気的な関係を示す平面図である。同図に示すように、Ｘ方向に相隣接する各ＩＣチップＣはカスケード接続される。すなわち、ＩＣチップＣkにおける信号端子ＱBjとＸ方向の正側に隣接するＩＣチップＣk+1における信号端子ＱAjとは、フレキシブル配線基板５１に形成された信号中継線６１を介して電気的に接続される。また、図１に示すように、ＩＣチップＣ1の各信号端子ＱA1〜ＱAmは、フレキシブル配線基板５３に形成された信号供給線６２を介して制御回路３２に電気的に接続される。

以上の構成において、ＩＣチップＣ1の信号端子ＱAjには制御回路３２から信号供給線６２を介して制御信号ＳCが供給され、第２段目から第Ｍ段目までの各ＩＣチップＣkの信号端子ＱAjには前段のＩＣチップＣk-1の信号端子ＱBjから信号中継線６１を介して制御信号ＳCが供給される。すなわち、制御回路３２から出力された各制御信号ＳCは、ＩＣチップＣ1からＸ方向の正側に向けて各ＩＣチップＣ2〜ＣMの各々に順次に伝送される。なお、開始パルスＳＰは、各ＩＣチップＣの遅延回路２５にてクロック信号ＣＬＫのＮ周期分ずつ遅延しながらＩＣチップＣ1からＩＣチップＣMに順次に伝送される。したがって、サンプリング信号Ｓ1〜ＳNがアクティブレベルとなる期間が複数の駆動回路２１にて重複することはない（すなわち各電気光学素子Ｅの階調データＤが重複なしに各駆動回路２１に取り込まれる）。

図２および図４に示すように、電源端子群ＧP1はｎ個の電源端子ＲA1〜ＲAnを含み、電源端子群ＧP2はｎ個の電源端子ＲB1〜ＲBnを含む（ｎは自然数）。電源端子群ＧP1のうちＸ方向の負側からみて第ｉ番目（ｉは１≦ｉ≦ｎを満たす整数）の電源端子ＲAiと、電源端子群ＧP2のうちＸ方向の正側からみて第ｉ番目の電源端子ＲBiとは、中心線ＣＬに関して線対称な位置にある。図２に示すように、電源端子ＲAiと電源端子ＲBiとはＩＣチップＣ内において相互に導通する。したがって、電源端子ＲAiおよび電源端子ＲBiの一方に供給された電位は、駆動回路２１に供給されるとともに電源端子ＲAiおよび電源端子ＲBiの他方から出力される。

図５に示すように、ＩＣチップＣkの電源端子ＲBiとＩＣチップＣk+1の電源端子ＲAiとは、フレキシブル配線基板５１に形成された電源中継線６３（図１では図示略）を介して電気的に接続される。例えば、ＩＣチップＣkの電源端子ＲBnとＩＣチップＣk+1の電源端子ＲAnとが電源中継線６３を介して接続され、ＩＣチップＣkの電源端子ＲB1とＩＣチップＣk+1の電源端子ＲA1とが電源中継線６３を介して接続される。同様に、ＩＣチップＣk+1の電源端子ＲBiとＩＣチップＣk+2の電源端子ＲAiとはフレキシブル配線基板５１の電源中継線６３を介して電気的に接続される。一方、ＩＣチップＣkの電源端子ＲA1〜ＲAnは、図１および図５に示すように、フレキシブル配線基板５１に形成された給電線６５を介して電源回路３４に電気的に接続される。同様に、ＩＣチップＣk+2の電源端子ＲB1〜ＲBnは、フレキシブル配線基板５１の給電線６５を介して電源回路３４に接続される。

以上の構成において、電源回路３４から給電線６５を介してＩＣチップＣkの電源端子ＲAiに供給された電位は、ＩＣチップＣkの電源端子ＲBiから電源中継線６３を介して次段のＩＣチップＣk+1の電源端子ＲAiに供給される。また、電源回路３４から給電線６５を介してＩＣチップＣk+2の電源端子ＲBiに供給された電位は、ＩＣチップＣk+2の電源端子ＲAiから電源中継線６３を介して前段のＩＣチップＣk+1の電源端子ＲBiに供給される。

以上に説明したように本形態においては、ＩＣチップＣkやＣk+2に電源回路３４から直接的に電源電位ＶPが供給される一方、ＩＣチップＣk+1にはＩＣチップＣkやＣk+2を経由して間接的に電源電位ＶPが供給されるから、電源中継線６３と給電線６５とを交差させる構造は不要である。さらに、各ＩＣチップＣにおいては電源端子群ＧP1およびＧP2の両側に信号端子群ＧS1およびＧS2が配置されるから、信号中継線６１と電源中継線６３とを交差させる構造も不要である。以上のように、本形態によれば配線が交差する箇所が削減されるから、配線の交差に起因した不具合を有効に防止することができる。

なお、配線が交差する箇所を削減するという観点のみからすると、第２段目以降の各ＩＣチップＣの電源端子ＲAiを前段のＩＣチップＣの各電源端子ＲBiに接続するとともに第１段目のＩＣチップＣの電源端子ＲAiを電源回路３４に接続した構成（以下「対比例」という）も採用され得る。しかし、対比例においては、電源電位ＶPが電源回路３４から最終段のＩＣチップＣMに到達するまでの経路長が増加するから、ＩＣチップＣ1とＩＣチップＣMとで電源電位ＶPが相違するといった電圧降下の影響が顕在化するという問題がある。これに対し、本形態においては、Ｍ個のＩＣチップＣ1〜ＣMの配列における途中のＩＣチップＣ（例えば図５のＩＣチップＣk，Ｃk+2）に対して電源回路３４から電源電位ＶPが供給されるから、対比例と比較して電圧降下の影響が低減されるという利点がある。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本形態のうち作用や機能が第１実施形態と同様である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図６は、電気光学装置１００の構成を示す平面図である。同図に示すように、露光装置１０の基板１２に実装されたＭ個のＩＣチップＣは、Ｌ個（Ｌ＝Ｍ／２）のＩＣチップＣA（ＣA1〜ＣAL）とＬ個のＩＣチップＣB（ＣB1〜ＣBL）とに区分される。ＩＣチップＣA1〜ＣALは、基板１２の中央部の近傍からＸ方向の負側に向けてこの順番に配列し、ＩＣチップＣB1〜ＣBLは、基板１２の中央部の近傍からＸ方向の正側に向けてこの順番に配列する。各ＩＣチップＣAと各ＩＣチップＣBとは同じ構成である。制御回路３２は、基板１２のうちＸ方向の中央部に固定されたフレキシブル配線基板５５を介して露光装置１０（ＩＣチップＣ）に電気的に接続される。

図７は、ＩＣチップＣ（ＣA，ＣB）の電気的な構成を示すブロック図である。同図に示すように、ＩＣチップＣは、電源端子ＲA1〜ＲAnおよびＲB1〜ＲBnと信号端子ＱA1〜ＱAmおよびＱB1〜ＱBmに加えてひとつの制御端子Ｔを具備する。制御端子Ｔは、電源端子ＲAnと電源端子ＲBnとの間隙（ＩＣチップＣの長辺のうちＸ方向の中央部）に位置する。制御端子Ｔには制御回路３２から方向制御信号ＳDが供給される。

図７の遅延回路２５は、開始パルスＳＰを遅延させる機能に加えて、方向制御信号ＳDに応じて信号の伝送の方向を変化させる機能を備える。すなわち、遅延回路２５は、方向制御信号ＳDがローレベルである場合には信号端子ＱAjに供給された開始パルスＳＰを遅延させたうえで信号端子ＱBjに供給する一方、方向制御信号ＳDがハイレベルである場合には信号端子ＱBjに供給された開始パルスＳＰを遅延させたうえで信号端子ＱAjに供給する。

図７に示すように、本形態のＩＣチップＣは、図２に例示したバッファ回路２３に代えて切換回路２７を具備する。各切換回路２７は相互に逆向きに配置された２個のバッファ回路２７１および２７２を含む。すなわち、バッファ回路２７１の出力端子とバッファ回路２７２の入力端子とが信号端子ＱAjに接続され、バッファ回路２７１の入力端子とバッファ回路２７２の出力端子とが信号端子ＱBjに接続される。

方向制御信号ＳDがハイレベルに設定されると、バッファ回路２７１が動作状態（ローインピーダンス状態）になるとともにバッファ回路２７２がハイインピーダンス状態となる。一方、方向制御信号ＳDがローレベルに設定されると、バッファ回路２７１がハイインピーダンス状態になるとともにバッファ回路２７２が動作状態となる。したがって、図７の下段に示すように、方向制御信号ＳDがハイレベルである場合、信号端子ＱBjに入力された信号は、駆動回路２１に供給されるとともにバッファ回路２７１を経由して信号端子ＱAjから出力され、信号端子ＱAjから信号端子ＱBjに対する信号の伝送は禁止される。これに対し、方向制御信号ＳDがローレベルである場合には、信号端子ＱAjに入力された信号が駆動回路２１に供給されるとともにバッファ回路２７２を経由して信号端子ＱBjに出力され、信号端子ＱBjから信号端子ＱAjに対する信号の伝送は禁止される。

図６に示すように、ＩＣチップＣA2〜ＣALの各々における信号端子ＱBjは、フレキシブル配線基板５１に形成された信号中継線６１を介して、Ｘ方向の正側に隣接するＩＣチップＣAの信号端子ＱAjに接続される。同様に、ＩＣチップＣB2〜ＣBLの各々における信号端子ＱAjは、フレキシブル配線基板５１に形成された信号中継線６１を介して、Ｘ方向の負側に隣接するＩＣチップＣBの信号端子ＱBjに接続される。また、ＩＣチップＣA1の信号端子ＱB1〜ＱBmとＩＣチップＣB1の信号端子ＱA1〜ＱAmとはフレキシブル配線基板５５の信号供給線６２を介して制御回路３２に接続される。なお、各ＩＣチップＣにおける電源端子ＲAiおよびＲBiの接続の態様は第１実施形態と同様である。したがって、第１実施形態と同様に、電源中継線６３と給電線６５とが交差する箇所を削減できるという効果が奏される。

ＩＣチップＣA1〜ＣALの各々にはハイレベルの方向制御信号ＳDが供給される。したがって、図６に矢印で示すように、制御回路３２からＩＣチップＣA1に供給された制御信号ＳCは、ＩＣチップＣA1〜ＣALの各々を順次に経由することで各駆動回路２１の制御に使用されながらＸ方向の正側から負側に向けて伝送される。一方、ＩＣチップＣB1〜ＣBLの各々にはローレベルの方向制御信号ＳDが供給される。したがって、制御回路３２からＩＣチップＣB1に供給された制御信号ＳCは、ＩＣチップＣB1〜ＣBLの各々を順次に経由しながらＸ方向の負側から正側に向けて伝送される。

第１実施形態のようにＩＣチップＣの配列の一方の端部から他方の端部に向けて制御信号ＳCが伝送される構成においては、制御回路３２が出力してから最終段のＩＣチップＣMに到達するまでに制御信号ＳCの歪みが増加する場合がある。これに対し、本形態においては、制御回路３２から出力された制御信号ＳCが中央部のＩＣチップＣ（ＣA1，ＣB1）から基板１２の両端部に向けて伝送されるから、第１実施形態と比較して、ＩＣチップＣALやＣBLに到達した段階における制御信号ＳCの歪みを抑制することが可能である。

さらに、本形態においてはＩＣチップＣにおける制御信号ＳCの伝送の方向が方向制御信号ＳDに応じて切換えられるから、ＩＣチップＣA1〜ＣALとＩＣチップＣB1〜ＣBLとを共通化することが可能である。したがって、各ＩＣチップＣAと各ＩＣチップＣBとを別個の構成とした場合と比較して電気光学装置１００の製造コストが低減されるという利点がある。

＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
第２実施形態においては露光装置１０におけるＸ方向の中央部から両端部に向けて制御信号ＳCを伝送する構成を例示したが、図８に示すように、露光装置１０におけるＸ方向の両端部から中央部に向けて制御信号ＳCを伝送する構成も採用される。図８の構成においては、ＩＣチップＣA1〜ＣALが基板１２の左端部からＸ方向の正側に向けて配列し、ＩＣチップＣB1〜ＣBLが基板１２の右端部からＸ方向の負側に向けて配列する。ＩＣチップＣA1〜ＣALとＩＣチップＣB1〜ＣBLとはともに図５と同じ構成である。ＩＣチップＣA1〜ＣALの各々に供給される方向制御信号ＳDはローレベルに設定され、ＩＣチップＣB1〜ＣBLの各々に供給される方向制御信号ＳDはハイレベルに設定される。したがって、制御回路３２１からフレキシブル配線基板５７１の信号供給線６２１を介してＩＣチップＣA1に供給された制御信号ＳCはＸ方向の正側に向けて伝送されてＩＣチップＣALに到達し、制御回路３２２からフレキシブル配線基板５７２の信号供給線６２２を介してＩＣチップＣB1に供給された制御信号ＳCはＸ方向の負側に向けて伝送されてＩＣチップＣBLに到達する。以上の構成によっても第２実施形態と同様の効果が奏される。

（２）変形例２
以上の各形態においては信号中継線６１がフレキシブル配線基板５１に形成された構成を例示したが、信号中継線６１が基板１２の表面に形成された構成も採用される。また、信号中継線６１と電源中継線６３とが別個の配線基板に形成された構成も採用される。さらに、制御回路３２や電源回路３４が実装される位置は適宜に変更される。例えば、制御回路３２や電源回路３４をフレキシブル配線基板５１に実装してもよい。

（３）変形例３
有機発光ダイオード素子は電気光学素子Ｅの例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。

＜Ｄ：応用例＞
以上の各形態に係る電気光学装置１００を利用した電子機器（画像形成装置）の形態を説明する。
図９は、電気光学装置１００を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る４個の電気光学装置１００（１００K，１００C，１００M，１００Y）と、各電気光学装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。ひとつの電気光学装置１００は、これに対応した感光体ドラム７０の像形成面（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。

図９に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。

各感光体ドラム７０の周囲には、電気光学装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の像形成面を帯電させる。この帯電した像形成面を各電気光学装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像剤（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。

以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。

シート（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によってシート７５の片面に転写（二次転写）され、定着ローラ対７８を通過することでシート７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着されたシート７５を排出する。

以上に例示した画像形成装置は有機発光ダイオード素子を光源（露光手段）として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも電気光学装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも電気光学装置１００を利用することが可能である。

なお、電気光学装置１００の用途は像担持体の露光に限定されない。例えば、電気光学装置１００は、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コードリーダがある。

また、電気光学素子Ｅがマトリクス状に配列された電気光学装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤCT_A：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。

第１実施形態に係る電気光学装置の構成を示す平面図である。 ＩＣチップの電気的な構成を示すブロック図である。 駆動回路の構成を示すブロック図である。 ＩＣチップの各端子の関係を示す概念図である。 ＩＣチップの各端子の接続を示す概念図である。 第２実施形態に係る電気光学装置の構成を示す平面図である。 ＩＣチップの電気的な構成を示すブロック図である。 変形例に係る電気光学装置の構成を示す平面図である。 電子機器のひとつの形態（画像形成装置）を示す断面図である。 従来の電気光学装置の構成を示す平面図である。

符号の説明

１００……電気光学装置、１０……露光装置、３０……配線基板、３２……制御回路、３４……電源回路、５１，５３，５５……フレキシブル配線基板、１２……基板、１４……発光部、Ｇ……グループ、Ｅ……電気光学素子、Ｃ……ＩＣチップ、２１……駆動回路、２１１……シフトレジスタ、２１３，２１５……ラッチ回路、２１７……パルス駆動回路、２１９……電流出力回路。

Claims (4)

1. 電気光学素子が設けられた基板と、前記電気光学素子を制御するための複数のＩＣチップと、複数の配線とを具備する電気光学装置であって、
   前記複数のＩＣチップの各々は、
   当該ＩＣチップ内で相互に導通する第１電源端子および第２電源端子と、
   当該ＩＣチップ内で相互に導通する第１信号端子および第２信号端子と、を含み、
   前記複数の配線は、
   前記ＩＣチップを制御するための制御信号を供給し、前記複数のＩＣチップのうちの第１のＩＣチップの第２信号端子と、前記複数のＩＣチップのうちの第２のＩＣチップの第１信号端子とを接続する信号線と、
   電源電位を供給し、前記第１のＩＣチップの第２電源端子と前記第２のＩＣチップの第１電源端子とを接続する電源線と、を含み、
   前記ＩＣチップにおいて、前記第１電源端子及び前記第２電源端子は、前記第１信号端子と前記第２信号端子との間に配置され、
   前記信号線は前記電源線よりも前記ＩＣチップに近い位置に設けられ、前記信号線と前記電源線とは互いに交差しないように設けられ、
   前記複数のＩＣチップの各々は、前記第１信号端子に供給された前記制御信号を当該ＩＣチップの前記第２信号端子に出力する第１状態と、前記第２信号端子に供給された前記制御信号を当該ＩＣチップの前記第１信号端子に出力する第２状態とを切り換える切換手段を含み、
   前記制御信号は、前記複数のＩＣチップの配列の中央部に位置するＩＣチップから前記複数のＩＣチップの配列の両端部に位置するＩＣチップに向けて伝送されることを特徴とする電気光学装置。
2. 前記第１及び第２のＩＣチップの各々において、前記第１電源端子と前記第２電源端子とは、所定の基準線に関して線対称な位置にある請求項１に記載の電気光学装置。
3. 前記第１及び第２のＩＣチップの各々において、前記第１信号端子と前記第１信号端子と導通する前記第２信号端子とは、当該ＩＣチップの中心線に関して線対称な位置にある
   請求項１または２に記載の電気光学装置。
4. 請求項１から請求項３の何れかに記載の電気光学装置を具備する電子機器。

Images