JP2004195796A - 発光素子アレイ駆動装置およびプリントヘッド - Google Patents
発光素子アレイ駆動装置およびプリントヘッド Download PDFInfo
- Publication number
- JP2004195796A JP2004195796A JP2002366726A JP2002366726A JP2004195796A JP 2004195796 A JP2004195796 A JP 2004195796A JP 2002366726 A JP2002366726 A JP 2002366726A JP 2002366726 A JP2002366726 A JP 2002366726A JP 2004195796 A JP2004195796 A JP 2004195796A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- drive signal
- input
- signal
- driving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
【課題】低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することを目的とする。
【解決手段】複数の発光素子に対応して設けられ、その複数の発光素子を各々点灯可能状態とするスイッチ素子に対して、駆動信号発生手段から出力されるスイッチ素子を順次オンさせるための駆動信号を、スイッチ素子がターンオンする期間にレベルシフト手段によって電源電圧よりも低い電圧又は高い電圧に変更させる。
【選択図】 図１
【解決手段】複数の発光素子に対応して設けられ、その複数の発光素子を各々点灯可能状態とするスイッチ素子に対して、駆動信号発生手段から出力されるスイッチ素子を順次オンさせるための駆動信号を、スイッチ素子がターンオンする期間にレベルシフト手段によって電源電圧よりも低い電圧又は高い電圧に変更させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、発光素子アレイ駆動装置に関し、より詳しくは複写機やプリンタ等の画像形成装置の印字ヘッドに用いられる自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置に関する。
【０００２】
【従来の技術】
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図１０に示したように、４個の感光体ドラム１Ａ、１Ｂ、１Ｃ、１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体１Ａ、１Ｂ、１Ｃ、１Ｄ、例えば感光体１Ａの周囲には帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体１Ａ上にイエロー（Ｙ）の現像剤で可視像が形成される。同様に、感光体１Ｂ、１Ｃ、１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の可視像が形成される。この可視像をレジセンサ８で位置合わせをしながら中間転写ベルト７に転写して合成し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０で定着器１１に運んで記録用紙９に定着させ、カラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
【０００３】
かかるタンデム方式のカラー画像形成装置は、ＹＭＣＫ各色の画像形成装置を独立して配置するため、各装置の小型化を図る必要がある。そのために印字ヘッドとしては感光体ドラム周長周りのスペース占有率を最小限に小型化することが求められ、ＬＥＤを多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッド（ＬＰＨ）が採用されている。
【０００４】
特に近年、ＬＰＨとして自己走査型ＬＥＤ（ＳＬＥＤ）を適用したものが提案されている。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。
【０００５】
このようなサイリスタを用いたＳＬＥＤおよびＳＬＥＤを駆動するための駆動装置を図１１に示した。
図１１に示すように、ＳＬＥＤ２０は、ｎ個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝５Ｖ）が供給される。また、奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２１の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のドレインに接続されている。
【０００６】
偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介してＰチャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭＯＳトランジスタＮ２とで構成された出力回路２２の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のドレインに接続されている。
【０００７】
出力回路２１の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のゲートには、図示しない信号発生回路から転送クロックＣＫ１'が入力される。出力回路２１は、入力された転送クロックＣＫ１'を反転して図１２（Ｂ）に示すような転送クロックＣＫ１を出力する。
同様に、出力回路２２の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のゲートには、図示しない信号発生回路から転送クロックＣＫ２'が入力される。出力回路２２は、入力された転送クロックＣＫ２'を反転して図１２（Ｃ）に示すような転送クロックＣＫ２を出力する。
【０００８】
一方、各サイリスタのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗１４を介して電源ライン１６に各々接続されている。電源ライン１６には電源電圧ＶＧＡが供給される。
また、各サイリスタのゲート端子Ｇ１〜Ｇｎには、各サイリスタに対応して設けられた発光ダイオードＬ１〜Ｌｎのアノード端子が各々接続されるとともに、各サイリスタのゲート端子Ｇ１〜Ｇｎ−１には、ダイオードＣＲ１〜ＣＲｎ−１のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎ−１のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎ−１は直列接続されている。
【０００９】
ダイオードＣＲ１のアノード端子は抵抗１８を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するための図１２（Ａ）に示すようなスタート信号ＣＫＳを出力する。
発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗Ｒ３を介して出力回路２３の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のドレインに接続されている。出力回路２３の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のゲートには、図示しない信号発生回路から点灯信号ＩＤ'が入力される。出力回路２３は、入力された点灯信号ＩＤ'を反転して図１２（Ｄ）に示すような点灯信号ＩＤを出力する。
なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００１０】
次に、このようなＳＬＥＤ２０の動作について図１２に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが４個（ｎ＝４）の場合を例に説明する。
まず、動作の開始を指示する場合、図示しない信号発生回路から図１２（Ａ）に示すようにスタート信号ＣＫＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、スタート信号ＣＫＳがハイレベルの時に、図１２（Ｂ）に示すように出力回路２１から出力された転送クロックＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００１１】
すなわち、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図１２（Ｇ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約５Ｖ、約３．５Ｖ、約２Ｖ、約０．５Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１、Ｓ３のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図１２（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２、Ｓ４のカソード端子Ｋ２、Ｋ４の電位Φ２は図１２（Ｆ）に示すように約５Ｖと高いままなのでサイリスタＳ２、Ｓ４はオフのままである。さらに、点灯信号ＩＤは図１２（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
そして、点灯信号ＩＤが図１２（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００１２】
次に、サイリスタＳ１がオンの時に、図１２（Ｃ）に示すように転送クロックＣＫ２がローレベルになり、点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２、Ｓ４のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるＳ２がターンオンするとともに、発光ダイオードＬ１が非点灯になる。
そして、図１２（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図１２（Ｇ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下するとともに、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとなる。また、これに伴ってゲート端子Ｇ３、Ｇ４の電位も約１．５Ｖ上昇する。
【００１３】
次に、点灯信号ＩＤが図１２（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
同様に、サイリスタＳ２がオンの時に、図１２（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンするとともに、発光ダイオードＬ２が非点灯になる。
そして、図１２（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００１４】
このように、転送クロックＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図１２に示すｔLの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ４を順次オンさせるとともに、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００１５】
ここで、従来技術として、自己走査型ＬＥＤアレイとその駆動回路についての技術が存在する（例えば、特許文献１参照）。
【００１６】
【特許文献１】
特開平２−２６３６６８号公報（第８−１１頁、図１０）
【００１７】
【発明が解決しようとする課題】
ところで、近年シリコンチップは微細化が進み、より小さいチップ面積で多くの機能を搭載できるようになり、小型化、低コスト化が進んでいる。その一方で、例えば、０．２５μｍ等の微細デザインルールを使用すると、Ｉ／Ｏ（入出力端子）の電源電圧は、トランジスタの耐圧との関係で３．３Ｖであることが必要である。したがって、ＬＥＤの駆動回路も３．３Ｖで駆動できることが求められている。
しかしながら、上記従来技術のように、電源電圧ＶＤＤを約５Ｖとしていたものを例えば約３．３Ｖに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧ＶＤＤを約３．３Ｖとした場合、例えばサイリスタＳ１がオンの状態では、ゲート端子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンドギャップ１．５Ｖ）程度となり、この状態で転送クロックＣＫ２をローレベルにすると、偶数番目のサイリスタのカソード端子の信号線Φ２の電位は約０．３Ｖ（ゲート端子Ｇ２の電位１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしまうため、出力回路２２側へ電流が流せない。すなわち、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では重なり期間ｔLでサイリスタを安定的に動作させることが困難となるという問題があった。
【００１８】
また、タンデム方式のカラー画像形成装置に用いるＬＰＨにおいては、ＬＰＨのＬＥＤ基板で消費される電力によってＬＥＤ基板が発熱すると、それが原因でＬＥＤアレイが熱膨張して、ＹＭＣＫそれぞれの色画像相互間に画像ずれ（色ずれ）が発生するという問題があった。
【００１９】
さらに、感光体ドラム周長周りの小さなスペースにＬＰＨを配置するためには、ＬＰＨを小さく構成する必要があり、そのためにＬＥＤと駆動回路を小さい幅面積の基板に搭載することができるように構成する必要もある。
【００２０】
なお、上記の特許文献１に記載された技術では、サイリスタを低電圧電源で駆動するための有効な技術は開示されていない。
【００２１】
そこで本発明は、このような技術的課題に基づいてなされたものであり、その目的とするところは、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することにある。
また他の目的は、ＬＰＨの発熱を抑えるために低消費電力の発光素子アレイ駆動装置を提供することにある。
さらに他の目的は、小さなスペースに発光素子アレイ駆動装置を実装することにある。
【００２２】
【課題を解決するための手段】
かかる目的のもと、本発明の発光素子アレイ駆動装置は、複数の発光素子に対応して設けられ、その複数の発光素子を各々点灯可能状態とするスイッチ素子に対して、駆動信号発生手段から出力されるスイッチ素子を順次オンさせるための駆動信号を、スイッチ素子がターンオンする期間にレベルシフト手段によって電源電圧よりも低い電圧又は高い電圧に変更させることを特徴とする。これにより、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることを可能とするものである。
【００２３】
すなわち、本発明の発光素子アレイ駆動装置は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、スイッチ素子を順次オンさせるための駆動信号を発生して出力端へ出力する駆動信号発生手段と、スイッチ素子がターンオンする期間に、駆動信号発生手段からの駆動信号を電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト手段とを備えたことを特徴としている。また、レベルシフト手段は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生手段に接続されたことを特徴とすることができる。
【００２４】
また、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備え、露光手段は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、スイッチ素子を順次オンさせるための駆動信号を発生して出力端へ出力する駆動信号発生回路と、スイッチ素子がターンオンする期間に、駆動信号発生回路からの駆動信号を電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト回路とを有することを特徴としている。
【００２５】
またレベルシフト回路は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生回路に接続されたことを特徴とすることができる。さらに、複数の発光素子と複数のスイッチ素子とは複数組に分割して構成され、複数組の各組ごとにレベルシフト回路を配置したことを特徴とすることもできる。
【００２６】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明について詳細に説明する。図１に示すものは、本実施の形態における発光素子アレイ駆動装置を説明する図である。図１において、発光素子アレイ駆動装置５０は、発光素子アレイとしてのＳＬＥＤ４０、ＳＬＥＤ４０を駆動するための駆動装置４１を備えている。
図１に示すように、ＳＬＥＤ４０は、ｎ個のサイリスタＳ１〜Ｓｎ、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１〜Ｌｎ、ｎ＋１個のダイオードＣＲ０〜ＣＲｎで構成される。また、駆動装置４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ、コンデンサＣ１、Ｃ２、信号発生回路４２で構成されている。
【００２７】
以下に、ＳＬＥＤ４０および駆動装置４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路４３が構成されている。
さらに、偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間は、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路４４が構成されている。
【００２８】
一方、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。
【００２９】
ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤを介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００３０】
次に、本実施の形態の作用について、図２に示すタイミングチャートを参照して説明する。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。
（１）初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図２▲１▼）。
（２）初期状態から、転送信号ＣＫ１Ｒをローレベル（「Ｌ」）にすると（図２▲２▼）、レベルシフト回路４３では、図３に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図２▲２▼のタイミング点線部分のように、転送信号ＣＫＳをハイレベル（「Ｈ」）としてもよい。
【００３１】
（３）これと同時に、転送信号ＣＫＳを「Ｈ」、転送信号ＣＫ１Ｃを「Ｌ」にすると（図２▲３▼）、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。
【００３２】
そして、この状態において、図４に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００３３】
（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１Ｒを「Ｌ」にする（図２▲４▼）。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。
そしてサイリスタＳ１が完全にオンし、定常状態になると各点の電位は図５に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。
【００３４】
（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤを「Ｌ」にする（図２▲５▼）。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。
【００３５】
（６）次に、転送信号ＣＫ２Ｒを「Ｌ」にすると（図２▲６▼）、図２▲２▼の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図２▲６▼の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図２▲２▼の場合とは若干異なるが、動作上影響はない。これは、図２▲６▼の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図６に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。
【００３６】
（７）この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図２▲７▼）、サイリスタスイッチＳ２がターンオンする。
（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図２▲８▼）、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子を「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
【００３７】
このように、本実施の形態によれば、転送信号ＣＫ１、ＣＫ２を交互に駆動することにより、サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４のサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４を時分割で点灯／非点灯を選択的に制御可能となる。特に、ＳＬＥＤ４０の駆動電源として３．３Ｖを使用できる効果は大きい。
【００３８】
また、ＳＬＥＤチップ内蔵の抵抗Ｒ１Ａ、Ｒ２Ａは抵抗値のばらつきが大きいが、本実施の形態によれば、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値がばらついても、安定して低電圧動作が可能となる。
ここで、図７は、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が変動した場合に、ＳＬＥＤ４０を安定して動作させるのに必要な転送開始電圧（ＶＤＤとＧＮＤとの間の電圧）を示したグラフである。図７に示すように、従来は、ＳＬＥＤ４０を安定駆動させるためには、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値のばらつきに対応して転送開始電圧を大きく変化させる必要があったが、本実施の形態によれば、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値がばらついても、転送開始電圧を殆ど変化させる必要はなく、安定した低電圧動作が実現可能である。これにより、より高速にサイリスタ転送も可能となる。
【００３９】
さらに、信号発生回路４２からＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４、…に至るまでの信号転送部の消費電流および消費電力を比較すると、従来は、消費電流４．０８ｍＡ、消費電力２０．４ｍＷであったのに対し、本実施の形態では、消費電流１．９１ｍＡ、消費電力６．３１ｍＷとなり、いずれも約１／４と飛躍的に低消費電流化、低消費電力化が可能となった。このため、発光素子アレイ駆動装置５０をＬＥＤプリントヘッド（ＬＰＨ）に実装してもＬＰＨのＬＥＤ基板の発熱量は小さく、ＬＥＤアレイの熱膨張を抑えることができる。これによって、ＹＭＣＫそれぞれの色画像相互間の画像ずれが発生することを防止できる。
【００４０】
次に、本実施の形態に係る発光素子アレイ駆動装置５０をＬＰＨに搭載した場合の回路について説明する。図８は、発光素子アレイ駆動装置５０をＬＰＨに搭載した回路図である。図８では、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＰＨは、１チップが１２８ｄｏｔで構成されたＬＥＤを５８チップ搭載している。
図８において、ＬＥＤ点灯信号であるＩＤは、ＬＥＤ１チップ当たり１本有し、全部で５８本が配置されている。また、転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップを駆動し、それぞれ全部で６組配置され、それぞれの組ごとにレベルシフト回路４３、４４を配置している。このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの信号線数を少なくしながら、すべてのＬＥＤチップを安定して低電圧駆動することができる。
【００４１】
次に、本実施の形態に係る発光素子アレイ駆動装置５０を搭載したＬＰＨについて説明する。図９は発光素子アレイ駆動装置５０を搭載したＬＰＨの構成を説明する断面図である。図９において、ＬＰＨ６０は、支持体としてのハウジング６１、発光素子アレイ駆動装置５０を搭載するプリント基板６２、露光光を照射するＬＥＤアレイ６３、ＬＥＤアレイ６３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ（ＳＬＡ）６４、ＳＬＡ６４を支持するとともにＬＥＤアレイ６３を外部から遮蔽するＳＬＡホルダー６５、ハウジング６１をＳＬＡ６４方向に付勢する板バネ６６を備えている。
【００４２】
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板６２およびＬＥＤアレイ６３を支持している。またＳＬＡホルダー６５は、ハウジング６１およびＳＬＡ６４を支持し、ＬＥＤアレイ６３の発光点とＳＬＡ６４の焦点とが一致するように構成している。さらにＳＬＡホルダー６５はＬＥＤアレイ６３を密閉するように配置されている。そのため、ＬＥＤアレイ６３に外部からゴミが付着することはない。一方、板バネ６６は、ＬＥＤアレイ６３およびＳＬＡ６４の位置関係を保持するように、ハウジング６１を介してＳＬＡ６４方向に付勢している。
このように構成されたＬＰＨ６０は、調整ネジ（図示せず）によってＳＬＡ６４の光軸方向に移動可能に構成され、ＳＬＡ６４の結像位置(焦点)が感光体ドラム１表面上に位置するように調整される。
【００４３】
ＬＥＤアレイ６３は、複数個のＬＥＤチップがチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またＳＬＡ６４も同様に、自己集束性のロッドレンズが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そして発光素子アレイ駆動装置５０によって制御されたＬＥＤアレイ６３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。
【００４４】
ここで、発光素子アレイ駆動装置５０はＩ／Ｏ電源電圧を３．３Ｖで使用することができることから、０．２５μｍ等の微細デザインルールでの設計が可能となる。このため、チップ面積を小さく構成することができ、またドライバＩＣの数も削減することができる。また、前述したように低消費電力化を可能としている。そのため、本実施の形態のＬＰＨ６０では、発光素子アレイ駆動装置５０をプリント基板６２に実装することが可能となり、しかもプリント基板６２の感光体ドラム１円周方向の幅面積を短く構成することができるため、ＬＰＨ６０の小型化を実現することができる。さらに、レベルシフト回路４３、４４は、コンデンサと抵抗だけで構成することができるため、安価に製造することが可能となる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することが可能となる。
【図面の簡単な説明】
【図１】発光素子アレイ駆動装置を説明する回路図である。
【図２】発光素子アレイ駆動装置の各部の動作タイミングチャートである。
【図３】初期状態から転送信号ＣＫ１Ｒを「Ｌ」にした場合のレベルシフト回路の電流の流れを説明する図である。
【図４】転送信号ＣＫＳを「Ｈ」、ＣＫ１Ｃを「Ｌ」にした直後の電流の流れを説明する図である。
【図５】サイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。
【図６】サイリスタＳ２にゲート電流が流れる状態を説明する図である。
【図７】抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値と転送開始電圧との関係を示した図である。
【図８】発光素子アレイ駆動装置をＬＰＨに搭載した回路図である。
【図９】発光素子アレイ駆動装置を搭載したＬＰＨの構成を説明する断面図である。
【図１０】カラー画像形成装置の構成を説明する図である。
【図１１】発光素子アレイ駆動装置を説明する回路図である。
【図１２】発光素子アレイ駆動装置の各部の動作タイミングチャートである。
【符号の説明】
１２，１６…電源ライン、４０…ＳＬＥＤ、４１…駆動装置、４２…信号発生回路、４３，４４…レベルシフト回路、５０…発光素子アレイ駆動装置、６０…ＬＰＨ、６１…ハウジング、６２…プリント基板、６３…ＬＥＤアレイ、６４…ＳＬＡ、６５…ＳＬＡホルダー、６６…板バネ、Ｓ１，Ｓ２，Ｓ３，Ｓ４…サイリスタ、Ａ１，Ａ２，Ａ３，Ａ４…アノード端子、Ｋ１，Ｋ２，Ｋ３，Ｋ４…カソード端子、Ｇ１，Ｇ２，Ｇ３，Ｇ４…ゲート端子、ＣＲ０，ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４…ダイオード、Ｌ１，Ｌ２，Ｌ３，Ｌ４…発光ダイオード（ＬＥＤ）、ＲＳ，Ｒ１Ａ，Ｒ２Ａ，Ｒ１Ｂ，Ｒ２Ｂ，ＲＩＤ，Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｃ１，Ｃ２…コンデンサ
【発明の属する技術分野】
本発明は、発光素子アレイ駆動装置に関し、より詳しくは複写機やプリンタ等の画像形成装置の印字ヘッドに用いられる自己走査型の発光素子アレイを駆動する発光素子アレイ駆動装置に関する。
【０００２】
【従来の技術】
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図１０に示したように、４個の感光体ドラム１Ａ、１Ｂ、１Ｃ、１Ｄを中間転写ベルト７の周囲に配置して構成されている。それぞれの感光体１Ａ、１Ｂ、１Ｃ、１Ｄ、例えば感光体１Ａの周囲には帯電器２Ａ、印字ヘッド３Ａ、現像器４Ａ、クリーナ５Ａ、除電器６Ａが配置され、感光体１Ａ上にイエロー（Ｙ）の現像剤で可視像が形成される。同様に、感光体１Ｂ、１Ｃ、１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の可視像が形成される。この可視像をレジセンサ８で位置合わせをしながら中間転写ベルト７に転写して合成し、これを記録用紙９に一括して転写する。そして用紙搬送ベルト１０で定着器１１に運んで記録用紙９に定着させ、カラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
【０００３】
かかるタンデム方式のカラー画像形成装置は、ＹＭＣＫ各色の画像形成装置を独立して配置するため、各装置の小型化を図る必要がある。そのために印字ヘッドとしては感光体ドラム周長周りのスペース占有率を最小限に小型化することが求められ、ＬＥＤを多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッド（ＬＰＨ）が採用されている。
【０００４】
特に近年、ＬＰＨとして自己走査型ＬＥＤ（ＳＬＥＤ）を適用したものが提案されている。ＳＬＥＤは、選択的に発光点をオン・オフさせるスイッチに相当する部分として、サイリスタ構造を適用している。このサイリスタ構造の適用により、スイッチ部を発光点と同一のチップ上に配置することが可能になり、また、スイッチのオン・オフタイミングを２本の信号線によって選択的に発光させることができることから、データ線を共通化することができ、配線が簡素化できるという利点がある。
【０００５】
このようなサイリスタを用いたＳＬＥＤおよびＳＬＥＤを駆動するための駆動装置を図１１に示した。
図１１に示すように、ＳＬＥＤ２０は、ｎ個のサイリスタＳ１〜Ｓｎを備えており、各サイリスタのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝５Ｖ）が供給される。また、奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介してＰチャネル型のＭＯＳトランジスタＰ１とＮチャネル型のＭＯＳトランジスタＮ１とで構成された出力回路２１の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のドレインに接続されている。
【０００６】
偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介してＰチャネル型のＭＯＳトランジスタＰ２とＮチャネル型のＭＯＳトランジスタＮ２とで構成された出力回路２２の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のドレインに接続されている。
【０００７】
出力回路２１の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ１およびＮチャネル型のＭＯＳトランジスタＮ１のゲートには、図示しない信号発生回路から転送クロックＣＫ１'が入力される。出力回路２１は、入力された転送クロックＣＫ１'を反転して図１２（Ｂ）に示すような転送クロックＣＫ１を出力する。
同様に、出力回路２２の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ２およびＮチャネル型のＭＯＳトランジスタＮ２のゲートには、図示しない信号発生回路から転送クロックＣＫ２'が入力される。出力回路２２は、入力された転送クロックＣＫ２'を反転して図１２（Ｃ）に示すような転送クロックＣＫ２を出力する。
【０００８】
一方、各サイリスタのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗１４を介して電源ライン１６に各々接続されている。電源ライン１６には電源電圧ＶＧＡが供給される。
また、各サイリスタのゲート端子Ｇ１〜Ｇｎには、各サイリスタに対応して設けられた発光ダイオードＬ１〜Ｌｎのアノード端子が各々接続されるとともに、各サイリスタのゲート端子Ｇ１〜Ｇｎ−１には、ダイオードＣＲ１〜ＣＲｎ−１のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎ−１のカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎ−１は直列接続されている。
【０００９】
ダイオードＣＲ１のアノード端子は抵抗１８を介して図示しない信号発生回路に接続されている。図示しない信号発生回路は、転送の開始を指示するための図１２（Ａ）に示すようなスタート信号ＣＫＳを出力する。
発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗Ｒ３を介して出力回路２３の出力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のドレインに接続されている。出力回路２３の入力端、すなわちＰチャネル型のＭＯＳトランジスタＰ３およびＮチャネル型のＭＯＳトランジスタＮ３のゲートには、図示しない信号発生回路から点灯信号ＩＤ'が入力される。出力回路２３は、入力された点灯信号ＩＤ'を反転して図１２（Ｄ）に示すような点灯信号ＩＤを出力する。
なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００１０】
次に、このようなＳＬＥＤ２０の動作について図１２に示すタイミングチャートを参照して説明する。なお、以下ではサイリスタが４個（ｎ＝４）の場合を例に説明する。
まず、動作の開始を指示する場合、図示しない信号発生回路から図１２（Ａ）に示すようにスタート信号ＣＫＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、スタート信号ＣＫＳがハイレベルの時に、図１２（Ｂ）に示すように出力回路２１から出力された転送クロックＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００１１】
すなわち、スタート信号ＣＫＳがハイレベルになると、ダイオードＣＲ１〜ＣＲ３のバンドギャップを一例として約１．５Ｖとした場合、図１２（Ｇ）に示すようにゲート端子Ｇ１〜Ｇ４の電位（カソード端子に対する電位）は約５Ｖ、約３．５Ｖ、約２Ｖ、約０．５Ｖとなり、転送クロックＣＫ１が供給される奇数番目のサイリスタＳ１、Ｓ３のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図１２（Ｃ）に示すように転送クロックＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２、Ｓ４のカソード端子Ｋ２、Ｋ４の電位Φ２は図１２（Ｆ）に示すように約５Ｖと高いままなのでサイリスタＳ２、Ｓ４はオフのままである。さらに、点灯信号ＩＤは図１２（Ｄ）に示すようにハイレベルなので発光ダイオードＬ１〜Ｌ４のカソード端子の電位が高く発光ダイオードＬ１〜Ｌ４は点灯しない。
そして、点灯信号ＩＤが図１２（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ１のカソード端子の電位が低くなり、発光ダイオードＬ１が点灯する。
【００１２】
次に、サイリスタＳ１がオンの時に、図１２（Ｃ）に示すように転送クロックＣＫ２がローレベルになり、点灯信号ＩＤがハイレベルになると、転送クロックＣＫ２が供給される偶数番目のサイリスタＳ２、Ｓ４のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるＳ２がターンオンするとともに、発光ダイオードＬ１が非点灯になる。
そして、図１２（Ｂ）に示すように転送クロックＣＫ１がハイレベルになると、図１２（Ｇ）に示すようにサイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下するとともに、ゲート端子Ｇ２の電位は約１．５Ｖ上昇して約５Ｖとなる。また、これに伴ってゲート端子Ｇ３、Ｇ４の電位も約１．５Ｖ上昇する。
【００１３】
次に、点灯信号ＩＤが図１２（Ｄ）に示すようにハイレベルからローレベルになると、発光ダイオードＬ２が点灯する。
同様に、サイリスタＳ２がオンの時に、図１２（Ｂ）に示すように転送クロックＣＫ１が再びローレベルになり、点灯信号ＩＤがハイレベルになると、サイリスタＳ３がターンオンするとともに、発光ダイオードＬ２が非点灯になる。
そして、図１２（Ｃ）に示すように転送クロックＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００１４】
このように、転送クロックＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図１２に示すｔLの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ４を順次オンさせるとともに、これに同期して点灯信号ＩＤを順次ローレベルにすることにより、発光ダイオードＬ１〜Ｌ４を順次点灯させる。
【００１５】
ここで、従来技術として、自己走査型ＬＥＤアレイとその駆動回路についての技術が存在する（例えば、特許文献１参照）。
【００１６】
【特許文献１】
特開平２−２６３６６８号公報（第８−１１頁、図１０）
【００１７】
【発明が解決しようとする課題】
ところで、近年シリコンチップは微細化が進み、より小さいチップ面積で多くの機能を搭載できるようになり、小型化、低コスト化が進んでいる。その一方で、例えば、０．２５μｍ等の微細デザインルールを使用すると、Ｉ／Ｏ（入出力端子）の電源電圧は、トランジスタの耐圧との関係で３．３Ｖであることが必要である。したがって、ＬＥＤの駆動回路も３．３Ｖで駆動できることが求められている。
しかしながら、上記従来技術のように、電源電圧ＶＤＤを約５Ｖとしていたものを例えば約３．３Ｖに低電圧化しようとした場合、サイリスタのバンドギャップによりサイリスタを順次オンさせていくのが困難となる。すなわち、電源電圧ＶＤＤを約３．３Ｖとした場合、例えばサイリスタＳ１がオンの状態では、ゲート端子Ｇ２の電位は約１．８Ｖ（電源電圧３．３Ｖ−バンドギャップ１．５Ｖ）程度となり、この状態で転送クロックＣＫ２をローレベルにすると、偶数番目のサイリスタのカソード端子の信号線Φ２の電位は約０．３Ｖ（ゲート端子Ｇ２の電位１．８Ｖ−バンドギャップ１．５Ｖ）程度となってしまうため、出力回路２２側へ電流が流せない。すなわち、サイリスタに電流を流すことができず、サイリスタをオンさせることが困難となる。サイリスタのターンオン時間は、サイリスタに流す電流に比例するため、この状態では重なり期間ｔLでサイリスタを安定的に動作させることが困難となるという問題があった。
【００１８】
また、タンデム方式のカラー画像形成装置に用いるＬＰＨにおいては、ＬＰＨのＬＥＤ基板で消費される電力によってＬＥＤ基板が発熱すると、それが原因でＬＥＤアレイが熱膨張して、ＹＭＣＫそれぞれの色画像相互間に画像ずれ（色ずれ）が発生するという問題があった。
【００１９】
さらに、感光体ドラム周長周りの小さなスペースにＬＰＨを配置するためには、ＬＰＨを小さく構成する必要があり、そのためにＬＥＤと駆動回路を小さい幅面積の基板に搭載することができるように構成する必要もある。
【００２０】
なお、上記の特許文献１に記載された技術では、サイリスタを低電圧電源で駆動するための有効な技術は開示されていない。
【００２１】
そこで本発明は、このような技術的課題に基づいてなされたものであり、その目的とするところは、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することにある。
また他の目的は、ＬＰＨの発熱を抑えるために低消費電力の発光素子アレイ駆動装置を提供することにある。
さらに他の目的は、小さなスペースに発光素子アレイ駆動装置を実装することにある。
【００２２】
【課題を解決するための手段】
かかる目的のもと、本発明の発光素子アレイ駆動装置は、複数の発光素子に対応して設けられ、その複数の発光素子を各々点灯可能状態とするスイッチ素子に対して、駆動信号発生手段から出力されるスイッチ素子を順次オンさせるための駆動信号を、スイッチ素子がターンオンする期間にレベルシフト手段によって電源電圧よりも低い電圧又は高い電圧に変更させることを特徴とする。これにより、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることを可能とするものである。
【００２３】
すなわち、本発明の発光素子アレイ駆動装置は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、スイッチ素子を順次オンさせるための駆動信号を発生して出力端へ出力する駆動信号発生手段と、スイッチ素子がターンオンする期間に、駆動信号発生手段からの駆動信号を電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト手段とを備えたことを特徴としている。また、レベルシフト手段は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生手段に接続されたことを特徴とすることができる。
【００２４】
また、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備え、露光手段は、複数の発光素子と、電力を供給する電源と、複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子と、スイッチ素子を順次オンさせるための駆動信号を発生して出力端へ出力する駆動信号発生回路と、スイッチ素子がターンオンする期間に、駆動信号発生回路からの駆動信号を電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト回路とを有することを特徴としている。
【００２５】
またレベルシフト回路は、一端がスイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して駆動信号発生回路に接続されたことを特徴とすることができる。さらに、複数の発光素子と複数のスイッチ素子とは複数組に分割して構成され、複数組の各組ごとにレベルシフト回路を配置したことを特徴とすることもできる。
【００２６】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明について詳細に説明する。図１に示すものは、本実施の形態における発光素子アレイ駆動装置を説明する図である。図１において、発光素子アレイ駆動装置５０は、発光素子アレイとしてのＳＬＥＤ４０、ＳＬＥＤ４０を駆動するための駆動装置４１を備えている。
図１に示すように、ＳＬＥＤ４０は、ｎ個のサイリスタＳ１〜Ｓｎ、ｎ個の発光ダイオード（ＬＥＤ）Ｌ１〜Ｌｎ、ｎ＋１個のダイオードＣＲ０〜ＣＲｎで構成される。また、駆動装置４１は、抵抗ＲＳ、Ｒ１Ｂ、Ｒ２Ｂ、ＲＩＤ、コンデンサＣ１、Ｃ２、信号発生回路４２で構成されている。
【００２７】
以下に、ＳＬＥＤ４０および駆動装置４１の回路構成を説明する。まず、各サイリスタＳ１〜Ｓｎのアノード端子Ａ１〜Ａｎは電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝３．３Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…のカソード端子Ｋ１、Ｋ３、…は抵抗Ｒ１Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ１Ａと信号発生回路４２との間は、抵抗Ｒ１Ｂが接続された信号線とコンデンサＣ１が接続された信号線とを並列に分岐したレベルシフト回路４３が構成されている。
さらに、偶数番目のサイリスタのカソード端子Ｋ２、Ｋ４、…は抵抗Ｒ２Ａを介して信号発生回路４２に接続されているが、抵抗Ｒ２Ａと信号発生回路４２との間は、抵抗Ｒ２Ｂが接続された信号線とコンデンサＣ２が接続された信号線とを並列に分岐したレベルシフト回路４４が構成されている。
【００２８】
一方、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎは、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒｎを介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎと、各サイリスタＳ１〜Ｓｎに対応して設けられた発光ダイオードＬ１〜Ｌｎのゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓｎのゲート端子Ｇ１〜Ｇｎには、ダイオードＣＲ１〜ＣＲｎのアノード端子が接続されている。ダイオードＣＲ１〜ＣＲｎのカソード端子は、次段のゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲｎは直列接続されている。
【００２９】
ダイオードＣＲ１のアノード端子はダイオードＣＲ０のカソード端子に接続され、ダイオードＣＲ０のアノード端子は抵抗ＲＳを介して信号発生回路４２に接続されている。また、発光ダイオードＬ１〜Ｌｎのカソード端子は、抵抗ＲＩＤを介して信号発生回路４２に接続されている。なお、発光ダイオードＬ１〜Ｌｎは、一例としてＡｌＧａＡｓＰまたはＧａＡｓＰで構成され、バンドギャップは約１．５Ｖである。
【００３０】
次に、本実施の形態の作用について、図２に示すタイミングチャートを参照して説明する。なお、以下では、サイリスタが４個（ｎ＝４）の場合を例に説明する。
（１）初期状態では、すべてのサイリスタＳ１、Ｓ２、Ｓ３、Ｓ４には電流が流れないため、オフしている（図２▲１▼）。
（２）初期状態から、転送信号ＣＫ１Ｒをローレベル（「Ｌ」）にすると（図２▲２▼）、レベルシフト回路４３では、図３に示したように矢印の方向へ電流が流れ、やがて転送信号ＣＫ１の電位がＧＮＤになる。転送信号ＣＫ１Ｃの電位は３．３Ｖなので、コンデンサＣ１の両端電位は３．３Ｖ（ＶＤＤ）になる。この場合、図２▲２▼のタイミング点線部分のように、転送信号ＣＫＳをハイレベル（「Ｈ」）としてもよい。
【００３１】
（３）これと同時に、転送信号ＣＫＳを「Ｈ」、転送信号ＣＫ１Ｃを「Ｌ」にすると（図２▲３▼）、転送信号ＣＫ１の電位は、コンデンサＣ１に電荷が蓄積されているため、約−３．３Ｖになる。また、ゲートＧ１電位は、ΦＳ電位−Ｖｆ＝約１．８Ｖとなる。ここで、ΦＳ電位＝約３．３Ｖであり、ＶｆはＡｌＧａＡｓのダイオード順方向電圧を意味し、約１．５Ｖである。さらに、Φ１電位＝Ｇ１電位−Ｖｆ＝０．３Ｖとなる。このため、信号線Φ１と転送信号ＣＫ１との間に約３．７Ｖの電位差が生じる。
【００３２】
そして、この状態において、図４に示すように、ゲートＧ１→信号線Φ１→転送信号ＣＫ１のルートでサイリスタＳ１のゲート電流が流れ始める。その際に信号発生回路４２のトライステートバッファーＢ１Ｒをハイインピーダンス（Ｈｉ−Ｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、Ｔｒ２がオンし、それによってＴｒ１のベース電流（Ｔｒ２のコレクタ電流）が流れ、Ｔｒ１がオンするという順序でサイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路４３のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００３３】
（４）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路４２のトライステートバッファーＢ１Ｒを「Ｌ」にする（図２▲４▼）。そうすると、ゲートＧ１電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路４３の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路４３のコンデンサＣ１に流れ込む電流は徐々に減少する。
そしてサイリスタＳ１が完全にオンし、定常状態になると各点の電位は図５に示したようになる。すなわち、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路４３の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。なお、転送信号ＣＫ１の電位は、ＣＫ１電位＝１．８−１．８×Ｒ１Ｂ／（Ｒ１Ａ＋Ｒ１Ｂ）である。
【００３４】
（５）サイリスタＳ１が完全にオンした状態で、点灯信号ＩＤを「Ｌ」にする（図２▲５▼）。このとき、ゲートＧ１電位＞ゲートＧ２電位（ゲートＧ１電位−ゲートＧ２電位＝１．８Ｖ）であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号線Φ１電位が上昇し、信号線Φ１電位＝ゲートＧ２電位＝１．８Ｖとなるため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤのみがオン（点灯）することになる。
【００３５】
（６）次に、転送信号ＣＫ２Ｒを「Ｌ」にすると（図２▲６▼）、図２▲２▼の場合と同様に電流が流れ、レベルシフト回路４４のコンデンサＣ２の両端に電圧が発生する。図２▲６▼の終了直前の定常状態において、ゲートＧ２電位が１．８Ｖあるため、各点の電圧値は図２▲２▼の場合とは若干異なるが、動作上影響はない。これは、図２▲６▼の終了直前の定常状態では、信号線Φ２電位＝ゲートＧ２電位−Ｖｆ＝１．８Ｖ−１．５Ｖ＝０．３Ｖ程度あるため、図６に示したように、点線の方向にサイリスタＳ２にゲート電流が流れるが、これがわずかであるためサイリスタＳ２はオンしないからである。なお、この場合の転送信号ＣＫ２電位は、ＣＫ２電位＝０．３−０．３×Ｒ２Ｂ／（Ｒ２Ａ＋Ｒ２Ｂ）≒０．１５程度である。
【００３６】
（７）この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図２▲７▼）、サイリスタスイッチＳ２がターンオンする。
（８）そして、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図２▲８▼）、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２のゲートＧ２は３．３Ｖになり、完全にオンする。したがって、画像データに対応した点灯信号ＩＤ端子を「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
【００３７】
このように、本実施の形態によれば、転送信号ＣＫ１、ＣＫ２を交互に駆動することにより、サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４のサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４を時分割で点灯／非点灯を選択的に制御可能となる。特に、ＳＬＥＤ４０の駆動電源として３．３Ｖを使用できる効果は大きい。
【００３８】
また、ＳＬＥＤチップ内蔵の抵抗Ｒ１Ａ、Ｒ２Ａは抵抗値のばらつきが大きいが、本実施の形態によれば、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値がばらついても、安定して低電圧動作が可能となる。
ここで、図７は、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値が変動した場合に、ＳＬＥＤ４０を安定して動作させるのに必要な転送開始電圧（ＶＤＤとＧＮＤとの間の電圧）を示したグラフである。図７に示すように、従来は、ＳＬＥＤ４０を安定駆動させるためには、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値のばらつきに対応して転送開始電圧を大きく変化させる必要があったが、本実施の形態によれば、抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値がばらついても、転送開始電圧を殆ど変化させる必要はなく、安定した低電圧動作が実現可能である。これにより、より高速にサイリスタ転送も可能となる。
【００３９】
さらに、信号発生回路４２からＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４、…に至るまでの信号転送部の消費電流および消費電力を比較すると、従来は、消費電流４．０８ｍＡ、消費電力２０．４ｍＷであったのに対し、本実施の形態では、消費電流１．９１ｍＡ、消費電力６．３１ｍＷとなり、いずれも約１／４と飛躍的に低消費電流化、低消費電力化が可能となった。このため、発光素子アレイ駆動装置５０をＬＥＤプリントヘッド（ＬＰＨ）に実装してもＬＰＨのＬＥＤ基板の発熱量は小さく、ＬＥＤアレイの熱膨張を抑えることができる。これによって、ＹＭＣＫそれぞれの色画像相互間の画像ずれが発生することを防止できる。
【００４０】
次に、本実施の形態に係る発光素子アレイ駆動装置５０をＬＰＨに搭載した場合の回路について説明する。図８は、発光素子アレイ駆動装置５０をＬＰＨに搭載した回路図である。図８では、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録する構成を示し、７４２４ｄｏｔのＬＥＤ素子を駆動する構成である。すなわち、本実施の形態のＬＰＨは、１チップが１２８ｄｏｔで構成されたＬＥＤを５８チップ搭載している。
図８において、ＬＥＤ点灯信号であるＩＤは、ＬＥＤ１チップ当たり１本有し、全部で５８本が配置されている。また、転送信号ＣＫ１、ＣＫ２、ＣＫＳは、１本当たり９〜１０チップを駆動し、それぞれ全部で６組配置され、それぞれの組ごとにレベルシフト回路４３、４４を配置している。このように構成することによって、転送信号ＣＫ１、ＣＫ２、ＣＫＳの信号線数を少なくしながら、すべてのＬＥＤチップを安定して低電圧駆動することができる。
【００４１】
次に、本実施の形態に係る発光素子アレイ駆動装置５０を搭載したＬＰＨについて説明する。図９は発光素子アレイ駆動装置５０を搭載したＬＰＨの構成を説明する断面図である。図９において、ＬＰＨ６０は、支持体としてのハウジング６１、発光素子アレイ駆動装置５０を搭載するプリント基板６２、露光光を照射するＬＥＤアレイ６３、ＬＥＤアレイ６３からの光を感光体ドラム１表面に結像させるセルフォックレンズアレイ（ＳＬＡ）６４、ＳＬＡ６４を支持するとともにＬＥＤアレイ６３を外部から遮蔽するＳＬＡホルダー６５、ハウジング６１をＳＬＡ６４方向に付勢する板バネ６６を備えている。
【００４２】
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、プリント基板６２およびＬＥＤアレイ６３を支持している。またＳＬＡホルダー６５は、ハウジング６１およびＳＬＡ６４を支持し、ＬＥＤアレイ６３の発光点とＳＬＡ６４の焦点とが一致するように構成している。さらにＳＬＡホルダー６５はＬＥＤアレイ６３を密閉するように配置されている。そのため、ＬＥＤアレイ６３に外部からゴミが付着することはない。一方、板バネ６６は、ＬＥＤアレイ６３およびＳＬＡ６４の位置関係を保持するように、ハウジング６１を介してＳＬＡ６４方向に付勢している。
このように構成されたＬＰＨ６０は、調整ネジ（図示せず）によってＳＬＡ６４の光軸方向に移動可能に構成され、ＳＬＡ６４の結像位置(焦点)が感光体ドラム１表面上に位置するように調整される。
【００４３】
ＬＥＤアレイ６３は、複数個のＬＥＤチップがチップ用基板に感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。またＳＬＡ６４も同様に、自己集束性のロッドレンズが感光体ドラム１の軸線方向と平行に精度よく列状に配置されている。そして発光素子アレイ駆動装置５０によって制御されたＬＥＤアレイ６３からの光が感光体ドラム１表面に結像され、静電潜像を形成する。
【００４４】
ここで、発光素子アレイ駆動装置５０はＩ／Ｏ電源電圧を３．３Ｖで使用することができることから、０．２５μｍ等の微細デザインルールでの設計が可能となる。このため、チップ面積を小さく構成することができ、またドライバＩＣの数も削減することができる。また、前述したように低消費電力化を可能としている。そのため、本実施の形態のＬＰＨ６０では、発光素子アレイ駆動装置５０をプリント基板６２に実装することが可能となり、しかもプリント基板６２の感光体ドラム１円周方向の幅面積を短く構成することができるため、ＬＰＨ６０の小型化を実現することができる。さらに、レベルシフト回路４３、４４は、コンデンサと抵抗だけで構成することができるため、安価に製造することが可能となる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、低電圧駆動でも高速かつ安定的に発光素子を順次オンさせることができる発光素子アレイ駆動装置を提供することが可能となる。
【図面の簡単な説明】
【図１】発光素子アレイ駆動装置を説明する回路図である。
【図２】発光素子アレイ駆動装置の各部の動作タイミングチャートである。
【図３】初期状態から転送信号ＣＫ１Ｒを「Ｌ」にした場合のレベルシフト回路の電流の流れを説明する図である。
【図４】転送信号ＣＫＳを「Ｈ」、ＣＫ１Ｃを「Ｌ」にした直後の電流の流れを説明する図である。
【図５】サイリスタＳ１が完全にオンした定常状態での各部の電位を説明する図である。
【図６】サイリスタＳ２にゲート電流が流れる状態を説明する図である。
【図７】抵抗Ｒ１Ａ、Ｒ２Ａの抵抗値と転送開始電圧との関係を示した図である。
【図８】発光素子アレイ駆動装置をＬＰＨに搭載した回路図である。
【図９】発光素子アレイ駆動装置を搭載したＬＰＨの構成を説明する断面図である。
【図１０】カラー画像形成装置の構成を説明する図である。
【図１１】発光素子アレイ駆動装置を説明する回路図である。
【図１２】発光素子アレイ駆動装置の各部の動作タイミングチャートである。
【符号の説明】
１２，１６…電源ライン、４０…ＳＬＥＤ、４１…駆動装置、４２…信号発生回路、４３，４４…レベルシフト回路、５０…発光素子アレイ駆動装置、６０…ＬＰＨ、６１…ハウジング、６２…プリント基板、６３…ＬＥＤアレイ、６４…ＳＬＡ、６５…ＳＬＡホルダー、６６…板バネ、Ｓ１，Ｓ２，Ｓ３，Ｓ４…サイリスタ、Ａ１，Ａ２，Ａ３，Ａ４…アノード端子、Ｋ１，Ｋ２，Ｋ３，Ｋ４…カソード端子、Ｇ１，Ｇ２，Ｇ３，Ｇ４…ゲート端子、ＣＲ０，ＣＲ１，ＣＲ２，ＣＲ３，ＣＲ４…ダイオード、Ｌ１，Ｌ２，Ｌ３，Ｌ４…発光ダイオード（ＬＥＤ）、ＲＳ，Ｒ１Ａ，Ｒ２Ａ，Ｒ１Ｂ，Ｒ２Ｂ，ＲＩＤ，Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｃ１，Ｃ２…コンデンサ
Claims (5)
- 複数の発光素子と、
電力を供給する電源と、
前記複数の発光素子に対応して設けられ、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子と、
前記スイッチ素子を順次オンさせるための駆動信号を発生して前記出力端へ出力する駆動信号発生手段と、
前記スイッチ素子がターンオンする期間に、前記駆動信号発生手段からの駆動信号を前記電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト手段と
を備えたことを特徴とする発光素子アレイ駆動装置。 - 前記レベルシフト手段は、一端が前記スイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して前記駆動信号発生手段に接続されたことを特徴とする請求項１記載の発光素子アレイ駆動装置。
- 感光体を露光する露光手段と、
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
複数の発光素子と、
電力を供給する電源と、
前記複数の発光素子に対応して設けられ、前記電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子と、
前記スイッチ素子を順次オンさせるための駆動信号を発生して前記出力端へ出力する駆動信号発生回路と、
前記スイッチ素子がターンオンする期間に、前記駆動信号発生回路からの駆動信号を前記電源の電圧よりも低い電圧又は高い電圧に変更させるレベルシフト回路と
を有することを特徴とするプリントヘッド。 - 前記レベルシフト回路は、一端が前記スイッチ素子の出力端に接続され、他端はコンデンサが接続された信号線と抵抗が接続された信号線とに並列に分岐して前記駆動信号発生回路に接続されたことを特徴とする請求項３記載のプリントヘッド。
- 前記複数の発光素子と前記複数のスイッチ素子とは複数組に分割して構成され、当該複数組の各組ごとに前記レベルシフト回路を配置したことを特徴とする請求項３記載のプリントヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366726A JP4370776B2 (ja) | 2002-12-18 | 2002-12-18 | 発光素子アレイ駆動装置およびプリントヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366726A JP4370776B2 (ja) | 2002-12-18 | 2002-12-18 | 発光素子アレイ駆動装置およびプリントヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004195796A true JP2004195796A (ja) | 2004-07-15 |
| JP4370776B2 JP4370776B2 (ja) | 2009-11-25 |
Family
ID=32763847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002366726A Expired - Fee Related JP4370776B2 (ja) | 2002-12-18 | 2002-12-18 | 発光素子アレイ駆動装置およびプリントヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370776B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006088489A (ja) * | 2004-09-22 | 2006-04-06 | Fuji Xerox Co Ltd | 発光素子アレイ駆動装置、プリントヘッド |
| WO2007097347A1 (ja) * | 2006-02-20 | 2007-08-30 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
| EP2184171A1 (en) | 2008-11-11 | 2010-05-12 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting element chip and light emission adjusting method |
| JP2010118594A (ja) * | 2008-11-14 | 2010-05-27 | Oki Data Corp | 発光素子アレイ、駆動回路、光プリントヘッド及び画像形成装置 |
| JP2010162889A (ja) * | 2008-12-18 | 2010-07-29 | Fuji Xerox Co Ltd | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 |
| US7990407B2 (en) | 2008-03-18 | 2011-08-02 | Oki Data Corporation | Drive circuit, light print head, and image forming apparatus |
| JP2011243910A (ja) * | 2010-05-21 | 2011-12-01 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| US20120001996A1 (en) * | 2010-06-30 | 2012-01-05 | Oki Data Corporation | Driving device, print head and image forming device |
| EP2511770A2 (en) | 2011-03-30 | 2012-10-17 | Oki Data Corporation | Driver apparatus, print head and image forming apparatus |
| JP2012206484A (ja) * | 2011-03-30 | 2012-10-25 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| US8581946B2 (en) | 2010-03-24 | 2013-11-12 | Oki Data Corporation | Driving device, optical print head and image forming device |
| US8587628B2 (en) | 2010-08-30 | 2013-11-19 | Oki Data Corporation | Driver apparatus, print head, and image forming apparatus |
-
2002
- 2002-12-18 JP JP2002366726A patent/JP4370776B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4548064B2 (ja) * | 2004-09-22 | 2010-09-22 | 富士ゼロックス株式会社 | 発光素子アレイ駆動装置、プリントヘッド |
| JP2006088489A (ja) * | 2004-09-22 | 2006-04-06 | Fuji Xerox Co Ltd | 発光素子アレイ駆動装置、プリントヘッド |
| US8494415B2 (en) | 2006-02-20 | 2013-07-23 | Kyocera Corporation | Light emitting element array, light emitting device, and image forming apparatus |
| WO2007097347A1 (ja) * | 2006-02-20 | 2007-08-30 | Kyocera Corporation | 発光素子アレイ、発光装置および画像形成装置 |
| US7990407B2 (en) | 2008-03-18 | 2011-08-02 | Oki Data Corporation | Drive circuit, light print head, and image forming apparatus |
| US8866866B2 (en) | 2008-03-18 | 2014-10-21 | Oki Data Corporation | Drive circuit, light print head, and image forming apparatus |
| US8525861B2 (en) | 2008-03-18 | 2013-09-03 | Oki Data Corporation | Drive circuit, light print head, and image forming apparatus |
| EP2184171A1 (en) | 2008-11-11 | 2010-05-12 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting element chip and light emission adjusting method |
| US8193714B2 (en) | 2008-11-11 | 2012-06-05 | Fuji Zerox Co., Ltd. | Light-emitting device including light-emitting thyristor array, light-emitting element chip including light-emitting thyristor array and light emission adjusting method for a light-emitting thyristor array |
| JP2010118594A (ja) * | 2008-11-14 | 2010-05-27 | Oki Data Corp | 発光素子アレイ、駆動回路、光プリントヘッド及び画像形成装置 |
| JP2010162889A (ja) * | 2008-12-18 | 2010-07-29 | Fuji Xerox Co Ltd | 発光素子アレイ駆動装置、プリントヘッド、画像形成装置および信号供給方法 |
| US8274539B2 (en) | 2008-12-18 | 2012-09-25 | Fuji Xerox Co., Ltd. | Light-emitting element array drive device, print head, image forming apparatus and signal supplying method |
| US8581946B2 (en) | 2010-03-24 | 2013-11-12 | Oki Data Corporation | Driving device, optical print head and image forming device |
| US8471884B2 (en) | 2010-05-21 | 2013-06-25 | Oki Data Corporation | Driving device, print head and image forming device |
| JP2011243910A (ja) * | 2010-05-21 | 2011-12-01 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| JP2012011654A (ja) * | 2010-06-30 | 2012-01-19 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| US20120001996A1 (en) * | 2010-06-30 | 2012-01-05 | Oki Data Corporation | Driving device, print head and image forming device |
| US8835974B2 (en) | 2010-06-30 | 2014-09-16 | Oki Data Corporation | Driving device, print head and image forming device |
| US8587628B2 (en) | 2010-08-30 | 2013-11-19 | Oki Data Corporation | Driver apparatus, print head, and image forming apparatus |
| JP2012206484A (ja) * | 2011-03-30 | 2012-10-25 | Oki Data Corp | 駆動装置、プリントヘッド及び画像形成装置 |
| JP2012206485A (ja) * | 2011-03-30 | 2012-10-25 | Oki Data Corp | 駆動回路、駆動装置、プリントヘッド及び画像形成装置 |
| EP2511770A2 (en) | 2011-03-30 | 2012-10-17 | Oki Data Corporation | Driver apparatus, print head and image forming apparatus |
| US8614728B2 (en) | 2011-03-30 | 2013-12-24 | Oki Data Corporation | Driver device, print head, and image formation apparatus |
| US8698864B2 (en) | 2011-03-30 | 2014-04-15 | Oki Data Corporation | Driver apparatus, print head and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4370776B2 (ja) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804338B2 (en) | Drive circuit, light emitting diode head, and image forming apparatus | |
| JP4370776B2 (ja) | 発光素子アレイ駆動装置およびプリントヘッド | |
| JP5493386B2 (ja) | 露光装置、画像形成装置、露光制御プログラム | |
| EP2184172B1 (en) | Light-emitting element head, image forming apparatus and signal supply method | |
| JP2007098772A (ja) | ドライバおよび画像形成装置 | |
| JP2008284819A (ja) | 画像形成装置および露光装置 | |
| JP4929794B2 (ja) | 光書込みヘッド | |
| JP2010064338A (ja) | 発光装置、露光装置および画像形成装置 | |
| JP2007160930A (ja) | プリントヘッド | |
| JP4300910B2 (ja) | 自己走査型発光素子アレイ駆動装置およびプリントヘッド | |
| JP4539259B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
| JP2007223166A (ja) | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 | |
| JP5109325B2 (ja) | 露光装置および画像形成装置 | |
| US7777768B2 (en) | Image forming apparatus | |
| JP4356489B2 (ja) | 発光素子アレイ駆動装置およびプリントヘッド | |
| JP4300921B2 (ja) | プリントヘッド | |
| US8022974B2 (en) | Exposure device, image forming apparatus and computer readable medium storing program for exposure control | |
| JP5343311B2 (ja) | 露光装置および画像形成装置 | |
| JP4843307B2 (ja) | 発光装置および画像形成装置 | |
| JP4548064B2 (ja) | 発光素子アレイ駆動装置、プリントヘッド | |
| JP5034425B2 (ja) | ラインヘッドおよびそれを用いた画像形成装置とラインヘッドの制御方法 | |
| JP2010162778A (ja) | 露光装置、画像形成装置及び露光制御プログラム | |
| JP2012064761A (ja) | 点灯駆動装置及び画像形成装置 | |
| JP6365104B2 (ja) | 発光装置および画像形成装置 | |
| JP2002120391A (ja) | 記録ヘッド駆動方式及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |