JP2013172017A - 多層配線基板及び電子機器 - Google Patents
多層配線基板及び電子機器 Download PDFInfo
- Publication number
- JP2013172017A JP2013172017A JP2012035358A JP2012035358A JP2013172017A JP 2013172017 A JP2013172017 A JP 2013172017A JP 2012035358 A JP2012035358 A JP 2012035358A JP 2012035358 A JP2012035358 A JP 2012035358A JP 2013172017 A JP2013172017 A JP 2013172017A
- Authority
- JP
- Japan
- Prior art keywords
- signal via
- signal
- pair
- differential
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09245—Crossing layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】少なくとも1つの信号層3とグランド層2とを有する多層配線基板1である。多層配線基板1は、多層配線基板1の積層方向に延び、信号層3上に設けられた1対の差動信号配線30Aの一方に接続され、第1の格子点上に形成された第1の差動信号ビア12Aを有する。更に、多層配線基板1は、積層方向に延び、1対の差動信号配線30Aの他方に接続され、第1の差動信号ビア12Aに対して対角位置の第2の格子点上に形成された第2の差動信号ビア12Bを有する。
【選択図】図1
Description
前記多層配線基板の積層方向に延び、前記信号層上に設けられた1対の差動信号配線の一方に接続され、第1の格子点上に形成された第1の信号ビアと、
前記積層方向に延び、前記1対の差動信号配線の他方に接続され、前記第1の信号ビアに対して対角位置の第2の格子点上に形成された第2の信号ビアと
を有することを特徴とする多層配線基板。
をさらに有することを特徴とする付記1に記載の多層配線基板。
前記多層配線基板の積層方向に延び、前記信号層上に設けられた1対の差動信号配線の一方に接続された第1の信号ビアと、
前記積層方向に延び、前記1対の差動信号配線の他方に接続された第2の信号ビアと
を備え、
前記第1の信号ビアと前記第2の信号ビアは、
前記第1の信号ビア及び前記第2の信号ビアの各々の中心点間の距離が前記信号層上の差動信号配線に接続された信号ビアの中心点間の最短距離よりも長い距離となる位置に離間して配置された
ことを特徴とする多層配線基板。
前記第1の信号ビア及び前記第2の信号ビアの各々の中心点間の距離が前記最短距離の2倍よりも短い距離の範囲内で離間した位置に配置された
ことを特徴とする多層配線基板。
前記多層配線基板に実装される半導体部品と
を有することを特徴とする電子機器。
前記多層配線基板の積層方向に延び、前記信号層に接続された第1の信号ビアと、
前記第1の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記信号層に接続された第2の信号ビアと、
前記第1の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記グランド層に接続される第1のグランドビアと、
前記第2の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記グランド層に接続される第2のグランドビアと、
前記第1の信号ビアと前記第1のグランドビアとの間又は、前記第2の信号ビアと前記第2のグランドビアとの間を通過するように配線された差動信号配線と
を有することを特徴とする多層配線基板。
前記第1の信号ビア及び前記第2の信号ビアが並ぶ列と平行に配線されることを特徴とする付記6に記載の多層配線基板。
前記多層配線基板の積層方向に延び、前記信号層に接続された第1の信号ビアと、
前記第1の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記信号層に接続される第2の信号ビアと、
前記第1の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記グランド層に接続される第1のグランドビアと、
前記第2の信号ビアに隣接した位置に形成され、前記積層方向に延び、かつ、前記グランド層に接続される第2のグランドビアと、
前記第1の信号ビア及び前記第2の信号ビアが並ぶ列と平行に配線された差動信号配線と
を有することを特徴とする多層配線基板。
前記多層配線基板に実装される半導体部品と
を有することを特徴とする電子機器。
2 グランド層
3 信号層
10 ビア
11 グランドビア
11C 第1のグランドビア
11D 第2のグランドビア
12 差動信号ビア
12A 第1の差動信号ビア
12B 第2の差動信号ビア
12C 第1の差動信号ビア
12D 第2の差動信号ビア
20 信号ビア対
30 差動配線
Claims (5)
- 少なくとも1つの信号層とグランド層とを有する多層配線基板において、
前記多層配線基板の積層方向に延び、前記信号層上に設けられた1対の差動信号配線の一方に接続され、第1の格子点上に形成された第1の信号ビアと、
前記積層方向に延び、前記1対の差動信号配線の他方に接続され、前記第1の信号ビアに対して対角位置の第2の格子点上に形成された第2の信号ビアと
を有することを特徴とする多層配線基板。 - 前記第1の信号ビアと前記第2の信号ビアとの間を通過するように配線された差動信号配線をさらに有することを特徴とする請求項1に記載の多層配線基板。
- 少なくとも1つの信号層とグランド層とを有する多層配線基板において、
前記多層配線基板の積層方向に延び、前記信号層上に設けられた1対の差動信号配線の一方に接続された第1の信号ビアと、
前記積層方向に延び、前記1対の差動信号配線の他方に接続された第2の信号ビアと
を備え、
前記第1の信号ビアと前記第2の信号ビアは、
前記第1の信号ビア及び前記第2の信号ビアの各々の中心点間の距離が前記信号層上の差動信号配線に接続された信号ビアの中心点間の最短距離よりも長い距離となる位置に離間して配置された
ことを特徴とする多層配線基板。 - 前記第1の信号ビアと前記第2の信号ビアは、
前記第1の信号ビア及び前記第2の信号ビアの各々の中心点間の距離が前記最短距離の2倍よりも短い距離の範囲内で離間した位置に配置された
ことを特徴とする多層配線基板。 - 少なくとも1つの信号層とグランド層とを有する多層配線基板において、前記多層配線基板の積層方向に延び、前記信号層上に設けられた1対の差動信号配線の一方に接続され、第1の格子点上に形成された第1の信号ビアと、前記積層方向に延び、前記1対の差動信号配線の他方に接続され、前記第1の信号ビアに対して対角位置の第2の格子点上に形成された第2の信号ビアとを有する多層配線基板と、
前記多層配線基板に実装される半導体部品と
を有することを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035358A JP5919872B2 (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
EP13153027.1A EP2640169A3 (en) | 2012-02-21 | 2013-01-29 | Multilayered wiring substrate and electronic apparatus |
US13/756,994 US20130215588A1 (en) | 2012-02-21 | 2013-02-01 | Multilayered wiring substrate and electronic apparatus |
KR1020130016504A KR20130096186A (ko) | 2012-02-21 | 2013-02-15 | 다층 배선 기판 및 전자 기기 |
CN2013100530003A CN103260340A (zh) | 2012-02-21 | 2013-02-18 | 多层布线基板和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012035358A JP5919872B2 (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013172017A true JP2013172017A (ja) | 2013-09-02 |
JP5919872B2 JP5919872B2 (ja) | 2016-05-18 |
Family
ID=47740795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012035358A Active JP5919872B2 (ja) | 2012-02-21 | 2012-02-21 | 多層配線基板及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20130215588A1 (ja) |
EP (1) | EP2640169A3 (ja) |
JP (1) | JP5919872B2 (ja) |
KR (1) | KR20130096186A (ja) |
CN (1) | CN103260340A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9357632B1 (en) * | 2013-04-19 | 2016-05-31 | Juniper Networks, Inc. | Apparatus, system, and method for reducing interference between clock signals |
US20180184516A1 (en) * | 2015-07-08 | 2018-06-28 | Nec Corporation | Printed wiring board |
US10973116B2 (en) * | 2016-09-30 | 2021-04-06 | Intel Corporation | 3D high-inductive ground plane for crosstalk reduction |
TWI638442B (zh) * | 2017-05-26 | 2018-10-11 | 瑞昱半導體股份有限公司 | 電子裝置及其電路基板 |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
CN109246926A (zh) * | 2017-07-10 | 2019-01-18 | 中兴通讯股份有限公司 | 一种pcb布设方法及装置 |
US10840173B2 (en) * | 2018-09-28 | 2020-11-17 | Juniper Networks, Inc. | Multi-pitch ball grid array |
KR20230031546A (ko) | 2021-08-27 | 2023-03-07 | 삼성전자주식회사 | 반도체 모듈용 모듈 기판 및 반도체 메모리 모듈 |
CN115101497B (zh) * | 2022-08-29 | 2022-12-02 | 成都登临科技有限公司 | 一种集成电路封装体、印制电路板、板卡和电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111156A (ja) * | 2000-09-26 | 2002-04-12 | Canon Inc | プリント配線板 |
JP2010538446A (ja) * | 2007-08-31 | 2010-12-09 | 日本電気株式会社 | 多層基板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60127797A (ja) | 1983-12-14 | 1985-07-08 | 日本電気株式会社 | 多層プリント配線基板 |
JP3199592B2 (ja) | 1995-01-27 | 2001-08-20 | 株式会社日立製作所 | 多層印刷回路基板 |
US6534872B1 (en) * | 1998-10-13 | 2003-03-18 | Sun Microsystems, Inc. | Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging |
US6150729A (en) * | 1999-07-01 | 2000-11-21 | Lsi Logic Corporation | Routing density enhancement for semiconductor BGA packages and printed wiring boards |
JP2001053437A (ja) * | 1999-08-06 | 2001-02-23 | Shinko Electric Ind Co Ltd | 多層回路基板 |
JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
US6577508B1 (en) * | 2000-08-10 | 2003-06-10 | Nortel Networks Limited | Multilayer circuit board |
JP4005451B2 (ja) | 2002-08-29 | 2007-11-07 | 富士通株式会社 | 多層基板及び半導体装置 |
US7141742B2 (en) * | 2003-07-17 | 2006-11-28 | Hewlett-Packard Development Company, L.P. | Alternating voided areas of anti-pads |
KR100615606B1 (ko) * | 2005-03-15 | 2006-08-25 | 삼성전자주식회사 | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 |
US7365435B2 (en) * | 2005-08-10 | 2008-04-29 | Alcatel | Alternating micro-vias and throughboard vias to create PCB routing channels in BGA interconnect grid |
JP4834385B2 (ja) * | 2005-11-22 | 2011-12-14 | 株式会社日立製作所 | プリント基板および電子装置 |
US20110203843A1 (en) | 2006-10-13 | 2011-08-25 | Taras Kushta | Multilayer substrate |
JP5194440B2 (ja) * | 2006-11-24 | 2013-05-08 | 日本電気株式会社 | プリント配線基板 |
WO2009144829A1 (en) * | 2008-05-26 | 2009-12-03 | Nec Corporation | Multilayer substrate |
TW201032381A (en) * | 2009-02-23 | 2010-09-01 | Asustek Comp Inc | Filter |
JP2011018673A (ja) | 2009-07-07 | 2011-01-27 | Hitachi Ltd | Lsiパッケージ、プリント基板および電子装置 |
-
2012
- 2012-02-21 JP JP2012035358A patent/JP5919872B2/ja active Active
-
2013
- 2013-01-29 EP EP13153027.1A patent/EP2640169A3/en not_active Withdrawn
- 2013-02-01 US US13/756,994 patent/US20130215588A1/en not_active Abandoned
- 2013-02-15 KR KR1020130016504A patent/KR20130096186A/ko not_active Application Discontinuation
- 2013-02-18 CN CN2013100530003A patent/CN103260340A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111156A (ja) * | 2000-09-26 | 2002-04-12 | Canon Inc | プリント配線板 |
JP2010538446A (ja) * | 2007-08-31 | 2010-12-09 | 日本電気株式会社 | 多層基板 |
Also Published As
Publication number | Publication date |
---|---|
EP2640169A2 (en) | 2013-09-18 |
JP5919872B2 (ja) | 2016-05-18 |
CN103260340A (zh) | 2013-08-21 |
EP2640169A3 (en) | 2013-11-06 |
KR20130096186A (ko) | 2013-08-29 |
US20130215588A1 (en) | 2013-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919872B2 (ja) | 多層配線基板及び電子機器 | |
JP5919873B2 (ja) | 多層配線基板及び電子機器 | |
JP2013172036A (ja) | 多層配線基板及び電子機器 | |
US9674941B2 (en) | Printed circuit board for mobile platforms | |
JP4916300B2 (ja) | 多層配線基板 | |
JP5352019B1 (ja) | 多層回路基板及び高周波回路モジュール | |
US9699887B2 (en) | Circuit board and electronic device | |
JP6810001B2 (ja) | 高周波伝送線路 | |
US11710713B2 (en) | Semi-conductor package structure | |
JP5863801B2 (ja) | 高周波に使用するための多平面印刷配線板 | |
JP2013539218A5 (ja) | ||
JP6019367B2 (ja) | 半導体装置 | |
JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
US9041482B2 (en) | Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board | |
JP2010192767A (ja) | 配線基板及び半導体装置 | |
JP2011066223A (ja) | 回路基板 | |
US20180270949A1 (en) | Circuit board and electronic device | |
JP5951156B2 (ja) | 表面実装高周波回路 | |
JP5955124B2 (ja) | 配線基板 | |
US9847564B2 (en) | Slow-wave transmission line formed in a multi-layer substrate | |
US20130032931A1 (en) | Layer structure with emi shielding effect | |
JP2017199879A (ja) | 配線基板 | |
JP6436738B2 (ja) | プリント配線板、半導体装置及びプリント回路板 | |
JP2017045870A (ja) | 特性インピーダンス整合配線基板、及び配線基板の特性インピーダンス整合方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5919872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |