JP5955124B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5955124B2 JP5955124B2 JP2012140367A JP2012140367A JP5955124B2 JP 5955124 B2 JP5955124 B2 JP 5955124B2 JP 2012140367 A JP2012140367 A JP 2012140367A JP 2012140367 A JP2012140367 A JP 2012140367A JP 5955124 B2 JP5955124 B2 JP 5955124B2
- Authority
- JP
- Japan
- Prior art keywords
- build
- pair
- semiconductor element
- wiring
- wiring conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
隣接して並んだ半導体素子接続パッドのペアに搭載部の下方で接続されたスルーホールの
ペアは、第1の方向と直交する第2の方向に並んでいることから、半導体素子接続パッド
のペアを第1の方向に複数並べて配置したとしても、スルーホールのペアに接続された帯
状配線導体のペアを搭載部の下方において第1の方向に拡げる必要はなく、その結果、帯
状配線導体のペア同士の間に他の配線導体を通す余地を大きくとることができる。また、
スルーホールのペアにおける隣接間隔を第2の方向に拡げることにより十分な隣接間隔を
確保してスルーホールのペアにおける特性インピーダンスの低下を抑制することができる
。その結果、高周波信号を低損失で伝送することが可能な高密度配線の配線基板を提供す
ることができる。
2・・・・・ビルドアップ部
2A・・・・・・搭載部
3・・・・・スルーホール
3A,3B・・・スルーホールのペア
4・・・・・コア絶縁板
5・・・・・コア配線導体
6・・・・・ビアホール
7・・・・・ビルドアップ絶縁層
8・・・・・ビルドアップ配線導体
10・・・・・半導体素子接続パッド
10A,10B・・半導体素子接続パッドのペア
11・・・・・外部接続パッド
11A,11B・・外部接続パッドのペア
12A,12B・・帯状配線導体のペア
P1・・・・・第1のピッチ
P2・・・・・第2のピッチ
P3・・・・・第3のピッチ
S・・・・・半導体素子
Claims (1)
- 複数のスルーホールを有するコア絶縁板の前記スルーホール内におよび上下面にコア配線導体が被着されて成るコア基板と、該コア基板の上下面に、複数のビアホールを有するビルドアップ絶縁層と前記ビアホール内を含む前記ビルドアップ絶縁層の表面に被着されたビルドアップ配線導体とが交互に複数積層されて成るビルドアップ部とを備え、上面側の前記ビルドアップ部の上面中央部に半導体素子が搭載される方形の搭載部を有するとともに該搭載部に前記ビルドアップ配線導体から成る複数の半導体素子接続パッドが前記方形の各辺に平行な格子点を第1のピッチで有する配列で形成されており、下面側の前記ビルドアップ部の下面における外周部を含む領域に前記ビルドアップ配線導体から成る複数の外部接続パッドが前記第1のピッチよりも大きな第2のピッチの格子点を有する配列で形成されており、前記半導体素子接続パッドのうち、前記方形の一辺に平行な第1の方向に互いに隣接して並んだ半導体素子接続パッドのペアと前記搭載部の下方に配置された互いに隣接して並んだスルーホールのペア内のコア配線導体とを上面側の前記ビルドアップ配線導体を介して接続するとともに該スルーホールのペア内のコア配線導体と前記外周部に互いに隣接して並んだ外部接続パッドのペアとを下面側の前記ビルドアップ部において前記一辺を横切って前記搭載部の下方から前記外部接続パッドのペアの上方まで延在する前記ビルドアップ配線導体から成る帯状配線導体のペアを介して接続した差動線路を有する配線基板であって、前記スルーホールのペアは、前記第1の方向と直交する第2の方向に前記第1のピッチより大きい第3のピッチで並んでいることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012140367A JP5955124B2 (ja) | 2012-06-22 | 2012-06-22 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012140367A JP5955124B2 (ja) | 2012-06-22 | 2012-06-22 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014007210A JP2014007210A (ja) | 2014-01-16 |
JP5955124B2 true JP5955124B2 (ja) | 2016-07-20 |
Family
ID=50104703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012140367A Expired - Fee Related JP5955124B2 (ja) | 2012-06-22 | 2012-06-22 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5955124B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6466722B2 (ja) * | 2015-01-26 | 2019-02-06 | 京セラ株式会社 | 配線基板 |
JP2019537388A (ja) * | 2016-12-06 | 2019-12-19 | 日本電産株式会社 | 導波路装置モジュール、マイクロ波モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872712B2 (ja) * | 2002-04-18 | 2007-01-24 | 日本特殊陶業株式会社 | 多層配線基板 |
EP1721496A2 (en) * | 2004-02-13 | 2006-11-15 | Molex Incorporated | Preferential ground and via exit structures for printed circuit boards |
US20050201065A1 (en) * | 2004-02-13 | 2005-09-15 | Regnier Kent E. | Preferential ground and via exit structures for printed circuit boards |
JP5311653B2 (ja) * | 2009-04-28 | 2013-10-09 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP5565958B2 (ja) * | 2010-10-30 | 2014-08-06 | 京セラSlcテクノロジー株式会社 | 配線基板 |
-
2012
- 2012-06-22 JP JP2012140367A patent/JP5955124B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014007210A (ja) | 2014-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6013960B2 (ja) | 配線基板 | |
JP5904856B2 (ja) | プリント配線板、半導体パッケージ及びプリント回路板 | |
JP5056080B2 (ja) | 多層プリント配線板及びその製造方法 | |
US9288893B2 (en) | Implementations of twisted differential pairs on a circuit board | |
JP6140989B2 (ja) | 多層基板、回路基板、情報処理装置、センサー装置、および通信装置 | |
JP2013207149A (ja) | トロイダルコイル | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
JP5955124B2 (ja) | 配線基板 | |
JP4877791B2 (ja) | 配線回路基板 | |
JP6034279B2 (ja) | 配線基板 | |
JP5981265B2 (ja) | 配線基板 | |
JP2010192767A (ja) | 配線基板及び半導体装置 | |
JP2012033786A (ja) | 配線基板 | |
JP2014090147A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP7002321B2 (ja) | 配線基板 | |
JP6462360B2 (ja) | 配線基板 | |
JP2016122790A (ja) | 多層配線板 | |
JP2014038971A (ja) | 配線基板 | |
JP6436738B2 (ja) | プリント配線板、半導体装置及びプリント回路板 | |
JP6236841B2 (ja) | 多層配線基板及びその製造方法 | |
JP2015162528A (ja) | 配線基板 | |
JP2012089541A (ja) | 多層回路基板 | |
JP5808055B2 (ja) | 配線基板 | |
JP2010010413A (ja) | 多層プリント配線基板、及び多層プリント配線基板装置 | |
JP2017135128A (ja) | 配線基板評価用テストクーポン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151202 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5955124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |