JP2013115327A - 部品内蔵基板及びその製造方法 - Google Patents
部品内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013115327A JP2013115327A JP2011261981A JP2011261981A JP2013115327A JP 2013115327 A JP2013115327 A JP 2013115327A JP 2011261981 A JP2011261981 A JP 2011261981A JP 2011261981 A JP2011261981 A JP 2011261981A JP 2013115327 A JP2013115327 A JP 2013115327A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- component
- wiring
- printed wiring
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】部品内蔵基板1は、第1〜第4プリント配線基材10〜40を熱圧着により一括積層した構造を備える。第1プリント配線基材10の表面には、パターン形成された信号用配線12及び放熱用フィン13が形成され、第1樹脂基材11に形成されたビアホール内に充填された導電ペーストからなる信号用ビア14及びサーマルビア15がこれらに接続されている。信号用配線12及び放熱用フィン13は、例えばサブトラクティブ法により、同一工程にて同時にパターン形成される。第2プリント配線基材20の第2樹脂基材21に形成された開口部29内には、電子部品90の裏面91aがサーマルビア15と接続された状態で内蔵されている。電子部品90の熱は、電子部品90の裏面91aに接するサーマルビア15を介して放熱用フィン13から放熱される。
【選択図】図1
Description
この発明は、また、放熱用フィンと配線回路を同一面に備えることができ、且つ放熱効果に優れた部品内蔵基板を提供することを他の目的とする。
また、本発明によれば、放熱性を向上させることができる。
図1は、本発明の第1の実施形態に係る部品内蔵基板の構造を示す断面図である。図1に示すように、第1の実施形態に係る部品内蔵基板1は、第1プリント配線基材10と、第2プリント配線基材20と、第3プリント配線基材30と、第4プリント配線基材40とを熱圧着により一括積層した構造を備えている。なお、図1においては、部品内蔵基板1が、実装基板2の実装面2a上に実装された状態を示している。
図2〜図6は、部品内蔵基板の製造工程を示すフローチャートである。図7〜図11は、部品内蔵基板を製造工程毎に示す断面図である。なお、図2及び図7は第1プリント配線基材10について、図3及び図8は第2プリント配線基材20について、図4及び図9は第3及び第4プリント配線基材30,40について、図5及び図10は電子部品について、図6及び図11は部品内蔵基板の最終工程についてそれぞれの製造工程の詳細を示している。
図12は、本発明の第2の実施形態に係る部品内蔵基板の製造工程を示すフローチャートである。また、図13は、部品内蔵基板を製造工程毎に示す断面図である。第2の実施形態に係る部品内蔵基板1は、第1プリント配線基材10における放熱用フィン13がセミアディティブ法により製造される点が、第1の実施形態に係る部品内蔵基板1と相違している。
図16は、本発明の第3の実施形態に係る部品内蔵基板1Aの構造を示す断面図である。第3の実施形態に係る部品内蔵基板1Aは、第1及び第2プリント配線基材10,20間に、更に第5プリント配線基材50が積層されている点が、第1及び第2の実施形態に係る部品内蔵基板1と相違している。
2 実装基板
2a 実装面
6 ビアホール
7 マスク材
8 導体層
9 接着層
9a 接着材
10 第1プリント配線基材
11 第1樹脂基材
12 信号用配線
13 放熱用フィン
13a 放熱用フィン台座層
14 信号用ビア
15 サーマルビア
20 第2プリント配線基材
21 第2樹脂基材
22 信号用配線
23a めっき層
24 信号用ビア
29 開口部
30 第3プリント配線基材
31 第3樹脂基材
32 信号用配線
34 信号用ビア
40 第4プリント配線基材
41 第4樹脂基材
42 信号用配線
44 信号用ビア
48 ソルダーレジスト
49 バンプ
50 第5プリント配線基材
51 第5樹脂基材
52 信号用配線
53 サーマル配線
54 信号用ビア
55 サーマルビア
90 電子部品
91 再配線電極
91a 裏面
91b 電極形成面
91c パッド
91d 絶縁層
Claims (6)
- 樹脂基材に配線パターン及びビアが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、
複数の樹脂基材にサーマル配線を含む前記配線パターン及びサーマルビアを含む前記ビアを形成すると共に、前記複数の樹脂基材のうちの表層に配置される樹脂基材の表面に前記配線パターン及び放熱用フィンをパターン形成し、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部を形成して複数のプリント配線基材を形成する工程と、
前記電子部品の電極形成面と反対側の面が、少なくとも前記サーマルビアを介して前記放熱用フィンと接続されるように前記複数のプリント配線基材を熱圧着して一括積層する工程とを備えた
ことを特徴とする部品内蔵基板の製造方法。 - 前記表層に配置される樹脂基材の前記放熱用フィンは、ハーフエッチングによりパターン形成されることを特徴とする請求項1記載の部品内蔵基板の製造方法。
- 前記表層に配置される樹脂基材の前記放熱用フィンは、セミアディティブ法によりパターン形成されることを特徴とする請求項1記載の部品内蔵基板の製造方法。
- 前記放熱用フィンと前記サーマルビアとの接続部には、合金層が形成されることを特徴とする請求項1〜3のいずれか1項記載の部品内蔵基板の製造方法。
- 前記電子部品の電極形成面と反対側の面は、複数層にわたる前記サーマルビア及び前記サーマル配線を介して前記放熱用フィンと接続されることを特徴とする請求項1〜4のいずれか1項記載の部品内蔵基板の製造方法。
- 樹脂基材に配線パターン及びビアが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板であって、
前記プリント配線基材の少なくとも一部が、前記配線パターンにサーマル配線を含み、前記ビアにサーマルビアを含み、
表層に配置されるプリント配線基材の表面には、前記配線パターンと共に前記サーマルビアと接続される放熱用フィンがパターン形成され、前記内蔵された電子部品の電極形成面とは反対側の面が、前記サーマルビアを介して前記放熱用フィンに接続され、
前記放熱用フィンと前記サーマルビアの接続部は、合金化されている
ことを特徴とする部品内蔵基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011261981A JP6028256B2 (ja) | 2011-11-30 | 2011-11-30 | 部品内蔵基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011261981A JP6028256B2 (ja) | 2011-11-30 | 2011-11-30 | 部品内蔵基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013115327A true JP2013115327A (ja) | 2013-06-10 |
JP6028256B2 JP6028256B2 (ja) | 2016-11-16 |
Family
ID=48710578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011261981A Active JP6028256B2 (ja) | 2011-11-30 | 2011-11-30 | 部品内蔵基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6028256B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036674A (ja) * | 2017-08-21 | 2019-03-07 | 株式会社村田製作所 | インターポーザ基板およびモジュール部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007533A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Gas Chem Co Inc | 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法 |
US20040007376A1 (en) * | 2002-07-09 | 2004-01-15 | Eric Urdahl | Integrated thermal vias |
JP2006351976A (ja) * | 2005-06-20 | 2006-12-28 | Murata Mfg Co Ltd | 回路モジュールおよび回路装置 |
JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2008177552A (ja) * | 2006-12-18 | 2008-07-31 | Dainippon Printing Co Ltd | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
JP2009016377A (ja) * | 2007-06-29 | 2009-01-22 | Fujikura Ltd | 多層配線板及び多層配線板製造方法 |
-
2011
- 2011-11-30 JP JP2011261981A patent/JP6028256B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007533A (ja) * | 1999-06-21 | 2001-01-12 | Mitsubishi Gas Chem Co Inc | 放熱性に優れたボールグリッドアレイ型プリント配線板の製造方法 |
US20040007376A1 (en) * | 2002-07-09 | 2004-01-15 | Eric Urdahl | Integrated thermal vias |
JP2006351976A (ja) * | 2005-06-20 | 2006-12-28 | Murata Mfg Co Ltd | 回路モジュールおよび回路装置 |
JP2008177552A (ja) * | 2006-12-18 | 2008-07-31 | Dainippon Printing Co Ltd | 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法 |
JP2008159682A (ja) * | 2006-12-21 | 2008-07-10 | Fujikura Ltd | 多層プリント配線板およびその製造方法 |
JP2009016377A (ja) * | 2007-06-29 | 2009-01-22 | Fujikura Ltd | 多層配線板及び多層配線板製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019036674A (ja) * | 2017-08-21 | 2019-03-07 | 株式会社村田製作所 | インターポーザ基板およびモジュール部品 |
Also Published As
Publication number | Publication date |
---|---|
JP6028256B2 (ja) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5406389B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP5167516B1 (ja) | 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体 | |
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
US9560770B2 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP5100878B1 (ja) | 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板 | |
JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
JP2013211480A (ja) | 部品内蔵基板 | |
JP2008103640A (ja) | 多層配線基板 | |
JP5261756B1 (ja) | 多層配線基板 | |
US9699921B2 (en) | Multi-layer wiring board | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
US20150351218A1 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP2013135113A (ja) | 部品内蔵基板の製造方法 | |
JP6028256B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP5385699B2 (ja) | 積層配線基板の製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP6637608B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
US9826646B2 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
JP2014045092A (ja) | 部品内蔵基板 | |
JP5311162B1 (ja) | 部品実装基板の製造方法 | |
JP6020943B2 (ja) | 部品内蔵基板の製造方法 | |
JP5920716B2 (ja) | 部品内蔵基板の製造方法 | |
KR101231443B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2013247239A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6028256 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |