JP2013247239A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2013247239A JP2013247239A JP2012119994A JP2012119994A JP2013247239A JP 2013247239 A JP2013247239 A JP 2013247239A JP 2012119994 A JP2012119994 A JP 2012119994A JP 2012119994 A JP2012119994 A JP 2012119994A JP 2013247239 A JP2013247239 A JP 2013247239A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- bump
- multilayer wiring
- conductor pad
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】導体パッドに対するバンプの接続信頼性及び搭載精度を向上させた多層配線基板を提供することを目的とする。
【解決手段】多層配線基板100は、絶縁基板111と、前記絶縁基板111に埋め込まれたペースト材料からなるビア114と、前記ビア114に接触するように前記絶縁基板111の前記ビア114の直上に形成された導体パッド112と、前記導体パッド112上に形成されたバンプ160とを備え、前記導体パッド112は、球面状の凹部112aを有することを特徴とする。
【選択図】図1
【解決手段】多層配線基板100は、絶縁基板111と、前記絶縁基板111に埋め込まれたペースト材料からなるビア114と、前記ビア114に接触するように前記絶縁基板111の前記ビア114の直上に形成された導体パッド112と、前記導体パッド112上に形成されたバンプ160とを備え、前記導体パッド112は、球面状の凹部112aを有することを特徴とする。
【選択図】図1
Description
この発明は、電子部品が搭載される多層配線基板に関する。
パッケージ基板等の多層配線基板は、多層配線基板に形成されたバンプによってマザーボードへ実装される。多層配線基板にバンプを形成するには、基板表面に形成された導体パッドにソルダレジストを形成した後にペースト状の半田を印刷する所謂ペースト印刷法や、予め球形に加工された半田ボールを搭載した後にリフローする所謂ボールドロップ法が用いられるのが一般的である。
チップが高集積化すると、多層配線基板の表面にパッドに接続される配線が密集してくる。このため、樹脂と配線の熱膨張率の差により、基板にねじれや歪みが発生しクラックを生じさせるという問題がある。そこでバンプの一部を内層側からビアホールを介して接続することにより、多層配線基板の表面に配線が密集しないようにした多層配線基板も知られている(特許文献1)。
しかし、特許文献1に示される多層配線基板のように、導体パッドの部分がビアホールのような深いすり鉢状になっていると、バンプ内にボイドが発生し易くなるため、製造工程における工程不良の発生頻度が増加してしまう点が問題となる。
しかし、特許文献1に示される多層配線基板のように、導体パッドの部分がビアホールのような深いすり鉢状になっていると、バンプ内にボイドが発生し易くなるため、製造工程における工程不良の発生頻度が増加してしまう点が問題となる。
そこで、ビアホールに代えて、多層基板を貫通するビアホールに導電性ペースト材料を埋め込んでビアを形成することにより、多層基板間の導通を図り、ボイド発生の原因となる空隙の発生を防止するようにした構造も知られている。
しかし、導電ペースト材料からなるビアを用いたバンプを有する多層配線基板には、一般的に次に述べるような欠点がある。即ち、多層配線基板をマザーボードに実装した際、多層配線基板とマザーボードとの線膨張係数差によって、バンプに剪断応力が働き、これによって、バンプにクラックが生じて多層配線基板とマザーボードとの接続不良を引き起こす。
例えば、導体パッドを平面状にした場合、バンプの形状は、導体パットによって球形の一部が切り取られた半球形状となる。この場合、切り取られた切断面で剪断応力を受けることになる。そのため、バンプの切断面をより大きくすることでバンプの接続信頼性を向上させることができる。しかし、バンプの切断面を大きくすると、バンプの高さが低くなってしまい、バンプを介した実装基板への接続信頼性が低下する。バンプの高さを高くするには、このバンプの切断面を可能な限り小さくする必要がある。つまり、バンプ高さと剪断応力による接続信頼性とは、トレードオフの関係となっている。また、導体パッドが平面状である場合、バンプの位置ずれの問題も生じやすくなる。
本発明は、導体パッドに対するバンプの接続信頼性及び搭載精度を向上させた多層配線基板を提供することを目的とする。
本発明に係る多層配線基板は、絶縁基板と、前記絶縁基板に埋め込まれたペースト材料からなるビアと、前記ビアに接触するように前記絶縁基板の前記ビアの直上に形成された導体パッドと、前記導体パッド上に形成されたバンプとを備え、前記導体パッドは、球面状の凹部を有することを特徴とする。
本発明に係る多層配線基板によれば、導体パッドに球面状の凹部が設けられているため、導体パッドとバンプとの接続面積を大きく確保でき、バンプの剪断応力に対する強度も向上できる。また、導体パッドに凹部が設けられているため、バンプをセルフアライメントで搭載することができ、これによって、搭載精度を向上させることができる。更に、本発明によれば、導体パッドの凹部の深さをペーストの充填量で調整することができる。これによって、バンプの高さを調整することもできる。そのため、バンプ高さと接触面積の最適な組み合わせによる多層配線基板を提供することができる。
本発明によれば、導体パッドに対するバンプの接続信頼性及び搭載精度を向上させた多層配線基板を提供することができる。
以下、添付の図面を参照して、この発明の実施形態に係る多層配線基板を詳細に説明する。
先ず、本発明の実施形態に係る多層配線基板の構造について説明する。
図1は、本実施形態に係る多層配線基板の構造を示す断面図である。
図1に示すように、多層配線基板100は、第1プリント配線基材110、第2プリント配線基材120、第3プリント配線基材130、及び第4プリント配線基材140を熱圧着により一括積層した多層構造を備えている。また、多層配線基板1は、第3プリント配線基材130に貫通形成された開口部138からなる収容部139内に、第2プリント配線基材120に接続された電子部品150を収容している。更に、多層配線基板100は、第1配線プリント配線基板110の実装面側に形成されたバンプ160を備えている。
図1は、本実施形態に係る多層配線基板の構造を示す断面図である。
図1に示すように、多層配線基板100は、第1プリント配線基材110、第2プリント配線基材120、第3プリント配線基材130、及び第4プリント配線基材140を熱圧着により一括積層した多層構造を備えている。また、多層配線基板1は、第3プリント配線基材130に貫通形成された開口部138からなる収容部139内に、第2プリント配線基材120に接続された電子部品150を収容している。更に、多層配線基板100は、第1配線プリント配線基板110の実装面側に形成されたバンプ160を備えている。
第1プリント配線基板110は、絶縁層からなる第1樹脂基材111、第1樹脂基材111の実装面側に形成された導体パッド112、第1樹脂基材111及び導体パッド112の実装面側に塗布されたソルダレジスト115、第1樹脂基材111の実装面の反対側に形成された接着層116、並びに、第1樹脂基材111及び接着層116に貫通形成されたビアホール113に導電性ペーストが充填されて形成されたビア114を有する。ビア114は、導体パッド112の実装面の反対側に物理的に接続されている。ここで、導体パッド112には、球面状の凹部112aが設けられている。また、第1プリント配線基板110のソルダレジスト115は、少なくとも導体パッド112の凹部が露出するような孔部115aを備えるようにパターン形成されている。
なお、後述の製造工程によれば、ビアホール113に対する導電性ペーストの充填量を調整することで、バンプ160の高さを調整することができる。
また、導体パッド112の凹部は、球面状であることが好ましい。これによって、導体パッドとバンプとの接続面積をより確保できるからである。この点において、導体パッド112の凹部は、バンプ160の外形に沿った球面状であればより好ましい。
更に、バンプ160の導体パッド112の凹部に収まる部分の体積は、バンプ160全体の体積の1/3よりも少ないことが好ましい。これによって、バンプ160の高さを確保することが出来るからである。
また、導体パッド112の凹部は、球面状であることが好ましい。これによって、導体パッドとバンプとの接続面積をより確保できるからである。この点において、導体パッド112の凹部は、バンプ160の外形に沿った球面状であればより好ましい。
更に、バンプ160の導体パッド112の凹部に収まる部分の体積は、バンプ160全体の体積の1/3よりも少ないことが好ましい。これによって、バンプ160の高さを確保することが出来るからである。
第2プリント配線基板120は、絶縁層からなる第2樹脂基材121、第2樹脂基材121の実装面側に形成された配線122、第2樹脂基材121の実装面の反対側に形成された接着層126、並びに、第2樹脂基材121及び接着層126に貫通形成されたビアホール123に導電性ペーストが充填されて形成されたビア124を有する。配線122は、第1プリント配線基材110のビア114と物理的に接続されており、これによって、第1プリント配線基板110の導体パッド112と電気的に接続される。
第3プリント配線基板130は、絶縁層からなる第3樹脂基材131、第3樹脂基材131の実装面側及び実装面の反対側にそれぞれ形成された配線132a、132b、並びに、第3樹脂基材131に形成されたビアホール133内にめっき形成され、配線32a及び32bと接する導体間接続用のビア134を有する。ビア134は、第2プリント配線基材120のビア124と物理的に接続されており、これによって、配線132a及び132bと第2プリント配線基材120の配線122とは、電気的に接続される。また、第3プリント配線基材130には、開口部138からなる収容部139が形成されており、この中に電子部品150が収容されている。
電子部品150は、ウェハ151、並びに、ウェハ151の実装面側に形成された再配線電極152を有する。再配線電極152は、第2プリント配線基板120のビア124と物理的に接続されており、これによって、第2プリント配線基板120の配線122と電気的に接続される。
なお、ビア134は、ビアホール133内をめっきする代わりに、ビア114或いは124と同様に、導電性ペーストを充填させる構造としてもよい。その他、ビア134は、図示は省略するが、各配線132a及び132b間を貫通するスルーホール(貫通孔)内にめっきを施した構造のめっきスルーホールにより構成されてもよい。
第4プリント配線基板140は、絶縁層からなる第4樹脂基材141、第4樹脂基材141の実装面の反対側に形成された配線142、第4樹脂基材141及び配線142の実装面の反対側に形成されたソルダレジスト145、第4樹脂基材141の実装面側に形成された接着層146、並びに、第4樹脂基材141及び接着層146に貫通形成されたビアホール143に導電性ペーストが充填されて形成されたビア144を有する。ビア144は、一端が配線142の実装面側、他端が第3プリント配線基板130の配線132に物理的に接続されている。これによって、配線142及び第3プリント配線基板130の配線132は、電気的に接続される。
なお、第1プリント配線基板110の導体パッド112と、第2プリント配線基板120の配線122とを電気的に非接続にする場合などには、ビア114の材料として、樹脂分が多く非導電性のいわゆる穴埋めペーストを用いることもできる。これによっても、後述する本実施形態の効果を得ることができる。
次に、本実施形態に係る多層配線基板100の製造方法について説明する。
図2〜図5は、多層配線基板100の製造工程を示すフローチャートであり、図6〜図11は、多層配線基板100を製造工程毎に示す断面図である。なお、図2及び図6は、第1プリント配線基板110について、図7は、第2プリント配線基板120について、図3及び図8は、第3プリント配線基板130について、図9は、第4プリント配線基板140について、図4及び図10は、電子部品150について、図5及び図11は、多層配線基板100の最終工程について、それぞれの製造工程を示している。第2プリント配線基板120及び第4プリント配線基板140の製造工程を示すフローチャートについては、第1プリント配線基板110の製造工程を示すフローチャートと同様であるため、図2を用いて説明することにする。
図2〜図5は、多層配線基板100の製造工程を示すフローチャートであり、図6〜図11は、多層配線基板100を製造工程毎に示す断面図である。なお、図2及び図6は、第1プリント配線基板110について、図7は、第2プリント配線基板120について、図3及び図8は、第3プリント配線基板130について、図9は、第4プリント配線基板140について、図4及び図10は、電子部品150について、図5及び図11は、多層配線基板100の最終工程について、それぞれの製造工程を示している。第2プリント配線基板120及び第4プリント配線基板140の製造工程を示すフローチャートについては、第1プリント配線基板110の製造工程を示すフローチャートと同様であるため、図2を用いて説明することにする。
ここからは、第1プリント配線基板110の製造工程について図2及び図6を参照しながら説明する。
始めに、ステップS111において、図6(a)に示すように、第1樹脂基材111の片面に導体層112´が形成された片面銅張積層板(片面CCL)を準備する。ここで、片面CCLは、例えば厚さ12μm程度の銅箔からなる導体層112´に、厚さ25μm程度の第1樹脂基材111を貼り合わせた構造からなる。
この片面CCLとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを使用することができる。また、その他にも、片面CCLとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層112´を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを用いることもできる。なお、第1樹脂基材111は必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマ等のプラスチックフィルムからなるものであってもよい。
続いて、ステップS112において、図6(b)に示すように、導体層112´上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、導体パッド112のパターンを形成する。なお、導体層112´のエッチングには、塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。
続いて、ステップS113において、図6(c)に示すように、第1樹脂基材111の導体パッド112形成面の反対側に、接着材116´及びマスク材117を加熱圧着により貼り付ける。接着材116´としては、例えば厚さ25μm程度のエポキシ系熱硬化性フィルムを用いることができる。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて接着材116´が硬化しない温度で0.3MPaの圧力によりプレスしてこれらを貼り合わせることが挙げられる。
なお、接着層116や接着材116´に用いられる層間接着材は、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミドなどに代表される熱可塑性接着材などが挙げられる。また、層間接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。マスク材117は、前述の樹脂フィルムやPET、PENなどのプラスチックフィルムの他、UV照射によって接着や剥離が可能な各種フィルムを用いることができる。
続いて、ステップS114において、図6(d)に示すように、マスク材117側から、導体パッド112に向かって、例えばUV−YAGレーザ装置を用いてレーザ光を照射して、マスク材117、接着材116´及び第1樹脂基材111を貫通するビアホール113を所定箇所に形成する。このときのビアホール113は、直径が50μm〜150μm程度となるように形成される。ここで、ビアホール113内には、形成後にプラズマデスミア等のデスミア処理が施される。
なお、ビアホール113は、その他、炭酸ガスレーザ(CO2レーザ)やエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、デスミア処理は、CF4及びO2(四フッ化メタン+酸素)の混合ガスにより行うことができるが、Ar(アルゴン)などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
続いて、ステップS115において、図6(e)に示すように、ビアホール113内に、例えばスクリーン印刷により導電性ペーストを充填してビア114を形成する。この時、より多くのペーストがビアホール113から掻き出されるように印刷圧力を調整して、ペースト表面の高さが周囲のマスク材117よりも低くなるように充填しておく。
なお、導電性ペーストには、Au(金)、Ag(銀)、及びCu(銅)から選択される少なくとも1種類の低電気抵抗の金属素子と、Sn(スズ)、Bi(ビスマス)、In(インジウム)、及びPb(鉛)から選択される少なくとも1種類の低融点金属粒子を含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストを用いることができる。
このように構成された導電性ペーストは、含有された低融点の金属が200℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。従って、例えば、ビア114と配線122との接続部は、一括積層時に金属間化合物により合金化される。なお、導電性ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。
その他、導電性ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電性ペーストのビアホールへの充填方法としては、例えば印刷法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。
最後に、ステップS116において、図6(f)に示すように、マスク材117を剥離して除去すると、第1プリント配線基板110が完成する。
ここまでが、第1プリント配線基板110の製造工程である。
ここまでが、第1プリント配線基板110の製造工程である。
ここからは、第2プリント配線基板120の製造工程について図2及び図7を参照しながら簡単に説明する。
始めに、ステップS111において、図7(a)に示すように、第2樹脂基材121の片面に導体層122´が形成された片面銅張積層板(片面CCL)を準備する。
続いて、ステップS112において、図7(b)に示すように、導体層122´上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、配線122のパターンを形成する。
続いて、ステップS113において、図7(c)に示すように、第2樹脂基材121の配線122形成面の反対側に、接着材126´及びマスク材127を加熱圧着により貼り付ける。
続いて、ステップS114において、図7(d)に示すように、マスク材127側から、配線122に向かって、例えばUV−YAGレーザ装置を用いてレーザ光を照射して、マスク材127、接着材126´及び第2樹脂基材121を貫通するビアホール123を所定箇所に形成する。
続いて、ステップS115において、図7(e)に示すように、ビアホール123内に、例えばスクリーン印刷により導電性ペーストを充填してビア124を形成する。なお、ビア124に接続される第3プリント配線基板130のビア134又は電子部品150の再配線電極152には、導体パッド112のような凹部を設ける必要がない。そのため、ビア124の形成の際は、ビア114を形成する場合とは異なり、ビアホール123に充填する導電性ペーストの表面の高さを、周囲のマスク材127よりも低くしなくても良い。
最後に、ステップS116において、図7(f)に示すように、マスク材127を剥離して除去すると、第2プリント配線基板20が完成する。
ここまでが、第2プリント配線基板20の製造工程である。
ここまでが、第2プリント配線基板20の製造工程である。
ここからは、第3プリント配線基板30の製造工程について図3及び図8を参照しながら簡単に説明する。
始めに、ステップS131において、図8(a)に示すように、第3樹脂基材131の両面に導体層132a´、132b´が形成された両面銅張積層板(両面CCL)を準備する。
続いて、ステップS132において、図8(b)に示すように、所定箇所にビアホール133を形成して、例えばプラズマデスミア処理を行う。
続いて、ステップS133において、図8(c)に示すように、第3樹脂基材131の片面にパネルめっき処理を施して、導体層132a´上及びビアホール133内にめっき層134´を形成する。ビアホール133内のめっき層134´は後にめっきビア34として用いられるものであり、これによって、第3樹脂基材131の両面の導体層132a´及び132b´が電気的に接続される。
続いて、ステップS134において、図8(d)に示すように、第3樹脂基材131の両面にエッチング等により配線132a、132bやめっきビア134などの配線パターンを形成する
最後に、ステップS135において、図8(e)に示すように、電子部品150が収容される部分をUVレーザなどにより除去し、開口部138形成すると、第3プリント配線基板130が完成する。
ここまでが、第3プリント配線基板130の製造工程である。
ここまでが、第3プリント配線基板130の製造工程である。
ここからは、第4プリント配線基板140の製造工程について図2及び図9を参照しながら簡単に説明する。
始めに、ステップS111において、図9(a)に示すように、第4樹脂基材141の片面に導体層142´が形成された片面銅張積層板(片面CCL)を準備する。
続いて、ステップS112において、図9(b)に示すように、導体層142´上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、配線142のパターンを形成する。
続いて、ステップS113において、図9(c)に示すように、第4樹脂基材141の配線142形成面の反対側に、接着材146´及びマスク材147を加熱圧着により貼り付ける。
続いて、ステップS114において、図9(d)に示すように、マスク材147側から、配線142に向かって、例えばUV−YAGレーザ装置を用いてレーザ光を照射して、マスク材147、接着材146´及び第2樹脂基材141を貫通するビアホール143を所定箇所に形成する。
続いて、ステップS115において、図9(e)に示すように、ビアホール143内に、例えばスクリーン印刷により導電性ペーストを充填してビア144を形成する。
最後に、ステップS116において、図9(f)に示すように、マスク材147を剥離して除去すると、第4プリント配線基板140が完成する。
ここまでが、第4プリント配線基板140の製造工程である。
ここまでが、第4プリント配線基板140の製造工程である。
ここからは、電子部品150の製造工程について図4及び図10を参照しながら簡単に説明する。
始めに、ステップS151において、図10(a)に示すように、酸化ケイ素や窒化ケイ素などの無機絶縁層が形成されたダイシング前のウェハ151を準備する。その後、ウェハ151の実装面に導体層152´を形成する。
続いて、ステップS152において、図10(b)に示すように、例えばセミアディティブ法により、電子部品150の上に導体回路(図示せず)や再配線電極152を形成する。
最後に、ステップS153において、プロービングにより検査を行って、図10(c)に示すように、ダイシングにより電子部品150を個片化すると、電子部品150が完成する。
ここまでが、電子部品150の製造工程である。
ここまでが、電子部品150の製造工程である。
ここからは、第1〜第4プリント配線基板110〜140の積層工程以降の製造工程について、図5及び図11を参照しながら説明する。
上記のように、第1〜第4プリント配線基板110〜140及び電子部品150を作製したら、ステップS161において、図11(a)に示すように、電子部品150の再配線電極152と第2プリント配線基板120のビア124を、電子部品用実装機で位置合わせして、第2プリント配線基板120の接着層126及びビア124の導電性ペーストが硬化していない状態で、電子部品150を第2プリント配線基板120に仮留め接着し、実装する。
続いて、ステップS162において、第1〜第4プリント配線基板110〜140及び電子部品150を、電子部品150が開口部138からなる収容部139内に収まる。また、各ビア114〜144と各配線112〜142とが所望の位置で接するように位置決めし、積層する。
続いて、ステップS163において、例えば真空キュアプレス機を用いて、1kPa以下の減圧雰囲気中にて加熱加圧することで、図11(b)に示すように、熱圧着により一括積層し、多層配線基板100を製造する。このキュアプレス工程では、図示しないクッション紙や副資材などを通じてビア114、124、144を形成する導電性ペーストに圧力がかかり、ペーストの圧縮や体積収縮がおこる。特にビア114については、導電性ペーストの充填量をビアホール体積に対して減少させているため、キュアプレス工程後のビア114の断面構造は図11(b)に示すようにすり鉢状に凹んだ形になると共に、導体パッド112には凹部112aが形成される。
なお、このステップS163では、層間の各接着層116、126、及び146や各樹脂基材111〜141等の硬化と同時に、ビアホール113、123、及び143に充填された導電性ペーストの硬化及び合金化が行われる。従って、導電性ペーストと接する各配線122等との間には、金属間化合物の合金層が形成される。
続いて、ステップS164において、第1プリント配線基板110の導体パッド112側及び第4プリント配線基材140の配線142側の樹脂基材111、141上に、ソルダレジスト115及び145を形成する。このうちソルダレジスト115については、孔部115aを有するようにパターン形成する。
続いて、ステップS165において、孔部115aを介して導体パッド112上に半田などによりバンプ160を形成する。これによって、図1に示す多層配線基板1が完成する。
そして、ステップS166において、バンプ160を介して多層配線基板100を図示しない実装基板に実装する。
以上が、多層配線基板100の製造工程である。
以上が、多層配線基板100の製造工程である。
次に、本実施形態の効果を説明する前提として、本実施形態の比較例に係る多層配線基板について説明する。
図12は、本比較例に係る多層配線基板A00の構造を示す断面図であり、図13は、この多層配線基板A00を製造工程毎に示す断面図である。
多層配線基板A00と多層配線基板100とは、第1プリント配線基板A10(110)の構造及び製造工程並びにバンプA60(160)の構造が異なっている。
比較例の場合、第1配線プリント基板A10の製造工程においてビアホールA13に対してビアA14となる導電性ペーストを充填する際、図13(a)に示すように、導電性ペーストを周囲のマスク材A17の表面と同じ高さまで充填する。そして、図13(b)に示すように、マスク材A17を剥離して除去することで第1プリント配線基板A10を製造する。
しかし、このような製造工程の場合、導電性ペーストをビアホールA13の体積と同等に充填しているため、キュアプレス後のビアA14の断面構造は、図12に示すように、平坦になり、これに伴って、導体パッドA12のバンプ搭載部分A60aも平面状になる。そのため、導体パッドA12に搭載されるバンプA60は、導体パッドA12のバンプ搭載部分A60aの形状に合わせるように、球体の一部を切断したような半球状に形成される。
このような構造のバンプA60の場合、多層配線基板A10と実装基板との線膨張係数差によって生じる剪断応力が、バンプA60の切断面A60aにかかる。この場合、導体パッドA12とバンプA60との十分な接続面積を確保できなければ、バンプA60には剪断応力によってクラックが生じてしまい、これによって接続不良が発生する。また、このような問題を回避するため、バンプA60の切断面A60aを広くすることもできるが、この場合、バンプA60の高さの確保することが困難になる。また、導体パッドA12が平面状であるため、ソルダレジストA15に孔部A15aを設けた場合であっても、バンプA60の搭載精度は高いものではない。
これらの点に関し、本実施形態によれば、多層配線基板100の導体パッド112にバンプ160の外形に沿った球面状の凹部112aが設けられているため、比較例に比べて、導体パッド112に対するバンプ160の接続面積を大きくすることができ、剪断応力に対する強度を向上させることができる。また、導体パッド112に凹部112aが設けられているため、バンプ160をセルフアライメントで搭載することができるため、比較例に比べて搭載精度を向上させることができる。更に、本実施形態の場合、導体パッド112の凹部112aの深さを導電性ペーストの充填量で調整することができる。これによって、バンプ160の高さを調整することもできる。そのため、バンプ高さと接触面積の最適な組み合わせによる多層配線基板100を提供することができる。
なお、上述の製造工程において、ビアホールに対してビアとなる導電性ペーストを充填する前に、導体パッドを予め所望の深さのすり鉢状に凹ませておいても良い。具体的には、真空印刷機などを用いて導体パッド外側よりもビアホール内を負圧にすることにより、圧力差にて導体パッドをすり鉢状に凹ませたまま導電性ペーストを充填できる。このような製造工程であっても、本実施形態と同等の効果を得ることができる。
100 多層配線基板
110 第1プリント配線基板
111 第1樹脂基材
112 導体パッド
112a 凹部
112´,122´,132a´,132b´,142´,152´ 導体層
113,123,133,143 ビアホール
114,124,134,144 ビア
115,145 ソルダレジスト
115a 孔部
116,126,146 接着層
116´,126´,146´ 接着材
117,127 マスク材
120 第2プリント配線基板
121 第2樹脂基材
122,132a,132b,142 配線
130 第3プリント配線基板
131 第3樹脂基材
134´ めっき層
138 開口部
139 収容部
140 第4プリント配線基板
141 第4樹脂基材
152 再配線電極
160 バンプ
110 第1プリント配線基板
111 第1樹脂基材
112 導体パッド
112a 凹部
112´,122´,132a´,132b´,142´,152´ 導体層
113,123,133,143 ビアホール
114,124,134,144 ビア
115,145 ソルダレジスト
115a 孔部
116,126,146 接着層
116´,126´,146´ 接着材
117,127 マスク材
120 第2プリント配線基板
121 第2樹脂基材
122,132a,132b,142 配線
130 第3プリント配線基板
131 第3樹脂基材
134´ めっき層
138 開口部
139 収容部
140 第4プリント配線基板
141 第4樹脂基材
152 再配線電極
160 バンプ
Claims (4)
- 絶縁基板と、
前記絶縁基板に埋め込まれたペースト材料からなるビアと、
前記ビアに接触するように前記絶縁基板の前記ビアの直上に形成された導体パッドと、
前記導体パッド上に形成されたバンプと
を備え、
前記導体パッドは、球面状の凹部を有する
ことを特徴とする多層配線基板。 - 絶縁基板と、
前記絶縁基板に埋め込まれたペースト材料からなるビアと、
前記ビアに接触するように前記絶縁基板の前記ビアの直上に形成された導体パッドと、
前記導体パッド上に形成されたバンプと
を備え、
前記導体パッドは、前記バンプが搭載される部分に当該バンプの外形に沿った球面状の凹部を有する
ことを特徴とする多層配線基板。 - 前記ビアを構成するペースト材料は、導電性ペースト材料である
ことを特徴とする請求項1又は2記載の多層配線基板。 - 前記バンプの前記導体パッドの凹部に埋まっている体積は、当該バンプの全体の体積の1/3よりも少ない
ことを特徴とする請求項1〜3のいずれか1項に記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119994A JP2013247239A (ja) | 2012-05-25 | 2012-05-25 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119994A JP2013247239A (ja) | 2012-05-25 | 2012-05-25 | 多層配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013247239A true JP2013247239A (ja) | 2013-12-09 |
Family
ID=49846797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012119994A Pending JP2013247239A (ja) | 2012-05-25 | 2012-05-25 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013247239A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013805A (ja) * | 2018-07-13 | 2020-01-23 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
-
2012
- 2012-05-25 JP JP2012119994A patent/JP2013247239A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020013805A (ja) * | 2018-07-13 | 2020-01-23 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8941016B2 (en) | Laminated wiring board and manufacturing method for same | |
KR101868680B1 (ko) | 회로 기판, 회로 기판의 제조 방법 및 전자 기기 | |
JP5261756B1 (ja) | 多層配線基板 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2014053604A (ja) | プリント回路基板 | |
JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
JP2006114621A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
US9699921B2 (en) | Multi-layer wiring board | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
JP2020102593A (ja) | 基板、基板の製造方法及び電子装置 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
JP5406322B2 (ja) | 電子部品内蔵多層配線基板及びその製造方法 | |
JP5491991B2 (ja) | 積層配線基板及びその製造方法 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
JP6315681B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP2013247239A (ja) | 多層配線基板 | |
KR100722604B1 (ko) | 인쇄회로기판의 제조방법 | |
JP5836019B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP4892924B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP6062884B2 (ja) | 部品内蔵基板及びその製造方法並びに実装体 | |
JP5408754B1 (ja) | 多層配線基板及びその製造方法 | |
JP6028256B2 (ja) | 部品内蔵基板及びその製造方法 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
JP5920716B2 (ja) | 部品内蔵基板の製造方法 |