JP2013048494A - 撮像装置および撮像システム - Google Patents
撮像装置および撮像システム Download PDFInfo
- Publication number
- JP2013048494A JP2013048494A JP2012267634A JP2012267634A JP2013048494A JP 2013048494 A JP2013048494 A JP 2013048494A JP 2012267634 A JP2012267634 A JP 2012267634A JP 2012267634 A JP2012267634 A JP 2012267634A JP 2013048494 A JP2013048494 A JP 2013048494A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- line
- inverted
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【解決手段】複数の画素を有する画素アレイを備える撮像装置において、画素アレイから出力される信号を処理する信号処理部と、第1入力端子に信号処理部から提供される信号と第2入力端子に提供される基準レベルとの差分を増幅して、第1出力線に非反転出力信号を出力し、第2出力線に反転出力信号を出力する増幅部と、リセット信号に応答して、第1出力線と第2出力線とを短絡するスイッチとを含む。
【選択図】図1
Description
[第1実施形態]
図1は本発明の撮像装置の第1実施形態を示すブロック図である。
図3および図4に本発明の第2実施形態のブロック図およびタイミング図を示す。
図5は本発明の第3実施形態を示した回路図である。本実施形態は、第1と第2実施形態と増幅回路の構成が異なるものである。増幅回路の第1入力端子と第2入力端子に至るまでの構成は、図3に示す第2の実施形態と同一である。この増幅回路には、まず2つのオペアンプ501、502を有し、負の入力端子には、各々第1入力端子201と第2入力端子202に接続される。増幅回路104にはこのオペアンプのほかに、定電流源503および抵抗を有する。抵抗504と抵抗505は抵抗値R1の抵抗素子であり、抵抗506と抵抗507は抵抗値R2の抵抗素子である。本回路の電源電圧をVDDとし、抵抗504と抵抗506に流れる電流をI1とする。また、抵抗505と抵抗507に流れる電流をI2とし、抵抗504と、抵抗505の接続されている点の電位をV0とする。更に、第1共通読出し線201と第2共通読出し線202の電位それぞれ、、Vchs、Vchn、その出力をVout、VoutBとすると、増幅回路の2出力差と2入力差の関係は次のように、表わされる。
VoutB=VDD - R2*I1(2)
これらから、
Vout−VoutB =R2*(I1−I2) (3)
一方、
Vchs =VO + R1*I1 (4)
Vchn =VO + R1*I2 (5)
これらから、
Vchs−Vchn =R1*(I1−I2) (6)
(3)式と(6)式から
Vout− VoutB=(R2/R1)*( Vchs− Vchn) (7)
が得られる。
図6は本発明の第4実施形態を示した回路図である。図6において、増幅部601は、増幅回路104およびバッファ回路602を有する。
図7は本発明の第5実施形態を示した回路図である。図7において、増幅部601は、増幅回路104、バッファ回路602を有する。
上述の実施形態における列読み出し回路は、例えば画素アレイからの信号を増幅する回路や、画素アレイからの信号に含まれるノイズ成分を除去するCDS回路や、画素アレイからの信号を一時的に保持する容量などであっても良い。
図8は、前述した各実施形態の撮像装置を備える撮像システムの構成図である。撮像システムには、まず撮像面へ像を形成する光学系として、レンズのプロテクトとメインスイッチを兼ねるバリア1、被写体の光学像を撮像素子4に結像させるレンズ2、レンズ2を通った光量を可変するための絞り3がある。そして、レンズ2で結像された被写体を画像信号として取り込むための撮像装置4がある。ここで、撮像装置4は上記の各実施形態で説明した撮像装置の部分がある。さらにシステムとして、撮像装置4から出力される画像信号に各種の補正、クランプ等の処理を行う撮像信号処理回路5、撮像素子4より出力される画像信号のアナログ−ディジタル変換を行うA/D変換器6、A/D変換器6より出力された画像データを生成し、各種の補正を行いデータを圧縮する信号処理部7がある。また、撮像装置4及び撮像信号処理回路5及びA/D変換器6及び信号処理部7に各種タイミング信号を出力するタイミング発生部8から構成される。なお、5〜8の各回路は撮像装置4と同一チップ上に形成しても良い。また、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部9、画像データを一時的に記憶するためのメモリ部10、記録媒体に記録又は読み出しを行うための記録媒体制御インターフェース部11、画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体12、外部コンピュータ等と通信するための外部インターフェース(I/F)部13で撮像システムは構成される。
101 画素アレイ
102 信号処理部
104 増幅回路
106 列読出し回路
109 入力側リセットスイッチ
110 共通読出し線
105 基準レベル供給部
112 リセットタイミング供給部
113 第1出力線
114 第2出力線
115 スイッチ
116 第1入力端子
117 第2入力端子
118 列選択スイッチ
Claims (15)
- 複数の画素を有する画素アレイを備える撮像装置であって、
第1入力端子および第2入力端子を有し、前記第1入力端子に入力される前記画素アレイから出力される信号に応じたレベルと前記第2入力端子に供給される基準レベルとの差分を増幅して、第1出力線に非反転出力信号を、第2出力線に反転出力信号を出力する増幅部と、
リセット信号に応答して前記第1出力線と前記第2出力線とを短絡するスイッチと、
を含むことを特徴とする撮像装置。 - 前記画素アレイから出力される信号を処理する信号処理回路をさらに含み、
前記信号処理回路は、前記画素アレイからの信号を読み出す複数の列読出し回路と、
前記複数の列読出し回路によって読み出された前記信号を選択的に共通読出し線に出力する列選択回路と、
基準レベルを供給する基準レベル供給部と、
前記共通読出し線のレベルを前記基準レベルに基づいてリセットする入力側リセットスイッチとを含み、
前記共通読出し線は前記第1または第2入力端子に接続されることを特徴とする請求項1に記載の撮像装置。 - 前記入力側リセットスイッチが、前記リセット信号に同期して制御され、前記共通読出し線のレベルを基準レベルに設定することを特徴とする請求項2に記載の撮像装置。
- 前記共通読出し線が、前記列読出し回路によって前記画素アレイから読み出された信号が出力される第1共通読出し線と、前記列読出し回路からのノイズ信号が前記基準レベルとして出力される第2共通読出し線とを含み、
前記増幅部は、前記第1共通読出し線に出力される信号と前記第2共通読出し線に出力される信号との差分を増幅するように構成されていることを特徴とする請求項2または3のいずれかに記載の撮像装置。 - 前記入力側リセットスイッチは、前記第1共通読出し線のレベルと、前記第2共通読出し線のレベルを前記基準レベル供給部が供給する基準レベルに設定することを特徴とする請求項4に記載の撮像装置
- 前記増幅部が、前記第1入力端子に前記信号処理回路から提供される信号と前記第2入力端子に提供される基準レベルとの差分を増幅する増幅回路と、前記増幅回路で増幅された差分に応じた信号をバッファリングするバッファ回路とを含むことを特徴とする請求項2から4のいずれか1項に記載の撮像装置。
- 前記増幅回路は、前記第1出力線に前記非反転出力信号を出力し、前記第2出力線に前記反転出力信号を出力するように構成され、前記バッファ回路は、前記非反転出力信号をバッファリングする第1バッファ回路と、前記反転出力信号をバッファリングする第2バッファ回路とを含むことを特徴とする請求項6に記載の撮像装置。
- 前記増幅回路は、第1非反転出力信号および第1反転出力信号を出力し、前記バッファ回路は、前記第1非反転出力信号をバッファリングして前記第1出力線に前記非反転出力信号として出力する第1バッファ回路と、前記第1反転出力信号をバッファリングして前記第2出力線に前記反転出力信号として出力する第2バッファ回路とを含むことを特徴とする請求項6に記載の撮像装置。
- 前記増幅部は、前記画素アレイの列ごとに設けられていることを特徴とする請求項1に記載の撮像装置。
- 前記撮像装置は、第1出力パッドを及び第2出力パッドを有する半導体チップとして構成され、
前記第1出力パッドに前記第1出力線が接続され、前記第2出力パッドに前記第2出力線が接続されている、
ことを特徴とする請求項1乃至9のいずれか1項に記載の撮像装置。 - 前記スイッチは、前記リセット信号に応答して前記第1出力線と前記第2出力線とを短絡するように構成されていることを特徴とする請求項10に記載の撮像装置。
- 前記半導体チップは、前記リセット信号を受ける入力パッドを更に有する、
ことを特徴とする請求項11に記載の撮像装置。 - 前記スイッチは、ゲートに供給される前記リセット信号に応答して前記第1出力線と前記第2出力線とを短絡するMOSトランジスタを含む、
ことを特徴とする請求項12に記載の撮像装置。 - 前記半導体チップは、前記リセット信号を反転させた論理レベルを有する反転リセット信号を受ける第2入力パッドを更に有し、前記リセット信号はアクティブレベルがハイレベルであり、前記反転リセット信号はアクティブレベルがローレベルであり、
前記スイッチは、ゲートに供給される前記リセット信号に応答して前記第1出力線と前記第2出力線とを短絡するNMOSトランジスタと、ゲートに供給される前記反転リセット信号に応答して前記第1出力線と前記第2出力線とを短絡するPMOSトランジスタとを含む、
ことを特徴とする請求項13に記載の撮像装置。 - 請求項1から14のいずれか1項に記載の撮像装置と、
前記撮像装置の撮像面への像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と
を備えることを特徴とする撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267634A JP5462928B2 (ja) | 2012-12-06 | 2012-12-06 | 撮像装置および撮像システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012267634A JP5462928B2 (ja) | 2012-12-06 | 2012-12-06 | 撮像装置および撮像システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008051122A Division JP5156434B2 (ja) | 2008-02-29 | 2008-02-29 | 撮像装置および撮像システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013048494A true JP2013048494A (ja) | 2013-03-07 |
JP5462928B2 JP5462928B2 (ja) | 2014-04-02 |
Family
ID=48011172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012267634A Expired - Fee Related JP5462928B2 (ja) | 2012-12-06 | 2012-12-06 | 撮像装置および撮像システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5462928B2 (ja) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162246A (ja) * | 1993-12-02 | 1995-06-23 | Fujitsu Ltd | 差動増幅回路 |
JPH07283386A (ja) * | 1994-02-21 | 1995-10-27 | Sony Corp | 固体撮像装置及びその駆動方法 |
JP2003198949A (ja) * | 2001-12-26 | 2003-07-11 | Canon Inc | 固体撮像装置及びシステム |
JP2003283269A (ja) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
JP2004312039A (ja) * | 1999-02-25 | 2004-11-04 | Canon Inc | 光電変換素子 |
JP2006174091A (ja) * | 2004-12-16 | 2006-06-29 | Olympus Corp | 差動増幅回路及びそれを用いたデジタルカメラシステム |
JP2006295593A (ja) * | 2005-04-12 | 2006-10-26 | Olympus Corp | スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置 |
WO2006118184A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 半導体装置 |
JP2007028192A (ja) * | 2005-07-15 | 2007-02-01 | Victor Co Of Japan Ltd | 固体撮像素子のcds回路 |
JP2007266760A (ja) * | 2006-03-27 | 2007-10-11 | Canon Inc | 撮像素子 |
JP2007312065A (ja) * | 2006-05-18 | 2007-11-29 | Olympus Corp | クランプ回路及びそれを用いた映像信号処理装置 |
JP2008017100A (ja) * | 2006-07-05 | 2008-01-24 | Olympus Corp | 固体撮像装置 |
-
2012
- 2012-12-06 JP JP2012267634A patent/JP5462928B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07162246A (ja) * | 1993-12-02 | 1995-06-23 | Fujitsu Ltd | 差動増幅回路 |
JPH07283386A (ja) * | 1994-02-21 | 1995-10-27 | Sony Corp | 固体撮像装置及びその駆動方法 |
JP2004312039A (ja) * | 1999-02-25 | 2004-11-04 | Canon Inc | 光電変換素子 |
JP2003198949A (ja) * | 2001-12-26 | 2003-07-11 | Canon Inc | 固体撮像装置及びシステム |
JP2003283269A (ja) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 差動増幅回路 |
JP2006174091A (ja) * | 2004-12-16 | 2006-06-29 | Olympus Corp | 差動増幅回路及びそれを用いたデジタルカメラシステム |
JP2006295593A (ja) * | 2005-04-12 | 2006-10-26 | Olympus Corp | スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置 |
WO2006118184A1 (ja) * | 2005-04-28 | 2006-11-09 | Nec Corporation | 半導体装置 |
JP2007028192A (ja) * | 2005-07-15 | 2007-02-01 | Victor Co Of Japan Ltd | 固体撮像素子のcds回路 |
JP2007266760A (ja) * | 2006-03-27 | 2007-10-11 | Canon Inc | 撮像素子 |
JP2007312065A (ja) * | 2006-05-18 | 2007-11-29 | Olympus Corp | クランプ回路及びそれを用いた映像信号処理装置 |
JP2008017100A (ja) * | 2006-07-05 | 2008-01-24 | Olympus Corp | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5462928B2 (ja) | 2014-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5156434B2 (ja) | 撮像装置および撮像システム | |
JP6760064B2 (ja) | 比較器、ad変換器、固体撮像装置、電子機器、および比較器の制御方法 | |
JP5142696B2 (ja) | 光電変換装置、及び光電変換装置を用いた撮像システム | |
JP5311954B2 (ja) | 固体撮像装置の駆動方法 | |
JP5142749B2 (ja) | 撮像装置、撮像装置の制御方法及び撮像システム | |
JP4054839B1 (ja) | 光電変換装置およびそれを用いた撮像システム | |
TWI478578B (zh) | 固態影像拾取器件、驅動其之方法、用於其之信號處理方法、以及影像拾取裝置 | |
US8159573B2 (en) | Photoelectric conversion device and imaging system | |
JP5251592B2 (ja) | 固体撮像装置、撮像装置、半導体装置 | |
JP4677310B2 (ja) | イメージセンサの検出回路 | |
JP6164797B2 (ja) | 信号受信部テスト回路、撮像装置、信号受信部テスト方法、撮像装置のテスト方法 | |
US20140333815A1 (en) | Solid-state imaging apparatus and camera | |
US9549138B2 (en) | Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter | |
US9282267B2 (en) | Solid-state imaging device and camera | |
JP2017188879A (ja) | 撮像装置 | |
JP2003234957A (ja) | 固体撮像装置およびその出力方法 | |
JP6351252B2 (ja) | 光電変換装置の駆動方法 | |
US20190313047A1 (en) | Image sensor and imaging apparatus | |
JP2014033363A (ja) | 撮像装置 | |
JP5106596B2 (ja) | 撮像装置 | |
JP5462928B2 (ja) | 撮像装置および撮像システム | |
JP5070945B2 (ja) | 固体撮像装置、撮像装置 | |
US9854191B2 (en) | Solid-state image sensor and driving method | |
JP5224983B2 (ja) | 固体撮像装置 | |
WO2015182326A1 (ja) | リアクタンス性負荷の駆動回路及びその駆動方法、並びに、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140117 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5462928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |