JP2013026491A - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP2013026491A
JP2013026491A JP2011160691A JP2011160691A JP2013026491A JP 2013026491 A JP2013026491 A JP 2013026491A JP 2011160691 A JP2011160691 A JP 2011160691A JP 2011160691 A JP2011160691 A JP 2011160691A JP 2013026491 A JP2013026491 A JP 2013026491A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
sic
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011160691A
Other languages
English (en)
Other versions
JP6083105B2 (ja
Inventor
Takuo Saito
拓雄 斎藤
Hiroko Kawaguchi
博子 川口
Toru Yoshie
徹 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011160691A priority Critical patent/JP6083105B2/ja
Publication of JP2013026491A publication Critical patent/JP2013026491A/ja
Application granted granted Critical
Publication of JP6083105B2 publication Critical patent/JP6083105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】SiCが用いられる半導体層中において、簡易な工程で再現性よく埋め込み絶縁層を形成する。
【解決手段】単結晶のSiC12の表面の温度を局所的に急激に上昇させ、その後で急激に冷却することによって、単結晶を局所的に非晶質化層30を形成することができる。この非晶質層30は、元の単結晶SiCの導電型や抵抗率に関わらず、高抵抗層(絶縁層)となる。このため、こうした非晶質層を埋め込み絶縁層と同様に使用することができる。このためには、(1)レーザー光を効率的に吸収する層100を局所的に半導体層の上に形成してからレーザー光を照射する、(2)レーザー光を局所的に半導体層に照射する、という2つの手段のいずれかを用いることができる。
【選択図】図6

Description

本発明は、炭化珪素(SiC)を用いた半導体装置の製造方法に関する。また、この製造方法によって製造された半導体装置に関する。
炭化珪素(SiC)は、その禁制帯幅がシリコン等と比べて広いため、パワー素子等の材料として極めて有望である。この材料が用いられたショットキーダイオード(SBD:Schottky Barrier Diode)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)等が実現されている。
SiCが用いられる場合に限らず、こうしたデバイスにおいては、絶縁層が様々な形態で用いられる。例えば、特許文献1に示されるように、同一の半導体基板上に複数の素子が形成されたデバイスにおいては、素子分離のために、素子間の領域において半導体層が掘り下げられた溝(トレンチ)が形成され、この溝中に絶縁層(埋め込み絶縁層)が充填された構成が採用される。
また、例えばSiCが用いられたショットキーダイオードにおいては、特許文献2に記載されるように、リーク電流を低減するために、ショットキー電極の周辺におけるn型半導体層表面にp型層からなるガードリングが形成される。このガードリングは、イオン注入とその後の熱処理によって形成される。また、このp型層を前記と同様の構成の埋め込み絶縁層で構成することも有効である。
特開2010−258345号公報 特開2008−53418号公報
上記の素子分離領域となる埋め込み絶縁層は、まず、ドライエッチングによって所望の形状(平面形状、断面形状)のトレンチを形成した後に、このトレンチ内を絶縁層で充填することによって形成される。しかしながら、このトレンチ内だけに絶縁層を充填することは困難であるため、実際には、トレンチを含む広い領域に絶縁層を形成し、その後でトレンチ以外の領域における絶縁層を除去(エッチバック)することによって、こうした埋め込み絶縁層が形成される。この場合、この素子の分離特性は、トレンチのエッチング形状や絶縁層の充填性に大きく左右される。すなわち、こうした特性が安定しないと、安定した分離特性を得ることは困難であった。また、こうした構造を形成するためには、(1)トレンチエッチング、(2)絶縁層形成、(3)エッチバックの工程が必要であるため、製造工程が複雑となった。
こうした点については、埋め込み絶縁層がガードリングとして用いられる場合においても同様である。
すなわち、SiCが用いられる半導体層中において、簡易な工程で再現性よく埋め込み絶縁層を形成することは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置の製造方法は、炭化珪素(SiC)からなる半導体層が用いられ、当該半導体層中に埋め込み絶縁層が形成された構成を具備する半導体装置の製造方法であって、前記半導体層に光を照射することによって前記半導体層中のSiCを局所的に非晶質化して前記埋め込み絶縁層とする光照射工程を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記光照射工程の前に、前記光を吸収する吸収層を前記半導体層における前記埋め込み絶縁層を形成する領域上に形成する吸収層形成工程を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記吸収層を黒鉛で構成し、前記光の波長を470nm以下とすることを特徴とする。
本発明の半導体装置の製造方法は、前記半導体層において、平面視における複数の領域にそれぞれ半導体素子を製造し、前記複数の領域の境界に前記埋め込み絶縁層を形成することを特徴とする。
本発明の半導体装置の製造方法は、平面視における環状の形態で前記半導体層に前記埋め込み絶縁層を形成し、前記環状の領域に囲まれた領域にショットキー電極を形成することを特徴とする。
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
本発明は以上のように構成されているので、SiCが用いられる半導体層中において、簡易な工程で再現性よく埋め込み絶縁層を形成することができる。
カーボンキャップ層(吸収層)におけるレーザー光の吸収率、透過率、反射率の膜厚依存性である。 黒鉛中における光強度の進入深さ依存性を5種類の波長において算出した結果である。 空気とSiCとの界面におけるレーザー光の反射と屈折の状況を示す図である。 空気とSiCとの界面におけるレーザー光の透過率、反射率の入射角度依存性を示す図である。 SiC非晶質層に対するI−V特性を実測した結果である。 第1の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 第2の実施の形態に係る半導体装置の製造方法を示す工程断面図である。 第2の実施の形態に係る半導体装置の変形例の断面図である。
以下、本発明の実施の形態となる半導体装置の製造方法につき説明する。ここで用いられる半導体装置を構成する半導体層の材料は炭化珪素(SiC)である。特に、この半導体層は、その結晶型が4H−SiC、6H−SiC、3C−SiC等である単結晶で構成される。
こうした単結晶のSiCの表面の温度を局所的に急激に上昇させ、その後で急激に冷却することによって、単結晶を局所的に非晶質化することができる。この非晶質層は、元の単結晶SiCの導電型や抵抗率に関わらず、高抵抗層(絶縁層)となる。このため、こうした非晶質層を前記の埋め込み絶縁層と同様に使用することができる。
こうした局所的な温度上昇は、レーザー光(光)を照射することによって実現することができる。このため、レーザー光の照射によって高温となる箇所を限定することによってこの非晶質層が形成される箇所を設定することができる。このためには、(1)レーザー光を効率的に吸収する層を局所的に半導体層の上に形成してからレーザー光を照射する、(2)レーザー光を局所的に半導体層に照射する、という2つの手段のいずれかを用いることができる。
初めに、レーザー光を効率的に吸収する層(吸収層)を局所的に半導体層の上に形成する場合について説明する。この吸収層の材料としては、光の吸収率が高く、半導体層の上におけるパターニングが容易であり、かつ後でこれを除去することが容易である材料として、例えば黒鉛がある。また、この場合に用いられるレーザー光の波長は、半導体層(SiC)では吸収されずに吸収層で吸収される波長帯域として、470nm(SiCの禁制帯幅に対応)以上の波長とすることが好ましい。この場合に、空気中からこの吸収層に光(レーザー光)を照射する際の光の吸収は、光の反射率、透過率を考慮して算出することができる。これは、空気、吸収層(炭素)の複素屈折率を考慮して求めることができる。また、これらの値は光の波長に依存する。表1は、この計算で用いられる複素屈折率(n+ik i:虚数単位)におけるn、kの値である。空気においては、波長によらずn=1、k=0とする。SiCにおいては、吸収が無視できる470nm以上の波長では、波長によらずn=2.63、k=0としている。
Figure 2013026491
図1は、入射角を0°(垂直入射)とした場合における吸収層(黒鉛)におけるレーザー光の反射率、透過率、吸収率の吸収層の膜厚依存性を、レーザー光の波長532nm(a)、808nm(b)とした場合について算出した結果である。この結果より、どちらの波長においても吸収率は膜厚の増加に伴って単調に増加し、吸収層を100nm以上の厚さとすれば、60%以上を吸収することができる。
同様にして、黒鉛中における光強度の進入深さ依存性を5種類の波長において算出した結果を図2に示す。この結果より、吸収層におけるレーザー光の進入長(透過率が1%となる深さ)と反射率を波長毎に算出した結果を表2に示す。
Figure 2013026491
以上の結果より、吸収層の膜厚とレーザー光の波長は、吸収層で充分にレーザー光の吸収がなされるように適宜設定される。
次に、吸収層を用いない場合について説明する。この場合に用いられるレーザー光の波長は、SiCで充分に吸収される波長として、前記の場合とは逆に、470nm以下とすることが好ましい。レーザー光は、小さなスポット状とされ、これを半導体層上の所望の位置に照射できる設定とされる。このスポット径は、必要とされる埋め込み絶縁層の幅よりも小さくする。
図3は、空気中から半導体層(SiC)にレーザー光(可視光)が30°の入射角で入射した場合の光の反射と屈折(透過)の状況を、上記の屈折率から算出した結果である。ここでは、左上から入射角30°で原点に対して入射した場合の状況が示されている。この場合のSiC中における屈折角は11°となっている。この結果より、レーザー光の入射角が0°(鉛直方向に対応)から外れた場合であっても、SiC中では光は鉛直方向に近い角度で進行することがわかる。このため、局所的に温度が上昇する領域を照射箇所の直下に制限することが可能である。なお、図3の結果は、薄い吸収層が半導体層の上に形成された場合であっても同様である。
次に、空気と半導体層の間の界面における光の透過率の入射角度依存性を計算した結果が図4である。ここで、透過率は、s波、p波、これらの平均、の3種類について示している。この結果より、入射角が60°以下であれば、80%程度の高い透過率が得られることが明らかである。すなわち、吸収層を用いずに直接半導体層(SiC)を鉛直方向に近い角度で照射すれば、局所的な温度上昇を起こし、非晶質層を形成することが可能である。ただし、レーザー光の入射角度を0°、すなわち垂直入射とすることが最も好ましい。
なお、実際にSiC単結晶から非晶質層を形成し、この層(厚さ1500nm)のI−V特性を調べた結果が図5である。100V以上の高電圧が印加された場合であっても流れる電流が小さく、埋め込み絶縁層として使用できることが明らかである。
以下では、本発明の実施の形態として、実際にこうして非晶質層が用いられる半導体装置の製造方法について説明する。なお、以下では、吸収層が用いられた場合について説明するが、吸収層を用いない場合においても、レーザー光の照射を局所的に行うことによって同様の構造が製造できることは明らかである。
(第1の実施の形態)
図6(a)〜(g)は、第1の実施の形態となる半導体装置の製造方法を示す工程断面図である。ここでは、SiCからなる半導体層10を用いて2種類の半導体素子(MOSFET、SBD)が異なる領域に形成され、これらの領域の間の素子分離のための埋め込み絶縁層として前記の非晶質層が用いられる。図1においては、MOSFETが形成される領域とSBDが形成される領域を含む断面が示されている。
まず、図6(a)に示されるように、ここでは、基板層11の上にn型SiC層12が形成された構成の半導体層10が用いられる。この半導体層10中にMOSFETが形成される領域(図中左側)に対応したpウェル20が形成される。更にpウェル20中において、MOSFETのソース・ドレインとなるn層21、22が形成される。pウェル20、n層21、22は、いずれもイオン注入によって形成され、イオン注入後にはアクセプタ、ドナーの活性化のための熱処理が行われる。この工程は通常知られるMOSFETの製造方法と同様である。
次に、図6(b)に示されるように、MOSFETが形成される領域とSBDが形成される領域の間に、カーボンキャップ層(吸収層)100を形成する(吸収層形成工程)。カーボンキャップ層100は、黒鉛(炭素)で構成された層であり、例えばフォトレジスト層を熱処理することによって炭化した層を用いることができる。あるいは、スパッタリング法等によってカーボンキャップ層100を全面に形成した後に、図6(b)の形態となるように、リソグラフィ・エッチングを行ってもよい。なお、図6(b)ではMOSFETが形成される領域とSBDが形成される領域を含む一方向における断面が示されているが、カーボンキャップ層100は埋め込み絶縁層が形成される領域の全てにわたりパターニングされて形成されている。
この状態で、図6(c)に示されるように、上面側の全面にわたり、レーザー光を照射する(光照射工程)。この際、小さなビームサイズのレーザー光をスキャンすることにより、全面に照射してもよい。レーザー光の波長は、カーボンキャップ層100で充分に吸収され、かつSiCでは吸収されないように設定される。また、カーボンキャップ層100によるレーザー光の吸収が大きく、SiCで小さくなるようにその膜厚やレーザー光の照射条件が設定される。これにより、カーボンキャップ層100の温度を選択的に高め、その直下の半導体層10の温度を高めることができる。
この照射により、カーボンキャップ層100の直下の半導体層10中においては急激な温度上昇が発生する。ただし、半導体層10の大部分の領域においてはカーボンキャップ層100は形成されておらず高温とはなっていないため、レーザー光の照射が終了すると、この熱は放散されるため、この部分は急激に冷却される。このカーボンキャップ層100の直下の半導体層10の領域においては、これらの加熱・急冷のサイクルにおいて急激な体積変化が生じるため、SiCの結晶構造がくずれ、非晶質化がなされる。
結局、図6(d)に示されるように、カーボンキャップ層100の直下の半導体層10においては、非晶質層30が形成される。前記の通り、この非晶質層30の抵抗率は高いため、これを埋め込み絶縁層として用いることができる。
その後、図6(e)に示されるように、カーボンキャップ層100を、半導体層10に影響を与えずに除去する(吸収層除去工程)。このためには、例えば、酸素プラズマやオゾンを用い、カーボンキャップ層100と酸素とを反応させて二酸化炭素を合成することで取り除くことができる。
その後、図6(f)に示されるように、半導体層10の表面を酸化し、ゲート酸化膜40を形成する。なお、非晶質層30も半導体層10と同様にSiとCで形成されるため、この際にゲート酸化膜40が表面に一様に形成される。また、この際の酸化温度は1200℃程度であり、半導体層10内部の非晶質層30はこれにより影響を受けない。
その後、図6(g)に示されるように、ドレイン領域とソース領域の間のゲート酸化膜40上にゲート電極61を形成してから層間絶縁層50を形成し、MOSFETのドレイン・ソース領域とSBDの電極領域において層間絶縁層50に開口を設ける。これらの開口された領域において、ドレイン電極63、ソース電極62、ショットキー電極64をそれぞれ形成する。層間絶縁層50は、例えばSiOで構成される。ゲート電極61は、良好なMOS特性が得られる材料、ドレイン電極63、ソース電極62はn型SiCとオーミック接触をする材料、ショットキー電極64はn型SiCとショットキー接触をする材料でそれぞれ構成される。これらの材料は、SiCのMOSFET、SBDにおいて通常知られているものと同様である。これらの成膜法、パターニング方法についても同様である。この構成により、図中の左側の領域でMOSFETが形成され、右側の領域でSBDが形成される。
この製造方法においては、非晶質層30がMOSFETとSBDの間の素子分離のための埋め込み絶縁層として用いられる。この際、従来のトレンチ構造のように、半導体層10のドライエッチング、絶縁層の埋め込み形成、絶縁層のエッチバックの工程は不要である。特に、従来のトレンチ構造の場合には、トレンチの内部における絶縁層の充填が不充分となる場合があるのに対し、この製造方法においては、半導体層10内部のSiCが自動的に非晶質化されるため、カーボンキャップ層100の直下においては、非晶質層30(埋め込み絶縁層)が隙間無く形成される。
また、非晶質層30が形成される位置は、カーボンキャップ層100を形成する位置によって設定することができる。カーボンキャップ層100は炭素で構成され、そのパターニングは容易であるため、この設定は容易である。また、非晶質層30の深さは、レーザー光の照射条件、例えば出力やスキャン速度等によって調整することが可能である。
すなわち、上記の製造方法によれば、SiCが用いられる半導体層10中において、簡易な工程で再現性よく埋め込み絶縁層を形成することができる。
(第2の実施の形態)
上記と同様の構成は、SiCが半導体層の材料として用いられた他の構成においても用いられる。図7は、SBDを製造する場合において、ガードリングとして非晶質層を用いる場合の製造方法を示す工程断面図である。
まず、図7(a)に示されるように、半導体層10中にイオン注入を行い、n型SiC層12におけるキャリア濃度等をSBDとして最適な範囲に制御する。また、注入されたドナーあるいはアクセプタを活性化するために、イオン注入の直後には熱処理を行う。SiCが半導体層10の材料として用いられる場合には、このための熱処理に必要な温度は例えば1800℃程度であり、Si等の場合と比べると高い。このため、この熱処理後においては、n型SiC層12(半導体層10)の最表面には、荒れや局所的な応力分布が発生した層が形成される。この最表面層は、SBDの特性に対する悪影響、特に逆方向電流の増大等の原因となる場合がある。
次に、図7(b)に示されるように、半導体層10中のガードリングとなるべき領域上にカーボンキャップ層(吸収層)100を形成する(吸収層形成工程)。カーボンキャップ層100の形成については、 図6(b)の場合と同様である。なお、図7(b)では2箇所にカーボンキャップ層100が形成されているが、カーボンキャップ層100は平面視において環状であり、図7(b)はその断面を示している。
その後、図7(c)に示されるようにレーザー光を照射し、図7(d)に示されるように環状に非晶質層30が形成された(光照射工程)後に、図7(e)に示されるようにカーボンキャップ層100を除去する(吸収層除去工程)。これらの工程は、図6(c)〜(e)と同様である。
次に、図7(f)に示されるように、この状態で半導体層10の表面を酸化(犠牲酸化)し、酸化層70を形成する。次に、この酸化層70を、バッファードフッ酸(BHF)等を用いたウェットエッチングで化学的に除去する。これにより、半導体層10の最表面の薄い層は除去され、前記の熱処理によって形成された、特性に悪影響を与える最表面層が除去される。なお、1回の犠牲酸化、ウェットエッチングでこの最表面層が充分に除去されない場合には、犠牲酸化、ウェットエッチングを適宜繰り返せばよい。第1の実施の形態の場合におけるゲート酸化膜40の形成(図6(f))の場合と同様に、この犠牲酸化、ウェットエッチングを非晶質層30が形成された状態で行うことができる。従来のトレンチ構造の場合には埋め込み絶縁層と犠牲酸化層は共にSiOを主成分としていたのに対し、この場合の酸化層70はSiOを主成分とするが非晶質層30はSiCを主成分とするため、このウェットエッチングの際に非晶質層30に悪影響が及ぶことを抑制することができる。
その後、図7(g)に示されるように、裏面電極81を半導体層10の裏面側に形成する。裏面電極81は、n型SiCとオーミック接触をする材料で構成される。
その後、図7(h)に示されるように層間絶縁層50を形成した後で、図7(i)に示されるように、層間絶縁層50に設けられた開口中にバリアメタル82を形成する。バリアメタル82は、n型SiC層12との間でショットキー接合を形成する材料で構成される。なお、図7(h)において層間絶縁層50を形成する際に酸化層70が残存していてもよい。あるいは、裏面電極81を形成する前に層間絶縁層50を形成してもよい。ただし、図7(h)における層間絶縁層50中の開口の中ではn型SiC層12が露出している状態とすることが必要である。
その後、図7(j)に示されるように、バリアメタル82上に表面電極83を形成する。この構造は、表面電極83と裏面電極81を2つの電極としたショットキーダイオードとして動作する。
このショットキーダイオードにおいては、非晶質層30がバリアメタル82(ショットキー電極)の周囲に環状に形成されている。これは、埋め込み絶縁層がガードリングとしてショットキー電極の周囲に形成された構成と等価である。従って、このSBDの逆方向電流を減少させることができる。更に、イオン注入後の熱処理によって変質した半導体層10の最表面層が、犠牲酸化工程(図7(f))によって除去されているため、更に良好な逆方向特性が得られる。この半導体層10の最表面層を除去するための犠牲酸化工程は、非晶質層30を形成した後で容易に行うことができる。
すなわち、逆方向特性の良好なSBDを簡易な製造方法で得ることができる。こうした構造は、他の形態のガードリング(埋め込み絶縁層)を用いたSBDであっても同様に製造することができる。例えば、図8にその断面図を示すSBDにおいては、埋め込み絶縁層となる非晶質層31〜33が用いられている。非晶質層31はショットキー電極(バリアメタル82)を囲む環状であり、非晶質層32は非晶質層31の外側を囲む環状、非晶質層33は非晶質層32の外側を囲む環状に形成されており、図8はこの構成の断面を示している。吸収層形成工程において、カーボンキャップ層(吸収層)100を非晶質層31〜33の形状にパターニングして図7と同様の製造方法を行うことにより、図8の構成のSBDを製造できることは明らかである。
なお、第1、第2の実施の形態に係る製造方法においては、吸収層形成工程でカーボンキャップ層(吸収層)100をパターニングして形成し、その後で光照射工程を行って非晶質層30を形成した。しかしながら、前記の通り、カーボンキャップ層100を用いない場合でも、半導体層10の表面で吸収されるレーザー光を局所的に半導体層10の表面に照射することにより、同様に非晶質層30を形成することが可能である。
また、上記においては、素子分離、ガードリングのために非晶質層を用いる場合について記載したが、SiC単結晶からなる半導体層が用いられた半導体装置において同様の構成の埋め込み絶縁層が用いられる場合には、同様の製造方法を用いることができることは明らかである。
10 半導体層
11 基板層
12 n型SiC層
20 pウェル
21、22 n
30〜33 非晶質層(埋め込み絶縁層)
40 ゲート酸化膜
50 層間絶縁層
61 ゲート電極
62 ソース電極
63 ドレイン電極
64 ショットキー電極
70 酸化層
81 裏面電極
82 バリアメタル(ショットキー電極)
83 表面電極(ショットキー電極)
100 カーボンキャップ層(吸収層)

Claims (6)

  1. 炭化珪素(SiC)からなる半導体層が用いられ、当該半導体層中に埋め込み絶縁層が形成された構成を具備する半導体装置の製造方法であって、
    前記半導体層に光を照射することによって前記半導体層中のSiCを局所的に非晶質化して前記埋め込み絶縁層とする光照射工程を具備することを特徴とする半導体装置の製造方法。
  2. 前記光照射工程の前に、前記光を吸収する吸収層を前記半導体層における前記埋め込み絶縁層を形成する領域上に形成する吸収層形成工程を具備することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記吸収層を黒鉛で構成し、前記光の波長を470nm以下とすることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記半導体層において、平面視における複数の領域にそれぞれ半導体素子を製造し、
    前記複数の領域の境界に前記埋め込み絶縁層を形成することを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置の製造方法。
  5. 平面視における環状の形態で前記半導体層に前記埋め込み絶縁層を形成し、前記環状の領域に囲まれた領域にショットキー電極を形成することを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置の製造方法。
  6. 請求項1から請求項5までのいずれか1項に記載の半導体製造方法によって製造されたことを特徴とする半導体装置。
JP2011160691A 2011-07-22 2011-07-22 半導体装置の製造方法 Active JP6083105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011160691A JP6083105B2 (ja) 2011-07-22 2011-07-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011160691A JP6083105B2 (ja) 2011-07-22 2011-07-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013026491A true JP2013026491A (ja) 2013-02-04
JP6083105B2 JP6083105B2 (ja) 2017-02-22

Family

ID=47784464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011160691A Active JP6083105B2 (ja) 2011-07-22 2011-07-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6083105B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268202A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 高耐圧炭化珪素ショットキ−・ダイオ−ド
JPH11224861A (ja) * 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置
JP2003516631A (ja) * 1999-12-07 2003-05-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 低漏れ電流保護化シリコンカーバイドデバイスおよび製造方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp SiC半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268202A (ja) * 1993-03-12 1994-09-22 Toshiba Corp 高耐圧炭化珪素ショットキ−・ダイオ−ド
JPH11224861A (ja) * 1997-11-28 1999-08-17 Matsushita Electric Ind Co Ltd 半導体不純物の活性化方法、および活性化装置
JP2003516631A (ja) * 1999-12-07 2003-05-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 低漏れ電流保護化シリコンカーバイドデバイスおよび製造方法
JP2011222607A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp SiC半導体素子の製造方法

Also Published As

Publication number Publication date
JP6083105B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
US9892919B2 (en) Semiconductor device manufacturing method
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
JP4322255B2 (ja) 半導体装置及びその製造方法
JP6266975B2 (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JPS6145396B2 (ja)
US8283702B2 (en) Process for manufacturing a large-scale integration MOS device and corresponding MOS device
TW201426828A (zh) 半導體裝置之製造方法
JP5326217B2 (ja) 半導体装置およびその製造方法
US8460975B2 (en) Reverse block-type insulated gate bipolar transistor manufacturing method
JP2009081383A (ja) 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
JP6083105B2 (ja) 半導体装置の製造方法
WO2010064343A1 (ja) 半導体装置及びその製造方法
JP7155759B2 (ja) 半導体装置及び半導体装置の製造方法
JP4506100B2 (ja) 炭化珪素ショットキーバリアダイオードの製造方法
US9978598B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5879763B2 (ja) 半導体装置の製造方法
WO2019224913A1 (ja) 半導体装置
JP5333241B2 (ja) 半導体装置の製造方法
JP5899730B2 (ja) 半導体装置の製造方法
JP5910855B2 (ja) 半導体装置の製造方法
JP6398861B2 (ja) 半導体装置の製造方法
JP2018182080A (ja) 半導体装置の製造方法
JP2021158168A (ja) 半導体装置、および半導体装置の製造方法
JP2015018859A (ja) 半導体装置、半導体装置の製造方法および熱処理装置
JPH0391968A (ja) ホトダイオードの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170109

R150 Certificate of patent or registration of utility model

Ref document number: 6083105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250