JP4322255B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4322255B2 JP4322255B2 JP2005507401A JP2005507401A JP4322255B2 JP 4322255 B2 JP4322255 B2 JP 4322255B2 JP 2005507401 A JP2005507401 A JP 2005507401A JP 2005507401 A JP2005507401 A JP 2005507401A JP 4322255 B2 JP4322255 B2 JP 4322255B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon germanium
- silicon
- germanium layer
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 138
- 238000004519 manufacturing process Methods 0.000 title claims description 88
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 329
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 329
- 229910052710 silicon Inorganic materials 0.000 claims description 234
- 239000010703 silicon Substances 0.000 claims description 234
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 232
- 238000000034 method Methods 0.000 claims description 92
- 239000000758 substrate Substances 0.000 claims description 71
- 238000010438 heat treatment Methods 0.000 claims description 29
- 230000001678 irradiating effect Effects 0.000 claims description 20
- 230000002040 relaxant effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 568
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 90
- 229910052814 silicon oxide Inorganic materials 0.000 description 90
- 238000009792 diffusion process Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 229910052732 germanium Inorganic materials 0.000 description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 13
- 238000001237 Raman spectrum Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010979 ruby Substances 0.000 description 2
- 229910001750 ruby Inorganic materials 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76281—Lateral isolation by selective oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
- H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置及びその製造方法に係り、引っ張り歪状態のシリコン層、圧縮歪状態のシリコンゲルマニウム層をチャネルに用いたトランジスタを有する半導体装置及びその製造方法に関する。
近年、シリコンを用いたＭＯＳトランジスタの高性能化を図るために、シリコンとシリコンゲルマニウムとのヘテロ構造が利用されている。
ＮＭＯＳトランジスタを高性能化する一つの手法として、格子緩和されたシリコンゲルマニウム層上に引っ張り歪状態のシリコン層を形成し、このシリコン層をチャネルとして用いることが知られている。ここで、格子緩和されたシリコンゲルマニウム層を形成する方法としては、十分に厚くシリコンゲルマニウム層を形成する方法や、絶縁膜上に形成されたシリコン層上に比較的薄いシリコンゲルマニウム層を形成し、これを熱処理により格子緩和する方法等がある。また、ＰＭＯＳトランジスタを高性能化する一つの手法として、シリコン基板上に圧縮歪状態のシリコンゲルマニウム層を形成し、このシリコンゲルマニウム層をチャネルとして用いることが知られている。
また、トランジスタの微細化に伴い、寄生容量の低減や、ショートチャネル効果の抑制の要請が高まってきている。これらの要請を満たす方法として、絶縁膜上のシリコン層にチャネル層等を設けるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造が注目されている。
従来、引っ張り歪状態のシリコン層は、以下に述べるようにしてＳＯＩ構造上に形成されていた。
まず、シリコン基板上に圧縮歪状態のシリコンゲルマニウム層を形成する。次いで、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）技術を用いて酸素をシリコン基板に注入し、シリコンゲルマニウム層下にシリコン酸化膜よりなる絶縁層を形成する。次いで、例えば１２００℃の高温熱処理により圧縮歪状態のシリコンゲルマニウム層を格子緩和する。次いで、格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する。
或いは、シリコン基板上にシリコン酸化膜を介してシリコン層が形成されたＳＯＩ基板上に圧縮歪状態のシリコンゲルマニウム層を形成する。次いで、格子緩和状態のシリコンゲルマニウム層表層を熱酸化法により酸化してから除去した後、格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する。
ところで、低消費電力化のためには、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせて集積化トランジスタを形成する必要がある。しかしながら、上述した歪状態にあるシリコン層又はシリコンゲルマニウム層をチャネルに用いるＭＯＳトランジスタの場合、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとで要求される歪状態が異なっている。このため、同一基板上に集積化することは困難であった。
引っ張り歪状態のシリコン層をチャネルに用いたＮＭＯＳトランジスタと、圧縮歪状態のシリコンゲルマニウム層をチャネルに用いたＰＭＯＳトランジスタを同一基板上に集積化する方法としては、例えば特許文献１に開示された方法が知られている。
特許文献１に開示された方法では、ＮＭＯＳトランジスタのチャネルに用いる引っ張り歪状態のシリコン層を形成するための下地層としての格子緩和状態のシリコンゲルマニウム層と、ＰＭＯＳトランジスタのチャネルに用いる圧縮歪状態のシリコンゲルマニウム層とは、以下のようにして形成される。
まず、シリコン基板上に絶縁層を介してシリコン層が形成されたＳＯＩ基板のＰＭＯＳトランジスタを形成する領域に、シリコン基板に達する開口部を形成する。
次いで、開口部が形成されたＳＯＩ基板の全面に、エピタキシャルプロセスにより、シリコンゲルマニウム層を形成する。
次いで、熱処理により、ＳＯＩ基板のシリコン層上に形成されたシリコンゲルマニウム層を格子緩和する。このとき、シリコンゲルマニウム層の厚さを、ゲルマニウム組成比と成長温度により決定される臨界膜厚以下とすることにより、開口部に露出したシリコン基板上に形成されたシリコンゲルマニウム層を圧縮歪状態とすることができる。
上述のように、特許文献１に開示された方法では、ＳＯＩ基板上に形成されたシリコンゲルマニウム層が、ＮＭＯＳトランジスタを形成する領域においては格子緩和状態とされ、ＰＭＯＳトランジスタを形成する領域においては圧縮歪状態とされる。このために、ＰＭＯＳトランジスタを形成する領域では、予め、シリコン基板に達する開口部を形成する必要があった。この結果、ＰＭＯＳトランジスタが形成された領域では、圧縮歪状態のシリコンゲルマニウム層下に絶縁層が存在しないため、次のような難点があると考えられる。
まず、ＰＭＯＳトランジスタのチャネルに用いられる圧縮歪状態のシリコンゲルマニウム層とシリコン基板との間に絶縁膜が存在しないため、ＳＯＩ構造の特徴である容量低減等の効果が損なわれてしまう。
また、ＰＭＯＳトランジスタが形成される領域においてシリコンゲルマニウム層下の絶縁層が存在しないため、ＮＭＯＳトランジスタが形成される領域と、ＰＭＯＳトランジスタが形成される領域との間に大きな段差を生じてしまう。このため、基板面の平坦性が確保できず、加工精度の劣化を避けることが困難であると考えられる。
さらに、上述したような歪状態にある半導体層を利用する従来の技術においては、一旦形成した歪状態のシリコンゲルマニウム層を基準にして、その歪状態を制御する技術が非常に重要なものとなっている。しかしながら、これまで、圧縮歪状態のシリコンゲルマニウム層を格子緩和するためには、高温且つ長時間の熱処理を行う必要があった。このため、加熱する必要のない半導体層等までが加熱され、欠陥が発生したり不純物プロファイルが変化したりする等、この熱処理がデバイス特性を左右してしまう場合があった。
本発明の目的は、同一基板上に、引っ張り歪状態のシリコン層と、圧縮歪状態のシリコンゲルマニウム層とが整合性よく形成された半導体装置及びその製造方法を提供することにある。
また、本発明の他の目的は、シリコンゲルマニウム層の歪状態を短時間且つ選択的に制御しうる半導体装置の製造方法を提供することにもある。
特開平９−２１９５２４号公報
ＮＭＯＳトランジスタを高性能化する一つの手法として、格子緩和されたシリコンゲルマニウム層上に引っ張り歪状態のシリコン層を形成し、このシリコン層をチャネルとして用いることが知られている。ここで、格子緩和されたシリコンゲルマニウム層を形成する方法としては、十分に厚くシリコンゲルマニウム層を形成する方法や、絶縁膜上に形成されたシリコン層上に比較的薄いシリコンゲルマニウム層を形成し、これを熱処理により格子緩和する方法等がある。また、ＰＭＯＳトランジスタを高性能化する一つの手法として、シリコン基板上に圧縮歪状態のシリコンゲルマニウム層を形成し、このシリコンゲルマニウム層をチャネルとして用いることが知られている。
また、トランジスタの微細化に伴い、寄生容量の低減や、ショートチャネル効果の抑制の要請が高まってきている。これらの要請を満たす方法として、絶縁膜上のシリコン層にチャネル層等を設けるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造が注目されている。
従来、引っ張り歪状態のシリコン層は、以下に述べるようにしてＳＯＩ構造上に形成されていた。
まず、シリコン基板上に圧縮歪状態のシリコンゲルマニウム層を形成する。次いで、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）技術を用いて酸素をシリコン基板に注入し、シリコンゲルマニウム層下にシリコン酸化膜よりなる絶縁層を形成する。次いで、例えば１２００℃の高温熱処理により圧縮歪状態のシリコンゲルマニウム層を格子緩和する。次いで、格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する。
或いは、シリコン基板上にシリコン酸化膜を介してシリコン層が形成されたＳＯＩ基板上に圧縮歪状態のシリコンゲルマニウム層を形成する。次いで、格子緩和状態のシリコンゲルマニウム層表層を熱酸化法により酸化してから除去した後、格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する。
ところで、低消費電力化のためには、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせて集積化トランジスタを形成する必要がある。しかしながら、上述した歪状態にあるシリコン層又はシリコンゲルマニウム層をチャネルに用いるＭＯＳトランジスタの場合、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとで要求される歪状態が異なっている。このため、同一基板上に集積化することは困難であった。
引っ張り歪状態のシリコン層をチャネルに用いたＮＭＯＳトランジスタと、圧縮歪状態のシリコンゲルマニウム層をチャネルに用いたＰＭＯＳトランジスタを同一基板上に集積化する方法としては、例えば特許文献１に開示された方法が知られている。
特許文献１に開示された方法では、ＮＭＯＳトランジスタのチャネルに用いる引っ張り歪状態のシリコン層を形成するための下地層としての格子緩和状態のシリコンゲルマニウム層と、ＰＭＯＳトランジスタのチャネルに用いる圧縮歪状態のシリコンゲルマニウム層とは、以下のようにして形成される。
まず、シリコン基板上に絶縁層を介してシリコン層が形成されたＳＯＩ基板のＰＭＯＳトランジスタを形成する領域に、シリコン基板に達する開口部を形成する。
次いで、開口部が形成されたＳＯＩ基板の全面に、エピタキシャルプロセスにより、シリコンゲルマニウム層を形成する。
次いで、熱処理により、ＳＯＩ基板のシリコン層上に形成されたシリコンゲルマニウム層を格子緩和する。このとき、シリコンゲルマニウム層の厚さを、ゲルマニウム組成比と成長温度により決定される臨界膜厚以下とすることにより、開口部に露出したシリコン基板上に形成されたシリコンゲルマニウム層を圧縮歪状態とすることができる。
上述のように、特許文献１に開示された方法では、ＳＯＩ基板上に形成されたシリコンゲルマニウム層が、ＮＭＯＳトランジスタを形成する領域においては格子緩和状態とされ、ＰＭＯＳトランジスタを形成する領域においては圧縮歪状態とされる。このために、ＰＭＯＳトランジスタを形成する領域では、予め、シリコン基板に達する開口部を形成する必要があった。この結果、ＰＭＯＳトランジスタが形成された領域では、圧縮歪状態のシリコンゲルマニウム層下に絶縁層が存在しないため、次のような難点があると考えられる。
まず、ＰＭＯＳトランジスタのチャネルに用いられる圧縮歪状態のシリコンゲルマニウム層とシリコン基板との間に絶縁膜が存在しないため、ＳＯＩ構造の特徴である容量低減等の効果が損なわれてしまう。
また、ＰＭＯＳトランジスタが形成される領域においてシリコンゲルマニウム層下の絶縁層が存在しないため、ＮＭＯＳトランジスタが形成される領域と、ＰＭＯＳトランジスタが形成される領域との間に大きな段差を生じてしまう。このため、基板面の平坦性が確保できず、加工精度の劣化を避けることが困難であると考えられる。
さらに、上述したような歪状態にある半導体層を利用する従来の技術においては、一旦形成した歪状態のシリコンゲルマニウム層を基準にして、その歪状態を制御する技術が非常に重要なものとなっている。しかしながら、これまで、圧縮歪状態のシリコンゲルマニウム層を格子緩和するためには、高温且つ長時間の熱処理を行う必要があった。このため、加熱する必要のない半導体層等までが加熱され、欠陥が発生したり不純物プロファイルが変化したりする等、この熱処理がデバイス特性を左右してしまう場合があった。
本発明の目的は、同一基板上に、引っ張り歪状態のシリコン層と、圧縮歪状態のシリコンゲルマニウム層とが整合性よく形成された半導体装置及びその製造方法を提供することにある。
また、本発明の他の目的は、シリコンゲルマニウム層の歪状態を短時間且つ選択的に制御しうる半導体装置の製造方法を提供することにもある。
上記目的は、基板上に形成された絶縁層と、前記絶縁層上に形成されたシリコン層と、前記シリコン層の第１の領域上に形成された格子緩和状態のシリコンゲルマニウム層と、前記格子緩和状態のシリコンゲルマニウム層上に形成された引っ張り歪状態のシリコン層と、前記引っ張り歪状態のシリコン層上に第１のゲート絶縁膜を介して形成された第１のゲート電極とを有する第１のトランジスタと、前記シリコン層の第２の領域上に形成された圧縮歪状態のシリコンゲルマニウム層と、前記圧縮歪状態のシリコンゲルマニウム層上に第２のゲート絶縁膜を介して形成された第２のゲート電極とを有する第２のトランジスタとを有することを特徴とする半導体装置により達成される。
また、上記目的は、基板上に絶縁層を介して形成されたシリコン層の第１の領域上に、格子緩和状態のシリコンゲルマニウム層を形成する工程と、前記格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する工程と、前記シリコン層の第２の領域上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程とを有し、前記引っ張り歪状態のシリコン層をチャネルとするＮＭＯＳトランジスタと、前記圧縮歪状態のシリコンゲルマニウム層をチャネルとするＰＭＯＳトランジスタとを形成することを特徴とする半導体装置の製造方法により達成される。
また、上記目的は、基板上に絶縁層を介して形成されたシリコン層上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程と、前記圧縮歪状態のシリコンゲルマニウム層に対してエネルギービームを照射することにより、前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程とを有することを特徴とする半導体装置の製造方法により達成される。
本発明によれば、基板上に絶縁層を介して形成されたシリコン層の第１の領域上に、格子緩和状態のシリコンゲルマニウム層を形成し、格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成し、シリコン層の第２の領域上に、圧縮歪状態のシリコンゲルマニウム層を形成し、引っ張り歪状態のシリコン層をチャネルとするＮＭＯＳトランジスタと、圧縮歪状態のシリコンゲルマニウム層をチャネルとするＰＭＯＳトランジスタとを形成するので、寄生容量の低減、省電力化等のＳＯＩ構造による効果を損なうことなく、高性能の集積化トランジスタを提供することができる。
また、本発明によれば、基板上の絶縁層を除去する必要がないので、第１の領域における引っ張り歪状態のシリコン層の表面の高さと、第２の領域における圧縮歪状態のシリコンゲルマニウム層の表面の高さとの間の段差を、製造プロセスの加工精度を十分に確保できる範囲内に設定することすることができる。
また、本発明によれば、基板上に絶縁層を介して形成されたシリコン層上に、圧縮歪状態のシリコンゲルマニウム層を形成し、圧縮歪状態のシリコンゲルマニウム層に対してエネルギービームを照射することにより、圧縮歪状態のシリコンゲルマニウム層を格子緩和するので、シリコンゲルマニウム層の歪状態を短時間且つ選択的に制御することができる。また、ＰＭＯＳトランジスタの特性向上がそれほど必要ないのであれば、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタともに引っ張り歪状態のシリコン層をチャネルに用いることも可能である。
また、上記目的は、基板上に絶縁層を介して形成されたシリコン層の第１の領域上に、格子緩和状態のシリコンゲルマニウム層を形成する工程と、前記格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する工程と、前記シリコン層の第２の領域上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程とを有し、前記引っ張り歪状態のシリコン層をチャネルとするＮＭＯＳトランジスタと、前記圧縮歪状態のシリコンゲルマニウム層をチャネルとするＰＭＯＳトランジスタとを形成することを特徴とする半導体装置の製造方法により達成される。
また、上記目的は、基板上に絶縁層を介して形成されたシリコン層上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程と、前記圧縮歪状態のシリコンゲルマニウム層に対してエネルギービームを照射することにより、前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程とを有することを特徴とする半導体装置の製造方法により達成される。
本発明によれば、基板上に絶縁層を介して形成されたシリコン層の第１の領域上に、格子緩和状態のシリコンゲルマニウム層を形成し、格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成し、シリコン層の第２の領域上に、圧縮歪状態のシリコンゲルマニウム層を形成し、引っ張り歪状態のシリコン層をチャネルとするＮＭＯＳトランジスタと、圧縮歪状態のシリコンゲルマニウム層をチャネルとするＰＭＯＳトランジスタとを形成するので、寄生容量の低減、省電力化等のＳＯＩ構造による効果を損なうことなく、高性能の集積化トランジスタを提供することができる。
また、本発明によれば、基板上の絶縁層を除去する必要がないので、第１の領域における引っ張り歪状態のシリコン層の表面の高さと、第２の領域における圧縮歪状態のシリコンゲルマニウム層の表面の高さとの間の段差を、製造プロセスの加工精度を十分に確保できる範囲内に設定することすることができる。
また、本発明によれば、基板上に絶縁層を介して形成されたシリコン層上に、圧縮歪状態のシリコンゲルマニウム層を形成し、圧縮歪状態のシリコンゲルマニウム層に対してエネルギービームを照射することにより、圧縮歪状態のシリコンゲルマニウム層を格子緩和するので、シリコンゲルマニウム層の歪状態を短時間且つ選択的に制御することができる。また、ＰＭＯＳトランジスタの特性向上がそれほど必要ないのであれば、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタともに引っ張り歪状態のシリコン層をチャネルに用いることも可能である。
図１は、本発明の第１実施形態による半導体装置の構造を示す断面図である。
図２は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
図６は、本発明の第２実施形態による半導体装置の構造を示す断面図である。
図７は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図８は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図９は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図１０は、レーザビーム照射前後のシリコンゲルマニウム層のラマンスペクトルを示すグラフである。
図１１は、シリコン酸化膜の厚さとレーザビームの反射率との関係を説明する図である。
図１２は、レーザビームの波長と格子緩和との関係を説明する図である。
図１３は、シリコンゲルマニウム層の厚さとレーザビームの照射による格子緩和状態との関係を模式的に示すグラフである。
図１４は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図１５は、評価結果を示すグラフである。
図１６は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図である。
図１７は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図１８は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図１９は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
図２０は、本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図２１は、本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図２２は、本発明の第７実施形態による半導体装置の製造方法を示す工程断面図である。
図２３は、本発明の変形例による半導体装置の構造を示す断面図である。
図２は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
図６は、本発明の第２実施形態による半導体装置の構造を示す断面図である。
図７は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図８は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図９は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図１０は、レーザビーム照射前後のシリコンゲルマニウム層のラマンスペクトルを示すグラフである。
図１１は、シリコン酸化膜の厚さとレーザビームの反射率との関係を説明する図である。
図１２は、レーザビームの波長と格子緩和との関係を説明する図である。
図１３は、シリコンゲルマニウム層の厚さとレーザビームの照射による格子緩和状態との関係を模式的に示すグラフである。
図１４は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図１５は、評価結果を示すグラフである。
図１６は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図である。
図１７は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図１８は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図１９は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
図２０は、本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
図２１は、本発明の第６実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
図２２は、本発明の第７実施形態による半導体装置の製造方法を示す工程断面図である。
図２３は、本発明の変形例による半導体装置の構造を示す断面図である。
（第１実施形態）
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。図１は本実施形態による半導体装置の構造を示す断面図、図２乃至図５は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、本実施形態による半導体装置の構造について図１を用いて説明する。
シリコン基板１０上には、シリコン酸化膜よりなる絶縁層１２が形成されている。
絶縁層１２が形成されたシリコン基板１０には、ＮＭＯＳトランジスタ１４が形成されているＮＭＯＳトランジスタ領域１６と、ＰＭＯＳトランジスタ１８が形成されているＰＭＯＳトランジスタ領域２０が設けられている。ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とは絶縁層１２に達する溝４４により互いに分離されている。
ＮＭＯＳトランジスタ領域１６の絶縁層１２上には、シリコン層３４が形成されている。シリコン層３４上には、格子緩和状態のシリコンゲルマニウム層２２が形成されている。シリコンゲルマニウム層２２上には、引っ張り歪状態のシリコン層２４が形成されている。シリコン層２４上には、ゲート絶縁膜２６を介してゲート電極２８が形成されている。ゲート電極２８の側壁には、サイドウォール絶縁膜３０が形成されている。ゲート電極２８の両側のシリコン層２４及びシリコンゲルマニウム層２２内には、ドーパント不純物が導入されたソース／ドレイン拡散層３２が形成されている。こうして、ＮＭＯＳトランジスタ領域１６に、ゲート電極２８と、ソース／ドレイン拡散層３２とを有し、引っ張り歪状態のシリコン層２４をチャネルとするＮＭＯＳトランジスタ１４が構成されている。
ＰＭＯＳトランジスタ領域２０の絶縁層１２上には、シリコン層３４が形成されている。シリコン層３４上には、圧縮歪状態のシリコンゲルマニウム層３６が形成されている。シリコンゲルマニウム層３６上には、ゲート絶縁膜２６を介してゲート電極２８が形成されている。ゲート電極２８の側壁には、サイドウォール絶縁膜３０が形成されている。ゲート電極２８の両側のシリコンゲルマニウム層３６及びシリコン層３４内には、ドーパント不純物が導入されたソース／ドレイン拡散層３８が形成されている。こうして、ＰＭＯＳトランジスタ領域２０に、ゲート電極２８と、ソース／ドレイン拡散層３８とを有し、圧縮歪状態のシリコンゲルマニウム層３６をチャネルとするＰＭＯＳトランジスタ１８が構成されている。
ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６の表面の高さとは、互いにほぼ等しくなっている。
こうして、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを有する本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、後述するように、シリコン基板１０上に絶縁層１２を介してシリコン層３４が形成されたＳＯＩ基板上に、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とが形成されていることに主たる特徴がある。これにより、ＳＯＩ構造の特徴である絶縁層１２による容量低減、省電力化等の効果が損なわれることなく、高性能のＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８が同一基板上に形成された集積化トランジスタを実現することができる。
また、本実施形態による半導体装置は、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとが互いにほぼ等しくなっていることにも特徴がある。これは、後述するように、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を薄く形成することができるためである。シリコン層２４の表面の高さとシリコンゲルマニウム層３６の表面の高さとがほぼ等しくなっているので、その後の半導体装置の製造プロセスにおける加工精度を向上することができる。
次に、本実施形態による半導体装置の製造方法について図２乃至図５を用いて説明する。
まず、シリコン基板１０上に例えば厚さ２００ｎｍのシリコン酸化膜よりなる絶縁層１２を介して例えば厚さ１０ｎｍのシリコン層３４が形成されたＳＯＩ基板４２を用意する（図２Ａを参照）。ＳＯＩ基板４２としては、例えば、ＳＩＭＯＸ技術により形成されたものや、貼り合わせＳＯＩ技術により形成されたもの等を用いることができる。なお、後述するように、ＳＯＩ基板４２のシリコン層３４上には、格子緩和すべき圧縮歪状態のシリコンゲルマニウム層４８が形成される。したがって、シリコン層３４の厚さは、２〜２０ｎｍ程度に設定することが望ましい。
次いで、エッチングを用いて、シリコン層３４に、絶縁層１２に達する溝４４を形成し、ＮＭＯＳトランジスタ領域１６と、ＰＭＯＳトランジスタ領域２０とを分離する（図２Ｂを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜４６を形成する。続いて、シリコン酸化膜４６をパターニングして、ＰＭＯＳトランジスタ領域２０のシリコン層３４上のみにシリコン酸化膜４６を残存させる（図２Ｃを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、シリコン酸化膜４６を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図２Ｄを参照）。シリコンゲルマニウム層４８の組成は、例えばＳｉ０．７２Ｇｅ０．２５とする。
次いで、例えば１０００℃、４時間の熱処理により、圧縮歪状態のシリコンゲルマニウム層４８からその直下に形成されたシリコン層３４にゲルマニウムを拡散させ、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和する。こうして、圧縮歪状態のシリコンゲルマニウム層４８とシリコン層３４とから、格子緩和状態のシリコンゲルマニウム層２２が形成される（図３Ａを参照）。格子緩和状態のシリコンゲルマニウム層２２の組成は、例えばＳｉ０．８３Ｇｅ０．１７となっている。
このように、本実施形態による半導体装置の製造方法では、熱処理により圧縮歪状態のシリコンゲルマニウム層４８からシリコン層３４にゲルマニウムを拡散させることにより、格子緩和状態のシリコンゲルマニウム層２２を得ている。これにより、格子緩和状態のシリコンゲルマニウム層を得るためにシリコンゲルマニウム層を厚く形成する必要がなく、圧縮歪状態の薄いシリコンゲルマニウム層４８を形成すればよい。この結果、圧縮歪状態が維持されるように厚く形成することができないＰＭＯＳトランジスタ領域２０におけるシリコンゲルマニウム層３６の厚さに応じて、格子緩和状態のシリコンゲルマニウム層２２の厚さを設定することができる。すなわち、格子緩和状態のシリコンゲルマニウム層２２の厚さをｄ１、ＳＯＩ基板４２のシリコン層３４の厚さをｄ２、圧縮歪状態のシリコンゲルマニウム層３６の厚さをｄ３とすると、ｄ２＋ｄ１≦ｄ２＋ｄ３となるように、ｄ１を設定することができる。
また、格子緩和状態のシリコンゲルマニウム層２２と、圧縮歪状態のシリコンゲルマニウム層３６とを別個独立に形成するので、ＰＭＯＳトランジスタ領域２０においてＳＯＩ基板４２のシリコン層３４及び絶縁層１２を除去する必要がない。
したがって、この後に形成するＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６の表面の高さとを容易にそろえることができる。
以上のように、本実施形態による半導体装置の製造方法では、引っ張り歪状態のシリコン層２４と、圧縮歪状態のシリコンゲルマニウム層３６とを整合性よく形成することができるので、製造プロセスにおいて基板面の高い平坦性を確保することができ、加工精度を向上することができる。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜５０を形成する。続いて、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成されているシリコン酸化膜５０、４６を除去する。こうして、ＮＭＯＳトランジスタ領域１６に形成された格子緩和状態のシリコンゲルマニウム層２２上にシリコン酸化膜５０を残存させ、ＰＭＯＳトランジスタ領域２０のシリコン層３４を露出する（図３Ｂを参照）。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に、シリコン酸化膜５０を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの圧縮歪状態のシリコンゲルマニウム層３６を形成する。シリコンゲルマニウム層３６の組成は、例えばＳｉ０．８Ｇｅ０．２とする。なお、シリコンゲルマニウム層３６は、圧縮歪状態を維持するためにあまり厚く形成することはできず、例えば２〜３０ｎｍの範囲内の厚さで形成することが望ましい。
次いで、シリコンゲルマニウム層３６上に、例えば厚さ２ｎｍのシリコン層５２を形成する（図３Ｃを参照）。このシリコン層５２は、後述するようにゲート絶縁膜２６を形成するためのものである。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜５４を形成する。続いて、ＮＭＯＳトランジスタ領域２０のシリコンゲルマニウム層２２上に形成されているシリコン酸化膜５４、５０を除去する。こうして、ＰＭＯＳトランジスタ領域２０に形成されたシリコン層５２上にシリコン酸化膜５４を残存させ、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２を露出する（図３Ｄを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２上に、シリコン酸化膜５４を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの引っ張り歪状態のシリコン層２４を形成する（図４Ａを参照）。
シリコン層２４を形成した後、選択成長マスクとして用いたシリコン酸化膜５４を除去する（図４Ｂを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコン層２４の表面及びＰＭＯＳトランジスタ領域２０のシリコン層５２の表面に、例えば熱酸化法により、例えば厚さ２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２６を形成する（図４Ｃを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ１２０ｎｍのポリシリコン膜（図示せず）を形成する。
次いで、フォトリソグラフィ及びエッチングを用いて、ポリシリコン膜をパターニングすることにより、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のそれぞれにおいて、ポリシリコン膜からなるゲート電極２８を形成する（図４Ｄを参照）。
次いで、全面に、例えばスピンコート法により、レジスト膜５６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜５６をパターニングすることにより、ＮＭＯＳトランジスタ領域１６を露出する開口部５８をレジスト膜５６に形成する。
次いで、ゲート電極２８及びレジスト膜５６をマスクとして、ドーパント不純物として例えばリンをイオン注入する。これにより、ゲート電極２８の両側のシリコン層２４及びシリコンゲルマニウム層２２内に、ソース／ドレイン拡散層３２が形成される（図５Ａを参照）。
ソース／ドレイン拡散層３２を形成した後、マスクとして用いたレジスト膜５６を除去する。
次いで、全面に、例えばＣＶＤ法より、例えば厚さ１００ｎｍのシリコン酸化膜６４を形成する（図５Ｂを参照）。
次いで、シリコン酸化膜６４を異方性エッチングすることにより、ゲート電極２８の側壁に、シリコン酸化膜６４よりなるサイドウォール絶縁膜３０を形成する（図５Ｃを参照）。このとき、サイドウォール絶縁膜３０が形成されたゲート電極２８の両側に露出したゲート絶縁膜２６もエッチングにより除去される。
次いで、全面に、例えばスピンコート法により、レジスト膜６０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜６０をパターニングすることにより、ＰＭＯＳトランジスタ領域２０を露出する開口部６２をレジスト膜６０に形成する。
次いで、ゲート電極２８及びレジスト膜６０をマスクとして、ドーパント不純物として例えばボロンをイオン注入する。これにより、ゲート電極２８の両側のシリコンゲルマニウム層３６及びシリコン層３４内に、ソース／ドレイン拡散層３８が形成される（図５Ｄを参照）。
ソース／ドレイン拡散層３８を形成した後、マスクとして用いたレジスト膜６０を除去する。
ソース／ドレイン拡散層３２、３８を形成した後、例えば熱処理により、ソース／ドレイン拡散層３２、３８に導入されたドーパント不純物の活性化を行う。
こうして、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とが同一のＳＯＩ基板４２上に形成される。
以上のようにして、図１に示す本実施形態による半導体装置が製造される。
このように、本実施形態によれば、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを同一のＳＯＩ基板４２上に形成するので、高性能の集積化トランジスタを提供することができる。
また、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のいずれにおいても、ＳＯＩ基板４２の絶縁層１２を除去する必要がないので、寄生容量の低減、省電力化等のＳＯＩ構造による効果を損なうこともない。
さらに、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとを互いにほぼ等しく形成することができるので、その後の半導体装置の製造プロセスにおける加工精度を向上することができる。
なお、本実施形態では、ＰＭＯＳトランジスタ領域２０のシリコン層３４上にシリコン酸化膜４６を形成した状態で、シリコンゲルマニウム層４８を格子緩和するための熱処理を行っていたが、シリコン酸化膜４６に代えて、例えばシリコン窒化膜等の絶縁膜を形成した状態で熱処理を行ってもよい。
また、本実施形態による半導体装置を構成する各層を形成する順序は、上述した場合に限定されるものではなく、適宜設計変更することができる。但し、熱処理により格子緩和状態のシリコンゲルマニウム層２２を形成する場合には、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６を形成する前に、熱処理により格子緩和状態のシリコンゲルマニウム層２２を形成する必要がある。
例えば、本実施形態では、ＮＭＯＳトランジスタ領域１６におけるシリコン層２４と、ＰＭＯＳトランジスタ領域２０におけるシリコン層５２とは別個独立に形成していた。これに対して、以下に述べるように、ＮＭＯＳトランジスタ領域１６におけるシリコン層２４と、ＰＭＯＳトランジスタ領域２０におけるシリコン層５２とを同時に形成することもできる。
まず、図２Ａ乃至図２Ｄ、及び図３Ａに示す場合と同様にして、ＮＭＯＳトランジスタ領域１６に格子緩和状態のシリコンゲルマニウム層２２を形成する。
この後、選択エピタキシャル成長により、ＰＭＯＳトランジスタ領域２０において、シリコン層３４上に、圧縮歪状態のシリコンゲルマニウム層３６を形成する。
次いで、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を露出した後、格子緩和状態のシリコンゲルマニウム層２２上と、圧縮歪状態のシリコンゲルマニウム層３６上とに、シリコン層２４、５２を同時に形成する。
以後、図４Ｃ、図４Ｄ及び図５に示す場合と同様にして、ＮＭＯＳトランジスタ１４と、ＰＭＯＳトランジスタ１８とを有する半導体装置を製造する。
このように、ＮＭＯＳトランジスタ領域１６におけるシリコン層２４と、ＰＭＯＳトランジスタ領域２０におけるシリコン層５２とを同時に形成してもよい。
（第２実施形態）
本発明の第２実施形態による半導体装置及びその製造方法について図６乃至図８を用いて説明する。図６は本実施形態による半導体装置の構造を示す断面図、図７及び図８は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１乃至図５に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の構造は、基本的には第１実施形態による半導体装置とほぼ同様である。本実施形態による半導体装置は、図６に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によりＳＯＩ基板４２のシリコン層３４に素子分離膜６６が形成され、素子分離膜６６によりＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とが分離されている点で、第１実施形態による半導体装置と異なっている。
次に、本実施形態による半導体装置の製造方法について図７及び図８を用いて説明する。
第１実施形態による半導体装置の製造方法では、ＮＭＯＳトランジスタ領域１６における圧縮歪状態のシリコンゲルマニウム層４８を熱処理により格子緩和する際に、ＰＭＯＳトランジスタ領域２０のシリコン層３４上にシリコン酸化膜４６を形成していた。
これに対し、本実施形態による半導体装置の製造方法では、以下に述べるように、ＰＭＯＳトランジスタ領域２０のシリコン層３４上のみならず、ＮＭＯＳトランジスタ領域１６の圧縮歪状態のシリコンゲルマニウム層４８上にもシリコン酸化膜を形成した状態で熱処理による格子緩和を行う。
まず、第１実施形態による半導体装置の製造方法と同様にして形成された図７Ａに示すＳＯＩ基板４２に、ＬＯＣＯＳ法により、シリコン層３４に素子分離膜６６を形成する。こうして、シリコン層３４に形成された素子分離膜６６により、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域とを分離する（図７Ｂを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜４６を形成し、このシリコン酸化膜４６をパターニングして、ＰＭＯＳトランジスタ領域２０のシリコン層３４上のみにシリコン酸化膜４６を残存させる（図７Ｃを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、シリコン酸化膜４６を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図７Ｄを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜６８を形成する。
次いで、例えば１０００℃、４時間の熱処理により、圧縮歪状態のシリコンゲルマニウム層４８からその直下に形成されたシリコン層３４にゲルマニウムを拡散させ、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和する。こうして、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、格子緩和状態のシリコンゲルマニウム層２２が形成される（図８Ａを参照）。このように、第１実施形態による半導体装置の製造方法と異なり、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを共にシリコン酸化膜で被覆した状態で、熱処理によるシリコンゲルマニウム層４８の格子緩和を行ってもよい。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成されているシリコン酸化膜６８、４６を除去する。こうして、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２上にシリコン酸化膜６８を残存させ、ＰＭＯＳトランジスタ領域２０のシリコン層３４を露出する（図８Ｂを参照）。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に、シリコン酸化膜６８を選択成長マスクとして、選択エピタキシャル成長により、圧縮歪状態のシリコンゲルマニウム層３６を形成する。続いて、シリコンゲルマニウム層３６上に、シリコン層５２を形成する（図８Ｃを参照）。
次いで、全面に、例えばＣＶＤ法により、シリコン酸化膜５４を形成する。続いて、ＮＭＯＳトランジスタ領域２０のシリコンゲルマニウム層２２上に形成されているシリコン酸化膜５４、６８を除去する。こうして、ＰＭＯＳトランジスタ領域２０に形成されたシリコン層５２上にシリコン酸化膜５４を残存させ、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２を露出する（図８Ｄを参照）。
以後、図４Ａ乃至図４Ｄ、及び図５Ａ乃至図５Ｄに示す第１実施形態による半導体装置の製造方法と同様にして、ＮＭＯＳトランジスタ１４と、ＰＭＯＳトランジスタ１８とを有する半導体装置を製造する。
なお、本実施形態では、ＮＭＯＳトランジスタ領域１６の圧縮歪状態のシリコンゲルマニウム層４８上と、ＰＭＯＳトランジスタ領域２０のシリコン層３４上とにシリコン酸化膜を形成した状態で、シリコンゲルマニウム層４８を格子緩和するための熱処理を行っていたが、シリコン酸化膜に代えて、例えばシリコン窒化膜等の絶縁膜で被覆した状態で熱処理を行ってもよい。
（第３実施形態）
本発明の第３実施形態による半導体装置の製造方法について図９乃至図１５を用いて説明する。図９及び図１４は本実施形態による半導体装置の製造方法を示す工程断面図、図１０はレーザビーム照射前後のシリコンゲルマニウム層のラマンスペクトルを示すグラフ、図１１はシリコン酸化膜の厚さとレーザビームの反射率との関係を説明する図、図１２は、レーザビームの波長と格子緩和との関係を説明する図、図１３はシリコンゲルマニウム層の厚さとレーザビームの照射による格子緩和状態との関係を模式的に示すグラフ、図１５は評価結果を示す図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、第１実施形態による半導体装置と同様に引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを有する半導体装置を製造するものである。本実施形態による半導体装置の製造方法は、ＳＯＩ基板４２のシリコン層３４上に形成された圧縮歪状態のシリコンゲルマニウム層４８に対して、レーザビームを用いた短時間の熱処理を行うことにより、格子緩和状態のシリコンゲルマニウム層２２を形成することに主たる特徴がある。
以下、本実施形態による半導体装置の製造方法について図９乃至図１４を用いて詳述する。
まず、図２Ａ乃至図２Ｄに示す第１実施形態による半導体装置の製造方法の場合と同様にして、ＳＯＩ基板４２のシリコン層３４に溝４４を形成することによりＮＭＯＳトランジスタ領域１６と、ＰＭＯＳトランジスタ領域２０とを分離した後、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、シリコン酸化膜４６を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図９Ａを参照）。なお、こうして形成された圧縮歪状態のシリコンゲルマニウム層４８を含む半導体層は、例えば島状に分離されて絶縁層１２上に形成されている。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ３０ｎｍのシリコン酸化膜７０を形成する（図９Ｂを参照）。
次いで、全面にシリコン酸化膜７０が形成された面側からシリコン基板１０に対して、パルス状のレーザビームを照射する。ここで、レーザビームの照射には、例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いる。レーザビームの強度は例えば２００ｍＪ／ｃｍ２以上とし、レーザビームのパルス幅及びパルス数はそれぞれ例えば２０〜４０ｎｓ、１００回／秒とする。また、レーザビームの照射時間は、例えば３０〜９０秒の短時間なものとする。なお、レーザビームは、所望の面積に加工形成して照射することが可能である。
レーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８が加熱される。これにより、圧縮歪状態のシリコンゲルマニウム層４８は格子緩和し、格子緩和状態のシリコンゲルマニウム層２２となる（図９Ｃを参照）。レーザビームの照射による格子緩和は、数十ｎｓのレーザビームを１回照射するだけでよく、レーザビームを走査することにより例えば８インチウェハを数十秒で処理することが可能である。このように、レーザビームの照射による格子緩和に要する時間は、高温熱処理による格子緩和に要する時間と比較して大幅に短時間なものとなっている。
ここで、シリコン基板１０のレーザビームが照射される面側においては、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８上に厚さ７０ｎｍのシリコン酸化膜７０が形成され、ＰＭＯＳトランジスタ領域２０のシリコン層３４上にあわせた厚さ１００ｎｍのシリコン酸化膜４６、７０が形成されている。すなわち、両領域において、異なる厚さのシリコン酸化膜が形成されている。このように、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８上のシリコン酸化膜７０の厚さ、及びＰＭＯＳトランジスタ領域２０のシリコン層３４上のシリコン酸化膜４６、７０の厚さを適宜設定することにより、レーザビームの干渉を利用して、シリコンゲルマニウム層４８を格子緩和に十分な温度で加熱する一方、加熱する必要のないＰＭＯＳトランジスタ領域２０のシリコン層３４等の温度上昇を抑えることができる。なお、シリコン酸化膜の厚さの設定によるレーザビームを用いた加熱の制御の詳細については後述する。
このように、本実施形態による半導体装置の製造方法では、レーザビームの照射による短時間の熱処理を用いて圧縮歪状態のシリコンゲルマニウム層４８を格子緩和し、格子緩和状態のシリコンゲルマニウム層２２を形成することに主たる特徴がある。これにより、格子緩和状態のシリコンゲルマニウム層を得るためにシリコンゲルマニウム層を厚く形成する必要がなく、圧縮歪状態の薄いシリコンゲルマニウム層４８を形成すればよい。この結果、第１実施形態による半導体装置の製造方法と同様に、圧縮歪状態が維持されるように厚く形成することができないＰＭＯＳトランジスタ領域２０におけるシリコンゲルマニウム層３６の厚さに応じて、格子緩和状態のシリコンゲルマニウム層２２の厚さを設定することができる。
また、格子緩和状態のシリコンゲルマニウム層２２と、圧縮歪状態のシリコンゲルマニウム層３６とを別個独立に形成するので、ＰＭＯＳトランジスタ領域２０においてＳＯＩ基板４２のシリコン層３４及び絶縁層１２を除去する必要がない。
したがって、この後に形成するＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６の表面の高さとを容易にそろえることができる。
以上のように、本実施形態による半導体装置の製造方法では、第１実施形態による半導体装置の製造方法と同様に、引っ張り歪状態のシリコン層２４と、圧縮歪状態のシリコンゲルマニウム層３６とを整合性よく形成することができるので、製造プロセスにおいて基板面の高い平坦性を確保することができ、加工精度を向上することができる。
ここで、本実施形態による半導体装置の製造方法の主たる特徴である、レーザビームの照射によるシリコンゲルマニウム層の格子緩和について図１０乃至図１３を用いて詳述する。
（ａ）ラマンスペクトルの測定による格子緩和の発生の確認
まず、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層が格子緩和し、格子緩和状態のシリコンゲルマニウム層となることを、ラマンスペクトルを測定することにより確認した。
ラマンスペクトルを測定したシリコンゲルマニウム層は、シリコン基板上にシリコン酸化膜を介して形成された厚さ１０ｎｍのシリコン層上にエピタキシャル成長したものであり、その厚さは４０ｎｍである。レーザビームの照射には、波長３０８ｎｍのＸｅＣｌエキシマレーザを用い、レーザビームの強度を２００ｍＪ／ｃｍ２とした。また、ラマンスペクトルは、シリコンゲルマニウム層上の絶縁膜の有無の２つの場合について測定した。すなわち、（ｉ）シリコンゲルマニウム層上に絶縁膜が形成されておらずシリコンゲルマニウム層に対してレーザビームを直接照射する場合と、（ｉｉ）絶縁膜として厚さ３０ｎｍのシリコン酸化膜がシリコンゲルマニウム層上に形成されており、シリコン酸化膜を介してレーザビームを照射する場合との２つの場合である。
図１０Ａは、シリコンゲルマニウム層上に絶縁膜が形成されていない場合のレーザビーム照射前後のシリコンゲルマニウム層のラマンスペクトルを示すグラフである。なお、図１０Ａには、リファレンスとして、シリコン層のラマンスペクトルについてもあわせて示している。
図１０Ａに示すグラフから明らかなように、シリコンゲルマニウム層のスペクトルにおいて、レーザビームを照射することにより、５１５ｃｍ−１付近に観察されるピークが数ｃｍ−１シフトしていることが分かる。この結果から、レーザビームを照射することによってシリコンゲルマニウム層の歪状態が圧縮歪状態から格子緩和状態に変化していることを確認することができる。
また、図１０Ｂは、絶縁膜としてシリコン酸化膜がシリコンゲルマニウム層上に形成されている場合のレーザビーム照射後のシリコンゲルマニウム層のラマンスペクトルを示すグラフである。
図１０Ｂに示すグラフから明らかなように、シリコンゲルマニウム層上に絶縁膜が形成されている場合にも、レーザビームを照射することにより、５１０ｃｍ−１付近のピークがシフトしていることが分かる。この結果から、絶縁膜を介してレーザビームを照射する場合であっても、シリコンゲルマニウム層の歪状態が圧縮歪状態から格子緩和状態に変化していることを確認することができる。なお、図１０Ａに示す絶縁膜が形成されていない場合と比較してピークシフト量やピーク高さに差違があるのは、絶縁膜の存在によりレーザビームの干渉が起こり入射するレーザビームの強度が変化したことと、ゲルマニウムの存在量の違いとによるためであると考えられる。
（ｂ）シリコン酸化膜の厚さとレーザビームの反射率との関係
次に、シリコンゲルマニウム層上に形成されたシリコン酸化膜の厚さとレーザビームの反射率との関係について図１１を用いて説明する。
図１１Ａは、図１１Ｂに示すようにシリコンゲルマニウム層１００上に形成されたシリコン酸化膜１０２の厚さとレーザビームの反射率との関係を示すグラフである。
図１１Ａに示すグラフから明らかなように、シリコン酸化膜の厚さに対してレーザビームの反射率は振動していることが分かる。
そして、シリコン酸化膜の厚さが例えば３５ｎｍの場合には反射率は約０．９となり、強度１のレーザビームを照射すると、シリコンゲルマニウム層に入射するレーザビームの強度は０．１となる。
一方、シリコン酸化膜の厚さが０ｎｍすなわちシリコン酸化膜がシリコンゲルマニウム層上に形成されていない場合には反射率は約０．２となり、強度１のレーザビームを照射すると、シリコンゲルマニウム層に入射するレーザビームの強度は０．８となる。
このように、シリコンゲルマニウム層上に形成する絶縁膜としてのシリコン酸化膜の有無及びその厚さによって、入射するレーザビームの強度を制御することができる。したがって、前述したように、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８上に形成するシリコン酸化膜７０の厚さ、及びＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成するシリコン酸化膜４６、７０の厚さをそれぞれ適宜設定することにより、シリコンゲルマニウム層４８を格子緩和するのに十分な温度で加熱する一方、加熱する必要のないＰＭＯＳトランジスタ領域２０のシリコン層３４等の温度上昇を抑えることが可能となる。これにより、ＰＭＯＳトランジスタ領域２０に影響を与えることなく、シリコンゲルマニウム層４８を選択的に格子緩和することができる。
（ｃ）レーザビームの波長、パルス幅等と格子緩和との関係
また、シリコンゲルマニウム層を効果的に格子緩和するためには、シリコンゲルマニウム層の表層でレーザビームを吸収させ、シリコンゲルマニウム層を含む層に急激な熱勾配を生じさせることが望ましい。これは、照射するレーザビームの波長、パルス幅、或いはシリコンゲルマニウム層中のゲルマニウムの組成比を適宜設定することにより実現することができる。
照射するレーザビームの波長については、図１２に示すように、波長が短いほどシリコンゲルマニウム層／シリコン層１０８の下の層（シリコン酸化膜１０６、シリコン基板１０４）まで達することが困難である。これに対し、波長が長くなるほどシリコンゲルマニウム層／シリコン層１０８の下の層（シリコン酸化膜１０６、シリコン基板１０４）まで達することができるようになってくる。したがって、照射するレーザビームの波長が長くなると、シリコンゲルマニウム層を含む層の全体が発熱することとなり、急激な温度勾配を生じさせることが困難となる。また、この現象は、シリコンゲルマニウム層やシリコン層等の光吸収係数に依存する。シリコンゲルマニウム層の場合、ゲルマニウムの組成比が大きくなると、長波長側の光吸収係数が大きくなることが知られている。すなわち、シリコンゲルマニウム層中のゲルマニウムの組成比を大きくすると、長波長のレーザビームであっても、レーザビームの吸収がシリコンゲルマニウム層の表層のみで起きるようにすることができる。
したがって、照射するレーザビームの波長とシリコンゲルマニウム層中のゲルマニウムの組成比を適宜設定することにより、照射したレーザビームがシリコンゲルマニウム層の表層のみで吸収され、シリコンゲルマニウム層を含む層に急激な熱勾配を生じさせることができる。これにより、より効果的に、圧縮歪状態のシリコンゲルマニウム層を格子緩和することができる。
例えば、波長３０８ｎｍのレーザビームに対しては、シリコンとゲルマニウムとは互いにほぼ同じ１×１０６ｃｍ−１程度の光吸収係数を示すため、シリコンゲルマニウム層の表層１０ｎｍ程度でレーザビームのほとんどが吸収される。この結果、表層で発生した熱が下層に伝導していく。そして、図１２に示すシリコンゲルマニウム層下のシリコン層とその下のシリコン酸化膜との境界１において熱伝導率の違いによる急激な熱勾配が生じる。これにより、スリップが発生し、圧縮歪状態のシリコンゲルマニウム層が格子緩和することとなる。
なお、レーザビームを照射することにより生じた熱勾配は、時間の経過とともに解消していく。このため、照射するレーザビームのパルス幅が大きい場合や、レーザビームが連続波である場合等には、急激な熱勾配を生じさせることが困難となり、圧縮歪状態のシリコンゲルマニウム層を十分に格子緩和することが困難となる場合がある。したがって、レーザビームのパルス幅は、例えば、２０〜４０ｎｓのように、数十〜数百ｎｓのオーダーのできるだけ小さなものに設定することが望ましい。
なお、レーザビームを照射する際の基板温度を高く設定するとパルス幅を大きくしたのと同等の効果がある。このため、基板温度を適切な値に設定する必要がある。例えば、基板温度は、室温〜４００℃に設定することが望ましい。
上述したレーザビームに要求される波長及びパルス幅に関する条件を満たすレーザ光源としては、例えば、波長１９３ｎｍ、２２２ｎｍ、２４８ｎｍ、３０８ｎｍ、３５１ｎｍ等の短波長エキシマレーザを挙げることができる。これらの短波長エキシマレーザは、３００ｎｓ以下の小さなパルス幅を実現することができる。
これに対し、波長６９０ｎｍ、１０６０ｎｍのＹＡＧレーザや、ルビーレーザは、上記短波長エキシマレーザと比較して波長が長く、また、パルス幅も数ｍｓと大きい。このため、ＹＡＧレーザやルビーレーザでは、シリコンゲルマニウム層を十分に格子緩和するための条件設定のマージンが短波長エキシマレーザの場合と比較して狭くなる場合があると考えられる。例えば、上記短波長エキシマレーザと比較して波長が長いため、高エネルギーのレーザビームを照射することが必要となる。
また、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ、連続発振）レーザ等の場合、レーザビームを単に照射したのでは全体が温度上昇するため、例えばレーザビームを走査する等の手段を用いることにより、ＣＷレーザ等を用いてシリコンゲルマニウム層を格子緩和することができる。
（ｄ）シリコンゲルマニウム層の厚さと格子緩和との関係
図１３は、シリコンゲルマニウム層の厚さと波長３０８ｎｍのレーザビームの照射による格子緩和状態との関係を模式的に示すグラフである。図示するように、シリコンゲルマニウム層の厚さが大きくなるにつれて、十分に格子緩和することが困難となっていく。そして、シリコンゲルマニウム層の厚さが１００ｎｍを超えた付近から、照射するレーザビームの波長を長くしないと、図１２に示すシリコンゲルマニウム層／シリコン層１０８とその下のシリコン酸化膜１０６との境界１にまで熱が伝導せず、シリコンゲルマニウム層の温度上昇が困難となる。したがって、シリコンゲルマニウム層の厚さが厚い場合は、照射するレーザビームの波長を適切に設定する必要がある。
なお、本願発明者等は、厚さ１０ｎｍ以下の下地のシリコン層上に形成されたシリコンゲルマニウム層に対して、波長３０８ｎｍ、パルス幅４０ｎｍ、強度２００ｍＪ／ｃｍ２以上のレーザビームを照射することにより、シリコンゲルマニウム層を大きく格子緩和することができることを実験的に確認している。
以上詳述したようにして、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層４４を格子緩和し、格子緩和状態のシリコンゲルマニウム層２２を形成した後、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成されているシリコン酸化膜７０、４６を除去する。こうして、ＮＭＯＳトランジスタ領域１６に形成された格子緩和状態のシリコンゲルマニウム層２２上にシリコン酸化膜７０を残存させ、ＰＭＯＳトランジスタ領域２０のシリコン層３４を露出する（図９Ｄを参照）。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に、シリコン酸化膜７０を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層３６を形成する。
次いで、シリコンゲルマニウム層３６上に、例えば厚さ２０ｎｍのシリコン層５２を形成する（図１４Ａを参照）。
次いで、全面に、例えばＣＶＤ法により、シリコン酸化膜５４を形成する。続いて、ＮＭＯＳトランジスタ領域２０のシリコンゲルマニウム層２２上に形成されているシリコン酸化膜５４、７０を除去する。こうして、ＰＭＯＳトランジスタ領域２０に形成されたシリコン層５２上にシリコン酸化膜５４を残存させ、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２を露出する（図１４Ｂを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２上に、シリコン酸化膜５４を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの引っ張り歪状態のシリコン層２４を形成する（図１４Ｃを参照）。
シリコン層２４を形成した後、選択成長マスクとして用いたシリコン酸化膜５４を除去する（図１４Ｄを参照）。
上述のように、ＰＭＯＳトランジスタ領域２０に圧縮歪状態のシリコンゲルマニウム層３６を形成し、ＮＭＯＳトランジスタ領域１６に引っ張り歪状態のシリコン層２４を形成した後、図４Ｃ、図４Ｄ、及び図５Ａ乃至図５Ｄに示す第１実施形態による半導体装置の製造方法の場合と同様にして、ＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置を製造する。
本実施形態による半導体装置の製造方法により製造された半導体装置は、ＮＭＯＳトランジスタ領域１６において、シリコン基板１０上に、シリコン酸化膜よりなる絶縁層１２と、シリコン層３４と、格子緩和状態のシリコンゲルマニウム層２２と、引っ張り歪状態のシリコン層２４とが順次積層された構造を有している。すなわち、絶縁層１２がシリコンにより挟まれた構造を有している。
これに対して、ＳＯＩ基板を用いて形成された引っ張り歪状態のシリコン層をチャネルに用いる従来のＮＭＯＳトランジスタでは、シリコン基板上に、シリコン酸化膜よりなる絶縁層と、格子緩和状態のシリコンゲルマニウム層と、引っ張り歪状態のシリコン層とが順次積層された構造を有していた。
上述のように、本実施形態による半導体装置の製造方法により製造される半導体装置は、ＳＯＩ基板を用いた従来のトランジスタ構造と大きく相違する構造的特徴を備えている。
このように、本実施形態によれば、圧縮歪状態のシリコンゲルマニウム層４８に対して、異なる厚さのシリコン酸化膜を介してレーザビームを照射することにより、シリコンゲルマニウム層４８を格子緩和するので、他の領域に形成されている半導体層等に影響を与えることなく、圧縮歪状態のシリコンゲルマニウム層４８を短時間に選択的に格子緩和することができる。
また、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを同一のＳＯＩ基板４２上に形成するので、高性能の集積化トランジスタを提供することができる。
また、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のいずれにおいても、ＳＯＩ基板４２の絶縁層１２を除去する必要がないので、寄生容量の低減、省電力化等のＳＯＩ構造による効果を損なうこともない。
さらに、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとを互いにほぼ等しく形成することができるので、その後の半導体装置の製造プロセスにおける加工精度を向上することができる。
なお、本実施形態では、圧縮歪状態のシリコンゲルマニウム層４８に対して、シリコン酸化膜を介してレーザビームを照射したが、レーザビームに対して透過性を有する絶縁膜であれば、シリコン酸化膜に限定されるものではない。シリコンゲルマニウム層４８上に、例えばシリコン窒化膜等の絶縁膜を形成し、このような絶縁膜を介してシリコンゲルマニウム層４８に対してレーザビームを照射してもよい。
評価結果
図１５は、レーザビームを照射することにより圧縮歪状態から格子緩和状態に変化させたシリコンゲルマニウム層上に形成された引っ張り歪状態のシリコン層をチャネルに用いたＮＭＯＳトランジスタの特性を測定した結果を示すグラフである。図１５Ａ及び図１５Ｂの横軸はともにシリコンゲルマニウム層に照射したレーザビームの強度である。図１５Ａの縦軸は移動度μであり、図１５Ｂの縦軸は図１５Ａの移動度に対応するオン電流Ｉｏｎである。
図１５Ａ及び図１５Ｂに示すグラフから、照射したレーザビームの強度が小さい場合、移動度及びオン電流が小さくなっていることが分かる。これは、レーザビームの強度が小さいためにシリコンゲルマニウム層が十分に格子緩和されない結果、その上に形成されるシリコン層の歪状態が不十分なものとなってしまうためである。
一方、照射したレーザビームの強度が大きくなるにつれて、移動度及びオン電流も大きくなっていくことが分かる。レーザビームの強度が０すなわちレーザビームを照射しない場合と比較して、レーザビームを照射することにより、移動度及びオン電流が約２倍にまでなっている。これは、レーザビームのパワー密度が大きくなるにつれてシリコンゲルマニウム層が十分に格子緩和され、その上に形成されるシリコン層が十分な引っ張り歪状態となるためである。
このように、所定の強度のレーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層を十分に格子緩和することができ、その上に形成されるシリコン層が十分な引っ張り歪状態となる。こうして、引っ張り歪状態のシリコン層をチャネルに用いる移動度及びオン電流が大きなＮＭＯＳトランジスタを得ることができる。
（第４実施形態）
本発明の第４実施形態による半導体装置及びその製造方法について図１６を用いて説明する。図１６は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第３実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、図９Ａ乃至図９Ｄ、及び図１４Ａ乃至図１４Ｄに示す第３実施形態による半導体措置の製造方法とほぼ同様である。本実施形態による半導体装置の製造方法は、圧縮歪状態のシリコンゲルマニウム層が形成されている領域のみにレーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和させ、格子緩和状態のシリコンゲルマニウム層２２を形成する点で、第３実施形態による半導体装置の製造方法と異なっている。
まず、第３実施形態による半導体装置の製造方法と同様に、ＮＭＯＳトランジスタ形成領域１６のシリコン層３４上に、圧縮歪状態のシリコンゲルマニウム層４８を形成する（図１６Ａを参照）。
次いで、レーザビームのビームスポットを所定のサイズに調整し、ＮＭＯＳトランジスタ形成領域１６の圧縮歪状態のシリコンゲルマニウム層４８が形成されている領域のみに選択的にレーザビームを直接照射する。これにより、圧縮歪状態のシリコンゲルマニウム層は格子緩和し、格子緩和状態のシリコンゲルマニウム層２２が形成される（図１６Ｂを参照）。レーザビームの照射条件は、例えば、第３実施形態による半導体装置の製造方法とほぼ同様の条件を用いることができるが、シリコンゲルマニウム層４８上のシリコン酸化膜の有無に応じて、適宜条件を調整することが望ましい。
本実施形態による半導体装置の製造方法では、ＮＭＯＳトランジスタ領域１６の圧縮歪状態のシリコンゲルマニウム層４８が形成されている領域のみに選択的にレーザビームを照射するので、ＰＭＯＳトランジスタ領域２０に影響を与えることなく、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和することができる。レーザビームを照射する必要のないＰＭＯＳトランジスタ領域２０のシリコン層３４等の温度上昇を抑制するために、ＰＭＯＳトランジスタ領域２０上にシリコン酸化膜を所定の厚さで形成しておく必要もない。
以後、第３実施形態による半導体装置の製造方法と同様にして、ＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置を製造する。
このように、本実施形態によれば、圧縮歪状態のシリコンゲルマニウム層４８が形成されている領域のみに選択的にレーザビームを照射するので、他の領域に形成されている半導体層等に影響を与えることなく、圧縮歪状態のシリコンゲルマニウム層４８を短時間に選択的に格子緩和することができる。
なお、本実施形態では、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８が形成されている領域のみにレーザビームを直接照射したが、シリコンゲルマニウム層４８上にシリコン酸化膜等の絶縁膜を形成し、絶縁膜を介してレーザビームを照射してもよい。
（第５実施形態）
本発明の第５実施形態による半導体装置の製造方法について図１７乃至図１９を用いて説明する。図１７乃至図１９は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの両者ともに引っ張り歪状態のシリコン層をチャネルに用いる半導体装置を製造するものである。
まず、図１７Ａに示すＳＯＩ基板４２のシリコン層３４上に、エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図１７Ｂを参照）。
次いで、シリコンゲルマニウム層４８に対してレーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和して、格子緩和状態のシリコンゲルマニウム層２２を形成する（図１７Ｃを参照）。レーザビームの照射方法は、第３実施形態による半導体装置の製造方法と同様に、シリコンゲルマニウム層４８上にシリコン酸化膜等の絶縁膜を形成し、このシリコン酸化膜を介して照射する方法を用いてもよいし、或いは第４実施形態による半導体装置の製造方法のように、シリコンゲルマニウム層４８に対して直接照射する方法を用いてもよい。
次いで、格子緩和状態のシリコンゲルマニウム層２２上に、例えばＣＶＤ法により、例えば厚さ２０ｎｍの引っ張り歪状態のシリコン層２４を形成する（図１７Ｄを参照）。
次いで、シリコン層２４の表面に、例えば熱酸化法により、例えば厚さ２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２６を形成する（図１８Ａを参照）。
次いで、ゲート絶縁膜２６、シリコン層２４、シリコンゲルマニウム層２２及びシリコン層３４をそれぞれエッチングすることにより溝４４を形成する等して、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０を画定する（図１８Ｂを参照）。なお、素子分離工程は、レーザビームを照射する前に行ってもよい。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ１２０ｎｍのポリシリコン膜（図示せず）を形成する。
次いで、フォトリソグラフィ及びエッチングを用いて、ポリシリコン膜をエッチングすることにより、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のそれぞれにおいて、ポリシリコン膜よりなるゲート電極２８を形成する（図１８Ｃを参照）。
次いで、全面に、例えばスピンコート法により、レジスト膜５６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜５６をパターニングすることにより、ＮＭＯＳトランジスタトランジスタ領域１６を露出する開口部５８をレジスト膜５６に形成する。
次いで、ゲート電極２８及びレジスト膜５６をマスクとして、ドーパント不純物として例えばリンをイオン注入する。これにより、ゲート絶縁膜の両側のシリコン層２４及びシリコンゲルマニウム層２２内に、ソース／ドレイン拡散層３２が形成される（図１８Ｄを参照）。
ソース／ドレイン拡散層３２を形成した後、マスクとして用いたレジスト膜５６を除去する。
次いで、全面に、例えばスピンコート法により、レジスト膜６０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜６０をパターニングすることにより、ＰＭＯＳトランジスタ領域２０を露出する開口部６２をレジスト膜６０に形成する。
次いで、ゲート絶縁膜２８及びレジスト膜６０をマスクとして、ドーパント不純物として例えばボロンをイオン注入する。これにより、ゲート電極２８両側のシリコン層２４及びシリコンゲルマニウム層２２内に、ソース／ドレイン拡散層３８が形成される（図１９Ａを参照）。
ソース／ドレイン拡散層３８を形成した後、マスクとして用いたレジスト膜６０を除去する。
ソース／ドレイン拡散層３２、３８を形成した後、例えば熱処理により、ソース／ドレイン拡散層３２、３８に導入されたドーパント不純物の活性化を行う。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ１００ｎｍのシリコン酸化膜６４を形成する（図１９Ｂを参照）。
次いで、シリコン酸化膜６４を異方性エッチングすることにより、ゲート絶縁膜２８の側壁に、シリコン酸化膜６４よりなるサイドウォール絶縁膜３０を形成する（図１９Ｃを参照）。
こうして、ともに引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置が製造される。
本実施形態による半導体装置の製造方法のように、ともに引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを有する半導体装置を製造する場合においても、レーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和してもよい。
（第６実施形態）
本発明の第６実施形態による半導体装置の製造方法について図２０及び図２１を用いて説明する。図２０及び図２１は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層を格子緩和して格子緩和状態のシリコンゲルマニウム層を形成する際に、予め圧縮歪状態のシリコンゲルマニウム層上に、キャップ層としてシリコン層を形成しておくことに主たる特徴がある。
まず、図２０Ａに示すＳＯＩ基板４２のシリコン層３４上に、エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する。
次いで、圧縮歪状態のシリコンゲルマニウム層４８上に、例えばＣＶＤ法により、キャップ層として、例えば厚さ２ｎｍのシリコン層７２を形成する（図２０Ｂを参照）。
次いで、シリコン基板１０のシリコン層７２が形成されている面側から、圧縮歪状態のシリコンゲルマニウム層４８に対して、シリコン層７２を介してレーザビームを照射する。レーザビームの照射条件は、例えば、第３実施形態による半導体装置の製造方法とほぼ同様の条件を用いることができる。これにより、圧縮歪状態のシリコンゲルマニウム層４８は格子緩和し、格子緩和状態のシリコンゲルマニウム層２２となる（図２０Ｃを参照）。
本実施形態による半導体装置の製造方法では、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層４８を格子緩和して格子緩和状態のシリコンゲルマニウム層２２を形成する際に、圧縮歪状態のシリコンゲルマニウム層４８上に耐熱性に優れたシリコン層７２が形成されている。このため、レーザビームの照射に起因してシリコンゲルマニウム層４８（２２）に欠陥が発生するのを抑制することができる。
さらに、シリコン層７２は耐薬品性に優れているため、格子緩和状態のシリコンゲルマニウム層２２が形成されたＳＯＩ基板４２に対して、例えばエッチング等の化学薬品による処理を高い信頼性で容易に行うことが可能となる。
なお、シリコン層７２の厚さは２ｎｍに限定されるものではないが、シリコン層７２は５ｎｍ以下の厚さで形成することが望ましい。シリコン層７２を５ｎｍ以下の厚さで形成することにより、後に酸化してゲート酸化膜として用いる場合に、シリコンゲルマニウム層２２に対する影響を回避することができる。すなわち、シリコン層７２が厚い場合に長時間熱酸化を行うとシリコンゲルマニウム層２２の格子緩和状態が変動してしまう場合があるが、シリコン層７２を５ｎｍ以下の厚さで形成することにより、このような格子緩和状態の変動を回避することができる。
また、レーザビームの照射によりシリコンゲルマニウム層４８が格子緩和し緩和状態のシリコンゲルマニウム層２２となるため、シリコン層７２の歪状態は、引っ張り歪状態となる。
次いで、シリコン層７２、シリコンゲルマニウム層２２、及びシリコン層３４をそれぞれエッチングすることにより溝４４を形成する等して、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０を画定する（図２０Ｄを参照）。
次いで、シリコン層７２の表面に、例えば熱酸化法により、例えば厚さ２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２６を形成する（図２１Ａを参照）。
以後、第１実施形態による半導体装置の製造方法と同様にして、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のそれぞれにおいてゲート電極２８を形成した後（図２１Ｂを参照）、ソース／ドレイン拡散層３２、３８、サイドウォール絶縁膜３０をそれぞれ形成する（図２１Ｃを参照）。
こうして、ともにキャップ層として形成したシリコン層７２をチャネルに用いるＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置が製造される。
このように、本実施形態によれば、レーザビームを照射することによりシリコンゲルマニウム層４８を格子緩和する際に、シリコンゲルマニウム層４８上に耐熱性及び耐薬品性に優れたシリコン層７２を形成しているため、熱処理に伴う欠陥の発生を抑制するとともに、その後の化学薬品による処理を高い信頼性で容易に行うことが可能となる。
（第７実施形態）
本発明の第７実施形態による半導体装置の製造方法について図２２を用いて説明する。図２２は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
ＳＯＩ基板を用いて半導体装置を製造する場合、絶縁層上に形成された島状の半導体層にＭＯＳトランジスタ等の素子が形成される。このため、この半導体層に電荷がたまりやすく、半導体装置の動作時に電位が変動する場合がある。このような状態を回避するため、ＭＯＳトランジスタでは、チャネル部からソース／ドレインと直交する方向にボディコンタクトと呼ばれる電極を引き出し、ボディ領域の電位を制御している。
ボディコンタクトを引き出す一つの方法として、パーシャルトレンチと呼ばれる技術が知られている。この方法は、ＳＯＩ層に、ＳＯＩ層下の絶縁層に達しないトレンチを形成し、トレンチ下部のＳＯＩ層を介してボディコンタクトを引き出す方法である。この方法によれば、この方法によればゲート電極とボディコンタクトとの間の距離を確保し寄生容量を低減することができる。しかしながら、素子の微細化とともにＳＯＩ層の膜厚が薄くなってきており、ＳＯＩ層の途中でエッチングを停止することは極めて困難となっている。
本実施形態では、シリコンゲルマニウム層下にＳＯＩ層が形成されているという本発明の半導体装置の特徴を利用し、ボディコンタクトを容易に形成しうる半導体装置の製造方法を示す。
以下、本実施形態による半導体装置の製造方法について詳述する。
まず、図２２Ａに示すＳＯＩ基板４２のシリコン層３４上に、圧縮歪状態のシリコンゲルマニウム層７４を形成する（図２２Ｂを参照）。
次いで、シリコンゲルマニウム層７４上に、例えばスピンコート法により、レジスト膜７６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜７６をパターニングすることにより、ボディコンタクトが形成されるボディコンタクト領域７８のシリコンゲルマニウム層７４に達する開口部８０をレジスト膜７６に形成するとともに、トランジスタが形成されるトランジスタ領域８２にレジスト膜７６を残存させる（図２２Ｃを参照）。
次いで、レジスト膜７６をマスクとするウェットエッチングにより、開口部８０から露出するシリコンゲルマニウム層７４を除去する。エッチング溶液としては、例えばＨＦ、Ｈ２Ｏ２、及びＣＨ３ＣＯＯＨの１：１６：２４混合液を用いることができる。このエッチング液では、シリコンゲルマニウム層７４の下のシリコン層３４はエッチングされない。
ウェットエッチング終了後、マスクとして用いたレジスト膜７６を除去する（図２２Ｄを参照）。こうして、シリコンゲルマニウム層７４とシリコン層３４との高いエッチング選択性を利用して、ボディコンタクト領域７８のシリコン層３４を容易に露出させることができる。
このように、本実施形態によれば、シリコンゲルマニウム層７４とシリコン層３４との高いエッチング選択性を利用して、ボディコンタクト領域７８のシリコン層３４を露出させるので、露出したシリコン層３４に対してボディコンタクト用の電極を容易に形成することができる。
本実施形態において示したボディコンタクトの形成工程は、例えば、第１乃至第６実施形態による半導体装置の製造方法のように、シリコン層３４上に格子緩和状態のシリコンゲルマニウム層２２を介して形成された引っ張り歪状態のシリコン層２４、７２や、シリコン層３４上に形成された圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＭＯＳトランジスタの製造工程に適宜組み込むことができる。この場合において、ＮＭＯＳトランジスタ１６、ＰＭＯＳトランジスタ１８のチャネル部からソース／ドレインと直交する方向にボディコンタクト用の電極を容易に引き出すことができる。
（変形実施形態）
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、エッチングにより形成された溝４４又はＬＯＣＯＳ法により形成された素子分離膜６６により、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを分離する場合を例に説明したが、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを分離する方法は、これに限定されるものではない。例えば、図２３に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によりシリコン層３４に形成された溝に埋め込まれた素子分離膜８４により、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを分離してもよい。
また、上記実施形態では、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとが互いにほぼ等しくなるように、半導体装置を構成する各層の厚さを設定したが、各層の厚さはこのような場合に限定されるものではない。ＮＭＯＳトランジスタ１４、ＰＭＯＳトランジスタ１８に要求される性能等に応じて、各層の厚さを適宜設定することができる。但し、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとの間に生じる段差は、製造プロセスの加工精度を十分に確保できる程度に小さいものであることが好ましい。
また、上記実施形態では、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を形成した後、続いてＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６を形成していたが、本発明による半導体装置を構成する各層を形成する順序はこれに限定されるものではない。例えば、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を形成した後、引き続きＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４を形成し、この後に、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６を形成してもよい。
また、上記実施形態では、シリコン層３４上に圧縮歪状態のシリコンゲルマニウム層４８を形成した後に熱処理を行うことにより、格子緩和状態のシリコンゲルマニウム層２２を得ていたが、格子緩和状態のシリコンゲルマニウム層２２の形成方法は、これに限定されるものではない。例えば、選択成長により、シリコンゲルマニウム層を例えば２００ｎｍ程度の厚さで形成することにより、熱処理を経ることなく、格子緩和状態のシリコンゲルマニウム層を得ることができる。このように熱処理を経ずに格子緩和状態のシリコンゲルマニウム層を得る場合、シリコンゲルマニウム層をある程度の厚さで形成する必要がある。このため、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さの間に、段差が生じる場合がある。しかしながら、段差が生じる場合であっても、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪み状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを、ＳＯＩ構造による効果を損なうことなく同一のＳＯＩ基板４２上に形成することができ、高性能の集積化トランジスタを提供することができる。
また、上記実施形態では、パルス状のレーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層４８を格子緩和したが、照射するレーザビームはこれに限定されるものではない。例えば、ＣＷレーザを用いてレーザビームをシリコンゲルマニウム層４８に対して走査することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和してもよい。また、レーザビームの照射のみならず、電子ビーム等のエネルギービームを照射することによりシリコンゲルマニウム層４８を短時間熱処理して格子緩和してもよい。また、ランプを用いたフラッシュランプアニールを、レーザビームの照射に代えて行ってシリコンゲルマニウム層４８を格子緩和してもよい。
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図５を用いて説明する。図１は本実施形態による半導体装置の構造を示す断面図、図２乃至図５は本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、本実施形態による半導体装置の構造について図１を用いて説明する。
シリコン基板１０上には、シリコン酸化膜よりなる絶縁層１２が形成されている。
絶縁層１２が形成されたシリコン基板１０には、ＮＭＯＳトランジスタ１４が形成されているＮＭＯＳトランジスタ領域１６と、ＰＭＯＳトランジスタ１８が形成されているＰＭＯＳトランジスタ領域２０が設けられている。ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とは絶縁層１２に達する溝４４により互いに分離されている。
ＮＭＯＳトランジスタ領域１６の絶縁層１２上には、シリコン層３４が形成されている。シリコン層３４上には、格子緩和状態のシリコンゲルマニウム層２２が形成されている。シリコンゲルマニウム層２２上には、引っ張り歪状態のシリコン層２４が形成されている。シリコン層２４上には、ゲート絶縁膜２６を介してゲート電極２８が形成されている。ゲート電極２８の側壁には、サイドウォール絶縁膜３０が形成されている。ゲート電極２８の両側のシリコン層２４及びシリコンゲルマニウム層２２内には、ドーパント不純物が導入されたソース／ドレイン拡散層３２が形成されている。こうして、ＮＭＯＳトランジスタ領域１６に、ゲート電極２８と、ソース／ドレイン拡散層３２とを有し、引っ張り歪状態のシリコン層２４をチャネルとするＮＭＯＳトランジスタ１４が構成されている。
ＰＭＯＳトランジスタ領域２０の絶縁層１２上には、シリコン層３４が形成されている。シリコン層３４上には、圧縮歪状態のシリコンゲルマニウム層３６が形成されている。シリコンゲルマニウム層３６上には、ゲート絶縁膜２６を介してゲート電極２８が形成されている。ゲート電極２８の側壁には、サイドウォール絶縁膜３０が形成されている。ゲート電極２８の両側のシリコンゲルマニウム層３６及びシリコン層３４内には、ドーパント不純物が導入されたソース／ドレイン拡散層３８が形成されている。こうして、ＰＭＯＳトランジスタ領域２０に、ゲート電極２８と、ソース／ドレイン拡散層３８とを有し、圧縮歪状態のシリコンゲルマニウム層３６をチャネルとするＰＭＯＳトランジスタ１８が構成されている。
ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６の表面の高さとは、互いにほぼ等しくなっている。
こうして、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを有する本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、後述するように、シリコン基板１０上に絶縁層１２を介してシリコン層３４が形成されたＳＯＩ基板上に、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とが形成されていることに主たる特徴がある。これにより、ＳＯＩ構造の特徴である絶縁層１２による容量低減、省電力化等の効果が損なわれることなく、高性能のＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８が同一基板上に形成された集積化トランジスタを実現することができる。
また、本実施形態による半導体装置は、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとが互いにほぼ等しくなっていることにも特徴がある。これは、後述するように、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を薄く形成することができるためである。シリコン層２４の表面の高さとシリコンゲルマニウム層３６の表面の高さとがほぼ等しくなっているので、その後の半導体装置の製造プロセスにおける加工精度を向上することができる。
次に、本実施形態による半導体装置の製造方法について図２乃至図５を用いて説明する。
まず、シリコン基板１０上に例えば厚さ２００ｎｍのシリコン酸化膜よりなる絶縁層１２を介して例えば厚さ１０ｎｍのシリコン層３４が形成されたＳＯＩ基板４２を用意する（図２Ａを参照）。ＳＯＩ基板４２としては、例えば、ＳＩＭＯＸ技術により形成されたものや、貼り合わせＳＯＩ技術により形成されたもの等を用いることができる。なお、後述するように、ＳＯＩ基板４２のシリコン層３４上には、格子緩和すべき圧縮歪状態のシリコンゲルマニウム層４８が形成される。したがって、シリコン層３４の厚さは、２〜２０ｎｍ程度に設定することが望ましい。
次いで、エッチングを用いて、シリコン層３４に、絶縁層１２に達する溝４４を形成し、ＮＭＯＳトランジスタ領域１６と、ＰＭＯＳトランジスタ領域２０とを分離する（図２Ｂを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜４６を形成する。続いて、シリコン酸化膜４６をパターニングして、ＰＭＯＳトランジスタ領域２０のシリコン層３４上のみにシリコン酸化膜４６を残存させる（図２Ｃを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、シリコン酸化膜４６を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図２Ｄを参照）。シリコンゲルマニウム層４８の組成は、例えばＳｉ０．７２Ｇｅ０．２５とする。
次いで、例えば１０００℃、４時間の熱処理により、圧縮歪状態のシリコンゲルマニウム層４８からその直下に形成されたシリコン層３４にゲルマニウムを拡散させ、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和する。こうして、圧縮歪状態のシリコンゲルマニウム層４８とシリコン層３４とから、格子緩和状態のシリコンゲルマニウム層２２が形成される（図３Ａを参照）。格子緩和状態のシリコンゲルマニウム層２２の組成は、例えばＳｉ０．８３Ｇｅ０．１７となっている。
このように、本実施形態による半導体装置の製造方法では、熱処理により圧縮歪状態のシリコンゲルマニウム層４８からシリコン層３４にゲルマニウムを拡散させることにより、格子緩和状態のシリコンゲルマニウム層２２を得ている。これにより、格子緩和状態のシリコンゲルマニウム層を得るためにシリコンゲルマニウム層を厚く形成する必要がなく、圧縮歪状態の薄いシリコンゲルマニウム層４８を形成すればよい。この結果、圧縮歪状態が維持されるように厚く形成することができないＰＭＯＳトランジスタ領域２０におけるシリコンゲルマニウム層３６の厚さに応じて、格子緩和状態のシリコンゲルマニウム層２２の厚さを設定することができる。すなわち、格子緩和状態のシリコンゲルマニウム層２２の厚さをｄ１、ＳＯＩ基板４２のシリコン層３４の厚さをｄ２、圧縮歪状態のシリコンゲルマニウム層３６の厚さをｄ３とすると、ｄ２＋ｄ１≦ｄ２＋ｄ３となるように、ｄ１を設定することができる。
また、格子緩和状態のシリコンゲルマニウム層２２と、圧縮歪状態のシリコンゲルマニウム層３６とを別個独立に形成するので、ＰＭＯＳトランジスタ領域２０においてＳＯＩ基板４２のシリコン層３４及び絶縁層１２を除去する必要がない。
したがって、この後に形成するＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６の表面の高さとを容易にそろえることができる。
以上のように、本実施形態による半導体装置の製造方法では、引っ張り歪状態のシリコン層２４と、圧縮歪状態のシリコンゲルマニウム層３６とを整合性よく形成することができるので、製造プロセスにおいて基板面の高い平坦性を確保することができ、加工精度を向上することができる。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜５０を形成する。続いて、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成されているシリコン酸化膜５０、４６を除去する。こうして、ＮＭＯＳトランジスタ領域１６に形成された格子緩和状態のシリコンゲルマニウム層２２上にシリコン酸化膜５０を残存させ、ＰＭＯＳトランジスタ領域２０のシリコン層３４を露出する（図３Ｂを参照）。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に、シリコン酸化膜５０を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの圧縮歪状態のシリコンゲルマニウム層３６を形成する。シリコンゲルマニウム層３６の組成は、例えばＳｉ０．８Ｇｅ０．２とする。なお、シリコンゲルマニウム層３６は、圧縮歪状態を維持するためにあまり厚く形成することはできず、例えば２〜３０ｎｍの範囲内の厚さで形成することが望ましい。
次いで、シリコンゲルマニウム層３６上に、例えば厚さ２ｎｍのシリコン層５２を形成する（図３Ｃを参照）。このシリコン層５２は、後述するようにゲート絶縁膜２６を形成するためのものである。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜５４を形成する。続いて、ＮＭＯＳトランジスタ領域２０のシリコンゲルマニウム層２２上に形成されているシリコン酸化膜５４、５０を除去する。こうして、ＰＭＯＳトランジスタ領域２０に形成されたシリコン層５２上にシリコン酸化膜５４を残存させ、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２を露出する（図３Ｄを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２上に、シリコン酸化膜５４を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの引っ張り歪状態のシリコン層２４を形成する（図４Ａを参照）。
シリコン層２４を形成した後、選択成長マスクとして用いたシリコン酸化膜５４を除去する（図４Ｂを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコン層２４の表面及びＰＭＯＳトランジスタ領域２０のシリコン層５２の表面に、例えば熱酸化法により、例えば厚さ２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２６を形成する（図４Ｃを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ１２０ｎｍのポリシリコン膜（図示せず）を形成する。
次いで、フォトリソグラフィ及びエッチングを用いて、ポリシリコン膜をパターニングすることにより、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のそれぞれにおいて、ポリシリコン膜からなるゲート電極２８を形成する（図４Ｄを参照）。
次いで、全面に、例えばスピンコート法により、レジスト膜５６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜５６をパターニングすることにより、ＮＭＯＳトランジスタ領域１６を露出する開口部５８をレジスト膜５６に形成する。
次いで、ゲート電極２８及びレジスト膜５６をマスクとして、ドーパント不純物として例えばリンをイオン注入する。これにより、ゲート電極２８の両側のシリコン層２４及びシリコンゲルマニウム層２２内に、ソース／ドレイン拡散層３２が形成される（図５Ａを参照）。
ソース／ドレイン拡散層３２を形成した後、マスクとして用いたレジスト膜５６を除去する。
次いで、全面に、例えばＣＶＤ法より、例えば厚さ１００ｎｍのシリコン酸化膜６４を形成する（図５Ｂを参照）。
次いで、シリコン酸化膜６４を異方性エッチングすることにより、ゲート電極２８の側壁に、シリコン酸化膜６４よりなるサイドウォール絶縁膜３０を形成する（図５Ｃを参照）。このとき、サイドウォール絶縁膜３０が形成されたゲート電極２８の両側に露出したゲート絶縁膜２６もエッチングにより除去される。
次いで、全面に、例えばスピンコート法により、レジスト膜６０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜６０をパターニングすることにより、ＰＭＯＳトランジスタ領域２０を露出する開口部６２をレジスト膜６０に形成する。
次いで、ゲート電極２８及びレジスト膜６０をマスクとして、ドーパント不純物として例えばボロンをイオン注入する。これにより、ゲート電極２８の両側のシリコンゲルマニウム層３６及びシリコン層３４内に、ソース／ドレイン拡散層３８が形成される（図５Ｄを参照）。
ソース／ドレイン拡散層３８を形成した後、マスクとして用いたレジスト膜６０を除去する。
ソース／ドレイン拡散層３２、３８を形成した後、例えば熱処理により、ソース／ドレイン拡散層３２、３８に導入されたドーパント不純物の活性化を行う。
こうして、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とが同一のＳＯＩ基板４２上に形成される。
以上のようにして、図１に示す本実施形態による半導体装置が製造される。
このように、本実施形態によれば、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを同一のＳＯＩ基板４２上に形成するので、高性能の集積化トランジスタを提供することができる。
また、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のいずれにおいても、ＳＯＩ基板４２の絶縁層１２を除去する必要がないので、寄生容量の低減、省電力化等のＳＯＩ構造による効果を損なうこともない。
さらに、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとを互いにほぼ等しく形成することができるので、その後の半導体装置の製造プロセスにおける加工精度を向上することができる。
なお、本実施形態では、ＰＭＯＳトランジスタ領域２０のシリコン層３４上にシリコン酸化膜４６を形成した状態で、シリコンゲルマニウム層４８を格子緩和するための熱処理を行っていたが、シリコン酸化膜４６に代えて、例えばシリコン窒化膜等の絶縁膜を形成した状態で熱処理を行ってもよい。
また、本実施形態による半導体装置を構成する各層を形成する順序は、上述した場合に限定されるものではなく、適宜設計変更することができる。但し、熱処理により格子緩和状態のシリコンゲルマニウム層２２を形成する場合には、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６を形成する前に、熱処理により格子緩和状態のシリコンゲルマニウム層２２を形成する必要がある。
例えば、本実施形態では、ＮＭＯＳトランジスタ領域１６におけるシリコン層２４と、ＰＭＯＳトランジスタ領域２０におけるシリコン層５２とは別個独立に形成していた。これに対して、以下に述べるように、ＮＭＯＳトランジスタ領域１６におけるシリコン層２４と、ＰＭＯＳトランジスタ領域２０におけるシリコン層５２とを同時に形成することもできる。
まず、図２Ａ乃至図２Ｄ、及び図３Ａに示す場合と同様にして、ＮＭＯＳトランジスタ領域１６に格子緩和状態のシリコンゲルマニウム層２２を形成する。
この後、選択エピタキシャル成長により、ＰＭＯＳトランジスタ領域２０において、シリコン層３４上に、圧縮歪状態のシリコンゲルマニウム層３６を形成する。
次いで、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を露出した後、格子緩和状態のシリコンゲルマニウム層２２上と、圧縮歪状態のシリコンゲルマニウム層３６上とに、シリコン層２４、５２を同時に形成する。
以後、図４Ｃ、図４Ｄ及び図５に示す場合と同様にして、ＮＭＯＳトランジスタ１４と、ＰＭＯＳトランジスタ１８とを有する半導体装置を製造する。
このように、ＮＭＯＳトランジスタ領域１６におけるシリコン層２４と、ＰＭＯＳトランジスタ領域２０におけるシリコン層５２とを同時に形成してもよい。
（第２実施形態）
本発明の第２実施形態による半導体装置及びその製造方法について図６乃至図８を用いて説明する。図６は本実施形態による半導体装置の構造を示す断面図、図７及び図８は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１乃至図５に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の構造は、基本的には第１実施形態による半導体装置とほぼ同様である。本実施形態による半導体装置は、図６に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によりＳＯＩ基板４２のシリコン層３４に素子分離膜６６が形成され、素子分離膜６６によりＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とが分離されている点で、第１実施形態による半導体装置と異なっている。
次に、本実施形態による半導体装置の製造方法について図７及び図８を用いて説明する。
第１実施形態による半導体装置の製造方法では、ＮＭＯＳトランジスタ領域１６における圧縮歪状態のシリコンゲルマニウム層４８を熱処理により格子緩和する際に、ＰＭＯＳトランジスタ領域２０のシリコン層３４上にシリコン酸化膜４６を形成していた。
これに対し、本実施形態による半導体装置の製造方法では、以下に述べるように、ＰＭＯＳトランジスタ領域２０のシリコン層３４上のみならず、ＮＭＯＳトランジスタ領域１６の圧縮歪状態のシリコンゲルマニウム層４８上にもシリコン酸化膜を形成した状態で熱処理による格子緩和を行う。
まず、第１実施形態による半導体装置の製造方法と同様にして形成された図７Ａに示すＳＯＩ基板４２に、ＬＯＣＯＳ法により、シリコン層３４に素子分離膜６６を形成する。こうして、シリコン層３４に形成された素子分離膜６６により、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域とを分離する（図７Ｂを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜４６を形成し、このシリコン酸化膜４６をパターニングして、ＰＭＯＳトランジスタ領域２０のシリコン層３４上のみにシリコン酸化膜４６を残存させる（図７Ｃを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、シリコン酸化膜４６を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図７Ｄを参照）。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ２０ｎｍのシリコン酸化膜６８を形成する。
次いで、例えば１０００℃、４時間の熱処理により、圧縮歪状態のシリコンゲルマニウム層４８からその直下に形成されたシリコン層３４にゲルマニウムを拡散させ、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和する。こうして、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、格子緩和状態のシリコンゲルマニウム層２２が形成される（図８Ａを参照）。このように、第１実施形態による半導体装置の製造方法と異なり、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを共にシリコン酸化膜で被覆した状態で、熱処理によるシリコンゲルマニウム層４８の格子緩和を行ってもよい。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成されているシリコン酸化膜６８、４６を除去する。こうして、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２上にシリコン酸化膜６８を残存させ、ＰＭＯＳトランジスタ領域２０のシリコン層３４を露出する（図８Ｂを参照）。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に、シリコン酸化膜６８を選択成長マスクとして、選択エピタキシャル成長により、圧縮歪状態のシリコンゲルマニウム層３６を形成する。続いて、シリコンゲルマニウム層３６上に、シリコン層５２を形成する（図８Ｃを参照）。
次いで、全面に、例えばＣＶＤ法により、シリコン酸化膜５４を形成する。続いて、ＮＭＯＳトランジスタ領域２０のシリコンゲルマニウム層２２上に形成されているシリコン酸化膜５４、６８を除去する。こうして、ＰＭＯＳトランジスタ領域２０に形成されたシリコン層５２上にシリコン酸化膜５４を残存させ、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２を露出する（図８Ｄを参照）。
以後、図４Ａ乃至図４Ｄ、及び図５Ａ乃至図５Ｄに示す第１実施形態による半導体装置の製造方法と同様にして、ＮＭＯＳトランジスタ１４と、ＰＭＯＳトランジスタ１８とを有する半導体装置を製造する。
なお、本実施形態では、ＮＭＯＳトランジスタ領域１６の圧縮歪状態のシリコンゲルマニウム層４８上と、ＰＭＯＳトランジスタ領域２０のシリコン層３４上とにシリコン酸化膜を形成した状態で、シリコンゲルマニウム層４８を格子緩和するための熱処理を行っていたが、シリコン酸化膜に代えて、例えばシリコン窒化膜等の絶縁膜で被覆した状態で熱処理を行ってもよい。
（第３実施形態）
本発明の第３実施形態による半導体装置の製造方法について図９乃至図１５を用いて説明する。図９及び図１４は本実施形態による半導体装置の製造方法を示す工程断面図、図１０はレーザビーム照射前後のシリコンゲルマニウム層のラマンスペクトルを示すグラフ、図１１はシリコン酸化膜の厚さとレーザビームの反射率との関係を説明する図、図１２は、レーザビームの波長と格子緩和との関係を説明する図、図１３はシリコンゲルマニウム層の厚さとレーザビームの照射による格子緩和状態との関係を模式的に示すグラフ、図１５は評価結果を示す図である。なお、第１実施形態による半導体装置及びその製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、第１実施形態による半導体装置と同様に引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを有する半導体装置を製造するものである。本実施形態による半導体装置の製造方法は、ＳＯＩ基板４２のシリコン層３４上に形成された圧縮歪状態のシリコンゲルマニウム層４８に対して、レーザビームを用いた短時間の熱処理を行うことにより、格子緩和状態のシリコンゲルマニウム層２２を形成することに主たる特徴がある。
以下、本実施形態による半導体装置の製造方法について図９乃至図１４を用いて詳述する。
まず、図２Ａ乃至図２Ｄに示す第１実施形態による半導体装置の製造方法の場合と同様にして、ＳＯＩ基板４２のシリコン層３４に溝４４を形成することによりＮＭＯＳトランジスタ領域１６と、ＰＭＯＳトランジスタ領域２０とを分離した後、ＮＭＯＳトランジスタ領域１６のシリコン層３４上に、シリコン酸化膜４６を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図９Ａを参照）。なお、こうして形成された圧縮歪状態のシリコンゲルマニウム層４８を含む半導体層は、例えば島状に分離されて絶縁層１２上に形成されている。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ３０ｎｍのシリコン酸化膜７０を形成する（図９Ｂを参照）。
次いで、全面にシリコン酸化膜７０が形成された面側からシリコン基板１０に対して、パルス状のレーザビームを照射する。ここで、レーザビームの照射には、例えば、波長３０８ｎｍのＸｅＣｌエキシマレーザを用いる。レーザビームの強度は例えば２００ｍＪ／ｃｍ２以上とし、レーザビームのパルス幅及びパルス数はそれぞれ例えば２０〜４０ｎｓ、１００回／秒とする。また、レーザビームの照射時間は、例えば３０〜９０秒の短時間なものとする。なお、レーザビームは、所望の面積に加工形成して照射することが可能である。
レーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８が加熱される。これにより、圧縮歪状態のシリコンゲルマニウム層４８は格子緩和し、格子緩和状態のシリコンゲルマニウム層２２となる（図９Ｃを参照）。レーザビームの照射による格子緩和は、数十ｎｓのレーザビームを１回照射するだけでよく、レーザビームを走査することにより例えば８インチウェハを数十秒で処理することが可能である。このように、レーザビームの照射による格子緩和に要する時間は、高温熱処理による格子緩和に要する時間と比較して大幅に短時間なものとなっている。
ここで、シリコン基板１０のレーザビームが照射される面側においては、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８上に厚さ７０ｎｍのシリコン酸化膜７０が形成され、ＰＭＯＳトランジスタ領域２０のシリコン層３４上にあわせた厚さ１００ｎｍのシリコン酸化膜４６、７０が形成されている。すなわち、両領域において、異なる厚さのシリコン酸化膜が形成されている。このように、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８上のシリコン酸化膜７０の厚さ、及びＰＭＯＳトランジスタ領域２０のシリコン層３４上のシリコン酸化膜４６、７０の厚さを適宜設定することにより、レーザビームの干渉を利用して、シリコンゲルマニウム層４８を格子緩和に十分な温度で加熱する一方、加熱する必要のないＰＭＯＳトランジスタ領域２０のシリコン層３４等の温度上昇を抑えることができる。なお、シリコン酸化膜の厚さの設定によるレーザビームを用いた加熱の制御の詳細については後述する。
このように、本実施形態による半導体装置の製造方法では、レーザビームの照射による短時間の熱処理を用いて圧縮歪状態のシリコンゲルマニウム層４８を格子緩和し、格子緩和状態のシリコンゲルマニウム層２２を形成することに主たる特徴がある。これにより、格子緩和状態のシリコンゲルマニウム層を得るためにシリコンゲルマニウム層を厚く形成する必要がなく、圧縮歪状態の薄いシリコンゲルマニウム層４８を形成すればよい。この結果、第１実施形態による半導体装置の製造方法と同様に、圧縮歪状態が維持されるように厚く形成することができないＰＭＯＳトランジスタ領域２０におけるシリコンゲルマニウム層３６の厚さに応じて、格子緩和状態のシリコンゲルマニウム層２２の厚さを設定することができる。
また、格子緩和状態のシリコンゲルマニウム層２２と、圧縮歪状態のシリコンゲルマニウム層３６とを別個独立に形成するので、ＰＭＯＳトランジスタ領域２０においてＳＯＩ基板４２のシリコン層３４及び絶縁層１２を除去する必要がない。
したがって、この後に形成するＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６の表面の高さとを容易にそろえることができる。
以上のように、本実施形態による半導体装置の製造方法では、第１実施形態による半導体装置の製造方法と同様に、引っ張り歪状態のシリコン層２４と、圧縮歪状態のシリコンゲルマニウム層３６とを整合性よく形成することができるので、製造プロセスにおいて基板面の高い平坦性を確保することができ、加工精度を向上することができる。
ここで、本実施形態による半導体装置の製造方法の主たる特徴である、レーザビームの照射によるシリコンゲルマニウム層の格子緩和について図１０乃至図１３を用いて詳述する。
（ａ）ラマンスペクトルの測定による格子緩和の発生の確認
まず、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層が格子緩和し、格子緩和状態のシリコンゲルマニウム層となることを、ラマンスペクトルを測定することにより確認した。
ラマンスペクトルを測定したシリコンゲルマニウム層は、シリコン基板上にシリコン酸化膜を介して形成された厚さ１０ｎｍのシリコン層上にエピタキシャル成長したものであり、その厚さは４０ｎｍである。レーザビームの照射には、波長３０８ｎｍのＸｅＣｌエキシマレーザを用い、レーザビームの強度を２００ｍＪ／ｃｍ２とした。また、ラマンスペクトルは、シリコンゲルマニウム層上の絶縁膜の有無の２つの場合について測定した。すなわち、（ｉ）シリコンゲルマニウム層上に絶縁膜が形成されておらずシリコンゲルマニウム層に対してレーザビームを直接照射する場合と、（ｉｉ）絶縁膜として厚さ３０ｎｍのシリコン酸化膜がシリコンゲルマニウム層上に形成されており、シリコン酸化膜を介してレーザビームを照射する場合との２つの場合である。
図１０Ａは、シリコンゲルマニウム層上に絶縁膜が形成されていない場合のレーザビーム照射前後のシリコンゲルマニウム層のラマンスペクトルを示すグラフである。なお、図１０Ａには、リファレンスとして、シリコン層のラマンスペクトルについてもあわせて示している。
図１０Ａに示すグラフから明らかなように、シリコンゲルマニウム層のスペクトルにおいて、レーザビームを照射することにより、５１５ｃｍ−１付近に観察されるピークが数ｃｍ−１シフトしていることが分かる。この結果から、レーザビームを照射することによってシリコンゲルマニウム層の歪状態が圧縮歪状態から格子緩和状態に変化していることを確認することができる。
また、図１０Ｂは、絶縁膜としてシリコン酸化膜がシリコンゲルマニウム層上に形成されている場合のレーザビーム照射後のシリコンゲルマニウム層のラマンスペクトルを示すグラフである。
図１０Ｂに示すグラフから明らかなように、シリコンゲルマニウム層上に絶縁膜が形成されている場合にも、レーザビームを照射することにより、５１０ｃｍ−１付近のピークがシフトしていることが分かる。この結果から、絶縁膜を介してレーザビームを照射する場合であっても、シリコンゲルマニウム層の歪状態が圧縮歪状態から格子緩和状態に変化していることを確認することができる。なお、図１０Ａに示す絶縁膜が形成されていない場合と比較してピークシフト量やピーク高さに差違があるのは、絶縁膜の存在によりレーザビームの干渉が起こり入射するレーザビームの強度が変化したことと、ゲルマニウムの存在量の違いとによるためであると考えられる。
（ｂ）シリコン酸化膜の厚さとレーザビームの反射率との関係
次に、シリコンゲルマニウム層上に形成されたシリコン酸化膜の厚さとレーザビームの反射率との関係について図１１を用いて説明する。
図１１Ａは、図１１Ｂに示すようにシリコンゲルマニウム層１００上に形成されたシリコン酸化膜１０２の厚さとレーザビームの反射率との関係を示すグラフである。
図１１Ａに示すグラフから明らかなように、シリコン酸化膜の厚さに対してレーザビームの反射率は振動していることが分かる。
そして、シリコン酸化膜の厚さが例えば３５ｎｍの場合には反射率は約０．９となり、強度１のレーザビームを照射すると、シリコンゲルマニウム層に入射するレーザビームの強度は０．１となる。
一方、シリコン酸化膜の厚さが０ｎｍすなわちシリコン酸化膜がシリコンゲルマニウム層上に形成されていない場合には反射率は約０．２となり、強度１のレーザビームを照射すると、シリコンゲルマニウム層に入射するレーザビームの強度は０．８となる。
このように、シリコンゲルマニウム層上に形成する絶縁膜としてのシリコン酸化膜の有無及びその厚さによって、入射するレーザビームの強度を制御することができる。したがって、前述したように、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８上に形成するシリコン酸化膜７０の厚さ、及びＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成するシリコン酸化膜４６、７０の厚さをそれぞれ適宜設定することにより、シリコンゲルマニウム層４８を格子緩和するのに十分な温度で加熱する一方、加熱する必要のないＰＭＯＳトランジスタ領域２０のシリコン層３４等の温度上昇を抑えることが可能となる。これにより、ＰＭＯＳトランジスタ領域２０に影響を与えることなく、シリコンゲルマニウム層４８を選択的に格子緩和することができる。
（ｃ）レーザビームの波長、パルス幅等と格子緩和との関係
また、シリコンゲルマニウム層を効果的に格子緩和するためには、シリコンゲルマニウム層の表層でレーザビームを吸収させ、シリコンゲルマニウム層を含む層に急激な熱勾配を生じさせることが望ましい。これは、照射するレーザビームの波長、パルス幅、或いはシリコンゲルマニウム層中のゲルマニウムの組成比を適宜設定することにより実現することができる。
照射するレーザビームの波長については、図１２に示すように、波長が短いほどシリコンゲルマニウム層／シリコン層１０８の下の層（シリコン酸化膜１０６、シリコン基板１０４）まで達することが困難である。これに対し、波長が長くなるほどシリコンゲルマニウム層／シリコン層１０８の下の層（シリコン酸化膜１０６、シリコン基板１０４）まで達することができるようになってくる。したがって、照射するレーザビームの波長が長くなると、シリコンゲルマニウム層を含む層の全体が発熱することとなり、急激な温度勾配を生じさせることが困難となる。また、この現象は、シリコンゲルマニウム層やシリコン層等の光吸収係数に依存する。シリコンゲルマニウム層の場合、ゲルマニウムの組成比が大きくなると、長波長側の光吸収係数が大きくなることが知られている。すなわち、シリコンゲルマニウム層中のゲルマニウムの組成比を大きくすると、長波長のレーザビームであっても、レーザビームの吸収がシリコンゲルマニウム層の表層のみで起きるようにすることができる。
したがって、照射するレーザビームの波長とシリコンゲルマニウム層中のゲルマニウムの組成比を適宜設定することにより、照射したレーザビームがシリコンゲルマニウム層の表層のみで吸収され、シリコンゲルマニウム層を含む層に急激な熱勾配を生じさせることができる。これにより、より効果的に、圧縮歪状態のシリコンゲルマニウム層を格子緩和することができる。
例えば、波長３０８ｎｍのレーザビームに対しては、シリコンとゲルマニウムとは互いにほぼ同じ１×１０６ｃｍ−１程度の光吸収係数を示すため、シリコンゲルマニウム層の表層１０ｎｍ程度でレーザビームのほとんどが吸収される。この結果、表層で発生した熱が下層に伝導していく。そして、図１２に示すシリコンゲルマニウム層下のシリコン層とその下のシリコン酸化膜との境界１において熱伝導率の違いによる急激な熱勾配が生じる。これにより、スリップが発生し、圧縮歪状態のシリコンゲルマニウム層が格子緩和することとなる。
なお、レーザビームを照射することにより生じた熱勾配は、時間の経過とともに解消していく。このため、照射するレーザビームのパルス幅が大きい場合や、レーザビームが連続波である場合等には、急激な熱勾配を生じさせることが困難となり、圧縮歪状態のシリコンゲルマニウム層を十分に格子緩和することが困難となる場合がある。したがって、レーザビームのパルス幅は、例えば、２０〜４０ｎｓのように、数十〜数百ｎｓのオーダーのできるだけ小さなものに設定することが望ましい。
なお、レーザビームを照射する際の基板温度を高く設定するとパルス幅を大きくしたのと同等の効果がある。このため、基板温度を適切な値に設定する必要がある。例えば、基板温度は、室温〜４００℃に設定することが望ましい。
上述したレーザビームに要求される波長及びパルス幅に関する条件を満たすレーザ光源としては、例えば、波長１９３ｎｍ、２２２ｎｍ、２４８ｎｍ、３０８ｎｍ、３５１ｎｍ等の短波長エキシマレーザを挙げることができる。これらの短波長エキシマレーザは、３００ｎｓ以下の小さなパルス幅を実現することができる。
これに対し、波長６９０ｎｍ、１０６０ｎｍのＹＡＧレーザや、ルビーレーザは、上記短波長エキシマレーザと比較して波長が長く、また、パルス幅も数ｍｓと大きい。このため、ＹＡＧレーザやルビーレーザでは、シリコンゲルマニウム層を十分に格子緩和するための条件設定のマージンが短波長エキシマレーザの場合と比較して狭くなる場合があると考えられる。例えば、上記短波長エキシマレーザと比較して波長が長いため、高エネルギーのレーザビームを照射することが必要となる。
また、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ、連続発振）レーザ等の場合、レーザビームを単に照射したのでは全体が温度上昇するため、例えばレーザビームを走査する等の手段を用いることにより、ＣＷレーザ等を用いてシリコンゲルマニウム層を格子緩和することができる。
（ｄ）シリコンゲルマニウム層の厚さと格子緩和との関係
図１３は、シリコンゲルマニウム層の厚さと波長３０８ｎｍのレーザビームの照射による格子緩和状態との関係を模式的に示すグラフである。図示するように、シリコンゲルマニウム層の厚さが大きくなるにつれて、十分に格子緩和することが困難となっていく。そして、シリコンゲルマニウム層の厚さが１００ｎｍを超えた付近から、照射するレーザビームの波長を長くしないと、図１２に示すシリコンゲルマニウム層／シリコン層１０８とその下のシリコン酸化膜１０６との境界１にまで熱が伝導せず、シリコンゲルマニウム層の温度上昇が困難となる。したがって、シリコンゲルマニウム層の厚さが厚い場合は、照射するレーザビームの波長を適切に設定する必要がある。
なお、本願発明者等は、厚さ１０ｎｍ以下の下地のシリコン層上に形成されたシリコンゲルマニウム層に対して、波長３０８ｎｍ、パルス幅４０ｎｍ、強度２００ｍＪ／ｃｍ２以上のレーザビームを照射することにより、シリコンゲルマニウム層を大きく格子緩和することができることを実験的に確認している。
以上詳述したようにして、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層４４を格子緩和し、格子緩和状態のシリコンゲルマニウム層２２を形成した後、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に形成されているシリコン酸化膜７０、４６を除去する。こうして、ＮＭＯＳトランジスタ領域１６に形成された格子緩和状態のシリコンゲルマニウム層２２上にシリコン酸化膜７０を残存させ、ＰＭＯＳトランジスタ領域２０のシリコン層３４を露出する（図９Ｄを参照）。
次いで、ＰＭＯＳトランジスタ領域２０のシリコン層３４上に、シリコン酸化膜７０を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層３６を形成する。
次いで、シリコンゲルマニウム層３６上に、例えば厚さ２０ｎｍのシリコン層５２を形成する（図１４Ａを参照）。
次いで、全面に、例えばＣＶＤ法により、シリコン酸化膜５４を形成する。続いて、ＮＭＯＳトランジスタ領域２０のシリコンゲルマニウム層２２上に形成されているシリコン酸化膜５４、７０を除去する。こうして、ＰＭＯＳトランジスタ領域２０に形成されたシリコン層５２上にシリコン酸化膜５４を残存させ、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２を露出する（図１４Ｂを参照）。
次いで、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層２２上に、シリコン酸化膜５４を選択成長マスクとして、選択エピタキシャル成長により、例えば厚さ２０ｎｍの引っ張り歪状態のシリコン層２４を形成する（図１４Ｃを参照）。
シリコン層２４を形成した後、選択成長マスクとして用いたシリコン酸化膜５４を除去する（図１４Ｄを参照）。
上述のように、ＰＭＯＳトランジスタ領域２０に圧縮歪状態のシリコンゲルマニウム層３６を形成し、ＮＭＯＳトランジスタ領域１６に引っ張り歪状態のシリコン層２４を形成した後、図４Ｃ、図４Ｄ、及び図５Ａ乃至図５Ｄに示す第１実施形態による半導体装置の製造方法の場合と同様にして、ＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置を製造する。
本実施形態による半導体装置の製造方法により製造された半導体装置は、ＮＭＯＳトランジスタ領域１６において、シリコン基板１０上に、シリコン酸化膜よりなる絶縁層１２と、シリコン層３４と、格子緩和状態のシリコンゲルマニウム層２２と、引っ張り歪状態のシリコン層２４とが順次積層された構造を有している。すなわち、絶縁層１２がシリコンにより挟まれた構造を有している。
これに対して、ＳＯＩ基板を用いて形成された引っ張り歪状態のシリコン層をチャネルに用いる従来のＮＭＯＳトランジスタでは、シリコン基板上に、シリコン酸化膜よりなる絶縁層と、格子緩和状態のシリコンゲルマニウム層と、引っ張り歪状態のシリコン層とが順次積層された構造を有していた。
上述のように、本実施形態による半導体装置の製造方法により製造される半導体装置は、ＳＯＩ基板を用いた従来のトランジスタ構造と大きく相違する構造的特徴を備えている。
このように、本実施形態によれば、圧縮歪状態のシリコンゲルマニウム層４８に対して、異なる厚さのシリコン酸化膜を介してレーザビームを照射することにより、シリコンゲルマニウム層４８を格子緩和するので、他の領域に形成されている半導体層等に影響を与えることなく、圧縮歪状態のシリコンゲルマニウム層４８を短時間に選択的に格子緩和することができる。
また、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを同一のＳＯＩ基板４２上に形成するので、高性能の集積化トランジスタを提供することができる。
また、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のいずれにおいても、ＳＯＩ基板４２の絶縁層１２を除去する必要がないので、寄生容量の低減、省電力化等のＳＯＩ構造による効果を損なうこともない。
さらに、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとを互いにほぼ等しく形成することができるので、その後の半導体装置の製造プロセスにおける加工精度を向上することができる。
なお、本実施形態では、圧縮歪状態のシリコンゲルマニウム層４８に対して、シリコン酸化膜を介してレーザビームを照射したが、レーザビームに対して透過性を有する絶縁膜であれば、シリコン酸化膜に限定されるものではない。シリコンゲルマニウム層４８上に、例えばシリコン窒化膜等の絶縁膜を形成し、このような絶縁膜を介してシリコンゲルマニウム層４８に対してレーザビームを照射してもよい。
評価結果
図１５は、レーザビームを照射することにより圧縮歪状態から格子緩和状態に変化させたシリコンゲルマニウム層上に形成された引っ張り歪状態のシリコン層をチャネルに用いたＮＭＯＳトランジスタの特性を測定した結果を示すグラフである。図１５Ａ及び図１５Ｂの横軸はともにシリコンゲルマニウム層に照射したレーザビームの強度である。図１５Ａの縦軸は移動度μであり、図１５Ｂの縦軸は図１５Ａの移動度に対応するオン電流Ｉｏｎである。
図１５Ａ及び図１５Ｂに示すグラフから、照射したレーザビームの強度が小さい場合、移動度及びオン電流が小さくなっていることが分かる。これは、レーザビームの強度が小さいためにシリコンゲルマニウム層が十分に格子緩和されない結果、その上に形成されるシリコン層の歪状態が不十分なものとなってしまうためである。
一方、照射したレーザビームの強度が大きくなるにつれて、移動度及びオン電流も大きくなっていくことが分かる。レーザビームの強度が０すなわちレーザビームを照射しない場合と比較して、レーザビームを照射することにより、移動度及びオン電流が約２倍にまでなっている。これは、レーザビームのパワー密度が大きくなるにつれてシリコンゲルマニウム層が十分に格子緩和され、その上に形成されるシリコン層が十分な引っ張り歪状態となるためである。
このように、所定の強度のレーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層を十分に格子緩和することができ、その上に形成されるシリコン層が十分な引っ張り歪状態となる。こうして、引っ張り歪状態のシリコン層をチャネルに用いる移動度及びオン電流が大きなＮＭＯＳトランジスタを得ることができる。
（第４実施形態）
本発明の第４実施形態による半導体装置及びその製造方法について図１６を用いて説明する。図１６は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第３実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、図９Ａ乃至図９Ｄ、及び図１４Ａ乃至図１４Ｄに示す第３実施形態による半導体措置の製造方法とほぼ同様である。本実施形態による半導体装置の製造方法は、圧縮歪状態のシリコンゲルマニウム層が形成されている領域のみにレーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和させ、格子緩和状態のシリコンゲルマニウム層２２を形成する点で、第３実施形態による半導体装置の製造方法と異なっている。
まず、第３実施形態による半導体装置の製造方法と同様に、ＮＭＯＳトランジスタ形成領域１６のシリコン層３４上に、圧縮歪状態のシリコンゲルマニウム層４８を形成する（図１６Ａを参照）。
次いで、レーザビームのビームスポットを所定のサイズに調整し、ＮＭＯＳトランジスタ形成領域１６の圧縮歪状態のシリコンゲルマニウム層４８が形成されている領域のみに選択的にレーザビームを直接照射する。これにより、圧縮歪状態のシリコンゲルマニウム層は格子緩和し、格子緩和状態のシリコンゲルマニウム層２２が形成される（図１６Ｂを参照）。レーザビームの照射条件は、例えば、第３実施形態による半導体装置の製造方法とほぼ同様の条件を用いることができるが、シリコンゲルマニウム層４８上のシリコン酸化膜の有無に応じて、適宜条件を調整することが望ましい。
本実施形態による半導体装置の製造方法では、ＮＭＯＳトランジスタ領域１６の圧縮歪状態のシリコンゲルマニウム層４８が形成されている領域のみに選択的にレーザビームを照射するので、ＰＭＯＳトランジスタ領域２０に影響を与えることなく、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和することができる。レーザビームを照射する必要のないＰＭＯＳトランジスタ領域２０のシリコン層３４等の温度上昇を抑制するために、ＰＭＯＳトランジスタ領域２０上にシリコン酸化膜を所定の厚さで形成しておく必要もない。
以後、第３実施形態による半導体装置の製造方法と同様にして、ＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置を製造する。
このように、本実施形態によれば、圧縮歪状態のシリコンゲルマニウム層４８が形成されている領域のみに選択的にレーザビームを照射するので、他の領域に形成されている半導体層等に影響を与えることなく、圧縮歪状態のシリコンゲルマニウム層４８を短時間に選択的に格子緩和することができる。
なお、本実施形態では、ＮＭＯＳトランジスタ領域１６のシリコンゲルマニウム層４８が形成されている領域のみにレーザビームを直接照射したが、シリコンゲルマニウム層４８上にシリコン酸化膜等の絶縁膜を形成し、絶縁膜を介してレーザビームを照射してもよい。
（第５実施形態）
本発明の第５実施形態による半導体装置の製造方法について図１７乃至図１９を用いて説明する。図１７乃至図１９は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの両者ともに引っ張り歪状態のシリコン層をチャネルに用いる半導体装置を製造するものである。
まず、図１７Ａに示すＳＯＩ基板４２のシリコン層３４上に、エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する（図１７Ｂを参照）。
次いで、シリコンゲルマニウム層４８に対してレーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和して、格子緩和状態のシリコンゲルマニウム層２２を形成する（図１７Ｃを参照）。レーザビームの照射方法は、第３実施形態による半導体装置の製造方法と同様に、シリコンゲルマニウム層４８上にシリコン酸化膜等の絶縁膜を形成し、このシリコン酸化膜を介して照射する方法を用いてもよいし、或いは第４実施形態による半導体装置の製造方法のように、シリコンゲルマニウム層４８に対して直接照射する方法を用いてもよい。
次いで、格子緩和状態のシリコンゲルマニウム層２２上に、例えばＣＶＤ法により、例えば厚さ２０ｎｍの引っ張り歪状態のシリコン層２４を形成する（図１７Ｄを参照）。
次いで、シリコン層２４の表面に、例えば熱酸化法により、例えば厚さ２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２６を形成する（図１８Ａを参照）。
次いで、ゲート絶縁膜２６、シリコン層２４、シリコンゲルマニウム層２２及びシリコン層３４をそれぞれエッチングすることにより溝４４を形成する等して、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０を画定する（図１８Ｂを参照）。なお、素子分離工程は、レーザビームを照射する前に行ってもよい。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ１２０ｎｍのポリシリコン膜（図示せず）を形成する。
次いで、フォトリソグラフィ及びエッチングを用いて、ポリシリコン膜をエッチングすることにより、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のそれぞれにおいて、ポリシリコン膜よりなるゲート電極２８を形成する（図１８Ｃを参照）。
次いで、全面に、例えばスピンコート法により、レジスト膜５６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜５６をパターニングすることにより、ＮＭＯＳトランジスタトランジスタ領域１６を露出する開口部５８をレジスト膜５６に形成する。
次いで、ゲート電極２８及びレジスト膜５６をマスクとして、ドーパント不純物として例えばリンをイオン注入する。これにより、ゲート絶縁膜の両側のシリコン層２４及びシリコンゲルマニウム層２２内に、ソース／ドレイン拡散層３２が形成される（図１８Ｄを参照）。
ソース／ドレイン拡散層３２を形成した後、マスクとして用いたレジスト膜５６を除去する。
次いで、全面に、例えばスピンコート法により、レジスト膜６０を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜６０をパターニングすることにより、ＰＭＯＳトランジスタ領域２０を露出する開口部６２をレジスト膜６０に形成する。
次いで、ゲート絶縁膜２８及びレジスト膜６０をマスクとして、ドーパント不純物として例えばボロンをイオン注入する。これにより、ゲート電極２８両側のシリコン層２４及びシリコンゲルマニウム層２２内に、ソース／ドレイン拡散層３８が形成される（図１９Ａを参照）。
ソース／ドレイン拡散層３８を形成した後、マスクとして用いたレジスト膜６０を除去する。
ソース／ドレイン拡散層３２、３８を形成した後、例えば熱処理により、ソース／ドレイン拡散層３２、３８に導入されたドーパント不純物の活性化を行う。
次いで、全面に、例えばＣＶＤ法により、例えば厚さ１００ｎｍのシリコン酸化膜６４を形成する（図１９Ｂを参照）。
次いで、シリコン酸化膜６４を異方性エッチングすることにより、ゲート絶縁膜２８の側壁に、シリコン酸化膜６４よりなるサイドウォール絶縁膜３０を形成する（図１９Ｃを参照）。
こうして、ともに引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置が製造される。
本実施形態による半導体装置の製造方法のように、ともに引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ及びＰＭＯＳトランジスタを有する半導体装置を製造する場合においても、レーザビームを照射することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和してもよい。
（第６実施形態）
本発明の第６実施形態による半導体装置の製造方法について図２０及び図２１を用いて説明する。図２０及び図２１は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
本実施形態による半導体装置の製造方法は、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層を格子緩和して格子緩和状態のシリコンゲルマニウム層を形成する際に、予め圧縮歪状態のシリコンゲルマニウム層上に、キャップ層としてシリコン層を形成しておくことに主たる特徴がある。
まず、図２０Ａに示すＳＯＩ基板４２のシリコン層３４上に、エピタキシャル成長により、例えば厚さ４０ｎｍの圧縮歪状態のシリコンゲルマニウム層４８を形成する。
次いで、圧縮歪状態のシリコンゲルマニウム層４８上に、例えばＣＶＤ法により、キャップ層として、例えば厚さ２ｎｍのシリコン層７２を形成する（図２０Ｂを参照）。
次いで、シリコン基板１０のシリコン層７２が形成されている面側から、圧縮歪状態のシリコンゲルマニウム層４８に対して、シリコン層７２を介してレーザビームを照射する。レーザビームの照射条件は、例えば、第３実施形態による半導体装置の製造方法とほぼ同様の条件を用いることができる。これにより、圧縮歪状態のシリコンゲルマニウム層４８は格子緩和し、格子緩和状態のシリコンゲルマニウム層２２となる（図２０Ｃを参照）。
本実施形態による半導体装置の製造方法では、レーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層４８を格子緩和して格子緩和状態のシリコンゲルマニウム層２２を形成する際に、圧縮歪状態のシリコンゲルマニウム層４８上に耐熱性に優れたシリコン層７２が形成されている。このため、レーザビームの照射に起因してシリコンゲルマニウム層４８（２２）に欠陥が発生するのを抑制することができる。
さらに、シリコン層７２は耐薬品性に優れているため、格子緩和状態のシリコンゲルマニウム層２２が形成されたＳＯＩ基板４２に対して、例えばエッチング等の化学薬品による処理を高い信頼性で容易に行うことが可能となる。
なお、シリコン層７２の厚さは２ｎｍに限定されるものではないが、シリコン層７２は５ｎｍ以下の厚さで形成することが望ましい。シリコン層７２を５ｎｍ以下の厚さで形成することにより、後に酸化してゲート酸化膜として用いる場合に、シリコンゲルマニウム層２２に対する影響を回避することができる。すなわち、シリコン層７２が厚い場合に長時間熱酸化を行うとシリコンゲルマニウム層２２の格子緩和状態が変動してしまう場合があるが、シリコン層７２を５ｎｍ以下の厚さで形成することにより、このような格子緩和状態の変動を回避することができる。
また、レーザビームの照射によりシリコンゲルマニウム層４８が格子緩和し緩和状態のシリコンゲルマニウム層２２となるため、シリコン層７２の歪状態は、引っ張り歪状態となる。
次いで、シリコン層７２、シリコンゲルマニウム層２２、及びシリコン層３４をそれぞれエッチングすることにより溝４４を形成する等して、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０を画定する（図２０Ｄを参照）。
次いで、シリコン層７２の表面に、例えば熱酸化法により、例えば厚さ２ｎｍのシリコン酸化膜よりなるゲート絶縁膜２６を形成する（図２１Ａを参照）。
以後、第１実施形態による半導体装置の製造方法と同様にして、ＮＭＯＳトランジスタ領域１６及びＰＭＯＳトランジスタ領域２０のそれぞれにおいてゲート電極２８を形成した後（図２１Ｂを参照）、ソース／ドレイン拡散層３２、３８、サイドウォール絶縁膜３０をそれぞれ形成する（図２１Ｃを参照）。
こうして、ともにキャップ層として形成したシリコン層７２をチャネルに用いるＮＭＯＳトランジスタ１４及びＰＭＯＳトランジスタ１８を有する半導体装置が製造される。
このように、本実施形態によれば、レーザビームを照射することによりシリコンゲルマニウム層４８を格子緩和する際に、シリコンゲルマニウム層４８上に耐熱性及び耐薬品性に優れたシリコン層７２を形成しているため、熱処理に伴う欠陥の発生を抑制するとともに、その後の化学薬品による処理を高い信頼性で容易に行うことが可能となる。
（第７実施形態）
本発明の第７実施形態による半導体装置の製造方法について図２２を用いて説明する。図２２は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、第１実施形態による半導体装置の製造方法と同様の構成要素については同一の符号を付し説明を省略し或いは簡略にする。
ＳＯＩ基板を用いて半導体装置を製造する場合、絶縁層上に形成された島状の半導体層にＭＯＳトランジスタ等の素子が形成される。このため、この半導体層に電荷がたまりやすく、半導体装置の動作時に電位が変動する場合がある。このような状態を回避するため、ＭＯＳトランジスタでは、チャネル部からソース／ドレインと直交する方向にボディコンタクトと呼ばれる電極を引き出し、ボディ領域の電位を制御している。
ボディコンタクトを引き出す一つの方法として、パーシャルトレンチと呼ばれる技術が知られている。この方法は、ＳＯＩ層に、ＳＯＩ層下の絶縁層に達しないトレンチを形成し、トレンチ下部のＳＯＩ層を介してボディコンタクトを引き出す方法である。この方法によれば、この方法によればゲート電極とボディコンタクトとの間の距離を確保し寄生容量を低減することができる。しかしながら、素子の微細化とともにＳＯＩ層の膜厚が薄くなってきており、ＳＯＩ層の途中でエッチングを停止することは極めて困難となっている。
本実施形態では、シリコンゲルマニウム層下にＳＯＩ層が形成されているという本発明の半導体装置の特徴を利用し、ボディコンタクトを容易に形成しうる半導体装置の製造方法を示す。
以下、本実施形態による半導体装置の製造方法について詳述する。
まず、図２２Ａに示すＳＯＩ基板４２のシリコン層３４上に、圧縮歪状態のシリコンゲルマニウム層７４を形成する（図２２Ｂを参照）。
次いで、シリコンゲルマニウム層７４上に、例えばスピンコート法により、レジスト膜７６を形成する。この後、フォトリソグラフィ技術を用いてレジスト膜７６をパターニングすることにより、ボディコンタクトが形成されるボディコンタクト領域７８のシリコンゲルマニウム層７４に達する開口部８０をレジスト膜７６に形成するとともに、トランジスタが形成されるトランジスタ領域８２にレジスト膜７６を残存させる（図２２Ｃを参照）。
次いで、レジスト膜７６をマスクとするウェットエッチングにより、開口部８０から露出するシリコンゲルマニウム層７４を除去する。エッチング溶液としては、例えばＨＦ、Ｈ２Ｏ２、及びＣＨ３ＣＯＯＨの１：１６：２４混合液を用いることができる。このエッチング液では、シリコンゲルマニウム層７４の下のシリコン層３４はエッチングされない。
ウェットエッチング終了後、マスクとして用いたレジスト膜７６を除去する（図２２Ｄを参照）。こうして、シリコンゲルマニウム層７４とシリコン層３４との高いエッチング選択性を利用して、ボディコンタクト領域７８のシリコン層３４を容易に露出させることができる。
このように、本実施形態によれば、シリコンゲルマニウム層７４とシリコン層３４との高いエッチング選択性を利用して、ボディコンタクト領域７８のシリコン層３４を露出させるので、露出したシリコン層３４に対してボディコンタクト用の電極を容易に形成することができる。
本実施形態において示したボディコンタクトの形成工程は、例えば、第１乃至第６実施形態による半導体装置の製造方法のように、シリコン層３４上に格子緩和状態のシリコンゲルマニウム層２２を介して形成された引っ張り歪状態のシリコン層２４、７２や、シリコン層３４上に形成された圧縮歪状態のシリコンゲルマニウム層３６をチャネルに用いるＭＯＳトランジスタの製造工程に適宜組み込むことができる。この場合において、ＮＭＯＳトランジスタ１６、ＰＭＯＳトランジスタ１８のチャネル部からソース／ドレインと直交する方向にボディコンタクト用の電極を容易に引き出すことができる。
（変形実施形態）
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、エッチングにより形成された溝４４又はＬＯＣＯＳ法により形成された素子分離膜６６により、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを分離する場合を例に説明したが、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを分離する方法は、これに限定されるものではない。例えば、図２３に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法によりシリコン層３４に形成された溝に埋め込まれた素子分離膜８４により、ＮＭＯＳトランジスタ領域１６とＰＭＯＳトランジスタ領域２０とを分離してもよい。
また、上記実施形態では、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとが互いにほぼ等しくなるように、半導体装置を構成する各層の厚さを設定したが、各層の厚さはこのような場合に限定されるものではない。ＮＭＯＳトランジスタ１４、ＰＭＯＳトランジスタ１８に要求される性能等に応じて、各層の厚さを適宜設定することができる。但し、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さとの間に生じる段差は、製造プロセスの加工精度を十分に確保できる程度に小さいものであることが好ましい。
また、上記実施形態では、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を形成した後、続いてＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６を形成していたが、本発明による半導体装置を構成する各層を形成する順序はこれに限定されるものではない。例えば、ＮＭＯＳトランジスタ領域１６における格子緩和状態のシリコンゲルマニウム層２２を形成した後、引き続きＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４を形成し、この後に、ＰＭＯＳトランジスタ領域２０における圧縮歪状態のシリコンゲルマニウム層３６を形成してもよい。
また、上記実施形態では、シリコン層３４上に圧縮歪状態のシリコンゲルマニウム層４８を形成した後に熱処理を行うことにより、格子緩和状態のシリコンゲルマニウム層２２を得ていたが、格子緩和状態のシリコンゲルマニウム層２２の形成方法は、これに限定されるものではない。例えば、選択成長により、シリコンゲルマニウム層を例えば２００ｎｍ程度の厚さで形成することにより、熱処理を経ることなく、格子緩和状態のシリコンゲルマニウム層を得ることができる。このように熱処理を経ずに格子緩和状態のシリコンゲルマニウム層を得る場合、シリコンゲルマニウム層をある程度の厚さで形成する必要がある。このため、ＮＭＯＳトランジスタ領域１６における引っ張り歪状態のシリコン層２４の表面の高さと、ＰＭＯＳトランジスタ領域２０における圧縮歪み状態のシリコンゲルマニウム層３６の表面の高さの間に、段差が生じる場合がある。しかしながら、段差が生じる場合であっても、引っ張り歪状態のシリコン層２４をチャネルに用いるＮＭＯＳトランジスタ１４と、圧縮歪み状態のシリコンゲルマニウム層３６をチャネルに用いるＰＭＯＳトランジスタ１８とを、ＳＯＩ構造による効果を損なうことなく同一のＳＯＩ基板４２上に形成することができ、高性能の集積化トランジスタを提供することができる。
また、上記実施形態では、パルス状のレーザビームを照射することにより圧縮歪状態のシリコンゲルマニウム層４８を格子緩和したが、照射するレーザビームはこれに限定されるものではない。例えば、ＣＷレーザを用いてレーザビームをシリコンゲルマニウム層４８に対して走査することにより、圧縮歪状態のシリコンゲルマニウム層４８を格子緩和してもよい。また、レーザビームの照射のみならず、電子ビーム等のエネルギービームを照射することによりシリコンゲルマニウム層４８を短時間熱処理して格子緩和してもよい。また、ランプを用いたフラッシュランプアニールを、レーザビームの照射に代えて行ってシリコンゲルマニウム層４８を格子緩和してもよい。
本発明による半導体装置及びその製造方法は、歪状態の半導体層を用いた半導体層及びその製造方法に有用であり、特に、引っ張り歪状態のシリコン層、圧縮歪状態のシリコンゲルマニウム層をチャネルに用いたトランジスタを有する半導体装置及びその製造方法に有用である。
Claims (9)
- 基板上に形成された絶縁層と、
前記絶縁層上に形成されたシリコン層と、
前記シリコン層の第１の領域上に形成された格子緩和状態のシリコンゲルマニウム層と、 前記格子緩和状態のシリコンゲルマニウム層上に形成された引っ張り歪状態のシリコン層と、前記引っ張り歪状態のシリコン層上に第１のゲート絶縁膜を介して形成された第１のゲート電極とを有する第１のトランジスタと、
前記シリコン層の第２の領域上に形成された圧縮歪状態のシリコンゲルマニウム層と、前記圧縮歪状態のシリコンゲルマニウム層上に第２のゲート絶縁膜を介して形成された第２のゲート電極とを有する第２のトランジスタと
を有することを特徴とする半導体装置。 - 請求の範囲第１項記載の半導体装置において、
前記第１のトランジスタの前記引っ張り歪状態のシリコン層の表面の高さと、前記第２のトランジスタの前記シリコンゲルマニウム層の表面の高さとが互いに等しくなっている
ことを特徴とする半導体装置。 - 請求の範囲第１項又は第２項記載の半導体装置において、
前記第１のトランジスタは、引っ張り歪状態の前記シリコン層をチャネルとするＮＭＯＳトランジスタであり、
前記第２のトランジスタは、圧縮歪状態の前記シリコンゲルマニウム層をチャネルとするＰＭＯＳトランジスタである
ことを特徴とする半導体装置。 - 基板上に絶縁層を介して形成されたシリコン層の第１の領域上に、格子緩和状態のシリコンゲルマニウム層を形成する工程と、
前記格子緩和状態のシリコンゲルマニウム層上に、引っ張り歪状態のシリコン層を形成する工程と、
前記シリコン層の第２の領域上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程とを有し、
前記引っ張り歪状態のシリコン層をチャネルとするＮＭＯＳトランジスタと、前記圧縮歪状態のシリコンゲルマニウム層をチャネルとするＰＭＯＳトランジスタとを形成する
ことを特徴とする半導体装置の製造方法。 - 請求の範囲第４項記載の半導体装置の製造方法において、
前記格子緩和状態のシリコンゲルマニウム層を形成する工程は、前記シリコン層の前記第１の領域上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程と、熱処理により前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程とを有する
ことを特徴とする半導体装置の製造方法。 - 請求の範囲第５項記載の半導体装置の製造方法において、
前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程では、前記シリコン層の前記第２の領域上に絶縁膜を形成した状態で前記熱処理を行う
ことを特徴とする半導体装置の製造方法。 - 請求の範囲第５項記載の半導体装置の製造方法において、
前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程では、前記圧縮歪状態のシリコンゲルマニウム層上と、前記シリコン層の前記第２の領域上とに絶縁膜を形成した状態で前記熱処理を行う
ことを特徴とする半導体装置の製造方法。 - 基板上に絶縁層を介して形成されたシリコン層上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程と、
前記圧縮歪状態のシリコンゲルマニウム層に対してエネルギービームを照射することにより、前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程と、
前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程の前に、前記圧縮歪状態のシリコンゲルマニウム層上に、前記エネルギービームに対して透過性を有する絶縁膜を形成する工程とを有し、
前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程では、前記絶縁膜を介して前記圧縮歪状態のシリコンゲルマニウム層にエネルギービームを照射する
ことを特徴とする半導体装置の製造方法。 - 基板上に絶縁層を介して形成されたシリコン層上に、圧縮歪状態のシリコンゲルマニウム層を形成する工程と、
前記圧縮歪状態のシリコンゲルマニウム層に対してエネルギービームを照射することにより、前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程と、
前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程の前に、前記圧縮歪状態のシリコンゲルマニウム層上に、シリコンよりなるキャップ層を形成する工程とを有し、
前記圧縮歪状態のシリコンゲルマニウム層を格子緩和する工程では、前記キャップ層を介して前記圧縮歪状態のシリコンゲルマニウム層に前記エネルギービームを照射する
ことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2003/009885 WO2005013375A1 (ja) | 2003-08-05 | 2003-08-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005013375A1 JPWO2005013375A1 (ja) | 2006-09-28 |
| JP4322255B2 true JP4322255B2 (ja) | 2009-08-26 |
Family
ID=34113489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005507401A Expired - Fee Related JP4322255B2 (ja) | 2003-08-05 | 2003-08-05 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7449379B2 (ja) |
| JP (1) | JP4322255B2 (ja) |
| CN (1) | CN100536167C (ja) |
| WO (1) | WO2005013375A1 (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| US7247534B2 (en) | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
| WO2005112129A1 (ja) * | 2004-05-13 | 2005-11-24 | Fujitsu Limited | 半導体装置およびその製造方法、半導体基板の製造方法 |
| US7202145B2 (en) * | 2004-06-03 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company | Strained Si formed by anneal |
| US7791107B2 (en) * | 2004-06-16 | 2010-09-07 | Massachusetts Institute Of Technology | Strained tri-channel layer for semiconductor-based electronic devices |
| US7282402B2 (en) * | 2005-03-30 | 2007-10-16 | Freescale Semiconductor, Inc. | Method of making a dual strained channel semiconductor device |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US20080050883A1 (en) * | 2006-08-25 | 2008-02-28 | Atmel Corporation | Hetrojunction bipolar transistor (hbt) with periodic multilayer base |
| US20070054460A1 (en) * | 2005-06-23 | 2007-03-08 | Atmel Corporation | System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop |
| US20060292809A1 (en) * | 2005-06-23 | 2006-12-28 | Enicks Darwin G | Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection |
| WO2007014294A2 (en) * | 2005-07-26 | 2007-02-01 | Amberwave Systems Corporation | Solutions integrated circuit integration of alternative active area materials |
| US8530934B2 (en) | 2005-11-07 | 2013-09-10 | Atmel Corporation | Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto |
| US20070102834A1 (en) * | 2005-11-07 | 2007-05-10 | Enicks Darwin G | Strain-compensated metastable compound base heterojunction bipolar transistor |
| US20070148890A1 (en) * | 2005-12-27 | 2007-06-28 | Enicks Darwin G | Oxygen enhanced metastable silicon germanium film layer |
| WO2007112066A2 (en) | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US20070262295A1 (en) * | 2006-05-11 | 2007-11-15 | Atmel Corporation | A method for manipulation of oxygen within semiconductor materials |
| US7670927B2 (en) * | 2006-05-16 | 2010-03-02 | International Business Machines Corporation | Double-sided integrated circuit chips |
| US8013342B2 (en) * | 2007-11-14 | 2011-09-06 | International Business Machines Corporation | Double-sided integrated circuit chips |
| JP4894390B2 (ja) * | 2006-07-25 | 2012-03-14 | 信越半導体株式会社 | 半導体基板の製造方法 |
| US8173551B2 (en) | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
| US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US7799592B2 (en) | 2006-09-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US20080079084A1 (en) * | 2006-09-28 | 2008-04-03 | Micron Technology, Inc. | Enhanced mobility MOSFET devices |
| US20080187018A1 (en) | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US7569913B2 (en) * | 2006-10-26 | 2009-08-04 | Atmel Corporation | Boron etch-stop layer and methods related thereto |
| US7495250B2 (en) * | 2006-10-26 | 2009-02-24 | Atmel Corporation | Integrated circuit structures having a boron- and carbon-doped etch-stop and methods, devices and systems related thereto |
| US7550758B2 (en) | 2006-10-31 | 2009-06-23 | Atmel Corporation | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator |
| US7888197B2 (en) * | 2007-01-11 | 2011-02-15 | International Business Machines Corporation | Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US7825328B2 (en) | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US8237151B2 (en) | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| WO2008139433A2 (en) * | 2007-05-16 | 2008-11-20 | Nokia Corporation | Optimized emergency alert message delivery |
| US8329541B2 (en) | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| WO2009035746A2 (en) | 2007-09-07 | 2009-03-19 | Amberwave Systems Corporation | Multi-junction solar cells |
| US20090176356A1 (en) * | 2008-01-09 | 2009-07-09 | Advanced Micro Devices, Inc. | Methods for fabricating semiconductor devices using thermal gradient-inducing films |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US20100006961A1 (en) * | 2008-07-09 | 2010-01-14 | Analog Devices, Inc. | Recessed Germanium (Ge) Diode |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| WO2010033813A2 (en) | 2008-09-19 | 2010-03-25 | Amberwave System Corporation | Formation of devices by epitaxial layer overgrowth |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| US20100181626A1 (en) * | 2009-01-21 | 2010-07-22 | Jing-Cheng Lin | Methods for Forming NMOS and PMOS Devices on Germanium-Based Substrates |
| US8294222B2 (en) | 2008-12-23 | 2012-10-23 | International Business Machines Corporation | Band edge engineered Vt offset device |
| DE102008063402B4 (de) * | 2008-12-31 | 2013-10-17 | Advanced Micro Devices, Inc. | Verringerung der Schwellwertspannungsfluktuation in Transistoren mit einer Kanalhalbleiterlegierung durch Verringern der Abscheideungleichmäßigkeiten |
| WO2010114956A1 (en) | 2009-04-02 | 2010-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices formed from a non-polar plane of a crystalline material and method of making the same |
| DE102010028459B4 (de) * | 2010-04-30 | 2018-01-11 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung |
| JP2011253906A (ja) * | 2010-06-01 | 2011-12-15 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| FR2980637B1 (fr) * | 2011-09-28 | 2014-05-16 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif semi-conducteur avec une etape de retrait selective d'une couche de silicium germanium |
| US8828851B2 (en) * | 2012-02-01 | 2014-09-09 | Stmicroeletronics, Inc. | Method to enable the formation of silicon germanium channel of FDSOI devices for PFET threshold voltage engineering |
| KR102069275B1 (ko) * | 2013-06-07 | 2020-01-22 | 삼성전자주식회사 | 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법 |
| US9466670B2 (en) | 2014-03-12 | 2016-10-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sandwich epi channel for device enhancement |
| US9502565B2 (en) | 2014-06-27 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Channel strain control for nonplanar compound semiconductor devices |
| US9209065B1 (en) | 2014-09-11 | 2015-12-08 | International Business Machines Corporation | Engineered substrate and device for co-integration of strained silicon and relaxed silicon |
| US9219150B1 (en) * | 2014-09-18 | 2015-12-22 | Soitec | Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures |
| US10249529B2 (en) * | 2015-12-15 | 2019-04-02 | International Business Machines Corporation | Channel silicon germanium formation method |
| US10529738B2 (en) * | 2016-04-28 | 2020-01-07 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with selectively strained device regions and methods for fabricating same |
| US9842762B1 (en) * | 2016-11-11 | 2017-12-12 | Globalfoundries Inc. | Method of manufacturing a semiconductor wafer having an SOI configuration |
| US10366884B1 (en) * | 2018-11-08 | 2019-07-30 | Stratio | Methods for forming a germanium island using selective epitaxial growth and a sacrificial filling layer |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5461243A (en) | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| JPH07230952A (ja) * | 1994-02-16 | 1995-08-29 | Ricoh Co Ltd | 再結晶化方法 |
| JP3372158B2 (ja) | 1996-02-09 | 2003-01-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5847419A (en) * | 1996-09-17 | 1998-12-08 | Kabushiki Kaisha Toshiba | Si-SiGe semiconductor device and method of fabricating the same |
| JP4258034B2 (ja) * | 1998-05-27 | 2009-04-30 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6339323B1 (en) * | 1999-03-30 | 2002-01-15 | Shimano Inc. | Noise reduction for a bicycle spoke, especially useful as a magnetic device |
| US6339232B1 (en) * | 1999-09-20 | 2002-01-15 | Kabushika Kaisha Toshiba | Semiconductor device |
| JP2001160594A (ja) | 1999-09-20 | 2001-06-12 | Toshiba Corp | 半導体装置 |
| JP3512701B2 (ja) * | 2000-03-10 | 2004-03-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100495023B1 (ko) * | 2000-12-28 | 2005-06-14 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| US20020168802A1 (en) * | 2001-05-14 | 2002-11-14 | Hsu Sheng Teng | SiGe/SOI CMOS and method of making the same |
| JP2003158250A (ja) | 2001-10-30 | 2003-05-30 | Sharp Corp | ＳｉＧｅ／ＳＯＩのＣＭＯＳおよびその製造方法 |
| AU2003238963A1 (en) * | 2002-06-07 | 2003-12-22 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| JP3873012B2 (ja) * | 2002-07-29 | 2007-01-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US6858503B1 (en) * | 2003-02-05 | 2005-02-22 | Advanced Micro Devices, Inc. | Depletion to avoid cross contamination |
-
2003
- 2003-08-05 CN CNB038265982A patent/CN100536167C/zh not_active Expired - Fee Related
- 2003-08-05 WO PCT/JP2003/009885 patent/WO2005013375A1/ja active Application Filing
- 2003-08-05 JP JP2005507401A patent/JP4322255B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-14 US US11/272,342 patent/US7449379B2/en not_active Expired - Fee Related
-
2008
- 2008-10-01 US US12/285,274 patent/US20090039391A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN100536167C (zh) | 2009-09-02 |
| US20090039391A1 (en) | 2009-02-12 |
| WO2005013375A1 (ja) | 2005-02-10 |
| US7449379B2 (en) | 2008-11-11 |
| CN1788354A (zh) | 2006-06-14 |
| JPWO2005013375A1 (ja) | 2006-09-28 |
| US20060068557A1 (en) | 2006-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4322255B2 (ja) | 半導体装置及びその製造方法 | |
| JP5204763B2 (ja) | 埋め込み歪み層を有してフローティングボディ効果が減少されたｓｏｉトランジスタの製造方法 | |
| KR100834836B1 (ko) | 반도체 장치 및 그 제조 방법, 반도체 기판 및 그 제조방법 | |
| US7094639B2 (en) | Method for fabricating semiconductor device | |
| JP2008282901A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2007220755A (ja) | 半導体装置及びその製造方法 | |
| US20090309133A1 (en) | Manufacturing method for semiconductor device and semiconductor device | |
| JP2005136198A (ja) | 半導体装置の製造方法 | |
| JP4231909B2 (ja) | 半導体装置の製造方法 | |
| JP4789421B2 (ja) | フォトン吸収膜を有する半導体素子及びその製造方法 | |
| KR100510525B1 (ko) | 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법 | |
| JP5428121B2 (ja) | 半導体装置の製造方法 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2008159972A (ja) | 半導体装置及びその製造方法 | |
| JP4047322B2 (ja) | 半導体装置の製造方法 | |
| JP2006339210A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005209836A (ja) | 半導体装置の製造方法 | |
| KR100301249B1 (ko) | 반도체 소자 제조 방법 | |
| KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP4867162B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| US7670936B1 (en) | Nitridation of gate oxide by laser processing | |
| JP2008192723A (ja) | 半導体装置およびその製造方法 | |
| JP2010004056A (ja) | 半導体装置の製造方法 | |
| TW201027629A (en) | Method for fabricating a semiconductor device | |
| US20080048259A1 (en) | Method for Reducing Defects in Buried Oxide Layers of Silicon on Insulator Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4322255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |