JP2009231302A - 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 - Google Patents

窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009231302A
JP2009231302A JP2008070937A JP2008070937A JP2009231302A JP 2009231302 A JP2009231302 A JP 2009231302A JP 2008070937 A JP2008070937 A JP 2008070937A JP 2008070937 A JP2008070937 A JP 2008070937A JP 2009231302 A JP2009231302 A JP 2009231302A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
oxygen
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008070937A
Other languages
English (en)
Inventor
Takashi Kobayashi
小林  隆
Noriyuki Watanabe
則之 渡邉
Yasuhiro Oda
康裕 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2008070937A priority Critical patent/JP2009231302A/ja
Publication of JP2009231302A publication Critical patent/JP2009231302A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】シリコン基板を用いた場合であっても、窒化物半導体を用いた高耐圧の素子が形成できるようにする。
【解決手段】シリコン基板101と、シリコン基板101の上にエピタキシャル成長されたAlN結晶からなる緩衝層102と、緩衝層102の上にエピタキシャルにより形成されたGaNからなるチャネル層103と、チャネル層103の上にエピタキシャルにより形成されたAl0.25Ga0.75Nからなるキャリア供給層104とを備える。緩衝層102は、酸素が添加された窒化アルミニウム(AlN)の結晶から構成されている。
【選択図】 図1

Description

本発明は、光・電子デバイス用として用いられる窒化物半導体薄膜の結晶成長に関し、特に、電子デバイス応用において、その耐圧向上などの高性能化に資する窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法に関するものである。
窒化物半導体を用いた代表的な電子デバイスとして、高電子移動度電界効果トランジスタ(HEMT)が知られている。HEMTデバイス用の窒化物半導体薄膜結晶としては、一般に、HEMTのバリア層(キャリア供給層)に用いるAlGaNや、チャネルに用いるGaNが用いられている。窒化物半導体を用いたこれらの素子の形成では、窒化物半導体の結晶薄膜を、炭化珪素(SiC)基板,サファイア基板,およびシリコン基板の上に成長させる手法が用いられている。
一般に、このような窒化物系HEMTデバイスの応用分野として、高出力・高耐圧化が要求され、デバイス動作時には大量の熱を発生しやすい。これがデバイス特性の劣化につながることから、熱伝導性の良好なSiCやシリコン基板が使用されている。しかしながら、現在入手可能なSiC基板は、非常に高価(シリコン基板の約100倍)であるため、応用分野が限定されるという欠点も有している。これに対し、シリコン基板は、安価であり、シリコンLSIプロセスでの製造技術が活かせることで、窒化物系デバイスへの適用が期待されている(非特許文献1参照)。
町田 修他、「Si基板上 AlGaN/GaN HFETの高耐圧化」、電子情報学会、信学技報、2003年。
これらデバイスは、従来使用されている砒素や燐系化合物半導体材料に比較して、エネルギーギャップが大きい(ワイドギャップ)窒化物半導体材料を用いていることで、より高耐圧化が図れるという特徴を有する。しかしながら、前述したように、窒化物半導体成長基板が異種材料であるため、格子定数差、および熱膨張係数差のため、窒化物半導体成長層には、多くの点欠陥や線欠陥(転位など)が形成されることになる。
特に、シリコン基板の上に窒化物系材料をエピタキシャル成長させる場合、サファイアやSiCなどの他の基板種に比較し、基板と結晶成長層との間の格子定数差が大きく、かつ熱膨張係数差も大きいため、品質良好なエピタキシャル成長が容易ではない。また、シリコン基板を用いた場合、デバイスの高耐圧化に有用なエピタキシャル成長層の厚膜化は、結晶成長上、非常に困難である。このエピタキシャル成長の困難度に起因したエピタキシャル成長層の品質の不完全性により、本来、窒化物半導体として有している物性から生じる高耐圧化に対して悪影響を及ぼし、本来の耐圧を低下させるという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、シリコン基板を用いた場合であっても、窒化物半導体を用いた高耐圧の素子が形成できるようにすることを目的とする。
本発明に係る窒化物半導体結晶薄膜は、基板の上に形成されたアルミニウムを含む窒化物半導体からなる結晶の薄膜であって、薄膜は酸素が添加されているようにしたものである。この窒化物半導体結晶薄膜において、薄膜の基板の平面の法線方向の一部領域に酸素が添加されているようにしてもよい。なお、基板は、シリコンから構成されたものである。
本発明に係る半導体装置は、基板の上に形成されて、酸素が添加されたアルミニウムを含む窒化物半導体の結晶からなる緩衝層と、この緩衝層の上に形成された窒化物半導体からなる素子とを少なくとも備えるものである。この半導体装置において、緩衝層のシリコン基板の平面の法線方向の一部領域に酸素が添加されているようにしてもよい。ここで、素子は、例えば、緩衝層の上に形成されたキャリア供給層と、このキャリア供給層の下の緩衝層の上に形成され、キャリア供給層より供給された電子によるチャネルが形成されるキャリア走行層と、キャリア供給層の上に形成されたゲート電極と、このゲート電極を挟むようにキャリア供給層の上に形成されたソース電極およびドレイン電極とを少なくとも備えるものである。なお、基板は、シリコンから構成されたものである。
本発明に係る窒化物半導体結晶薄膜の作製方法は、基板の上に酸素が添加されたアルミニウムを含む窒化物半導体の層をエピタキシャル成長させる工程を少なくとも備えるものである。なお、基板は、シリコンから構成されたものである。
また、本発明に係る半導体装置の製造方法は、酸素が添加されたアルミニウムを含む窒化物半導体をエピタキシャル成長させることでシリコン基板の上に緩衝層が形成された状態とする工程と、緩衝層の上に窒化物半導体からなる素子が形成された状態とする工程とを少なくとも備える。なお、基板は、シリコンから構成されたものである。
以上説明したように、本発明によれば、酸素が添加されたアルミニウムを含む窒化物半導体からなる結晶の薄膜が基板の上に形成されているようにしたので、シリコン基板を用いた場合であっても、窒化物半導体を用いた高耐圧の素子が形成できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における半導体装置の構成例を模式的に示す断面図である。この半導体装置は、シリコン基板101と、シリコン基板101の上にエピタキシャル成長されたAlN結晶からなる緩衝層102と、緩衝層102の上にエピタキシャル成長されたGaNからなるチャネル層103と、チャネル層103の上にエピタキシャル成長されたAl0.25Ga0.75Nからなるキャリア供給層104とを備える。また、キャリア供給層104の上には、例えばTi/Auからなるゲート電極105が形成され、ゲート電極105を挟むように、Au/Ni/Ti/Alからなるソース電極106およびドレイン電極107が形成されている。
ここで、本実施の形態では、緩衝層102が、酸素が添加されたアルミニウムを含む窒化物半導体の結晶から構成されているようにしたところに特徴がある。このように、本実施の形態では、酸素が添加された例えばAlNの結晶より構成された緩衝層102を備えているので、この上に形成する窒化物半導体よりなる素子の耐圧が向上する。言い換えると、酸素が添加されたAlを含む窒化物半導体結晶の薄膜が形成されているシリコン基板を用いれば、高耐圧の窒化物半導体素子が形成可能となる。
次に、酸素が添加されたAlN結晶の層(緩衝層)を用いることによる耐圧向上について説明する。まず、図2に示すような素子を形成する。この素子の形成について説明すると、シリコン基板201の上に、公知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法を用いて8×1018cm-3の酸素をドープしたAlNをエピタキシャル成長させ、緩衝層202が形成された状態とする。例えば、Alのソースガスとしてトリメチルアルミニウム(TMA)を用い、Nのソースガスとしてアンモニア(NH3)を用い、加えて、キャリアガスとしての窒素で0.1%に希釈した酸素ガスを用いることで、酸素が添加された状態とすることができる。なお、成長温度は1000℃程度とすればよい。
次に、GaNのエピタキシャル成長およびAl0.25Ga0.75Nのエピタキシャル成長を順次行い、緩衝層202の上に、GaN層203およびAl0.25Ga0.75N層204が積層された状態とする。なお、Gaのソースガスとしては、トリメチルガリウム(TMG)を用いればよい。次に、これらの積層構造を公知のリソグラフィー技術およびエッチング技術により所定の形状に加工し、また、電極形成工程によりAl0.25Ga0.75N層204の上に、電極205が形成された状態とする。電極205は、膜厚20nmのTi層,膜厚200nmのAl層,膜厚10nmのNi層,および膜厚300nmのAu層がこの順に積層した積層構造から構成され、いわゆるオーミック接続している。
このようにして作製した素子を、グランド電極206を備えた基板ステージ207の上に配置し、電極205とグランド電極206との間に電圧を印加し、素子内の縦方向(膜厚方向)に流れる電流値を測定する。この測定により、素子の縦方向耐圧が評価できる。
上述した電流値の測定結果を図3に示す。なお、図3において、(a)は、上述した本実施の形態における酸素添加AlNによる緩衝層202を用いた素子の結果を示し、(b)は、酸素を添加していないAlNによる緩衝層を用いた素子の結果を示している。図3より明らかなように、酸素添加AlNによる緩衝層202を用いた素子の方が、明確にリーク電流が低減されていることがわかる。この結果より、酸素添加AlNによる緩衝層202を用いることで、耐圧特性の向上が実現されることがわかる。
なお、1×1018cm-3以上の酸素ドープ量においても、上述同様の効果が得られることが確認されている。また、AlNに限らず、AIGaN系などのAlを含む窒化物半導体を用いた緩衝層においても同様の効果が得られることが確認されている。
ところで、酸素は、緩衝層の厚さ方向全域に形成されている必要はなく、後述するように、例えば原子層程度など、緩衝層の厚さ方向の一部に酸素が添加されているようにしても、上述同様に、緩衝層の上に形成される素子の耐圧を向上させることができる。
まず、図4に示すような素子を形成し、この耐圧を前述同様に測定する。この素子の形成について説明すると、シリコン基板401の上に、公知のMOVPE法を用いてAlNをエピタキシャル成長させ、厚さ方向の中央部に酸素が導入された酸素導入層405を備える緩衝層402が形成された状態とする。酸素導入層405の形成について簡単に説明すると、このエピタキシャル成長の途中において、Alのソースガス(TMA)の供給を停止し、代わりに酸素を供給する。例えば、酸素流量を10sccmとして約1分間供給する。なお、sccmは流量の単位であり、0℃・1気圧の流体が1分間に1cm3流れることを示す。
この酸素の供給を行った後、酸素の供給を停止して再度Alのソースガスの供給を開始する。これらのことにより、緩衝層402の厚さ方向の中央部に、スパイク状に酸素(1×1018cm-3)が添加された原子層レベルの厚さの酸素導入層405が形成された状態が得られる。
次に、GaNのエピタキシャル成長およびAl0.25Ga0.75Nのエピタキシャル成長を順次行い、緩衝層402の上に、GaN層403およびAl0.25Ga0.75N層404が積層された状態とする。ここで、SIMS(Secandary Ion Mass Spectrometry)分析により、Al0.25Ga0.75N層404の表面より酸素およびAlの分布を測定すると、図5に示すようになる。図5に示すように、Al0.25Ga0.75N層404の表面より深さ1.7〜1.8μmのところより緩衝層402となり、この中で、より狭い領域で酸素の濃度のピークがある。このことより、緩衝層402の中の一部に、約1×1020cm-3の酸素濃度ピークを有する領域を備える結晶成長が実現されていることがわかる。
以上のようにして各層を積層した後、前述同様に、これらの積層構造を公知のリソグラフィー技術およびエッチング技術により所定の形状に加工し、また、電極形成工程によりAl0.25Ga0.75N層404の上に、電極(不図示)が形成された状態とし、この電極を用いて素子内の縦方向(膜厚方向)に流れる電流値を測定する。
上述した電流値の測定結果を図6に示す。なお、図6において。(a)は、上述した本実施の形態における酸素添加AlNによる酸素導入層405を用いた素子の結果を示し、(b)は、酸素を添加していないAlNによる緩衝層を用いた素子の結果を示している。図6より明らかなように、酸素導入層405を用いた素子の方が、明確にリーク電流が低減されていることがわかる。この結果より、原子層程度の薄い酸素導入層405であっても、これを用いることで耐圧特性の向上が実現されることがわかる。
また、上述では、緩衝層402のエピタキシャル成長の途中で、Alソースガスの供給を停止して酸素ガスの供給を行うことで、酸素導入層405を形成したが、これに限るものではない。例えば、Alを含む窒化物半導体である緩衝層のエピタキシャル成長の途中でこのMOVPEによるエピタキシャル成長を停止し、基板温度が室温程度にまで冷却された後、成長装置より成長を中断した基板を取り出して空気中で保管する。次いで、再度、試料を成長装置に搬入し、緩衝層のエピタキシャル成長を再開し、この後、前述同様に、順次GaNおよびAl0.25Ga0.75Nの層を積層し、前述同様の素子を作製する。このようにして作製した素子においても、緩衝層の中に1×1019cm-3程度の酸素が導入された原子層レベルの酸素導入層の存在が確認される。また、前述同様の電流値の測定結果より、耐圧の向上が確認される。
また、本実施の形態における酸素を添加した緩衝層を備えるシリコン基板の上に、窒化物半導体よりなるHEMTデバイスを作製し、このHEMTデバイスのドレイン電極とソース電極との間の印加電圧に対する電流の関係を測定すると、図7に黒丸で示すように、飽和電流が抑制された状態となる。
図7において、黒丸は、上述したように、原子層レベルで緩衝層の一部に酸素導入層を形成し、緩衝層の上に、GaNからなるチャネル層,Al0.25Ga0.75Nからなるキャリア供給層を形成し、また、キャリア供給層の上にゲート電極およびソース・ドレイン電極を形成した素子の結果である。これに対し、黒四角は、酸素を導入(添加)していない緩衝層を用いて上記同様に形成した素子の結果である。
なお、ソース・ドレイン電極は、膜厚20nmのTi層,膜厚200nmのAl層,膜厚10nmのNi層,および膜厚300nmのAu層がこの順に積層した積層構造から構成され、いわゆるオーミック接続している。また、ゲート電極は、Au層およびTi層がこの順に積層した積層構造から構成されたいわゆるショットキーゲートであり、ゲート長1.5μm,ゲート幅100μmとしている。
これらの測定結果より明らかなように、黒四角の結果より黒丸の結果の方が明らかに飽和電流が抑制されており、酸素を添加した部分を備える緩衝層による耐圧向上の効果が、素子(高電子移動度トランジスタ)を構成した状態においても確認される。
以上に説明したように、酸素を添加したAlを含む窒化物半導体結晶の緩衝層が形成されているシリコン基板を用いることで、酸素を添加していない従来構造に比較して、大幅な耐圧向上が図られ、シリコン基板上の窒化物半導体を用いた高耐圧デバイスを実現することができる。
これは、シリコン基板を用いて窒化物半導体結晶をエピタキシャル成長させる場合に、最も高密度の欠陥が導入される「エピタキシャル成長層/基板界面」近傍において、添加した酸素が、欠陥の発生を抑制する働きがあるものと考えられる。このため、結果的に耐圧劣化をもたらす「欠陥」密度の減少につながり、高耐圧化が実現されるものと思われる。また、酸素を添加した緩衝層を用いるという本発明の技術は、シリコン基板上のみでなく、他の窒化物半導体成長用基板(シリコンカーバイドやサファイアなど)の上に、窒化物半導体をエピタキシャル成長させる場合や、この成長層により素子を形成する場合にも応用が可能である。
なお、上述では、素子がいわゆる高電子移動度トランジスタの場合について示したが、これに限るものではない。窒化物半導体を用いた他の形態の素子についても、酸素が添加されたAlを含む窒化物半導体結晶よりなる緩衝層を用いることで、リーク電流の低減による耐圧の向上という効果が得られることは、言うまでもない。
本発明の実施の形態における半導体装置の構成例を模式的に示す断面図である。 縦方向耐圧の測定を行うための素子の構成を模式的に示す構成図である。 縦方向耐圧測定の結果を示す特性図である。 耐圧確認の測定を行うための他の素子の構成を模式的に示す構成図である。 縦方向耐圧の測定を行うための他の素子の厚さ方向の酸素およびAlの分布測定結果を示す測定図である。 縦方向耐圧測定の結果を示す特性図である。 HEMTデバイスのドレイン電極とソース電極との間の印加電圧に対する電流の関係を示す特性図である。
符号の説明
101…シリコン基板、102…緩衝層、103…チャネル層、104…キャリア供給層、105…ゲート電極、106…ソース電極、107…ドレイン電極。

Claims (11)

  1. 基板の上に形成されたアルミニウムを含む窒化物半導体からなる結晶の薄膜であって、
    前記薄膜は酸素が添加されていることを特徴とする窒化物半導体結晶薄膜。
  2. 請求項1記載の窒化物半導体結晶薄膜において、
    前記薄膜の前記基板の平面の法線方向の一部領域に酸素が添加されている
    ことを特徴とする窒化物半導体結晶薄膜。
  3. 請求項1または2記載の窒化物半導体結晶薄膜において、
    前記基板は、シリコンから構成されたものであることを特徴とする窒化物半導体結晶薄膜。
  4. 基板の上に形成され、酸素が添加されたアルミニウムを含む窒化物半導体の結晶からなる緩衝層と、
    この緩衝層の上に形成された窒化物半導体からなる素子と
    を少なくとも備えることを特徴とする半導体装置。
  5. 請求項4記載の半導体装置において、
    前記緩衝層の前記基板の平面の法線方向の一部領域に酸素が添加されている
    ことを特徴とする半導体装置。
  6. 請求項4または5記載の半導体装置において、
    前記素子は、
    前記緩衝層の上に形成されたキャリア供給層と、
    このキャリア供給層の下の前記緩衝層の上に形成され、前記キャリア供給層より供給された電子によるチャネルが形成されるキャリア走行層と、
    前記キャリア供給層の上に形成されたゲート電極と、
    このゲート電極を挟むように前記キャリア供給層の上に形成されたソース電極およびドレイン電極と
    を少なくとも備えることを特徴とする半導体装置。
  7. 請求項4〜6のいずれか1項に記載の半導体装置において、
    前記基板は、シリコンから構成されたものであることを特徴とする半導体装置。
  8. 基板の上に酸素が添加されたアルミニウムを含む窒化物半導体の層をエピタキシャル成長させる工程を少なくとも備えることを特徴とする窒化物半導体結晶薄膜の作製方法。
  9. 請求項8記載の窒化物半導体結晶薄膜の作製方法において、
    前記基板は、シリコンから構成されたものであることを特徴とする窒化物半導体結晶薄膜の作製方法。
  10. 酸素が添加されたアルミニウムを含む窒化物半導体をエピタキシャル成長させることで基板の上に緩衝層が形成された状態とする工程と、
    前記緩衝層の上に窒化物半導体からなる素子が形成された状態とする工程と
    を少なくとも備えることを特徴とする半導体装置の製造方法。
  11. 請求項10記載の半導体装置の製造方法において、
    前記基板は、シリコンから構成されたものであることを特徴とする半導体装置の製造方法。
JP2008070937A 2008-03-19 2008-03-19 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 Pending JP2009231302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008070937A JP2009231302A (ja) 2008-03-19 2008-03-19 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070937A JP2009231302A (ja) 2008-03-19 2008-03-19 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009231302A true JP2009231302A (ja) 2009-10-08

Family

ID=41246423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070937A Pending JP2009231302A (ja) 2008-03-19 2008-03-19 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009231302A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2609632B1 (de) * 2010-08-26 2019-10-02 OSRAM Opto Semiconductors GmbH Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Iii族窒化物半導体素子およびその製造方法
JP2004043281A (ja) * 2002-05-16 2004-02-12 Ngk Insulators Ltd エピタキシャル基板
JP2005350321A (ja) * 2004-06-14 2005-12-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
JP2006303475A (ja) * 2005-03-23 2006-11-02 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2008034834A (ja) * 2006-07-25 2008-02-14 Samsung Electro Mech Co Ltd シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP2008060519A (ja) * 2005-12-28 2008-03-13 Ngk Insulators Ltd AlN系III族窒化物エピタキシャル膜の転位低減方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Iii族窒化物半導体素子およびその製造方法
JP2004043281A (ja) * 2002-05-16 2004-02-12 Ngk Insulators Ltd エピタキシャル基板
JP2005350321A (ja) * 2004-06-14 2005-12-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体成長用基板
JP2006303475A (ja) * 2005-03-23 2006-11-02 Nichia Chem Ind Ltd 電界効果トランジスタ
JP2008060519A (ja) * 2005-12-28 2008-03-13 Ngk Insulators Ltd AlN系III族窒化物エピタキシャル膜の転位低減方法
JP2008034834A (ja) * 2006-07-25 2008-02-14 Samsung Electro Mech Co Ltd シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2609632B1 (de) * 2010-08-26 2019-10-02 OSRAM Opto Semiconductors GmbH Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Similar Documents

Publication Publication Date Title
EP3067921B1 (en) Process for producing an epitaxial substrate for a semiconductor element
US7518154B2 (en) Nitride semiconductor substrate and semiconductor element built thereon
US9123534B2 (en) Semiconductor device and method of manufacturing the same
JP5665171B2 (ja) Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法
JP3960957B2 (ja) 半導体電子デバイス
US8890208B2 (en) Group III nitride epitaxial substrate for semiconductor device, semiconductor device, and process for producing group III nitride epitaxial substrate for semiconductor device
WO2011055774A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
EP2290696B1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US20110049571A1 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
US8785942B2 (en) Nitride semiconductor substrate and method of manufacturing the same
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
US20130015466A1 (en) Epitaxial substrate for semiconductor device and semiconductor device
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2007123824A (ja) Iii族窒化物系化合物半導体を用いた電子装置
JP5399021B2 (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2018200934A (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2005129856A (ja) 半導体電子デバイス
JP2020145331A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100128

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20100513

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD02 Notification of acceptance of power of attorney

Effective date: 20111121

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20111121

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Effective date: 20120703

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

A131 Notification of reasons for refusal

Effective date: 20130528

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20131008

Free format text: JAPANESE INTERMEDIATE CODE: A02