CN109659366A - 高电子迁移率晶体管及其制造方法 - Google Patents

高电子迁移率晶体管及其制造方法 Download PDF

Info

Publication number
CN109659366A
CN109659366A CN201811571363.5A CN201811571363A CN109659366A CN 109659366 A CN109659366 A CN 109659366A CN 201811571363 A CN201811571363 A CN 201811571363A CN 109659366 A CN109659366 A CN 109659366A
Authority
CN
China
Prior art keywords
layer
electron mobility
high electron
mobility transistor
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811571363.5A
Other languages
English (en)
Inventor
黄敬源
邱汉钦
张铭宏
周春华
章晋汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innovo Secco (zhuhai) Technology Co Ltd
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innovo Secco (zhuhai) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innovo Secco (zhuhai) Technology Co Ltd filed Critical Innovo Secco (zhuhai) Technology Co Ltd
Priority to CN201811571363.5A priority Critical patent/CN109659366A/zh
Publication of CN109659366A publication Critical patent/CN109659366A/zh
Priority to US16/709,427 priority patent/US20200203502A1/en
Priority to PCT/CN2019/127085 priority patent/WO2020125764A1/zh
Priority to CN201980005610.1A priority patent/CN111684605B/zh
Priority to US17/048,619 priority patent/US11784237B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种高电子迁移率晶体管，所述高电子迁移率晶体管包括硅衬底、沟道层、势垒层、和栅极，所述硅衬底、所述沟道层、所述势垒层和所述栅极沿所述高电子迁移率晶体管的厚度方向依次层叠设置，其中，所述高电子迁移率晶体管还包括由绝缘材料制成的应变层，所述势垒层背离所述沟道层的表面包括栅极区和增强区，所述栅极设置在所述栅极区，所述应变层包括层叠地设置在所述增强区的增强部，所述应变层的晶格常数与所述势垒层的晶格常数的失配率不低于0.5％。本发明还提供一种高电子迁移率晶体管的制造方法。所述高电子迁移率晶体管性能良好、且成本低。

Description

高电子迁移率晶体管及其制造方法
技术领域
本发明涉及微电子领域，具体地，涉及一种高电子迁移率晶体管以及该高电子迁移率晶体管的制造方法。
背景技术
高电子迁移率晶体管(HEMT，High Electron Mobility Transistor)是一种场效应晶体管，如图1所示，该高电子迁移率晶体管包括硅衬底110、设置在硅衬底110上的沟道层120、设置在沟道层120上的势垒层130、以及设置在势垒层130上的源极141、漏极142和栅极143。为了确保高电子迁移率晶体管处于常闭状态、且栅极143达到阈值电压时该高迁电子迁移率晶体管能够开启，需要降低栅极区域(即，栅极143下方的区域)的二维电子气(2DEG)浓度、并提高源极区(即，源极141下方的区域)以及漏极区(即，漏极142下方的区域)的二维电子气浓度。
为了增加源极区以及漏极区二维电子气、减少栅极区域的二维电子气，如图2所示，通常在源极141与势垒层130之间设置势垒材料再生长层、并在漏极142与势垒层130之间设置势垒材料再生长层。但是，这种结构的高电子迁移率晶体管制造工艺复杂、成本高。
因此，如何以较低的成本制作高性能的高电子迁移率晶体管成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种高电子迁移率晶体管以及该高电子迁移率晶体管的制造方法，所述高电子迁移率晶体管源极区以及漏极区二维电子气浓度高、栅极区二维电子气浓度低，并且所述高电子迁移率晶体管的制造成本较低。
为了实现上述目的，作为本发明的一个方面，提供一种高电子迁移率晶体管，所述高电子迁移率晶体管包括硅衬底、沟道层、势垒层、和栅极，所述硅衬底、所述沟道层、所述势垒层和所述栅极沿所述高电子迁移率晶体管的厚度方向依次层叠设置，其中，所述高电子迁移率晶体管还包括由绝缘材料制成的应变层，所述势垒层背离所述沟道层的表面包括栅极区和增强区，所述栅极设置在所述栅极区，所述应变层包括层叠地设置在所述增强区的增强部，所述应变层的晶格常数与所述势垒层的晶格常数的失配率不低于0.5％。
优选地，所述应变层还包括覆盖所述栅极外表面的栅极包覆部，所述栅极包覆部与所述增强部形成为一体。
优选地，所述应变层的材料包括氮基材料和/或氧基材料。
优选地，所述应变层的材料包括硅的氮化物、硅的氧化物、硅的氮氧化物、硼的氧化物、硼的氮化物、硼的氮氧化物、铝的氧化物、铝的氮化物、铝的氮氧化物、钛的氧化物、钛的氮化物、钛的氮氧化物中的至少一者。
优选地，所述应变层的厚度在1nm至100nm之间。
优选地，所述高电子迁移率晶体管还包括源极、漏极、层叠设置在所述应变层上的钝化层、和层叠设置在所述钝化层表面的平坦化层。
所述源极通过贯穿所述平坦化层、所述钝化层、所述应变层和所述势垒层的源极过孔与所述沟道层相连，所述漏极通过贯穿所述平坦化层、所述钝化层、所述应变层和所述势垒层的漏极过孔与所述沟道层相连。
优选地，所述高电子迁移率晶体管还包括设置在所述硅衬底与所述沟道层之间的缓冲层。
优选地，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
作为本发明的第二个方面，提供一种高电子迁移率晶体管的制造方法，其中，所述制造方法包括：
提供硅衬底；
形成沟道层；
形成势垒层，所述势垒层背离所述沟道层的表面包括栅极区和增强区；
在所述栅极区形成栅极；
利用绝缘材料形成应变层，所述应变层包括设置在所述增强区的增强部，其中，所述应变层的晶格常数与所述势垒层的晶格常数的失配率不低于0.5％。
优选地，所述应变层还包括覆盖所述栅极外表面的栅极包覆部，所述栅极包覆部与所述增强部形成为一体。
优选地，所述应变层的材料包括氮基材料和/或氧基材料。
优选地，所述应变层的材料包括硅的氮化物、硅的氧化物、硅的氮氧化物、硼的氧化物、硼的氮化物、硼的氮氧化物、铝的氧化物、铝的氮化物、铝的氮氧化物、钛的氧化物、钛的氮化物、钛的氮氧化物中的至少一者。
优选地，所述应变层的厚度在1nm至100nm之间。
优选地，所述制造方法还包括在形成应变层的步骤之后进行的以下步骤：
形成钝化层；
形成平坦化层；
形成贯穿所述平坦化层、所述钝化层和所述应变层的源极过孔以及贯穿所述平坦化层、所述钝化层和所述应变层的漏极过孔；
形成源极和漏极，所述源极通过所述源极过孔与所述势垒层相连，所述漏极通过所述漏极过孔与所述势垒层相连。
优选地，所述制造方法还包括在提供硅衬底的步骤和形成沟道层的步骤之间进行的以下步骤：
形成缓冲层。
优选地，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
由于应变层的晶格常数与势垒层的晶格常数之间存在较大的差别，应变层的增强部与势垒层相贴合，晶格产生变形，会产生额外的压电效应，从而可以增加增强区相对应的区域的二维电子气。由于设置栅极的栅极区并未设置应变层，因此，与所述栅极区对应的区域的二维电子气不会增加，从而提高了高电子迁移率晶体管的性能。
在本发明中，仅通在增强区设置增强部即可实现增加该区域的二维电子气，与相关技术中设置源极欧姆接触层以及漏极欧姆接触层的实施方式相比，形成应变层的工艺更加简单，从而可以降低形成高性能的高电子迁移率晶体管的成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是相关技术中一种高电子迁移率晶体管的示意图；
图2是相关技术中另一种高电子迁移率晶体管的示意图；
图3是本发明所提供的高电子迁移率晶体管的示意图；
图4是本发明所提供的制造方法的流程图；
图5是形成有栅极的高电子迁移率晶体管半成品的示意图；
图6是形成有应变层的高电子迁移率晶体管半成品的示意图；
图7是形成有钝化层的高电子迁移率晶体管半成品的示意图；
图8是本发明实施例提供的高电子迁移率晶体管与对比例提供的高电子迁移率晶体管的漏极电流测试曲线；
图9a是本发明实施例所提供的高电子迁移率晶体管与对比例提供的高电子迁移率晶体管的阈值电压对比图；
图9b是本发明实施例所提供的高电子迁移率晶体管与对比例提供的高电子迁移率晶体管的Ron,sp对比图。
附图标记说明
110：硅衬底 120：沟道层
130：势垒层 141：源极
142：漏极 143：栅极
144：场板 150：应变层
151：增强部 152：栅极包覆部
160：钝化层 170：平坦化层
180：缓冲层 141a：源极过孔
142a：漏极过孔
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
作为本发明的一个方面，提供一种高电子迁移率晶体管，如图3所示，所示，所述高电子迁移率晶体管包括硅衬底110、沟道层120、势垒层130和栅极143。硅衬底110、沟道层120、势垒层130和栅极143沿所述高电子迁移率晶体管的厚度方向(即，图3中的上下方向)依次层叠设置，其中，所述高电子迁移率晶体管还包括由绝缘材料制成的应变层150，势垒层130背离所述沟道层的表面包括栅极区和增强区。如图所示，栅极143设置在所述栅极区，应变层150包括层叠地设置在所述增强区的增强部151，应变层150的晶格常数与势垒层130的晶格常数的失配率不低于0.5％。
由于应变层150的晶格常数与势垒层130的晶格常数之间存在较大的差别，应变层150的增强部151与势垒层130相贴合，晶格产生变形，会产生额外的压电效应，从而可以增加增强区151相对应的区域的二维电子气。由于设置栅极143的栅极区并未设置应变层，因此，与所述栅极区对应的区域的二维电子气不会增加，从而提高了高电子迁移率晶体管的性能。
在本发明中，仅通过在增强区设置包含增强部151的应变层150即可实现增加该区域的二维电子气，与相关技术中设置势垒材料再生长层的实施方式(即，图2中所示的实施方式)相比，形成应变层的工艺更加简单，从而可以降低形成高性能的高电子迁移率晶体管的成本。
在本发明中，对应变层150的具体结构不做特殊的要求，例如，应变层150上与栅极相对应的部分为栅极通孔。换言之，应变层150包括栅极通孔和环绕该栅极通孔设置的增强部。为了形成具有该结构的应变层，可以先形成一整层应变材料层，然后对应变材料层进行构图，以获得所述栅极通孔以及所述增强部。
为了便于制造，优选地，如图3所示，应变层150还包括覆盖栅极143的外表面的栅极包覆部152，该栅极包覆部152与增强部151形成为一体。在制造所述高电子迁移率晶体管时，形成了栅极143的图形后，直接形成一层完整的应变层150，不需要对该应变层150进行构图，从而可以降低制造高电子迁移率晶体管的成本。
在本发明中，对应变层的具体材料不做特殊的限制，只要应变层的材料为绝缘材料、其格常数与势垒层的晶格常数的失配率不低于0.5％以使得应变层150的增强部151能够产生额外的压电效应即可。优选地，应变层150的材料包括氮基材料和/或氧基材料。
进一步优选地，所述应变层的材料包括硅的氮化物、硅的氧化物、硅的氮氧化物、硼的氧化物、硼的氮化物、硼的氮氧化物、铝的氧化物、铝的氮化物、铝的氮氧化物、钛的氧化物、钛的氮化物、钛的氮氧化物中的至少一者。
为了确保应变层150与势垒层130的界面处产生足够大的应变、进而使得势垒层130发生变形并提供额外的压电极化效应，优选地，应变层150的厚度可以在1nm以上。与此同时，为了防止应变层150厚度过大而产生驰豫(relax)效应、并导致势垒层130应力减小、压电极化效应减弱，应变层150的厚度最好不要超过100nm。换言之，在本发明中应变层150的厚度优选在1nm至100nm之间。
所述高电子迁移率晶体管还包括源极和漏极。作为一种实施方式，所述源极和所述漏极可以与栅极143同层设置。但是，本发明并不限于此，例如，在图3中所示的实施方式中，源极141和漏极142均与栅极143位于不同的层中。在图3中所示的具体实施方式中，源极141和漏极142之间还设置有场板144。
具体地，所述高电子迁移率晶体管还包括层叠设置在所述应变层上的钝化层160、和层叠设置在该钝化层160表面的平坦化层170。源极141和漏极142设置在钝化层160的表面上。源极141通过贯穿平坦化层170、钝化层160和应变层150的源极过孔141a与势垒层130相连。漏极142通过贯穿平坦化层170、钝化层160和应变层150的漏极过孔142a与势垒层130相连。
源极141和漏极142并没有直接设置在势垒层130上，而是通过过孔与势垒层130相连，因此，增强部151的一部分覆盖了源极141下方的部分、增强部151的还一部分覆盖了漏极142下方的部分，从而可以进一步增加源极141下方区域、以及漏极142下方区域的二维电子气，进一步地提高所述高电子迁移率晶体管的性能。
作为本发明的一种优选实施方式，所述高电子迁移率晶体管还包括设置在硅衬底110与沟道层120之间的缓冲层180。在本发明中，对缓冲层180的具体材料不做特殊的限定，例如，可以利用AlN制成缓冲层180。
在本发明中，对沟道层120和势垒层130的具体材料均不做特殊限制，作为一种具体实施方式，沟道层120的材料可以包括GaN，势垒层130的材料可以包括AlGaN。
作为本发明的第二个方面，提供一种高电子迁移率晶体管的制造方法，其中，如图4所示，所述制造方法包括：
在步骤S110中，提供硅衬底；
在步骤S120中，形成沟道层；
在步骤S130中，形成势垒层，所述势垒层背离所述沟道层的表面包括栅极区和增强区；
在步骤S140中，在所述栅极区形成栅极143(如图5所示)；
在步骤S150中，利用绝缘材料形成应变层150(如图6所示)，该应变层150包括设置在所述增强区的增强部151，其中，所述应变层的晶格常数与所述势垒层的晶格常数的失配率不低于0.5％。
利用本发明所提供的制造方法可以制得本发明所提供的上述高电子迁移率晶体管。上文中已经对所述高电子迁移率晶体管的工作原理以及有益效果进行了详细的描述，这里不再赘述。
为了便于制造，优选地，应变层150还包括覆盖栅极143外表面的栅极包覆部152，如图6所示，栅极包覆部152与增强部151形成为一体。
优选地，应变层150的材料包括氮基材料和/或氧基材料。
优选地，应变层150的材料包括硅的氮化物、硅的氧化物、硅的氮氧化物、硼的氧化物、硼的氮化物、硼的氮氧化物、铝的氧化物、铝的氮化物、铝的氮氧化物、钛的氧化物、钛的氮化物、钛的氮氧化物中的至少一者。
优选地，所述应变层的厚度在1nm至100nm之间。
为了形成图3中所示的高电子迁移率晶体管，优选地，所述制造方法还包括在形成应变层的步骤之后进行的以下步骤：
在步骤S160中，形成钝化层160(如图7所示)；
在步骤S170中，形成平坦化层；
在步骤S180中，形成贯穿所述平坦化层和所述钝化层的源极过孔以及贯穿所述平坦化层和所述钝化层的漏极过孔；
在步骤S190中，形成源极和漏极，所述源极通过所述源极过孔与所述势垒层相连，所述漏极通过所述漏极过孔与所述势垒层相连。
优选地，所述制造方法还包括在提供硅衬底的步骤和形成沟道层的步骤之间进行的以下步骤：
形成缓冲层。
优选地，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
实施例
按照以下方法制造高电子迁移率晶体管：
在步骤S110中，提供硅衬底；
利用AlN形成缓冲层；
在步骤S120中，利用GaN形成沟道层；
在步骤S130中，利用AlGaN形成势垒层，所述势垒层背离所述沟道层的表面包括栅极区和增强区；
在步骤S140中，在所述栅极区形成栅极；
在步骤S150中，利用硅的氮化物形成应变层150(如图6所示)，该应变层150包括设置在所述增强区的增强部151和包覆栅极的栅极包覆部；
在步骤S160中，形成钝化层；
在步骤S170中，形成平坦化层；
在步骤S180中，形成贯穿所述平坦化层、所述钝化层和所述应变层的源极过孔以及贯穿所述平坦化层、所述钝化层和所述应变层的漏极过孔；
在步骤S190中，形成源极和漏极，所述源极通过所述源极过孔与所述势垒层相连，所述漏极通过所述漏极过孔与所述势垒层相连。
对比例
按照以下方法制造高电子迁移率晶体管：
在步骤S110中，提供硅衬底；
利用AlN形成缓冲层；
在步骤S120中，利用GaN形成沟道层；
在步骤S130中，利用AlGaN形成势垒层，所述势垒层背离所述沟道层的表面包括栅极区和增强区；
在步骤S140中，在所述栅极区形成栅极；
在步骤S160中，形成钝化层；
在步骤S170中，形成平坦化层；
在步骤S180中，形成贯穿所述平坦化层和所述钝化层的源极过孔以及贯穿所述平坦化层和所述钝化层的漏极过孔；
在步骤S190中，形成源极和漏极，所述源极通过所述源极过孔与所述势垒层相连，所述漏极通过所述漏极过孔与所述势垒层相连。
测试例
1、100V直流对比试验
分别在25℃下测试实施例制得的高电子迁移率晶体管HEMT-B以及对比例制得的高电子迁移率晶体管HEMT-A在不同的栅源电压VGS下的漏极电流ID，其中，实施例制得的高电子迁移率晶体管HEMT-B的漏源电压VDS以及对比例制得的高电子迁移率晶体管HEMT-A的漏源电压VDS均为1V。通过图8可以看出，实施例制得的高电子迁移率晶体管HEMT-B以及对比例制得的高电子迁移率晶体管HEMT-A在不同的栅源电压VGS下的电流相差不大。也就是说，设置应变层并未影响高电子迁移率晶体管的性能。
2、阈值电压测试
分别在25℃下测试实施例制得的高电子迁移率晶体管HEMT-B以及对比例制得的高电子迁移率晶体管HEMT-A的阈值电压，如图9a所示，二者阈值电压也几乎相同，均为1.5V。
3、超低比导通电阻RON，sp测试
分别在25℃下测试实施例制得的高电子迁移率晶体管HEMT-B以及对比例制得的高电子迁移率晶体管HEMT-A的超低比导通电阻RON，sp，如图9b所示，实施例制得的高电子迁移率晶体管HEMT-B的超低比导通电阻RON，sp为0.2mΩ·cm2，对比例制得的高电子迁移率晶体管HEMT-A的超低比导通电阻RON，sp为0.3mΩ·cm2，由此可知，高电子迁移率晶体管HEMT-B的超低比导通电阻低于比例制得的高电子迁移率晶体管HEMT-A的超低比导通电阻，因此，本发明所提供的高电子迁移率晶体管的能耗更低。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (16)

1.一种高电子迁移率晶体管，所述高电子迁移率晶体管包括硅衬底、沟道层、势垒层、和栅极，所述硅衬底、所述沟道层、所述势垒层和所述栅极沿所述高电子迁移率晶体管的厚度方向依次层叠设置，其特征在于，所述高电子迁移率晶体管还包括由绝缘材料制成的应变层，所述势垒层背离所述沟道层的表面包括栅极区和增强区，所述栅极设置在所述栅极区，所述应变层包括层叠地设置在所述增强区的增强部，所述应变层的晶格常数与所述势垒层的晶格常数的失配率不低于0.5％。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，所述应变层还包括覆盖所述栅极的外表面的栅极包覆部，所述栅极包覆部与所述增强部形成为一体。
3.根据权利要求1或2所述的高电子迁移率晶体管，其特征在于，所述应变层的材料包括氮基材料和/或氧基材料。
4.根据权利要求3所述的高电子迁移率晶体管，其特征在于，所述应变层的材料包括硅的氮化物、硅的氧化物、硅的氮氧化物、硼的氧化物、硼的氮化物、硼的氮氧化物、铝的氧化物、铝的氮化物、铝的氮氧化物、钛的氧化物、钛的氮化物、钛的氮氧化物中的至少一者。
5.根据权利要求3所述的高电子迁移率晶体管，其特征在于，所述应变层的厚度在1nm至100nm之间。
6.根据权利要求1或2所述的高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管还包括源极、漏极、层叠设置在所述应变层上的钝化层、和层叠设置在所述钝化层的表面的平坦化层，
所述源极通过贯穿所述平坦化层、所述钝化层和所述应变层的源极过孔与所述势垒层相连，所述漏极通过贯穿所述平坦化层、所述钝化层、所述应变层的漏极过孔与所述势垒层相连。
7.根据权利要求1或2所述的高电子迁移率晶体管，其特征在于，所述高电子迁移率晶体管还包括设置在所述硅衬底与所述沟道层之间的缓冲层。
8.根据权利要求1或2所述的高电子迁移率晶体管，其特征在于，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
9.一种高电子迁移率晶体管的制造方法，其特征在于，所述制造方法包括：
提供硅衬底；
形成沟道层；
形成势垒层，所述势垒层背离所述沟道层的表面包括栅极区和增强区；
在所述栅极区形成栅极；
利用绝缘材料形成应变层，所述应变层包括设置在所述增强区的增强部，其中，所述应变层的晶格常数与所述势垒层的晶格常数的失配率不低于0.5％。
10.根据权利要求9所述的制造方法，其特征在于，所述应变层还包括覆盖所述栅极的外表面的栅极包覆部，所述栅极包覆部与所述增强部形成为一体。
11.根据权利要求9所述的制造方法，其特征在于，所述应变层的材料包括氮基材料和/或氧基材料。
12.根据权利要求11所述的制造方法，其特征在于，所述应变层的材料包括硅的氮化物、硅的氧化物、硅的氮氧化物、硼的氧化物、硼的氮化物、硼的氮氧化物、铝的氧化物、铝的氮化物、铝的氮氧化物、钛的氧化物、钛的氮化物、钛的氮氧化物中的至少一者。
13.根据权利要求11所述的制造方法，其特征在于，所述应变层的厚度在1nm至100nm之间。
14.根据权利要求9至13中任意一项所述的制造方法，其特征在于，所述制造方法还包括在形成应变层的步骤之后进行的以下步骤：
形成钝化层；
形成平坦化层；
形成贯穿所述平坦化层、所述钝化层和所述应变层的源极过孔以及贯穿所述平坦化层、所述钝化层和所述应变层的漏极过孔；
形成源极和漏极，所述源极通过所述源极过孔与所述势垒层相连，所述漏极通过所述漏极过孔与所述势垒层相连。
15.根据权利要求9至13中任意一项所述的制造方法，其特征在于，所述制造方法还包括在提供硅衬底的步骤和形成沟道层的步骤之间进行的以下步骤：
形成缓冲层。
16.根据权利要求9至13中任意一项所述的制造方法，其特征在于，所述沟道层的材料包括GaN，所述势垒层的材料包括AlGaN。
CN201811571363.5A 2018-12-21 2018-12-21 高电子迁移率晶体管及其制造方法 Pending CN109659366A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201811571363.5A CN109659366A (zh) 2018-12-21 2018-12-21 高电子迁移率晶体管及其制造方法
US16/709,427 US20200203502A1 (en) 2018-12-21 2019-12-10 High Electron Mobility Transistor and Method for Manufacturing the Same
PCT/CN2019/127085 WO2020125764A1 (zh) 2018-12-21 2019-12-20 半导体装置及其制造方法
CN201980005610.1A CN111684605B (zh) 2018-12-21 2019-12-20 半导体装置及其制造方法
US17/048,619 US11784237B2 (en) 2018-12-21 2019-12-20 Semiconductor devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811571363.5A CN109659366A (zh) 2018-12-21 2018-12-21 高电子迁移率晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN109659366A true CN109659366A (zh) 2019-04-19

Family

ID=66116219

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811571363.5A Pending CN109659366A (zh) 2018-12-21 2018-12-21 高电子迁移率晶体管及其制造方法
CN201980005610.1A Active CN111684605B (zh) 2018-12-21 2019-12-20 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201980005610.1A Active CN111684605B (zh) 2018-12-21 2019-12-20 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US20200203502A1 (zh)
CN (2) CN109659366A (zh)
WO (1) WO2020125764A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020125764A1 (zh) * 2018-12-21 2020-06-25 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN113066864A (zh) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 半导体器件
WO2022011633A1 (en) * 2020-07-16 2022-01-20 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
WO2022160116A1 (en) * 2021-01-27 2022-08-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN117637835A (zh) * 2024-01-23 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670709B2 (en) * 2019-03-11 2023-06-06 Intel Corporation III-N transistors with local stressors for threshold voltage control
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300669A (zh) * 2003-12-05 2008-11-05 国际整流器公司 具有增强的绝缘结构的场效应晶体管
US20120326165A1 (en) * 2011-06-21 2012-12-27 Sumitomo Electric Industries, Ltd. Hemt including ain buffer layer with large unevenness
CN104253180A (zh) * 2013-06-27 2014-12-31 株式会社东芝 氮化物半导体元件、氮化物半导体晶片和形成氮化物半导体层的方法
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
CN108695384A (zh) * 2017-04-06 2018-10-23 北京华通芯电科技有限公司 高电子迁移率晶体管
CN109037323A (zh) * 2017-06-09 2018-12-18 意法半导体股份有限公司 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
CN102576727B (zh) 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
US8969881B2 (en) * 2012-02-17 2015-03-03 International Rectifier Corporation Power transistor having segmented gate
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
CN104412388B (zh) * 2012-05-23 2020-03-06 Hrl实验室有限责任公司 Hemt器件及其制作方法
CN102856163B (zh) * 2012-09-04 2015-09-09 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
US20140335666A1 (en) * 2013-05-13 2014-11-13 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Growth of High-Performance III-Nitride Transistor Passivation Layer for GaN Electronics
JPWO2014185034A1 (ja) * 2013-05-13 2017-02-23 パナソニックＩｐマネジメント株式会社 半導体装置
CN103489911A (zh) 2013-09-06 2014-01-01 华为技术有限公司 一种GaN基HEMT器件及其制作方法
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
JP6642883B2 (ja) * 2015-10-08 2020-02-12 ローム株式会社 窒化物半導体装置およびその製造方法
CN105355555A (zh) 2015-10-28 2016-02-24 中国科学院微电子研究所 一种GaN基增强型功率电子器件及其制备方法
CN105226093B (zh) 2015-11-11 2018-06-26 成都海威华芯科技有限公司 GaN HEMT器件及其制作方法
EP3179515A1 (en) * 2015-12-10 2017-06-14 Nexperia B.V. Semiconductor device and method of making a semiconductor device
CN106910724B (zh) 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
US10170611B1 (en) 2016-06-24 2019-01-01 Hrl Laboratories, Llc T-gate field effect transistor with non-linear channel layer and/or gate foot face
US11316038B2 (en) * 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
CN109659366A (zh) * 2018-12-21 2019-04-19 英诺赛科（珠海）科技有限公司 高电子迁移率晶体管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101300669A (zh) * 2003-12-05 2008-11-05 国际整流器公司 具有增强的绝缘结构的场效应晶体管
US20120326165A1 (en) * 2011-06-21 2012-12-27 Sumitomo Electric Industries, Ltd. Hemt including ain buffer layer with large unevenness
CN104253180A (zh) * 2013-06-27 2014-12-31 株式会社东芝 氮化物半导体元件、氮化物半导体晶片和形成氮化物半导体层的方法
CN108604596A (zh) * 2015-07-17 2018-09-28 剑桥电子有限公司 用于半导体装置的场板结构
CN108695384A (zh) * 2017-04-06 2018-10-23 北京华通芯电科技有限公司 高电子迁移率晶体管
CN109037323A (zh) * 2017-06-09 2018-12-18 意法半导体股份有限公司 具有选择性生成的2deg沟道的常关型hemt晶体管及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020125764A1 (zh) * 2018-12-21 2020-06-25 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN113066864A (zh) * 2020-04-30 2021-07-02 英诺赛科(苏州)半导体有限公司 半导体器件
WO2022011633A1 (en) * 2020-07-16 2022-01-20 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
US12021121B2 (en) 2020-07-16 2024-06-25 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
WO2022160116A1 (en) * 2021-01-27 2022-08-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN117637835A (zh) * 2024-01-23 2024-03-01 英诺赛科（珠海）科技有限公司 一种氮化镓器件及其制备方法

Also Published As

Publication number Publication date
CN111684605A (zh) 2020-09-18
US11784237B2 (en) 2023-10-10
CN111684605B (zh) 2024-03-19
US20200203502A1 (en) 2020-06-25
WO2020125764A1 (zh) 2020-06-25
US20210151594A1 (en) 2021-05-20

Similar Documents

Publication Publication Date Title
CN109659366A (zh) 高电子迁移率晶体管及其制造方法
CN104465742B (zh) 半导体装置
JP5051980B2 (ja) 半導体装置
JP6341679B2 (ja) 半導体装置
JP5498662B2 (ja) 半導体装置および半導体装置の製造方法
US9041063B2 (en) High electron mobility transistors and methods of manufacturing the same
CN102365747A (zh) 补偿门极misfet及其制造方法
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
WO2012111363A1 (ja) 横型半導体装置
TWI693678B (zh) 半導體元件用基板、半導體元件、及半導體元件的製造方法
US11515411B2 (en) Silicon rich nitride layer between a plurality of semiconductor layers
CN105264651B (zh) 场效应晶体管
JP2012114320A (ja) 窒化物半導体電界効果トランジスタ
JP2007173426A (ja) 半導体装置
JP6736513B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US9647102B2 (en) Field effect transistor
JP7165328B2 (ja) 半導体装置および半導体装置の製造方法
JP7204547B2 (ja) 半導体装置
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
KR101685572B1 (ko) 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법
CN104201200B (zh) 一种具有电偶极层结构的氮化镓基异质结场效应晶体管
US20160268389A1 (en) Semiconductor device
CN104347697A (zh) 半导体器件和用于制造半导体器件的方法
JP2014045146A (ja) 半導体素子およびその製造方法
US20220130986A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190419