JP2010056298A - 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 - Google Patents
高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 Download PDFInfo
- Publication number
- JP2010056298A JP2010056298A JP2008219708A JP2008219708A JP2010056298A JP 2010056298 A JP2010056298 A JP 2010056298A JP 2008219708 A JP2008219708 A JP 2008219708A JP 2008219708 A JP2008219708 A JP 2008219708A JP 2010056298 A JP2010056298 A JP 2010056298A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- epitaxial substrate
- underlayer
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】導電性を有するSiCまたはSiからなる基材の上に、絶縁性を有する第1のIII族窒化物からなる下地層をMOCVD法によって、表面に実質的に非周期的な凹凸構造を有するようにエピタキシャル形成し、下地層の上に、GaNからなるチャネル層をエピタキシャル形成し、チャネル層の上に、AlxGa1-xN(0<x<1)からなる障壁層をエピタキシャル形成する。
【選択図】図1
Description
本実施例では、相異なる作製条件にて10種類(サンプル番号1−01〜1−10に対応)のエピタキシャル基板10を作製し、それぞれのエピタキシャル基板10について、50個のHEMT素子20を作製した。
AlN層を実施例1に比して十分に表面が平坦となるように形成した他は、実施例1と同様にエピタキシャル基板およびHEMT素子を作製した(サンプル番号2−01〜2−10に対応)。
実施例1および比較例1で用いた導電性SiC基板の代わりに、比抵抗が1×107Ωcmである2インチ径(0001)面方位の4H−SiC基板を用意し、実施例1と同様にエピタキシャル基板およびHEMT素子を作製した。
2 下地層
3 チャネル層
4 障壁層
5 ソース電極
6 ドレイン電極
7 ゲート電極
10 エピタキシャル基板
20 HEMT素子
Claims (8)
- 導電性を有するSiCまたはSiからなる基材と、
前記基材の上にエピタキシャル形成された、少なくとも比抵抗が1×106Ωcm以上の絶縁性を有する第1のIII族窒化物からなる下地層と、
前記下地層の上にエピタキシャル形成された、GaNからなるチャネル層と、
前記チャネル層の上にエピタキシャル形成された、AlxInyGazN(x+y+z=1)からなる障壁層と、
を備え、
前記下地層が表面に実質的に非周期的な凹凸構造を有してなる、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 請求項1に記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記下地層の表面の平均粗さが0.5μm以上1μm以下である、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 請求項1または請求項2に記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記下地層の平均厚みが8μm以上10μm以下である、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 請求項1ないし請求項3のいずれかに記載の高周波用半導体素子形成用のエピタキシャル基板であって、
前記第1のIII族窒化物がAlNである、
ことを特徴とする高周波用半導体素子形成用のエピタキシャル基板。 - 導電性を有するSiCまたはSiからなる基材の上に、絶縁性を有する第1のIII族窒化物からなる下地層をMOCVD法によってエピタキシャル形成する下地層形成工程と、
前記下地層の上に、GaNからなるチャネル層をエピタキシャル形成するチャネル層形成工程と、
前記チャネル層の上に、AlxGa1-xN(0<x<1)からなる障壁層をエピタキシャル形成する障壁層形成工程と、
を備え、
前記下地層形成工程においては、表面に実質的に非周期的な凹凸構造を有するように前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 - 請求項5に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記下地層形成工程においては、表面の平均粗さが0.5μm以上1μm以下となるように前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 - 請求項5または請求項6に記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記下地層形成工程においては、平均厚みが8μm以上10μm以下となるように前記下地層を形成する、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。 - 請求項5ないし請求項7のいずれかに記載の高周波用半導体素子形成用エピタキシャル基板の作製方法であって、
前記第1のIII族窒化物がAlNである、
ことを特徴とする高周波用半導体素子形成用エピタキシャル基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219708A JP5399021B2 (ja) | 2008-08-28 | 2008-08-28 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008219708A JP5399021B2 (ja) | 2008-08-28 | 2008-08-28 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012269280A Division JP5616420B2 (ja) | 2012-12-10 | 2012-12-10 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010056298A true JP2010056298A (ja) | 2010-03-11 |
JP5399021B2 JP5399021B2 (ja) | 2014-01-29 |
Family
ID=42071904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008219708A Active JP5399021B2 (ja) | 2008-08-28 | 2008-08-28 | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5399021B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198519A (ja) * | 2010-03-17 | 2011-10-06 | Fuji Electric Co Ltd | 高周波通電用導体 |
JP2013004924A (ja) * | 2011-06-21 | 2013-01-07 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP6483913B1 (ja) * | 2017-05-26 | 2019-03-13 | 創光科学株式会社 | テンプレートの製造方法 |
US10861944B2 (en) | 2019-02-04 | 2020-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004508268A (ja) * | 2000-09-06 | 2004-03-18 | シービーエル テクノロジーズ インコーポレーテッド | 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法 |
JP2005032823A (ja) * | 2003-07-08 | 2005-02-03 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハの製造方法 |
JP2008063221A (ja) * | 2007-09-25 | 2008-03-21 | Sony Corp | 窒化物系iii−v族化合物層およびそれを用いた基板 |
-
2008
- 2008-08-28 JP JP2008219708A patent/JP5399021B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004508268A (ja) * | 2000-09-06 | 2004-03-18 | シービーエル テクノロジーズ インコーポレーテッド | 欠陥の少ない、亀裂のないエピタキシャル膜を不整合基板上に形成する方法 |
JP2005032823A (ja) * | 2003-07-08 | 2005-02-03 | Hitachi Cable Ltd | 電界効果トランジスタ用エピタキシャルウェハの製造方法 |
JP2008063221A (ja) * | 2007-09-25 | 2008-03-21 | Sony Corp | 窒化物系iii−v族化合物層およびそれを用いた基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198519A (ja) * | 2010-03-17 | 2011-10-06 | Fuji Electric Co Ltd | 高周波通電用導体 |
JP2013004924A (ja) * | 2011-06-21 | 2013-01-07 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP6483913B1 (ja) * | 2017-05-26 | 2019-03-13 | 創光科学株式会社 | テンプレートの製造方法 |
US10861944B2 (en) | 2019-02-04 | 2020-12-08 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP5399021B2 (ja) | 2014-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP5665171B2 (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
JP5580009B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
US8378386B2 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
JP2011166067A (ja) | 窒化物半導体装置 | |
JP5562579B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
JP2016207748A (ja) | 半導体装置の製造方法および半導体装置 | |
JP5436819B2 (ja) | 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2013145782A (ja) | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ | |
JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
JP5616420B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2012054341A (ja) | 半導体基板および半導体装置 | |
JP2009246307A (ja) | 半導体装置及びその製造方法 | |
CN110838514A (zh) | 一种半导体器件的外延结构及其制备方法、半导体器件 | |
JP6176064B2 (ja) | Iii族窒化物半導体デバイス | |
JP5455875B2 (ja) | エピタキシャル基板の製造方法 | |
JP2009231302A (ja) | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 | |
JP5583610B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子 | |
JP2011222969A (ja) | 半導体素子用エピタキシャル基板の製造方法、半導体素子用エピタキシャル基板、および半導体素子 | |
JP2012054348A (ja) | 半導体基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121217 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5399021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |