JP2012527113A - 超接合半導体装置 - Google Patents

超接合半導体装置 Download PDF

Info

Publication number
JP2012527113A
JP2012527113A JP2012510478A JP2012510478A JP2012527113A JP 2012527113 A JP2012527113 A JP 2012527113A JP 2012510478 A JP2012510478 A JP 2012510478A JP 2012510478 A JP2012510478 A JP 2012510478A JP 2012527113 A JP2012527113 A JP 2012527113A
Authority
JP
Japan
Prior art keywords
conductivity type
superjunction
column
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012510478A
Other languages
English (en)
Other versions
JP5423882B2 (ja
Inventor
学 武井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012510478A priority Critical patent/JP5423882B2/ja
Publication of JP2012527113A publication Critical patent/JP2012527113A/ja
Application granted granted Critical
Publication of JP5423882B2 publication Critical patent/JP5423882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】繰り返しスイッチング動作時に過渡オン抵抗の上昇を低減することのできる超接合半導体装置を提供すること。
【解決手段】ストライプ状の平行表面パターンを有する超接合構造を備え、超接合ストライプとＭＯＳセル６ストライプが平行であって、ＭＯＳセル６ストライプが上部に配置されないｐカラムＹ２と、ＭＯＳセル６ストライプが上部に配置されたｐカラムＹ１とを端部で連結する。
【選択図】図１

Description

本発明は超接合半導体装置に関し、詳しくは超接合（以下、ＳＪと略記することもある）型ＭＯＳＦＥＴに関する。
複数のｐ型領域およびｎ型領域を、半導体基板の主面に平行な面方向では交互に繰り返し並列配置される超接合構造を利用して従来の特性限界を破るようなＭＯＳＦＥＴが開発されている。この超接合構造を形成する一方法の多段エピ方式は、マスクを用いたイオン注入によって、半導体基板の主面に垂直な方向に延びる複数の薄層状、短冊状またはカラム（柱）などと称される複数のｐ型領域およびｎ型領域を、半導体基板の主面に平行な面方向では交互に繰り返し並列配置される構造（この構造を以降、ｐｎカラム構造または単にカラム構造とも称する）となるように、エピ層を何回かに分けて成長させる構造である。エピとはエピタキシャルの略であり、以降も同様に略記することもある。
また、トレンチ埋め込みエピ方式は、ｎ型エピ基板に高アスペクト比のトレンチを複数形成し、このトレンチを、エピタキシャル成長法によりｐ型シリコンで埋め込むことで、前述と同様なｐｎカラム構造を形成する方法である。いずれの方式で形成したｐｎカラム構造においても、通常の接合構造のＭＯＳＦＥＴに比べると、低比抵抗のｐおよびｎカラムを用いても高耐圧を得ることができるので、オン抵抗と耐圧特性間のトレードオフ関係が改善されるという点で非常に優れている。
図３の従来の超接合（ＳＪ−）ＭＯＳＦＥＴの部分断面斜視図に示すように、ウエハの上方から見て超接合構造を成すｐおよびｎカラムの表面パターンの長手方向がストライプ状である場合、ＭＯＳセルストライプパターンの長手方向は前記超接合構造のストライプパターンと平行であることが素子特性上好ましい。両方のストライプが直交していると、図４の部分断面斜視図に示すように、表面近傍の電流経路にねじれが生じ、オン抵抗が増大するからである。両方のストライプが平行であればこのような電流経路のねじれの問題は起きず、低オン抵抗が保たれる。
ＭＯＳＦＥＴのスイッチング動作時において、寄生容量成分すなわちゲート−ソース間容量Ｃｇｓ、ドレイン−ソース間容量Ｃｄｓ、ゲート−ドレイン間容量Ｃｇｄは、それぞれスイッチング波形に対して大きな影響を及ぼす。特に、ゲート−ドレイン間容量Ｃｇｄが大きすぎるとミラー容量が増大してスイッチングが遅くなり、スイッチング損失が増大する。一方、ゲート−ドレイン間容量Ｃｇｄが小さすぎると、スイッチング損失は小さくなるもののターンオフ時のドレイン−ソース間電圧Ｖｄｓの上昇率が大きくなりすぎ、放射ノイズの原因となり外部機器へ悪影響を与える。従って、ゲート−ドレイン間容量Ｃｇｄを適切な値にする構造設計がスイッチング特性にとって非常に重要である。
また、ｐカラム層をｐ型中継領域で接続する構造を有するスーパージャンクション構造の半導体装置の記述が公開されている（例えば、下記特許文献１、２参照。）。
特開２００６−３５１７１３号公報（００２４段落、図２） 特開２００８−１０８９６号公報（００２８段落、図６）
前記ゲート−ドレイン間容量Ｃｇｄを調整するにはゲート幅（Ｌｇ）による調整が必要である。しかし、前記超接合ストライプパターンとＭＯＳセルストライプパターンが平行である超接合半導体装置では、従来のＳＪ−ＭＯＳＦＥＴのＭＯＳ構造近傍の拡大断面図である図５に両方向矢印で示すように、ゲート幅（Ｌｇ）がもともと狭いので、ゲート幅（Ｌｇ）の調整可能な大きさも小さく更なる微細化が実質的に困難である。しかも超接合構造を成すｐカラムＹ１とＭＯＳセルストライプＺの位置が上下に正確に合うように配置される必要がある。従って、ＭＯＳセルストライプＺのセルピッチはｐカラムのセルピッチと同じである。仮に、ｐカラムＹ１とＭＯＳセルストライプＺとの相互の位置関係がずれ、ＭＯＳチャネルの出口ＸがｐカラムＹ１と上下で重なってしまうと、電子電流の抜け口が無くなり、オンすることができなくなってしまう。このような位置関係のずれ問題を防ぐ対策として、図５を改良した図６の拡大断面図に示すように、ＭＯＳセルストライプＺを超接合ｐカラムＹ１に対して一つおきもしくは複数個おきの上部に配置すれば、ゲート幅（Ｌｇ）を大きくすることができる。この図６のようなｐカラムの配置にすれば、超接合ストライプとＭＯＳセルストライプが平行である構造においてもゲート幅（Ｌｇ）を調整することができることになり、ゲート−ドレイン間容量Ｃｇｄを適切な値に調整することができる。
しかしながら、前述した図５の拡大断面図に示すＳＪ−ＭＯＳＦＥＴの問題点に対する対策として考え出された図６の拡大断面図でも、以下に説明する問題が新たに生じる。図６に示すＭＯＳセルストライプＺが配置されないｐカラムＹ２は電気的に浮遊状態になるという問題である。
少し詳述すると、高速の繰り返しスイッチング動作時には、オフ状態時にドレイン−ソース間容量Ｃｄｓが空乏化により充電されて浮遊ｐカラムＹ２は帯電する。再度オン状態になったときに、前記浮遊ｐカラムＹ２に溜まった電荷は逃げ道が無く、ｐカラムＹ２は帯電したまま電気的に浮遊状態となる。このためｐカラム−ｎカラム接合から空乏層が伸びたままの状態が維持され、電子電流経路であるｎカラム中性領域幅が狭くなり、オン抵抗が増大する。この結果、スイッチング動作時の発生損失が増大するという問題が生じるのである。
本発明は、以上述べた点に鑑みてなされたものである。本発明の目的は、超接合ストライプとＭＯＳセルストライプを平行に配置したストライプ状の超接合構造を有し、ゲート−ドレイン間容量を増やすためにＭＯＳセルストライプが上部に配置されない浮遊電位のｐカラムを有する超接合半導体装置であっても、繰り返しスイッチング動作時に過渡オン抵抗の上昇を低減することのできる超接合半導体装置を提供することである。
本発明は、第一導電型の半導体基板の主面上に、該主面に垂直方向に形成される薄層状の第一導電型層および第二導電型層が、前記主面に平行な面方向では、交互に繰り返し並列配置される超接合構造と、該超接合構造の前記第二導電型層の表層に長手方向に沿ってオーバーラップするように形成される高濃度第二導電型ベース領域と、該高濃度第二導電型ベース領域の表層に長手方向に沿って選択的に形成される高濃度第一導電型ソース領域と、前記薄層状の第一導電型層と前記高濃度第一導電型ソース領域とに挟まれる高濃度第二導電型ベース領域の表面に絶縁膜を介して長手方向に沿って形成されるゲート電極とを備える超接合半導体装置において、前記ゲート電極の下層に絶縁膜を介して長手方向に沿って前記超接合構造の前記第二導電型層を備えるとともに、前記超接合構造の前記第二導電型層は端部で相互に導電接続されている超接合半導体装置とすることにより、前記本発明の目的は達成される。
また、前記導電接続が、端部で相互に連結される前記超接合構造の前記第二導電型層によりなされている構造とすることが好ましい。
さらに、また、前記導電接続が、前記超接合構造の前記第二導電型層の端部で連結される前記高濃度第二導電型ベース領域によりなされている構造とすることがより好ましい。
さらに前記導電接続が、前記超接合構造の前記第二導電型層の端部表面を連結するように形成される導電層または金属膜によりなされる超接合半導体装置とすることもできる。すなわち本発明は、ＭＯＳセルストライプが上部に配置されないｐカラムのストライプ端部と、ＭＯＳセルストライプが上部に配置されたｐカラムのストライプ端部とを連結する構造とする。この構造によりＭＯＳセルストライプが上部に配置されないｐカラムの電位が浮遊電位となることを防ぐことができる。ドレイン−ソース間バイアスがゼロもしくは低く、ｐカラムが完全空乏化していない状態においては、ソース電極、ＭＯＳセルストライプが上部に配置されたｐカラム、およびＭＯＳセルストライプが上部に配置されないｐカラムは互いにストライプ端部で電気的に接続されて同電位になる。オフ状態においては、ＭＯＳセルストライプが上部に配置されないｐカラムに充電された電荷は、ドレイン−ソース間バイアスがゼロに近くなるオン状態において、前述したように端部で電気的に接続された経路を通って速やかに放電され、空乏層が伸びたままの状態を保持することが無い。従って、ｎカラム中性領域幅を狭めて電子電流の経路となる幅を狭めることも無いので、連続スイッチング時の過渡オン抵抗の上昇が低減される。
超接合ストライプとＭＯＳセルストライプを平行に配置したストライプ状の超接合半導体装置であって、ゲート−ドレイン間容量を増やすためにＭＯＳセルストライプが上部に配置されない浮遊電位のｐカラムを設けた構造を有する超接合半導体装置において、浮遊電位のｐカラムの帯電による繰り返しスイッチング動作時に、過渡オン抵抗上昇を低減することのできる超接合半導体装置を提供することができる。
本発明にかかる６００Ｖ耐圧のＳＪ−ＭＯＳＦＥＴの部分断面斜視図である。 本発明にかかる６００Ｖ耐圧のＳＪ−ＭＯＳＦＥＴの部分断面斜視図である。 従来のＳＪ−ＭＯＳＦＥＴの部分断面斜視図である。 従来の異なるＳＪ−ＭＯＳＦＥＴの部分断面斜視図である。 従来のＳＪ−ＭＯＳＦＥＴのＭＯＳ構造近傍の拡大断面図である。 図５のＳＪ−ＭＯＳＦＥＴを改良したＳＪ−ＭＯＳＦＥＴのＭＯＳ構造近傍の拡大断面図である。 本発明のＳＪ−ＭＯＳＦＥＴにかかるｐｎカラム構造の要部平面図である。 ＳＪ−ＭＯＳＦＥＴを用いる誘導負荷チョッパー回路図である。 従来のＳＪ−ＭＯＳＦＥＴのターンオフ波形図である。 本発明のＳＪ−ＭＯＳＦＥＴのターンオフ波形図である。 本発明の超接合半導体装置の複数の並列ｐカラムが相互にｐベース層によって導電接続されていることを示す平面図である。 本発明の超接合半導体装置の複数の並列ｐカラムが相互にｐカラムの端部で連結されていることを示す平面図である。
以下、本発明の超接合半導体装置の実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
本発明の超接合半導体装置を多段エピ方式６００Ｖ耐圧ＳＪ−ＭＯＳＦＥＴ１０１に適用した例を図１、図２に示す。厚さ６２５μｍのｎ型半導体基板１に５５μｍ厚のエピタキシャル成長層２が形成されており、表面から４５μｍの深さまで薄層状のｐカラムＹ１が平行に形成されている。深さ４５μｍ〜５５μｍまではｎ型バッファ層４である。超接合構造を成すｐｎカラム５のピッチは図２の両矢印に示すように１２μｍであり、ｐカラム幅およびｎカラム幅ともに６μｍである。ｐおよびｎカラムは基板表面から見ると平行ストライプ状パターンを示す。ｐおよびｎカラムの平均濃度は４×１０15ｃｍ-3である。ＭＯＳセル６（図１）は基板表面から見ると、前記ｐｎカラム５のストライプと平行なストライプ状パターンであり、ｐカラムＹ１上に正確に位置合わせされている。２本のｐカラムストライプに対して１本のＭＯＳセルストライプの比率で配置されているので、ＭＯＳセルストライプのピッチは、前述のｐｎカラムのピッチ１２μｍの２倍の２４μｍである。基板表面には図１に示すように、０．１μｍ厚のゲート酸化膜７が形成され、その上には０．５μｍ厚のポリシリコンゲート電極８が形成される。ｐカラムＹ１の２本毎の上部にオーバーラップするように形成される高濃度ｐベース層９内に、ストライプパターンの長手方向に沿ってｎ型ソース領域が形成される（図１、図２では示されない）。図２、図７に示すように複数の並列のｐカラムＹ１は高濃度ｐベース層９と同時に形成される高濃度ｐ+層９−１によって相互に連結され、導電接続される。高濃度ｐベース層９の位置の一例を半導体装置チップの全体平面図である図１１に示す。さらに前記ポリシリコンゲート電極８の上に層間絶縁膜１０が形成され、Ａｌ電極（図示せず）がその上に、さらにその上に保護膜（図示せず）が形成される。
いずれも、図示しないソース領域を除いて各層は図１のようにパターニングされ、ＳＪ−ＭＯＳＦＥＴ１０１を形成する。図１ではドレイン電極とソース電極、保護膜、およびｎ型ソース領域は省略してある。ＭＯＳセルが配置されないｐカラムＹ２が１つおきのカラムとして存在するので、すべてのｐカラム上にＭＯＳセルが配置される従来構造に対して、ポリシリコンゲート電極８とドレインのオーバーラップ面積が増大し、ゲート−ドレイン間寄生容量Ｃｇｄが増大する。
本実施例におけるポリシリコンゲート幅は１８μｍであり、従来構造におけるポリシリコンゲート幅６μｍの３倍である。ｐベース層９の、ポリシリコンゲート電極８下の横方向拡散を考慮すると、本実施例におけるゲート−ドレイン間寄生容量Ｃｇｄは従来例の約７倍になる。活性領域から周辺領域へ移行する領域であるＭＯＳセルストライプの端部において、ＭＯＳ構造のｐベース層９と同時に端部に形成される高濃度ｐ層によって、各ｐカラムストライプが互いに電気的に接続されている。
ドレイン−ソース間バイアスが印加されていないか、または低い場合、ｐカラムは完全空乏化されておらず、従ってすべてのｐカラムは同電位になる。なお、図１２のチップ平面図に示すように周辺領域のさらに外側であるｐカラムストライプの端部において、各ｐカラムストライプを連結して導電接続としてもよい。連結するものはｐカラムと同時形成のｐ層や端部表面に形成する金属膜または導電層であってもよい。
次に、ｐカラムＹ１とＹ２が導電接続されていることの効果について以下説明する。図８のような誘導負荷のチョッパー回路に用いるＳＪ−ＭＯＳＦＥＴの繰り返しスイッチング動作時において、ＳＪ−ＭＯＳＦＥＴはゲートがオフするとターンオフ動作が開始される。負荷インダクタンスは電流を維持しようとするために、ドレイン−ソース間に高バイアスが印加されるようになる。ドレイン電位の上昇に従い、ゲート−ドレイン間容量Ｃｇｄを通して変位電流が流れ、変位電流がゲート抵抗を流れることによる電圧降下によりゲート電位が上昇する。ゲート電位の上昇はドレイン電流（ＩＤ）を維持する方向に作用する。ゲート−ドレイン間容量Ｃｇｄが大きいほど、小さいドレイン電位上昇率で大きな変位電流を流すことができ、ゲート電位を高く保つことができるので、負荷インダクタンスを流れる電流を維持することができる。
つまり、図９に示す、ゲート−ドレイン間容量Ｃｇｄが小さい従来のＳＪ−ＭＯＳＦＥＴ１００の、ターンオフ時のドレイン−ソース間電圧（Ｖｄｓ）の上昇率（ｄＶ／ｄｔ）に比べて、本発明のＳＪ−ＭＯＳＦＥＴ１０１では、ゲート−ドレイン間容量Ｃｇｄが大きいので、図１０に示すようにターンオフ時のドレイン−ソース間電圧（Ｖｄｓ）のｄＶ／ｄｔを小さく抑えることができる。この結果、放射ノイズを低減することができる。ドレイン電位が上昇し続け、ｐおよびｎカラムは完全空乏化する。ドレイン−ソース間電圧が回路のバス電圧に等しくなるとドレイン電流は徐々にゼロに向かって減少する。以上のようにしてターンオフ動作が完了する。
次に、一定期間後に再びゲートがオンすると、ターンオン動作が始まる。ターンオンはターンオフと逆の過程で進行し、やがて完全なオン状態に移行する。オフ状態においてｐおよびｎカラムに発生した空乏層中には空間電荷（実体はイオン化したドーパント）が蓄えられており、空間電荷がすべて消滅することでオン状態に移行する。ｎカラム中の空間電荷はドレイン側のｎ型低比抵抗基板を通してドレイン電極から電子が供給されることで消滅する。一方、ｐカラム中の空間電荷はＭＯＳセルｐベース層９を通してソース電極からホールが供給されることで消滅する。オン状態において、ドレイン−ソース間電圧は０．数Ｖ〜数Ｖ程度であり、ｐおよびｎカラムはキャリアが残存した中性状態にある。本発明のＳＪ−ＭＯＳＦＥＴ１０１では、ｐカラムはセルストライプ端部でお互いに連結されており、かつ中性状態にあるために同電位である。このためＭＯＳセルｐベース層が上部に配置されていないｐカラムＹ２においても、ＭＯＳセルｐベース層が上部に配置されたｐカラムＹ１を経由してホールが速やかに供給され、空間電荷が消滅する。ＭＯＳセルｐベース層の配置されていないｐカラムＹ２においても空乏層が残存することがなく、従って、ｎカラム中性領域幅が圧迫されないために電流経路の狭窄が起こらず、オン抵抗の上昇が抑えられる効果が得られる。
本発明により、ストライプ状の平行表面パターンを有する超接合構造を備え、超接合ストライプとＭＯＳセルストライプが平行であって、ＭＯＳセルストライプが上部に配置されないｐカラムと、ＭＯＳセルストライプが上部に配置されたｐカラムとを端部で連結して同電位としたので、ターンオフ時のｄＶ／ｄｔ値の低減により放射ノイズが抑えられ、繰り返しスイッチング動作時の過渡オン抵抗の上昇が低減される。この結果、低ノイズ特性と低損失を兼ね備えた超接合ＭＯＳＦＥＴを実現することができる。
１ 半導体基板
２ エピタキシャル成長層
４ ｎ型バッファ層
５ ｐｎカラム
６ ＭＯＳセル
７ ゲート絶縁膜
８ ゲート電極
９ ｐベース層
９−１ 高濃度ｐ+層
１０ 層間絶縁膜
Ｙ１、Ｙ２ ｐカラム
Ｌｇ ゲート幅
１００ 従来のＳＪ−ＭＯＳＦＥＴ
１０１ 本発明のＳＪ−ＭＯＳＦＥＴ

Claims (4)

  1. 第一導電型の半導体基板の主面上に、該主面に垂直方向に形成される複数の薄層状の第一導電型層および第二導電型層が、前記主面に平行な面方向では、交互に繰り返し並列配置される超接合構造と、該超接合構造の前記第二導電型層の表層に長手方向に沿ってオーバーラップするように形成される高濃度第二導電型ベース領域と、該高濃度第二導電型ベース領域の表層に長手方向に沿って選択的に形成される高濃度第一導電型ソース領域と、前記薄板状の第一導電型層と前記高濃度第一導電型ソース領域とに挟まれる高濃度第二導電型ベース領域の表面上に絶縁膜を介して長手方向に沿って形成されるゲート電極とを備える超接合半導体装置において、
    前記ゲート電極の下層に絶縁膜を介して長手方向に沿って前記超接合構造の前記第二導電型層を備えるとともに、前記超接合構造の前記第二導電型層は活性領域内の端部で全てが導電接続されていることを特徴とする超接合半導体装置。
  2. 前記導電接続が、端部で相互に連結される前記超接合構造の前記第二導電型層によりなされる構造を備えることを特徴とする請求項１に記載の超接合半導体装置。
  3. 前記導電接続が、前記超接合構造の前記第二導電型層の端部で連結される前記高濃度第二導電型ベース領域によりなされる構造を備えることを特徴とする請求項１または２に記載の超接合半導体装置。
  4. 前記導電接続が、前記超接合構造の前記第二導電型層の端部表面を連結するように形成される導電層または金属膜によりなされることを特徴とする請求項１に記載の超接合半導体装置。
JP2012510478A 2009-07-15 2010-07-13 超接合半導体装置 Active JP5423882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012510478A JP5423882B2 (ja) 2009-07-15 2010-07-13 超接合半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009166784 2009-07-15
JP2009166784 2009-07-15
JP2012510478A JP5423882B2 (ja) 2009-07-15 2010-07-13 超接合半導体装置
PCT/JP2010/004549 WO2011007560A1 (en) 2009-07-15 2010-07-13 Super-junction semiconductor device

Publications (2)

Publication Number Publication Date
JP2012527113A true JP2012527113A (ja) 2012-11-01
JP5423882B2 JP5423882B2 (ja) 2014-02-19

Family

ID=43449170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012510478A Active JP5423882B2 (ja) 2009-07-15 2010-07-13 超接合半導体装置

Country Status (4)

Country Link
US (1) US9312330B2 (ja)
JP (1) JP5423882B2 (ja)
CN (1) CN102439727B (ja)
WO (1) WO2011007560A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578999A (zh) * 2012-08-01 2014-02-12 上海华虹Nec电子有限公司 一种超级结的制备工艺方法
JP2014038963A (ja) * 2012-08-17 2014-02-27 Rohm Co Ltd 半導体装置
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
JP2015018951A (ja) * 2013-07-11 2015-01-29 株式会社東芝 半導体装置
CN105679830A (zh) * 2016-01-29 2016-06-15 上海华虹宏力半导体制造有限公司 超级结器件
CN107591446B (zh) * 2016-07-07 2021-01-12 深圳尚阳通科技有限公司 超结器件及其制造方法
CN107591445B (zh) * 2016-07-07 2021-11-02 深圳尚阳通科技有限公司 超结器件及其制造方法
CN107591448A (zh) * 2016-07-07 2018-01-16 深圳尚阳通科技有限公司 超结器件及其制造方法
US9899508B1 (en) 2016-10-10 2018-02-20 Stmicroelectronics S.R.L. Super junction semiconductor device for RF applications, linear region operation and related manufacturing process
JP2019071384A (ja) 2017-10-11 2019-05-09 株式会社東芝 半導体装置
IT201800006323A1 (it) 2018-06-14 2019-12-14 Dispositivo a semiconduttore del tipo a bilanciamento di carica, in particolare per applicazioni rf ad elevata efficienza, e relativo procedimento di fabbricazione
DE112019003790T5 (de) * 2018-11-29 2021-04-22 Fuji Electric Co., Ltd. Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
CN109616517A (zh) * 2018-12-12 2019-04-12 中国科学院微电子研究所 基区电阻控制晶闸管、发射极开关晶闸管及制备方法
CN116544269B (zh) * 2023-07-06 2023-09-12 无锡美偌科微电子有限公司 提高终端耐压能力的电荷平衡功率半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
JP2004006598A (ja) * 2002-04-26 2004-01-08 Toshiba Corp 絶縁ゲート型半導体装置
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
JP2007243092A (ja) * 2006-03-13 2007-09-20 Toyota Motor Corp 半導体装置とその製造方法
JP2007335844A (ja) * 2006-05-16 2007-12-27 Toshiba Corp 半導体装置
JP2008258327A (ja) * 2007-04-03 2008-10-23 Toshiba Corp 電力用半導体素子
JP2011018877A (ja) * 2009-06-09 2011-01-27 Toshiba Corp 電力用半導体素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936892B2 (en) * 1998-07-24 2005-08-30 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
US6677626B1 (en) * 1998-11-11 2004-01-13 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
US6291856B1 (en) * 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP4447065B2 (ja) * 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
US6777746B2 (en) * 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
DE10321222A1 (de) * 2003-05-12 2004-12-23 Infineon Technologies Ag Halbleiterbauelement
JP4940535B2 (ja) * 2004-01-08 2012-05-30 株式会社豊田中央研究所 半導体装置
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
JP4735067B2 (ja) 2005-06-14 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
JP4996848B2 (ja) * 2005-11-30 2012-08-08 株式会社東芝 半導体装置
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP2008010896A (ja) 2007-09-28 2008-01-17 Seiko Epson Corp 半導体集積回路の配線構造及び配線形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083962A (ja) * 1999-10-21 2002-03-22 Fuji Electric Co Ltd 半導体素子およびその製造方法
JP2004006598A (ja) * 2002-04-26 2004-01-08 Toshiba Corp 絶縁ゲート型半導体装置
JP2006156989A (ja) * 2004-11-05 2006-06-15 Toshiba Corp 半導体装置及びその製造方法
JP2007243092A (ja) * 2006-03-13 2007-09-20 Toyota Motor Corp 半導体装置とその製造方法
JP2007335844A (ja) * 2006-05-16 2007-12-27 Toshiba Corp 半導体装置
JP2008258327A (ja) * 2007-04-03 2008-10-23 Toshiba Corp 電力用半導体素子
JP2011018877A (ja) * 2009-06-09 2011-01-27 Toshiba Corp 電力用半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6254301B1 (ja) * 2016-09-02 2017-12-27 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路

Also Published As

Publication number Publication date
JP5423882B2 (ja) 2014-02-19
WO2011007560A1 (en) 2011-01-20
CN102439727A (zh) 2012-05-02
CN102439727B (zh) 2015-05-20
US20120086076A1 (en) 2012-04-12
US9312330B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
JP5423882B2 (ja) 超接合半導体装置
JP7179893B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
US6967374B1 (en) Power semiconductor device
KR101550675B1 (ko) 반도체장치 및 그 제조방법
US9263572B2 (en) Semiconductor device with bottom gate wirings
JP6075458B2 (ja) 半導体装置およびその製造方法
JP2004311716A (ja) 絶縁ゲート型半導体装置
CN104282759A (zh) 超结mosfet及其制造方法和复合半导体装置
US11552173B2 (en) Silicon carbide device with trench gate
US10692999B2 (en) High voltage MOSFET devices and methods of making the devices
CN102804385A (zh) 半导体器件
US20100102381A1 (en) Power semiconductor device
US9190504B2 (en) Semiconductor device
KR101201382B1 (ko) 감소된 셀 피치를 가지는 전력 반도체 소자
JP2006261562A (ja) 半導体装置
WO2021030490A1 (en) High density power device with selectively shielded recessed field plate
US20230163167A1 (en) Semiconductor device including a trench gate structure
WO2023112547A1 (ja) 半導体装置
US20220384577A1 (en) Semiconductor device and method for designing thereof
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
KR20160005928A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5423882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250