JP2007243092A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造を提供すること。
【解決手段】 半導体装置１０は、複数の部分領域を有する電界保持領域２８を備えている。その電界保持領域２８は、第１電界保持部分領域２４と、非空乏化部分領域２５と、第２電界保持部分領域２６を備えている。第１電界保持部分領域と第２電界保持部分領域は、ＳＪ構造を有している。非空乏化部分領域２５は、半導体装置１０がオフしたときに、実質的に完全空乏化されない領域である。
【選択図】 図１

Description

本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置に関する。本発明は特に、一対の主電極間にスーパージャンクション構造を有する縦型の半導体装置に関する。

一般的に、半導体装置は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている。例えば、縦型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）は、裏面のドレイン電極と表面のソース電極の間に、ｎ型の不純物を含むドリフト領域（電界保持領域の一例）を備えている。また、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）は、裏面のコレクタ電極と表面のエミッタ電極の間に、ｎ型の不純物を含むベース領域（電界保持領域の一例）を備えている。

耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善するために、電界保持領域にスーパージャンクション構造（以下、ＳＪ構造と略記する）を備えた半導体装置が知られている。ＳＪ構造は、薄板状のｎ型の不純物を含む部分領域と、薄板状のｐ型の不純物を含む部分領域の組合せで構成されていることが多い。この形態のＳＪ構造は、ｎ型の部分領域とｐ型の部分領域の組合せが、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されている。

ＳＪ構造は、一般的に、ｎ型の部分領域に含まれるキャリア量とｐ型の部分領域に含まれるキャリア量が一致するように形成される。これにより、ＳＪ構造では、半導体装置がオフしたときに、ｎ型の部分領域とｐ型の部分領域の接合面から伸びる空乏層が、電界保持領域を実質的に完全空乏化することができる。「実質的に完全空乏化する」とは、部分領域のキャリアが除かれて、部分領域の全体が空間電荷によって占められることをいう。電界保持領域は、広い範囲に亘って実質的に完全空乏化され、多くの電界を保持することができる。一方、電流は、半導体装置がオンしたときに、ｎ型の部分領域を介して流れることができる。したがって、ＳＪ構造は、電界保持領域の実質的な完全空乏化を実現しながら、電流が流れるｎ型の部分領域の不純物濃度を濃くすることができる。ＳＪ構造は、上記の現象を利用して、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善することができる。

ＳＪ構造において、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係をさらに改善するためには、ＳＪ構造を構成する部分領域の幅を狭くするとともに、部分領域の不純物濃度を濃くすることが好ましい。これにより、ＳＪ構造は、電界保持領域の実質的な完全空乏化の実現を維持しながら、ｎ型の部分領域の不純物濃度をさらに高めることができる。ｎ型の部分領域の不純物濃度をさらに高めることができれば、オン抵抗（又はオン電圧）をさらに低減することができる。

ＳＪ構造の製造方法は、ｎ型の不純物を含む半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内にｐ型の不純物を含む半導体を充填することによって、ｎ型の部分領域とｐ型の部分領域の組合せの繰返しを半導体層内に形成することが多い。したがって、幅の狭い部分領域を形成するためには、半導体層内に、幅の狭いトレンチを形成しなければならない。しかしながら、現状のトレンチ加工技術では、アスペクト比（トレンチの深さ／トレンチの幅）の向上に限界がある。このため、ＳＪ構造を有する半導体装置では、アスペクト比に係る制約によって、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係をさらに改善することが困難である。

この種の問題を解決する一つの方法が、特許文献１に開示されている。特許文献１の半導体装置は、２つのＳＪ構造を備えている。特許文献１には、ＳＪ構造が予め形成されている２つの半導体層を準備し、それらの半導体層を貼り合わせることによって、実質的な厚みが大きいＳＪ構造を得る方法が開示されている。
特開２００２−８３９６２号公報（その公報の図４９及び図５０）

しかしながら、特許文献１の半導体装置では、半導体層と半導体層が貼り合わせ技術を利用して接合されているので、その接合面には多量の結晶欠陥が形成されてしまう。貼り合せ技術に代えて、エピタキシャル成長技術を利用したとしても、半導体層と半導体層の接合面には結晶欠陥が形成されてしまう。結晶欠陥が存在していると、その結晶欠陥によって形成される準位を介して電子・正孔の移動が活発化され、リーク電流が流れてしまう。このため、特許文献１の半導体装置では、接合面の結晶欠陥に起因したリーク電流が流れるという問題がある。
本発明は、電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造及びその製造方法を提供することを目的とする。

本発明の半導体装置は、複数の部分領域を有する電界保持領域を備えている。その電界保持領域は、少なくとも第１電界保持部分領域と、非空乏化部分領域と、第２電界保持部分領域を備えている。第１電界保持部分領域と第２電界保持部分領域は、従来のＳＪ構造を有する半導体装置の電界保持領域に相当している。本発明の半導体装置は、従来のＳＪ構造を有する半導体装置の電界保持領域に相当する部分を少なくとも２つ備えている。このため、第１電界保持部分領域と第２電界保持部分領域の組合せは、現状のトレンチ加工技術におけるアスペクト比の制約を受け入れながら、実質的な厚みが大きい電界保持領域を構成することができる。本発明の半導体装置は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善することができる。
さらに、非空乏化分領域は、第１電界保持部分領域と第２電界保持部分領域の間に介在している。非空乏化部分領域とは、半導体装置がオフしたときに、実質的に完全空乏化されない領域のことをいう。非空乏化部分領域には、一部が空乏化されるものも含まれる。非空乏化部分領域は、実質的に完全空乏化されないので、非空乏化部分領域には、高い電界がかからない。非空乏化部分領域が第１電界保持部分領域と第２電界保持部分領域の間に介在していると、第１電界保持部分領域と第２電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
本発明によると、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善するとともに、リーク電流が低減された縦型の半導体装置を提供することができる。

本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置に具現化することができる。本発明の電界保持領域は、第１電界保持部分領域と、その第１電界保持部分領域上に形成されている非空乏化部分領域と、その非空乏化部分領域上に形成されている第２電界保持部分領域を備えている。第１電界保持部分領域は、第１導電型の不純物を含む第１部分領域と、第２導電型の不純物を含む第２部分領域を備えている。その第１部分領域と第２部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されている。非空乏化部分領域は、第１導電型の不純物を含む第３部分領域と、第２導電型の不純物を含む第４部分領域を備えている。その第３部分領域に含まれるキャリア量と第４部分領域に含まれるキャリア量は、半導体装置がオフしたときに、第３部分領域と第４部分領域が実質的に完全空乏化されない条件に設定されている。第２電界保持部分領域は、第１導電型の不純物を含む第５部分領域と、第２導電型の不純物を含む第６部分領域を備えている。その第５部分領域と第６部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されている。第１部分領域と第５部分領域は、第３部分領域を介して接している。第２部分領域と第６部分領域は、第４部分領域を介して接している。
上記の第１電界保持部分領域と第２電界保持部分領域は、いずれも第１導電型の部分領域と第２導電型の部分領域の組合せの繰返しを備えている。この部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返されている。例えば、第１導電型の部分領域が薄板状であり、第２導電型の部分領域も薄板状の場合、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、一方方向に繰返されている。第１導電型の部分領域が四角柱状であり、第２導電型の部分領域も四角柱状の場合は、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、三方方向に繰返されている。部分領域がその他の形状の場合も、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返されている。一般的に、このような形態は、ＳＪ構造に相当する。

したがって、上記の第１電界保持部分領域と第２電界保持部分領域は、従来のＳＪ構造を有する半導体装置の電界保持領域に相当している。本発明の半導体装置は、従来のＳＪ構造を有する半導体装置の電界保持領域に相当する部分を少なくとも２つ備えていると観念することができる。このため、第１電界保持部分領域と第２電界保持部分領域は、現状のトレンチ加工技術におけるアスペクト比の制約を受け入れながら、実質的な厚みが大きい電界保持領域を構成することができる。本発明の半導体装置は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善することができる。
また、非空乏化部分領域が実質的に完全空乏化されないためには、第３部分領域に含まれるキャリア量と第４部分領域に含まれるキャリア量が不一致であることが望ましい。両者のキャリア量が不一致であると、半導体装置がオフしたときに、第３部分領域及び／又は第４部分領域に空乏化されない領域が残される。このため、非空乏化部分領域には、半導体装置がオフしたときに、高い電界がかからない。非空乏化部分領域が第１電界保持部分領域と第２電界保持部分領域の間に介在していると、第１電界保持部分領域と第２電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。

本発明の半導体装置では、第１部分領域及び第２部分領域が薄板状であることが好ましい。この場合、第１部分領域と第２部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されている。さらに、本発明の半導体装置では、第５部分領域及び第６部分領域も薄板状であることが好ましい。この場合も、第５部分領域と第６部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されている。本発明の半導体装置では、第３部分領域及び／又は第４部分領域は、一対の主電極を結ぶ方向に直交する面内において、長手方向をもって伸びているのが好ましい。第３部分領域及び／又は第４部分領域の長手方向は、一対の主電極を結ぶ方向に沿って観測したときに、第１電界保持部分領域のストライプの繰返し方向成分及び第２電界保持部分領域のストライプの繰返し方向成分を有していることが好ましい。
例えば、第３部分領域の長手方向が、第１電界保持部分領域のストライプの繰返し方向成分を有していると、第１電界保持部分領域の第１部分領域と第３部分領域は確実に接している。同様に、第３部分領域の長手方向が、第２電界保持部分領域のストライプの繰返し方向成分を有していると、第２電界保持部分の第５部分領域と第３部分領域も確実に接している。したがって、上記の半導体装置によると、第１部分領域と第５部分領域は、第３部分領域を介して確実に接している。
同様なことは、第４部分領域にも当てはまる。即ち、第４部分領域の長手方向が、一対の主電極を結ぶ方向に沿って観測したときに、第１電界保持部分領域のストライプの繰返し方向成分及び第２電界保持部分領域のストライプの繰返し方向成分を有していると、第２部分領域と第６部分領域は、第４部分領域を介して確実に接している。

本発明の半導体装置では、第３部分領域及び／又は第４部分領域の不純物濃度が、第１電界保持部分領域及び第２電界保持部分領域を構成する各部分領域の不純物濃度よりも濃いことが好ましい。
第３部分領域及び／又は第４部分領域の不純物濃度が濃く形成されていると、第３部分領域と第４部分領域に空乏層が伸びにくくなる。このため、第３部分領域と第４部分領域は、オフしたときに実質的に完全空乏化されない。本発明の半導体装置は、第１電界保持部分領域と第２電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。

本発明者らは、上記の半導体装置を製造する際に好適に利用し得る製造方法をも創作した。
即ち、本発明の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の一つの製造方法は、不純物を含む第１半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第１半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第１部分領域と第２導電型の不純物を含む第２部分領域の組合せの繰返しを第１半導体層内に形成する第１工程を備えている。本発明の一つの製造方法は、その第１半導体層の表面部の一部に第１導電型及び／又は第２導電型の不純物を導入し、第１導電型の不純物を含む第３部分領域及び／又は第２導電型の不純物を含む第４部分領域を形成する第２工程を備えている。本発明の一つの製造方法はさらに、その第１半導体層の表面に不純物を含む第２半導体層を形成する第３工程を備えている。また、本発明の製造方法は、その第２半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第２半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第５部分領域と第２導電型の不純物を含む第６部分領域の組合せの繰返しを第２半導体層内に形成する第４工程を備えている。本発明の第２工程では、第１半導体層の表面部の一部に第３部分領域及び／又は第４部分領域を形成することによって、オフしたときに第１半導体層の表面部が実質的に完全空乏化されない状態にすることを特徴としている。
上記の製造方法の第３工程は、貼り合せ技術又はエピタキシャル成長技術等を利用して、第１半導体層の表面に第２半導体層を形成する。このため、第１半導体層と第２半導体層の接合面には、結晶欠陥が形成されてしまう。上記の製造方法では、その第３工程に先立って、第１半導体層の表面部の一部に第３部分領域及び／又は第４部分領域を形成する第２工程を実施する。これにより、第１半導体層の表面部には、オフしたときに実質的に完全空乏化されない領域（非空乏化部分領域という）が形成される。なお、第３部分領域及び／又は第４部分領域は、導入された不純物が周囲に熱拡散することで形成される。このため、第３部分領域及び／又は第４部分領域は、熱拡散によって第２半導体層の裏面部にも形成される。非空乏化部分領域は、第２半導体層の裏面部にも形成される。したがって、第３工程を実施したときに、第１半導体層と第２半導体層の接合面に結晶欠陥が形成されたとしても、非空乏化部分領域が、その結晶欠陥に起因するリーク電流を抑えることができる。上記の製造方法によると、第１半導体層と第２半導体層の接合面に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流が抑えられた半導体装置を得ることができる。

本発明の他の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の他の一つの製造方法は、不純物を含む第１半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第１半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第１部分領域と第２導電型の不純物を含む第２部分領域の組合せの繰返しを第１半導体層内に形成する第１工程を備えている。本発明の他の一つの製造方法は、その第１半導体層の表面に中間半導体層を形成し、その中間半導体層の一部に第１導電型の不純物を導入し、その中間半導体層の他の一部に第２導電型の不純物を導入し、第１導電型の不純物を含む第３部分領域と第２導電型の不純物を含む第４部分領域を形成する第２工程を備えている。本発明の他の一つの製造方法はさらに、その中間半導体層の表面に不純物を含む第２半導体層を形成する第３工程を備えている。また、本発明の他の一つの製造方法は、その第２半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第２半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第５部分領域と第２導電型の不純物を含む第６部分領域の組合せの繰返しを第２半導体層内に形成する第４工程を備えている。本発明の第２工程では、中間半導体層に第３部分領域と第４部分領域を形成することによって、オフしたときに中間半導体層が実質的に完全空乏化されない状態にすることを特徴としている。
上記の製造方法の第３工程は、貼り合せ技術又はエピタキシャル成長技術等を利用して、中間半導体層の表面に第２半導体層を形成する。このため、中間半導体層と第２半導体層の接合面には、結晶欠陥が形成されてしまう。上記の製造方法では、その第３工程に先立って、中間半導体層に第３部分領域と第４部分領域を形成する第２工程を実施する。これにより、中間半導体層には、オフしたときに実質的に完全空乏化されない領域（非空乏化部分領域という）が形成される。なお、第３部分領域と第４部分領域は、導入された不純物が周囲に熱拡散することで形成される。このため、第３部分領域と第４部分領域は、熱拡散によって第２半導体層の裏面部にも形成される。非空乏化部分領域は、第２半導体層の裏面部にも形成される。したがって、第３工程を実施したときに、中間半導体層と第２半導体層の接合面に結晶欠陥が存在していたとしても、非空乏化部分領域が、その結晶欠陥に起因するリーク電流を抑えることができる。

本発明の他の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の他の一つの製造方法は、不純物を含む半導体層の表面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む部分領域と第２導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の上部分に形成する工程を備えている。本発明の製造方法は、半導体層の裏面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む部分領域と第２導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の下部分に形成する工程を備えている。
上記の製造方法を利用すると、貼り合わせ技術及びエピタキシャル成長技術を利用することなく、半導体層の上部分と下部分に、電界保持領域として機能する部分を形成することができる。貼り合わせ技術及びエピタキシャル成長技術を利用しないので、半導体層内に結晶欠陥が多量に存在することもない。上記の製造方法によると、リーク電流が抑えられた半導体装置を得ることができる。

本発明によると、電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造及びその製造方法を提供することができる。

本発明の特徴を列記する。
（第１形態） 第１部分領域のキャリア量と第２部分領域のキャリア量は、半導体装置がオフしたときに、第１部分領域と第２部分領域が実質的に完全空乏化される条件に設定されている。
（第２形態） 第５部分領域のキャリア量と第６部分領域のキャリア量は、半導体装置がオフしたときに、第５部分領域と第６部分領域が実質的に完全空乏化される条件に設定されている。

以下に、図面を参照して各実施例を説明する。以下に説明する各実施例では、半導体材料にシリコンを用いた例を示す。これらの例に代えて、半導体材料には、シリコン以外の半導体材料を用いてもよい。
（第１実施例）
図１に、半導体装置１０の要部斜視図を模式的に示す。
まず、半導体装置１０の概略を説明する。半導体装置１０は、裏面側に形成されているドレイン電極２２（主電極の一例）と、表面側に形成されているソース電極６１（主電極の一例）を備えた縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。半導体装置１０は、ドレイン電極２２とソース電極６１の間に、オフしたときに空乏層が形成される電界保持領域２８を備えている。電界保持領域２８は、複数の部分領域を備えていることを特徴としている。電界保持領域２８は、第１電界保持部分領域２４と、非空乏化部分領域２５と、第２電界保持部分領域２６を備えている。第１電界保持部分領域２４は、電界保持領域２８の下部分に形成されている。第２電界保持部分領域２６は、電界保持領域２８の上部分に形成されている。非空乏化部分領域２５は、第１電界保持部分領域２４と第２電界保持部分領域２６の間に介在して形成されている。

後の製造方法の説明において詳細するが、電界保持部分領域２８を有する半導体層は、第１電界保持部分領域２４及び非空乏化部分領域２５を有する下側の半導体層の上に、第２電界保持部分領域２６を有する上側の半導体層をエピタキシャル成長することによって形成されている。あるいは、電界保持部分領域２８を有する半導体層は、下側の半導体層と上側の半導体層を貼り合せることによって形成されている。このため、非空乏化部分領域２５が及ぶ領域には、エピタキシャル成長又は貼り合せによって形成された結晶欠陥が存在している。換言すると、半導体装置１０は、結晶欠陥が形成されている接合面に沿って、非空乏化部分領域２５を備えていると特徴づけることができる。非空乏化部分領域２５は、結晶欠陥に起因するリーク電流を低減することができる。

以下に、半導体装置１０を詳細に説明する。
コレクタ電極２２は、例えば蒸着法を利用して形成されている。コレクタ電極２２の材料には、アルミニウムが用いられている。コレクタ電極２２上には、ｎ型の不純物を含むコレクタ領域２３が形成されている。コレクタ領域２３の不純物にはリンが用いられており、その不純物濃度は、概ね1×10¹⁵〜1×10²¹cm^-3であり、より好ましくは概ね1×10¹⁹〜1×10²⁰cm^-3である。

第１電界保持部分領域２４は、コレクタ領域２３上に形成されている。第１電界保持部分領域２４は、ｎ型の不純物を含む第１部分領域３２と、ｐ型の不純物を含む第２部分領域３４を備えている。第１部分領域３２の不純物にはリンが用いられており、その不純物濃度は、概ね1×10¹⁵〜1×10²¹cm^-3であり、より好ましくは1×10¹⁵〜1×10¹⁸cm^-3である。第２部分領域３４の不純物にはボロンが用いられており、その不純物濃度は、概ね1×10¹⁵〜1×10¹⁸cm^-3であり、より好ましくは1×10¹⁶〜1×10¹⁷cm^-3ある。
図２に、第１電界保持部分領域２４の横断面図を含む斜視図を示す。図２に示すように、第１部分領域３２は、薄板状の形状を備えている。第２部分領域３４も、薄板状の形状を備えている。第１部分領域３２と第２部分領域３４の組合せは、ドレイン電極２２とソース電極６１を結ぶ方向に直交する面内（以下、ＸＹ平面という）において、ストライプ状に配置されている。第１部分領域３２と第２部分領域３４の組合せは、ＸＹ平面において、Ｘ方向に繰返し形成されている。第１電界保持部分領域２４は、ストライプ状のＳＪ構造を備えている。
第１部分領域３２の幅３２Ｗは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第２部分領域３４の幅３４Ｗは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第１部分領域３２の不純物濃度と幅３２Ｗの積は、第２部分領域３４の不純物濃度と幅３４Ｗの積に略一致している。即ち、第１部分領域３２のキャリア量と第２部分領域３４のキャリア量は、略一致している。この場合、第１電界保持部分領域２４は、半導体装置１０がオフしたときに、実質的に完全空乏化される。換言すると、第１電界保持部分領域２４では、半導体装置１０がオフしたときに、実質的に完全空乏化されるように、第１部分領域３２のキャリア量と第２部分領域３４のキャリア量が調整されている。なお、必要に応じて、第１部分領域３２のキャリア量と第２部分領域３４のキャリア量が不一致であってもよい。場合によっては、キャリア量を不一致にすることで、耐圧特性等が向上することもある。

図３及び図４に、第１部分領域３２及び第２部分領域３４の変形例を示す。前記のストライプ状のＳＪ構造に代えて、第１部分領域３２及び第２部分領域３４は、図３及び図４のＳＪ構造を採用してもよい。
図３の第１電界保持部分領域２４は、四角柱状の第１部分領域３２を備えている。第１部分領域３２は、第１電界保持部分領域２４内に分散して配置されている。第１電界保持部分領域２４の残部が第２部分領域３４になる。この場合の第１部分領域３２と第２部分領域３４の組合せは、Ｘ方向とＹ方向に繰返されている。
図４の第１電界保持部分領域２４は、六角柱状の第１部分領域３２と六角柱状の第２部分領域３４を備えている。第１部分領域３２と第２部分領域３４の組合せは、Ｘ方向に繰返されている。また、複数個の第１部分領域３２と複数個の第２部分領域３４の組合せは、複数の方向に繰返し形成されている。
図３及び図４の変形例は、いずれの場合も、半導体装置１０がオフしたときに、第１電界保持部分領域２４が実質的に完全空乏化されるように、第１部分領域３２のキャリア量と第２部分領域３４のキャリア量が調整されているのが好ましい。

図１に戻る。非空乏化部分領域２５は、第１電界保持部分領域２４上に形成されている。非空乏化部分領域２５は、ｎ型の不純物を高濃度に含む第３部分領域４２と、ｐ型の不純物を高濃度に含む第４部分領域４４を備えている。第３部分領域４２の不純物にはリンが用いられており、その不純物濃度は、概ね1×10¹⁶〜1×10²¹cm^-3であり、より好ましくは1×10¹⁷〜1×10²⁰cm^-3ある。第４部分領域４４の不純物にはボロンが用いられており、その不純物濃度は、概ね1×10¹⁶〜1×10²¹cm^-3であり、より好ましくは1×10¹⁷〜1×10²⁰cm^-3ある。第３部分領域４２と第４部分領域４４の不純物濃度は、第１電界保持部分領域２４及び第２電界保持部分領域２６を構成する各部分領域の不純物濃度よりも濃く形成されている。
図５に、非空乏化部分領域２５の横断面図を含む斜視図示す。第３部分領域４２は、ＸＹ平面において、Ｘ方向に伸びて形成されている。第４部分領域４４も、ＸＹ平面において、Ｘ方向に伸びて形成されている。第３部分領域４２と第４部分領域４４の組合せは、ＸＹ平面において、ストライプ状に配置されている。第３部分領域４２と第４部分領域４４の組合せは、ＸＹ平面において、Ｙ方向に繰返し形成されている。

第３部分領域４２及び第４部分領域４４の長手方向（Ｘ方向）は、ドレイン電極２２とソース電極６１を結ぶ方向（Ｚ方向）に沿って観測したときに、第１電界保持部分領域２４のストライプの繰返し方向成分（Ｘ方向成分）を有している。この例では、第３部分領域４２及び第４部分領域４４の長手方向は、第１電界保持部分領域２４のストライプの繰返し方向に一致している。したがって、第３部分領域４２及び第４部分領域４４の長手方向は、第１電界保持部分領域２４のストライプの繰返し方向成分のみを有している。しかしながら、第３部分領域４２及び第４部分領域４４の長手方向は、少なくとも前記ストライプの繰返し方向成分を有していれば良い。即ち、第３部分領域４２及び第４部分領域４４の長手方向は、前記ストライプの繰返し方向に傾斜していてもよい。この関係が得られていれば、第３部分領域４２は、第１部分領域意３２と確実に接することができる。同様に、第４部分領域４４は、第２部分領域３４と確実に接することができる。
第３部分領域４２の幅４２Ｗは、概ね0.1〜４０μmに調整されており、より好ましくは0.5〜10μmに調整されている。第４部分領域４４の幅４４Ｗは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第３部分領域４２の不純物濃度と幅４２Ｗの積及び第４部分領域４４の不純物濃度と幅４４Ｗの積は、第１部分領域３２の不純物濃度と幅３２Ｗの積及び第２部分領域３４の不純物濃度と幅３４Ｗの積よりも大きな値に調整されている。このため、第１部分領域３２と第２部分領域３４が実質的に空乏化するときは、第３部分領域４２と第４部分領域４４は実質的に空乏化しない。

第２電界保持部分領域２６は、非空乏化部分領域２５上に形成されている。第２電界保持部分領域２６は、ｎ型の不純物を含む第５部分領域５２と、ｐ型の不純物を含む第６部分領域５４を備えている。第５部分領域５２の不純物にはリンが用いられている。第６部分領域５４の不純物にはボロンが用いられている。第５部分領域５２及び第６部分領域５４の形状及び不純物濃度は、第１部分領域２２及び第２部分領域２４の形状にほぼ一致している。即ち、第５部分領域５２及び第６部分領域５４の形状は、薄板状である。第５部分領域５２と第６部分領域５４の組合せは、ＸＹ平面において、ストライプ状に配置されている。第５部分領域５２と第６部分領域５４の組合せは、ＸＹ平面において、Ｘ方向に繰返し形成されている。したがって、第５部分領域５２と第６部分領域５４の組合せのストライプは、ドレイン電極２２とソース電極６１を結ぶ方向（Ｚ方向）に沿って観測したときに、第３部分領域４２及び第４部分領域４４の長手方向に直交している。この関係が得られているので、第５部分領域５２は、第３部分領域意４２と確実に接することができる。同様に、第６部分領域５４は、第４部分領域４４と確実に接することができる。したがって、第１部分領域３２と第５部分領域５２は、第３部分領域４２を介して接している。同様に、第２部分領域３４と第６部分領域５４は、第４部分領域４４を介して接している。
また、第５部分領域５２の不純物濃度と幅の積は、第６部分領域５４の不純物濃度と幅の積に略一致している。即ち、第５部分領域５２のキャリア量と第６部分領域５４のキャリア量は、略一致している。換言すると、半導体装置１０がオフしたときに、第１電界保持部分領域２４が実質的に完全空乏化されるように、第１部分領域３２のキャリア量と第２部分領域３４のキャリア量が調整されている。第２電界保持部分領域２６は、ストライプ状のＳＪ構造を備えている。

第２電界保持部分領域２６の表面部には、表面部構造が作り込まれている。表面部構造は、ボディ領域６６とソース領域６５を備えている。なお、この表面部構造は、半導体装置１０がオフしたときに、電界を保持する領域ではない。したがって、正確な意味では、表面部構造は、電界保持部分領域２６の一部ではない。第２電界保持部分領域２６は、ボディ領域６６及びソース領域６５が形成されている表面部構造を除いた部分をいう。
ボディ領域６６は、第５部分領域５２及び第６部分領域５４に接して形成されている。ボディ領域６６の不純物にはボロンが用いられており、その不純物濃度は、概ね1×10¹⁵〜1×10¹⁸cm^-3であり、より好ましくは概ね1×10¹⁶〜1×10¹⁷cm^-3である。
ソース領域６５は、ボディ領域６５内に選択的に形成されており、ボディ領域６５によって第５部分領域５２から隔てられている。ソース領域６５の不純物にはリンが用いられており、その不純物濃度は、概ね1×10¹⁹〜1×10²¹cm^-3であり、より好ましくは概ね1×10¹⁹〜1×10²⁰cm^-3である。
ボディ領域６６及びソース領域６５は、ソース電極６１に電気的に接続されている。

表面部構造はさらに、ゲート絶縁膜６４、ゲート電極６３及び層間絶縁膜６２を備えている。ゲート絶縁膜６４、ゲート電極６３及び層間絶縁膜６２は、第２電界保持部分領域２６上に形成されている。ゲート電極６３は、ソース領域６５と第５部分領域５２を隔てているボディ領域６６に、ゲート絶縁膜６４を介して対向している。ゲート電極６３とソース電極６１は、層間絶縁膜６２によって隔てられている。
ゲート絶縁膜６４には、酸化シリコンが用いられている。ゲート電極６３には、不純物がドープされたポリシリコンが用いられている。層間絶縁膜６２には、酸化シリコンが用いられている。

次に、半導体装置１０の動作を説明する。
ドレイン電極２２に正の電圧が印加され、ソース電極６１が接地され、ゲート電極６３に正の電圧が印加されると、半導体装置１０はオン状態になる。オン状態では、ゲート電極６３が対向しているボディ領域６６に反転層が形成される。反転層は、ソース領域６５と第５部分領域５２の間に存在するボディ領域６６に亘って形成される。ソース領域６５から供給された電子は、反転層を介して第５部分領域５２に移動する。電子は、第５部分領域５２、第３部分領域４２及び第１部分領域３２を介してドレイン領域２３にまで流れる。これにより、半導体装置１０のドレイン電極２２とソース電極６１の間は導通する。

ゲート電極６３とソース電極６１の間の電位差が無くなると（又は負の電位差になると）、半導体装置１０はオフ状態になる。オフ状態では、ゲート電極６３が対向しているボディ領域６６に反転層が形成されない。このため、ソース領域６５から第５部分領域５２への電子の供給が停止する。
半導体装置１０がオフすると、第１電界保持部分領域２４及び第２電界保持部分領域２６は、実質的に完全空乏化される。このとき、第１部分領域３２、第３部分領域４２及び第５部分領域５２は、ドレイン電極２２の電位に固定されている。第２部分領域３４、第４部分領域４４及び第６部分領域５４は、ソース電極６１の電位に固定されている。各部分領域が、フローティング状態になることはない。したがって、第１部分領域３２と第２部分領域３４の接合面には、逆バイアスが印加される。さらに、第５部分領域５２と第６部分領域の接合面にも、逆バイアスが印加される。このため、第１電界保持部分領域２４では、第１部分領域３２と第２部分領域３４の接合面から空乏層が伸びて形成され、この空乏層が第１部分領域３２及び第２部分領域３４に存在するキャリアを排除する。第１部分領域３２のキャリア量と第２部分領域３４のキャリア量が略一致しているので、第１部分領域３２及び第２部分領域３４は実質的に完全空乏化される。同様に、第２電界保持部分領域２６では、第５部分領域５２と第６部分領域５４の接合面から空乏層が伸びて形成され、この空乏層が第５部分領域５２及び第６部分領域６４に存在するキャリアを排除する。第５部分領域５２のキャリア量と第６部分領域５４のキャリア量が略一致しているので、第５部分領域５２及び第６部分領域５４は実質的に完全空乏化される。

一方、非空乏化部分領域２５では、第３部分領域４２のキャリア量と第４部分領域のキャリア量が多く調整されている。このため、第１電界保持部分領域２４及び第２電界保持部分領域２６が実質的に完全空乏化するときは、非空乏化部分領域２５の第３部分領域４２及び第４部分領域４４は、実質的に完全空乏化されない。

図６に、電界保持領域２８にかかる電界強度の分布を示す。縦軸は、電界保持領域２８の深さを示す。縦軸に付される番号は、図中の領域の番号に対応している。横軸は、電界強度を示す。
図６に示すように、第１電界保持部分領域２４及び第２電界保持部分領域２５は、実質的に完全空乏化されているので、電界を保持することができる。一方、非空乏化部分領域２５は、実質的に完全空乏化されないので、電界を保持することができない。後述の製造方法で詳細するが、非空乏化部分領域２５には、結晶欠陥が存在している。このため、非空乏化部分領域２５には、結晶欠陥に起因する準位が形成されており。電子・正孔が移動する現象が活発化する状態にある。しかしながら、図６に示すように、非空乏化部分領域２５には、電界が加わらない。このため、結晶欠陥に起因する準位を介して電子・正孔の移動が活発化することが抑えられる。したがって、非空乏化部分領域２５は、結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。

後述の製造方法で説明するように、第１電界保持部分領域２４と第２電界保持部分領域２６に形成されているＳＪ構造は、それぞれ別の工程で形成されている。したがって、第１電界保持部分領域２４と第２電界保持部分領域２６は、従来のＳＪ構造を有する半導体装置の電界保持領域に相当している。半導体装置１０は、従来のＳＪ構造を有する半導体装置の電界保持領域に相当する部分を少なくとも２つ備えていると評価することができる。このため、第１電界保持部分領域２４と第２電界保持部分領域２６は、現状のトレンチ加工技術におけるアスペクト比の制約を受け入れながら、実質的な厚みが大きい電界保持領域２８を構成している。半導体装置１０は、耐圧とオン抵抗（又はオン電圧）の間のトレードオフ関係を改善することができる。

（半導体装置１０の変形例）
図７に、半導体装置１０の変形例の半導体装置１００の要部斜視図を模式的に示す。図８に、半導体装置１００の非空乏化部分領域２５の横断面図を含む斜視図を示す。
半導体装置１００の非空乏化部分領域２５は、Ｘ方向に伸びる第３部分領域１４２を備えている。第３部分領域１４２は、Ｙ方向に分散して形成されている。第３部分領域１４２とそれに隣合う第３部分領域１４２の間には、第１電界保持部分領域２４の第１部分領域３２及び第２部分領域３４が露出している。この場合、第１電界保持部分領域２４の第２部分領域３４の一部は、非空乏化部分領域２５の第４部分領域を兼用していると観念できる。
第１部分領域３２と第５部分領域５４は、第３部分領域１４２を介して接している。第２部分領域３４と第６部分領域５４は、直接的に接している（あるいは、第２部分領域３４の一部を第４部分領域と観念すれば、第４部分領域を介して接しているともいえる）。
このため、半導体装置１００がオンしたときには、電子は、第５部分領域５２、第３部分領域１４２及び第１部分領域３２を介してドレイン領域２３にまで流れる。また、半導体装置１００がオフしたときには、各部分領域がフローティング状態になることもない。このため、第１電界保持部分領域２４及び第２電界保持部分領域２６は、実質的に完全空乏化される。
非空乏化部分領域２５では、第３部分領域１４２のキャリア量が隣接する領域に対して過剰な状態になっている。したがって、半導体装置１００がオフしたときには、キャリア量のアンバランスによって、非空乏化部分領域２５は、実質的に完全空乏化されない。このため、非空乏化部分領域２５には、電界が加わらない。非空乏化部分領域２５は、結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。

（半導体装置１０の製造方法）
図９〜図１６を参照して、半導体装置１０の製造方法を説明する。
まず、図９に示すように、ｎ型の不純物を含むシリコン基板２３（後に、コレクタ領域２３になる）と、そのシリコン基板２３上に形成されている第１エピタキシャル層２９ａ（後に、第１電界保持部分領域２４及び非空乏化部分領域２５になる）と、その第１エピタキシャル層２９ａの表面に形成されている第１酸化シリコン膜７２を備えた第１半導体層２０Ａを準備する。第１エピタキシャル層２９ａは、シリコン基板２３の表面に対して、リンを導入しながらシリコンをエピタキシャル成長させることで形成される。第１酸化シリコン膜７２は、ＣＶＤ(Chemical Vapor Deposition)法を利用して、第１エピタキシャル層２９ａ上に形成される。これらの工程を経て、半導体層２０Ａを準備することができる。

次に、図１０に示すように、第１酸化シリコン膜７２にストライプ状の開口を形成する。第１酸化シリコン膜７２の開口からは、第１エピタキシャル層２９ａの一部が露出する。次に、露出する第１エピタキシャル層２９ａの表面から半導体基板２３にまで達する複数のトレンチ７３を形成する。

次に、図１１に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ７３群内に第１充填領域７４を形成する。第１充填領域７４は、第１エピタキシャル層２９ａの表面を覆うまで成長させる。
次に、図１２に示すように、ＣＭＰ(Chemical Mechanical Polish)法を利用して、第１充填領域７４の一部と第１酸化シリコン膜７２を研磨する。これにより、第１部分領域３２と第２部分領域３４の組合せが、第１半導体層２０Ａ内に繰返したＳＪ構造が得られる。

次に、図１３に示すように、イオン注入技術を利用して、第１半導体層２０Ａの表面部に第３部分領域４２及び第４部分領域４４を形成する。第３部分領域４２及び第４部分領域４４は、その長手方向が、平面視したときに、第１部分領域３２と第２部分領域３４の組合せの繰返し方向成分を有するように形成される。このとき、第３部分領域４２及び第４部分領域４４は、半導体装置がオフしたときに、第３部分領域４２及び第４部分領域４４が完全空乏化しないような条件で形成される。例えば、第３部分領域４２及び第４部分領域４４の幅、不純物濃度が調整される。具体的には、第３部分領域４２に導入されるキャリア量と第４部分領域４４に導入されるキャリア量が一致しない条件で形成される。
なお、第３部分領域４２及び第４部分領域４４は、第１半導体層２０Ａの表面部に直接的に形成するのに代えて、第１半導体層２０Ａ上に中間半導体層を形成し、その中間半導体層に形成してもよい。

次に、図１４に示すように、第１半導体層２０Ａ上に、第２エピタキシャル層２９ｂと第２酸化シリコン膜７５を備えた第２半導体層２０Ｂを形成する。第２エピタキシャル層２９ｂは、第１半導体層２０Ａ上に、リンを導入しながらシリコンをエピタキシャル成長させることで形成される。このとき、第１半導体層２０Ａと第２半導体層２０Ｂの接合面に、結晶欠陥が形成されてしまう。この結晶欠陥の不具合は、後に説明するように、第３部分領域４２及び第４部分領域４４によって対策される。第２酸化シリコン膜７５は、ＣＶＤ法を利用して、第２エピタキシャル層２９ｂ上に形成される。
なお、第２半導体層２０Ｂは、エピタキシャル成長技術を利用するのに代えて、貼り合せ技術を利用しても形成することができる。この場合、予め第２半導体層２０Ｂを別に準備しておき、第１半導体層２０Ａと第２半導体層２０Ｂを真空中で貼り合せる。第１半導体層２０Ａと第２半導体層２０Ｂを貼り合せる前に、第１半導体層２０Ａの表面の自然酸化膜を除去しておくのが好ましい。次に、高温雰囲気下において、シランガス（SiH₄）と水素ガス（H₂）の混合ガスに第１半導体層２０Ａと第２半導体層２０Ｂを曝す。これにより、第１半導体層２０Ａと第２半導体層２０Ｂの接合面が反応し、両者を接合させることができる。しかしながら、この場合も、第１半導体層２０Ａと第２半導体層２０Ｂの接合面に、結晶欠陥が形成されてしまう。

次に、図１５に示すように、第２エピタキシャル層２９ｂに複数のトレンチを形成し、そのトレンチ群内にボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ群内に第２充填領域７６を形成する。
次に、図１６に示すように、ＣＭＰ法を利用して、第２充填領域７６の一部と第２酸化シリコン膜７５を研磨する。これにより、第５部分領域５２と第６部分領域５４の組合せが、第２半導体層２０Ｂ内に繰返したＳＪ構造が得られる。

次に、リソグラフィー技術及びイオン注入技術を利用して、図１に示すボディ領域６６及びソース領域６５を作り込む。
この後に、第３部分領域４２、第４部分領域４４、ボディ領域６６及びソース領域６４に導入された不純物を活性化するために、熱処理を実施する。熱処理を実施すると、第３部分領域４２及第４部分領域４４は、不純物が周囲に熱拡散する。このため、第３部分領域４２及び第４部分領域４４は、第２半導体層２０Ｂの裏面部の一部にも形成される。したがって、第３部分領域４２及び第４部分領域４４は、第１半導体層２０Ａの表面部と第２半導体層２０Ｂの裏面部に亘って形成される。これにより、第３部分領域４２及び第４部分領域４４は、第１半導体層２０Ａと第２半導体層２０Ｂの接合面に形成されている結晶欠陥の存在範囲を覆うように形成される。このため、上記の工程を経て得られる半導体装置１０は、結晶欠陥に起因するリーク電流が抑えられる。

（第２実施例）
図１７に、半導体装置３００の要部斜視図を模式的に示す。
まず、半導体装置３００の概略を説明する。後の製造工程において詳細に説明するように、半導体装置３００は、エピタキシャル成長技術又は貼り合せ技術を利用しないで得られた電界保持領域３２８を備えている。電界保持領域３２８は、第１電界保持部分領域３２４と第２電界保持部分領域３２６を備えている。第１電界保持部分領域３２４は、電界保持領域３２８の下部分に形成されている。第２電界保持部分領域３２６は、電界保持領域３２８の上部分に形成されている。半導体装置３００には、エピタキシャル成長技術又は貼り合わせ技術を利用することなく、電界保持領域３２８の上部分と下部分に、第１電界保持部分領域３２４と第２電界保持部分領域３２６が形成されている。エピタキシャル成長技術又は貼り合わせ技術を利用しないので、半導体装置３００では、電界保持領域３２８内に結晶欠陥が多量に存在することもない。このため、半導体装置３００では、リーク電流が抑えられている。

（半導体装置３００の製造方法）
図１８〜２３を参照して、半導体装置３００の製造方法を説明する。
まず、図１８に示すように、ｎ型の不純物を含むシリコン基板３２０と、そのシリコン基板３２０上に形成されている第１酸化シリコン膜３７２を備えた半導体層２０Ｃを準備する。第１酸化シリコン膜３７２は、ＣＶＤ(Chemical Vapor Deposition)法を利用して、シリコン基板３２０上に形成される。これらの工程を経て、半導体層２０Ｃを準備することができる。

次に、図１９に示すように、第１酸化シリコン膜３７２にストライプ状の開口を形成した後に、露出するシリコン基板３２０の表面から中間に向けて伸びる複数のトレンチ３７３を形成する。
次に、図２０に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ３７３群内に第１充填領域３７４を形成する。第１充填領域３７４は、シリコン基板３２０の表面を覆うまで成長させる。
次に、図２１に示すように、シリコン基板３２０の裏面に第２酸化シリコン膜３７５を形成する。さらに、その第２酸化シリコン膜３７５にストライプ状の開口を形成した後に、露出するシリコン基板３２０の裏面から中間に向けて伸びる複数のトレンチ３７６を形成する。このとき、トレンチ３７６の長手方向は、シリコン基板３２０の厚み方向（紙面上下）から観測したときに、シリコン基板３２０の上部分に形成されたトレンチ３７３の長手方向に対して直交して形成する。これにより、シリコン基板３２０の上部分に形成されたＳＪ構造の部分領域と、下部分に形成されたＳＪ構造の部分領域の位置合わせが簡単化される。

次に、図２２に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ３７６群内に第２充填領域３７７を形成する。第２充填領域３７７は、シリコン基板３２０の裏面を覆うまで成長させる。
次に、図２３に示すように、ＣＭＰ法を利用して、第１充填領域３７４の一部と第１酸化シリコン膜３７２を研磨する。さらに、ＣＭＰ法を利用して、第２充填領域３７７の一部と第２酸化シリコン膜３７５を研磨する。これにより、第５部分領域３５２と第６部分領域３５４の組合せが、シリコン基板３２０の上部分に繰返したＳＪ構造が得られる。さらに、第１部分領域３３２と第２部分領域３３４の組合せが、シリコン基板３２０の下部分に繰返したＳＪ構造が得られる。
上記の製造方法を利用すると、貼り合わせ技術及びエピタキシャル成長技術を利用することなく、シリコン基板３２０の上部分と下部分に、電界保持領域として機能する部分を形成することができる。貼り合わせ技術及びエピタキシャル成長技術を利用しないので、シリコン基板３２０内に結晶欠陥が多量に存在することもない。上記の製造方法によると、リーク電流が抑えられた半導体装置３００を得ることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例の半導体装置の要部斜視図を示す。 第１電界保持部分領域の横断面図を含む斜視図を示す。 第１電界保持部分領域の第１の変形例を示す。 第１電界保持部分領域の第２の変形例を示す。 非空乏化部分領域の横断面図を含む斜視図を示す。 電界保持領域内の電界強度の分布を示す。 第１実施例の半導体装置の変形例の要部斜視図を示す。 変形例の非空乏化部分領域の横断面図を含む斜視図を示す。 第１実施例の半導体装置の製造過程を示す（１）。 第１実施例の半導体装置の製造過程を示す（２）。 第１実施例の半導体装置の製造過程を示す（３）。 第１実施例の半導体装置の製造過程を示す（４）。 第１実施例の半導体装置の製造過程を示す（５）。 第１実施例の半導体装置の製造過程を示す（６）。 第１実施例の半導体装置の製造過程を示す（７）。 第１実施例の半導体装置の製造過程を示す（８）。 第２実施例の半導体装置の要部斜視図を示す。 第２実施例の半導体装置の製造過程を示す（１）。 第２実施例の半導体装置の製造過程を示す（２）。 第２実施例の半導体装置の製造過程を示す（３）。 第２実施例の半導体装置の製造過程を示す（４）。 第２実施例の半導体装置の製造過程を示す（５）。 第２実施例の半導体装置の製造過程を示す（６）。

符号の説明

２２、３２２：ドレイン電極
２３、３２３：ドレイン領域
２４、３２４：第１電界保持部分領域
２５：非空乏化部分領域
２６、３２６：第２電界保持部分領域
２８、３２８：電界保持領域
３２、３３２：第１部分領域
３４、３３４：第２部分領域
４２、１４２：第３部分領域
４４：第４部分領域
５２、３５２：第５部分領域
５４、３５４：第６部分領域
６１、３６１：ソース電極
６２、３６２：層間絶縁膜
６３、３６３：ゲート電極
６４、３６４：ゲート絶縁膜
６５、３６５：ソース領域
６６、３６６：ボディ領域

Claims (6)

1. オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置であり、
   前記電界保持領域は、
   第１電界保持部分領域と、
   その第１電界保持部分領域上に形成されている非空乏化部分領域と、
   その非電界保持部分領域上に形成されている第２電界保持部分領域を備えており、
   第１電界保持部分領域は、第１導電型の不純物を含む第１部分領域と、第２導電型の不純物を含む第２部分領域を備えており、その第１部分領域と第２部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されており、
   非空乏化部分領域は、第１導電型の不純物を含む第３部分領域と、第２導電型の不純物を含む第４部分領域を備えており、その第３部分領域に含まれるキャリア量と第４部分領域に含まれるキャリア量は、オフしたときに第３部分領域と第４部分領域が実質的に完全空乏化されない条件に設定されており、
   第２電界保持部分領域は、第１導電型の不純物を含む第５部分領域と、第２導電型の不純物を含む第６部分領域を備えており、その第５部分領域と第６部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されており、
   第１部分領域と第５部分領域は、第３部分領域を介して接しており、
   第２部分領域と第６部分領域は、第４部分領域を介して接している半導体装置。
2. 第１部分領域及び第２部分領域は薄板状であり、第１部分領域と第２部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されており、
   第５部分領域及び第６部分領域は薄板状であり、第５部分領域と第６部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されており、
   第３部分領域及び／又は第４部分領域は、一対の主電極を結ぶ方向に直交する面内において、長手方向をもって伸びており、その第３部分領域及び／又は第４部分領域の前記長手方向は、一対の主電極を結ぶ方向に沿って観測したときに、第１電界保持部分領域のストライプの繰返し方向成分及び第２電界保持部分領域のストライプの繰返し方向成分を有していることを特徴とする請求項１の半導体装置。
3. 第３部分領域及び／又は第４部分領域の不純物濃度は、第１電界保持部分領域及び第２電界保持部分領域を構成する各部分領域の不純物濃度よりも濃いことを特徴とする請求項１又は２の半導体装置。
4. オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法であり、
   不純物を含む第１半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第１半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第１部分領域と第２導電型の不純物を含む第２部分領域の組合せの繰返しを第１半導体層内に形成する第１工程と、
   その第１半導体層の表面部の一部に第１導電型及び／又は第２導電型の不純物を導入し、第１導電型の不純物を含む第３部分領域及び／又は第２導電型の不純物を含む第４部分領域を形成する第２工程と、
   その第１半導体層の表面に不純物を含む第２半導体層を形成する第３工程と、
   その第２半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第２半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第５部分領域と第２導電型の不純物を含む第６部分領域の組合せの繰返しを第２半導体層内に形成する第４工程と、を備え、
   前記第２工程では、第１半導体層の表面部の一部に第３部分領域及び／又は第４部分領域を形成することによって、オフしたときに第１半導体層の表面部が実質的に完全空乏化されない状態にすることを特徴とする製造方法。
5. オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法であり、
   不純物を含む第１半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第１半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第１部分領域と第２導電型の不純物を含む第２部分領域の組合せの繰返しを第１半導体層内に形成する第１工程と、
   その第１半導体層の表面に中間半導体層を形成し、その中間半導体層の一部に第１導電型の不純物を導入し、その中間半導体層の他の一部に第２導電型の不純物を導入し、第１導電型の不純物を含む第３部分領域と第２導電型の不純物を含む第４部分領域を形成する第２工程と、
   その中間半導体層の表面に不純物を含む第２半導体層を形成する第３工程と、
   その第２半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第２半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む第５部分領域と第２導電型の不純物を含む第６部分領域の組合せの繰返しを第２半導体層内に形成する第４工程と、を備え、
   前記第２工程では、中間半導体層に第３部分領域と第４部分領域を形成することによって、オフしたときに中間半導体層が実質的に完全空乏化されない状態にすることを特徴とする製造方法。
6. オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法であり、
   不純物を含む半導体層の表面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む部分領域と第２導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の上部分に形成する工程と、
   半導体層の裏面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第１導電型の不純物を含む部分領域と第２導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の下部分に形成する工程と、
   を備えている製造方法。

Images