JP2007243092A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2007243092A JP2007243092A JP2006067059A JP2006067059A JP2007243092A JP 2007243092 A JP2007243092 A JP 2007243092A JP 2006067059 A JP2006067059 A JP 2006067059A JP 2006067059 A JP2006067059 A JP 2006067059A JP 2007243092 A JP2007243092 A JP 2007243092A
- Authority
- JP
- Japan
- Prior art keywords
- partial region
- semiconductor layer
- electric field
- conductivity type
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造を提供すること。
【解決手段】 半導体装置10は、複数の部分領域を有する電界保持領域28を備えている。その電界保持領域28は、第1電界保持部分領域24と、非空乏化部分領域25と、第2電界保持部分領域26を備えている。第1電界保持部分領域と第2電界保持部分領域は、SJ構造を有している。非空乏化部分領域25は、半導体装置10がオフしたときに、実質的に完全空乏化されない領域である。
【選択図】 図1
【解決手段】 半導体装置10は、複数の部分領域を有する電界保持領域28を備えている。その電界保持領域28は、第1電界保持部分領域24と、非空乏化部分領域25と、第2電界保持部分領域26を備えている。第1電界保持部分領域と第2電界保持部分領域は、SJ構造を有している。非空乏化部分領域25は、半導体装置10がオフしたときに、実質的に完全空乏化されない領域である。
【選択図】 図1
Description
本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置に関する。本発明は特に、一対の主電極間にスーパージャンクション構造を有する縦型の半導体装置に関する。
一般的に、半導体装置は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に備えている。例えば、縦型のMISFET(Metal Insulator Semiconductor Field Effect Transistor)は、裏面のドレイン電極と表面のソース電極の間に、n型の不純物を含むドリフト領域(電界保持領域の一例)を備えている。また、縦型のIGBT(Insulated Gate Bipolar Transistor)は、裏面のコレクタ電極と表面のエミッタ電極の間に、n型の不純物を含むベース領域(電界保持領域の一例)を備えている。
耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するために、電界保持領域にスーパージャンクション構造(以下、SJ構造と略記する)を備えた半導体装置が知られている。SJ構造は、薄板状のn型の不純物を含む部分領域と、薄板状のp型の不純物を含む部分領域の組合せで構成されていることが多い。この形態のSJ構造は、n型の部分領域とp型の部分領域の組合せが、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されている。
SJ構造は、一般的に、n型の部分領域に含まれるキャリア量とp型の部分領域に含まれるキャリア量が一致するように形成される。これにより、SJ構造では、半導体装置がオフしたときに、n型の部分領域とp型の部分領域の接合面から伸びる空乏層が、電界保持領域を実質的に完全空乏化することができる。「実質的に完全空乏化する」とは、部分領域のキャリアが除かれて、部分領域の全体が空間電荷によって占められることをいう。電界保持領域は、広い範囲に亘って実質的に完全空乏化され、多くの電界を保持することができる。一方、電流は、半導体装置がオンしたときに、n型の部分領域を介して流れることができる。したがって、SJ構造は、電界保持領域の実質的な完全空乏化を実現しながら、電流が流れるn型の部分領域の不純物濃度を濃くすることができる。SJ構造は、上記の現象を利用して、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善することができる。
SJ構造において、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係をさらに改善するためには、SJ構造を構成する部分領域の幅を狭くするとともに、部分領域の不純物濃度を濃くすることが好ましい。これにより、SJ構造は、電界保持領域の実質的な完全空乏化の実現を維持しながら、n型の部分領域の不純物濃度をさらに高めることができる。n型の部分領域の不純物濃度をさらに高めることができれば、オン抵抗(又はオン電圧)をさらに低減することができる。
SJ構造の製造方法は、n型の不純物を含む半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内にp型の不純物を含む半導体を充填することによって、n型の部分領域とp型の部分領域の組合せの繰返しを半導体層内に形成することが多い。したがって、幅の狭い部分領域を形成するためには、半導体層内に、幅の狭いトレンチを形成しなければならない。しかしながら、現状のトレンチ加工技術では、アスペクト比(トレンチの深さ/トレンチの幅)の向上に限界がある。このため、SJ構造を有する半導体装置では、アスペクト比に係る制約によって、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係をさらに改善することが困難である。
この種の問題を解決する一つの方法が、特許文献1に開示されている。特許文献1の半導体装置は、2つのSJ構造を備えている。特許文献1には、SJ構造が予め形成されている2つの半導体層を準備し、それらの半導体層を貼り合わせることによって、実質的な厚みが大きいSJ構造を得る方法が開示されている。
特開2002−83962号公報(その公報の図49及び図50)
しかしながら、特許文献1の半導体装置では、半導体層と半導体層が貼り合わせ技術を利用して接合されているので、その接合面には多量の結晶欠陥が形成されてしまう。貼り合せ技術に代えて、エピタキシャル成長技術を利用したとしても、半導体層と半導体層の接合面には結晶欠陥が形成されてしまう。結晶欠陥が存在していると、その結晶欠陥によって形成される準位を介して電子・正孔の移動が活発化され、リーク電流が流れてしまう。このため、特許文献1の半導体装置では、接合面の結晶欠陥に起因したリーク電流が流れるという問題がある。
本発明は、電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造及びその製造方法を提供することを目的とする。
本発明は、電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造及びその製造方法を提供することを目的とする。
本発明の半導体装置は、複数の部分領域を有する電界保持領域を備えている。その電界保持領域は、少なくとも第1電界保持部分領域と、非空乏化部分領域と、第2電界保持部分領域を備えている。第1電界保持部分領域と第2電界保持部分領域は、従来のSJ構造を有する半導体装置の電界保持領域に相当している。本発明の半導体装置は、従来のSJ構造を有する半導体装置の電界保持領域に相当する部分を少なくとも2つ備えている。このため、第1電界保持部分領域と第2電界保持部分領域の組合せは、現状のトレンチ加工技術におけるアスペクト比の制約を受け入れながら、実質的な厚みが大きい電界保持領域を構成することができる。本発明の半導体装置は、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善することができる。
さらに、非空乏化分領域は、第1電界保持部分領域と第2電界保持部分領域の間に介在している。非空乏化部分領域とは、半導体装置がオフしたときに、実質的に完全空乏化されない領域のことをいう。非空乏化部分領域には、一部が空乏化されるものも含まれる。非空乏化部分領域は、実質的に完全空乏化されないので、非空乏化部分領域には、高い電界がかからない。非空乏化部分領域が第1電界保持部分領域と第2電界保持部分領域の間に介在していると、第1電界保持部分領域と第2電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
本発明によると、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するとともに、リーク電流が低減された縦型の半導体装置を提供することができる。
さらに、非空乏化分領域は、第1電界保持部分領域と第2電界保持部分領域の間に介在している。非空乏化部分領域とは、半導体装置がオフしたときに、実質的に完全空乏化されない領域のことをいう。非空乏化部分領域には、一部が空乏化されるものも含まれる。非空乏化部分領域は、実質的に完全空乏化されないので、非空乏化部分領域には、高い電界がかからない。非空乏化部分領域が第1電界保持部分領域と第2電界保持部分領域の間に介在していると、第1電界保持部分領域と第2電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
本発明によると、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するとともに、リーク電流が低減された縦型の半導体装置を提供することができる。
本発明は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置に具現化することができる。本発明の電界保持領域は、第1電界保持部分領域と、その第1電界保持部分領域上に形成されている非空乏化部分領域と、その非空乏化部分領域上に形成されている第2電界保持部分領域を備えている。第1電界保持部分領域は、第1導電型の不純物を含む第1部分領域と、第2導電型の不純物を含む第2部分領域を備えている。その第1部分領域と第2部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されている。非空乏化部分領域は、第1導電型の不純物を含む第3部分領域と、第2導電型の不純物を含む第4部分領域を備えている。その第3部分領域に含まれるキャリア量と第4部分領域に含まれるキャリア量は、半導体装置がオフしたときに、第3部分領域と第4部分領域が実質的に完全空乏化されない条件に設定されている。第2電界保持部分領域は、第1導電型の不純物を含む第5部分領域と、第2導電型の不純物を含む第6部分領域を備えている。その第5部分領域と第6部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されている。第1部分領域と第5部分領域は、第3部分領域を介して接している。第2部分領域と第6部分領域は、第4部分領域を介して接している。
上記の第1電界保持部分領域と第2電界保持部分領域は、いずれも第1導電型の部分領域と第2導電型の部分領域の組合せの繰返しを備えている。この部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返されている。例えば、第1導電型の部分領域が薄板状であり、第2導電型の部分領域も薄板状の場合、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、一方方向に繰返されている。第1導電型の部分領域が四角柱状であり、第2導電型の部分領域も四角柱状の場合は、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、三方方向に繰返されている。部分領域がその他の形状の場合も、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返されている。一般的に、このような形態は、SJ構造に相当する。
上記の第1電界保持部分領域と第2電界保持部分領域は、いずれも第1導電型の部分領域と第2導電型の部分領域の組合せの繰返しを備えている。この部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返されている。例えば、第1導電型の部分領域が薄板状であり、第2導電型の部分領域も薄板状の場合、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、一方方向に繰返されている。第1導電型の部分領域が四角柱状であり、第2導電型の部分領域も四角柱状の場合は、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、三方方向に繰返されている。部分領域がその他の形状の場合も、その部分領域の組み合わせは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返されている。一般的に、このような形態は、SJ構造に相当する。
したがって、上記の第1電界保持部分領域と第2電界保持部分領域は、従来のSJ構造を有する半導体装置の電界保持領域に相当している。本発明の半導体装置は、従来のSJ構造を有する半導体装置の電界保持領域に相当する部分を少なくとも2つ備えていると観念することができる。このため、第1電界保持部分領域と第2電界保持部分領域は、現状のトレンチ加工技術におけるアスペクト比の制約を受け入れながら、実質的な厚みが大きい電界保持領域を構成することができる。本発明の半導体装置は、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善することができる。
また、非空乏化部分領域が実質的に完全空乏化されないためには、第3部分領域に含まれるキャリア量と第4部分領域に含まれるキャリア量が不一致であることが望ましい。両者のキャリア量が不一致であると、半導体装置がオフしたときに、第3部分領域及び/又は第4部分領域に空乏化されない領域が残される。このため、非空乏化部分領域には、半導体装置がオフしたときに、高い電界がかからない。非空乏化部分領域が第1電界保持部分領域と第2電界保持部分領域の間に介在していると、第1電界保持部分領域と第2電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
また、非空乏化部分領域が実質的に完全空乏化されないためには、第3部分領域に含まれるキャリア量と第4部分領域に含まれるキャリア量が不一致であることが望ましい。両者のキャリア量が不一致であると、半導体装置がオフしたときに、第3部分領域及び/又は第4部分領域に空乏化されない領域が残される。このため、非空乏化部分領域には、半導体装置がオフしたときに、高い電界がかからない。非空乏化部分領域が第1電界保持部分領域と第2電界保持部分領域の間に介在していると、第1電界保持部分領域と第2電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
本発明の半導体装置では、第1部分領域及び第2部分領域が薄板状であることが好ましい。この場合、第1部分領域と第2部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されている。さらに、本発明の半導体装置では、第5部分領域及び第6部分領域も薄板状であることが好ましい。この場合も、第5部分領域と第6部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されている。本発明の半導体装置では、第3部分領域及び/又は第4部分領域は、一対の主電極を結ぶ方向に直交する面内において、長手方向をもって伸びているのが好ましい。第3部分領域及び/又は第4部分領域の長手方向は、一対の主電極を結ぶ方向に沿って観測したときに、第1電界保持部分領域のストライプの繰返し方向成分及び第2電界保持部分領域のストライプの繰返し方向成分を有していることが好ましい。
例えば、第3部分領域の長手方向が、第1電界保持部分領域のストライプの繰返し方向成分を有していると、第1電界保持部分領域の第1部分領域と第3部分領域は確実に接している。同様に、第3部分領域の長手方向が、第2電界保持部分領域のストライプの繰返し方向成分を有していると、第2電界保持部分の第5部分領域と第3部分領域も確実に接している。したがって、上記の半導体装置によると、第1部分領域と第5部分領域は、第3部分領域を介して確実に接している。
同様なことは、第4部分領域にも当てはまる。即ち、第4部分領域の長手方向が、一対の主電極を結ぶ方向に沿って観測したときに、第1電界保持部分領域のストライプの繰返し方向成分及び第2電界保持部分領域のストライプの繰返し方向成分を有していると、第2部分領域と第6部分領域は、第4部分領域を介して確実に接している。
例えば、第3部分領域の長手方向が、第1電界保持部分領域のストライプの繰返し方向成分を有していると、第1電界保持部分領域の第1部分領域と第3部分領域は確実に接している。同様に、第3部分領域の長手方向が、第2電界保持部分領域のストライプの繰返し方向成分を有していると、第2電界保持部分の第5部分領域と第3部分領域も確実に接している。したがって、上記の半導体装置によると、第1部分領域と第5部分領域は、第3部分領域を介して確実に接している。
同様なことは、第4部分領域にも当てはまる。即ち、第4部分領域の長手方向が、一対の主電極を結ぶ方向に沿って観測したときに、第1電界保持部分領域のストライプの繰返し方向成分及び第2電界保持部分領域のストライプの繰返し方向成分を有していると、第2部分領域と第6部分領域は、第4部分領域を介して確実に接している。
本発明の半導体装置では、第3部分領域及び/又は第4部分領域の不純物濃度が、第1電界保持部分領域及び第2電界保持部分領域を構成する各部分領域の不純物濃度よりも濃いことが好ましい。
第3部分領域及び/又は第4部分領域の不純物濃度が濃く形成されていると、第3部分領域と第4部分領域に空乏層が伸びにくくなる。このため、第3部分領域と第4部分領域は、オフしたときに実質的に完全空乏化されない。本発明の半導体装置は、第1電界保持部分領域と第2電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
第3部分領域及び/又は第4部分領域の不純物濃度が濃く形成されていると、第3部分領域と第4部分領域に空乏層が伸びにくくなる。このため、第3部分領域と第4部分領域は、オフしたときに実質的に完全空乏化されない。本発明の半導体装置は、第1電界保持部分領域と第2電界保持部分領域の間に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
本発明者らは、上記の半導体装置を製造する際に好適に利用し得る製造方法をも創作した。
即ち、本発明の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の一つの製造方法は、不純物を含む第1半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第1半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第1部分領域と第2導電型の不純物を含む第2部分領域の組合せの繰返しを第1半導体層内に形成する第1工程を備えている。本発明の一つの製造方法は、その第1半導体層の表面部の一部に第1導電型及び/又は第2導電型の不純物を導入し、第1導電型の不純物を含む第3部分領域及び/又は第2導電型の不純物を含む第4部分領域を形成する第2工程を備えている。本発明の一つの製造方法はさらに、その第1半導体層の表面に不純物を含む第2半導体層を形成する第3工程を備えている。また、本発明の製造方法は、その第2半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第2半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第5部分領域と第2導電型の不純物を含む第6部分領域の組合せの繰返しを第2半導体層内に形成する第4工程を備えている。本発明の第2工程では、第1半導体層の表面部の一部に第3部分領域及び/又は第4部分領域を形成することによって、オフしたときに第1半導体層の表面部が実質的に完全空乏化されない状態にすることを特徴としている。
上記の製造方法の第3工程は、貼り合せ技術又はエピタキシャル成長技術等を利用して、第1半導体層の表面に第2半導体層を形成する。このため、第1半導体層と第2半導体層の接合面には、結晶欠陥が形成されてしまう。上記の製造方法では、その第3工程に先立って、第1半導体層の表面部の一部に第3部分領域及び/又は第4部分領域を形成する第2工程を実施する。これにより、第1半導体層の表面部には、オフしたときに実質的に完全空乏化されない領域(非空乏化部分領域という)が形成される。なお、第3部分領域及び/又は第4部分領域は、導入された不純物が周囲に熱拡散することで形成される。このため、第3部分領域及び/又は第4部分領域は、熱拡散によって第2半導体層の裏面部にも形成される。非空乏化部分領域は、第2半導体層の裏面部にも形成される。したがって、第3工程を実施したときに、第1半導体層と第2半導体層の接合面に結晶欠陥が形成されたとしても、非空乏化部分領域が、その結晶欠陥に起因するリーク電流を抑えることができる。上記の製造方法によると、第1半導体層と第2半導体層の接合面に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流が抑えられた半導体装置を得ることができる。
即ち、本発明の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の一つの製造方法は、不純物を含む第1半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第1半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第1部分領域と第2導電型の不純物を含む第2部分領域の組合せの繰返しを第1半導体層内に形成する第1工程を備えている。本発明の一つの製造方法は、その第1半導体層の表面部の一部に第1導電型及び/又は第2導電型の不純物を導入し、第1導電型の不純物を含む第3部分領域及び/又は第2導電型の不純物を含む第4部分領域を形成する第2工程を備えている。本発明の一つの製造方法はさらに、その第1半導体層の表面に不純物を含む第2半導体層を形成する第3工程を備えている。また、本発明の製造方法は、その第2半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第2半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第5部分領域と第2導電型の不純物を含む第6部分領域の組合せの繰返しを第2半導体層内に形成する第4工程を備えている。本発明の第2工程では、第1半導体層の表面部の一部に第3部分領域及び/又は第4部分領域を形成することによって、オフしたときに第1半導体層の表面部が実質的に完全空乏化されない状態にすることを特徴としている。
上記の製造方法の第3工程は、貼り合せ技術又はエピタキシャル成長技術等を利用して、第1半導体層の表面に第2半導体層を形成する。このため、第1半導体層と第2半導体層の接合面には、結晶欠陥が形成されてしまう。上記の製造方法では、その第3工程に先立って、第1半導体層の表面部の一部に第3部分領域及び/又は第4部分領域を形成する第2工程を実施する。これにより、第1半導体層の表面部には、オフしたときに実質的に完全空乏化されない領域(非空乏化部分領域という)が形成される。なお、第3部分領域及び/又は第4部分領域は、導入された不純物が周囲に熱拡散することで形成される。このため、第3部分領域及び/又は第4部分領域は、熱拡散によって第2半導体層の裏面部にも形成される。非空乏化部分領域は、第2半導体層の裏面部にも形成される。したがって、第3工程を実施したときに、第1半導体層と第2半導体層の接合面に結晶欠陥が形成されたとしても、非空乏化部分領域が、その結晶欠陥に起因するリーク電流を抑えることができる。上記の製造方法によると、第1半導体層と第2半導体層の接合面に結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流が抑えられた半導体装置を得ることができる。
本発明の他の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の他の一つの製造方法は、不純物を含む第1半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第1半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第1部分領域と第2導電型の不純物を含む第2部分領域の組合せの繰返しを第1半導体層内に形成する第1工程を備えている。本発明の他の一つの製造方法は、その第1半導体層の表面に中間半導体層を形成し、その中間半導体層の一部に第1導電型の不純物を導入し、その中間半導体層の他の一部に第2導電型の不純物を導入し、第1導電型の不純物を含む第3部分領域と第2導電型の不純物を含む第4部分領域を形成する第2工程を備えている。本発明の他の一つの製造方法はさらに、その中間半導体層の表面に不純物を含む第2半導体層を形成する第3工程を備えている。また、本発明の他の一つの製造方法は、その第2半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第2半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第5部分領域と第2導電型の不純物を含む第6部分領域の組合せの繰返しを第2半導体層内に形成する第4工程を備えている。本発明の第2工程では、中間半導体層に第3部分領域と第4部分領域を形成することによって、オフしたときに中間半導体層が実質的に完全空乏化されない状態にすることを特徴としている。
上記の製造方法の第3工程は、貼り合せ技術又はエピタキシャル成長技術等を利用して、中間半導体層の表面に第2半導体層を形成する。このため、中間半導体層と第2半導体層の接合面には、結晶欠陥が形成されてしまう。上記の製造方法では、その第3工程に先立って、中間半導体層に第3部分領域と第4部分領域を形成する第2工程を実施する。これにより、中間半導体層には、オフしたときに実質的に完全空乏化されない領域(非空乏化部分領域という)が形成される。なお、第3部分領域と第4部分領域は、導入された不純物が周囲に熱拡散することで形成される。このため、第3部分領域と第4部分領域は、熱拡散によって第2半導体層の裏面部にも形成される。非空乏化部分領域は、第2半導体層の裏面部にも形成される。したがって、第3工程を実施したときに、中間半導体層と第2半導体層の接合面に結晶欠陥が存在していたとしても、非空乏化部分領域が、その結晶欠陥に起因するリーク電流を抑えることができる。
上記の製造方法の第3工程は、貼り合せ技術又はエピタキシャル成長技術等を利用して、中間半導体層の表面に第2半導体層を形成する。このため、中間半導体層と第2半導体層の接合面には、結晶欠陥が形成されてしまう。上記の製造方法では、その第3工程に先立って、中間半導体層に第3部分領域と第4部分領域を形成する第2工程を実施する。これにより、中間半導体層には、オフしたときに実質的に完全空乏化されない領域(非空乏化部分領域という)が形成される。なお、第3部分領域と第4部分領域は、導入された不純物が周囲に熱拡散することで形成される。このため、第3部分領域と第4部分領域は、熱拡散によって第2半導体層の裏面部にも形成される。非空乏化部分領域は、第2半導体層の裏面部にも形成される。したがって、第3工程を実施したときに、中間半導体層と第2半導体層の接合面に結晶欠陥が存在していたとしても、非空乏化部分領域が、その結晶欠陥に起因するリーク電流を抑えることができる。
本発明の他の一つの製造方法は、オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法に関する。本発明の他の一つの製造方法は、不純物を含む半導体層の表面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む部分領域と第2導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の上部分に形成する工程を備えている。本発明の製造方法は、半導体層の裏面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む部分領域と第2導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の下部分に形成する工程を備えている。
上記の製造方法を利用すると、貼り合わせ技術及びエピタキシャル成長技術を利用することなく、半導体層の上部分と下部分に、電界保持領域として機能する部分を形成することができる。貼り合わせ技術及びエピタキシャル成長技術を利用しないので、半導体層内に結晶欠陥が多量に存在することもない。上記の製造方法によると、リーク電流が抑えられた半導体装置を得ることができる。
上記の製造方法を利用すると、貼り合わせ技術及びエピタキシャル成長技術を利用することなく、半導体層の上部分と下部分に、電界保持領域として機能する部分を形成することができる。貼り合わせ技術及びエピタキシャル成長技術を利用しないので、半導体層内に結晶欠陥が多量に存在することもない。上記の製造方法によると、リーク電流が抑えられた半導体装置を得ることができる。
本発明によると、電界保持領域を一対の主電極間に有する縦型の半導体装置において、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善するとともに、リーク電流が低減された構造及びその製造方法を提供することができる。
本発明の特徴を列記する。
(第1形態) 第1部分領域のキャリア量と第2部分領域のキャリア量は、半導体装置がオフしたときに、第1部分領域と第2部分領域が実質的に完全空乏化される条件に設定されている。
(第2形態) 第5部分領域のキャリア量と第6部分領域のキャリア量は、半導体装置がオフしたときに、第5部分領域と第6部分領域が実質的に完全空乏化される条件に設定されている。
(第1形態) 第1部分領域のキャリア量と第2部分領域のキャリア量は、半導体装置がオフしたときに、第1部分領域と第2部分領域が実質的に完全空乏化される条件に設定されている。
(第2形態) 第5部分領域のキャリア量と第6部分領域のキャリア量は、半導体装置がオフしたときに、第5部分領域と第6部分領域が実質的に完全空乏化される条件に設定されている。
以下に、図面を参照して各実施例を説明する。以下に説明する各実施例では、半導体材料にシリコンを用いた例を示す。これらの例に代えて、半導体材料には、シリコン以外の半導体材料を用いてもよい。
(第1実施例)
図1に、半導体装置10の要部斜視図を模式的に示す。
まず、半導体装置10の概略を説明する。半導体装置10は、裏面側に形成されているドレイン電極22(主電極の一例)と、表面側に形成されているソース電極61(主電極の一例)を備えた縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。半導体装置10は、ドレイン電極22とソース電極61の間に、オフしたときに空乏層が形成される電界保持領域28を備えている。電界保持領域28は、複数の部分領域を備えていることを特徴としている。電界保持領域28は、第1電界保持部分領域24と、非空乏化部分領域25と、第2電界保持部分領域26を備えている。第1電界保持部分領域24は、電界保持領域28の下部分に形成されている。第2電界保持部分領域26は、電界保持領域28の上部分に形成されている。非空乏化部分領域25は、第1電界保持部分領域24と第2電界保持部分領域26の間に介在して形成されている。
(第1実施例)
図1に、半導体装置10の要部斜視図を模式的に示す。
まず、半導体装置10の概略を説明する。半導体装置10は、裏面側に形成されているドレイン電極22(主電極の一例)と、表面側に形成されているソース電極61(主電極の一例)を備えた縦型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。半導体装置10は、ドレイン電極22とソース電極61の間に、オフしたときに空乏層が形成される電界保持領域28を備えている。電界保持領域28は、複数の部分領域を備えていることを特徴としている。電界保持領域28は、第1電界保持部分領域24と、非空乏化部分領域25と、第2電界保持部分領域26を備えている。第1電界保持部分領域24は、電界保持領域28の下部分に形成されている。第2電界保持部分領域26は、電界保持領域28の上部分に形成されている。非空乏化部分領域25は、第1電界保持部分領域24と第2電界保持部分領域26の間に介在して形成されている。
後の製造方法の説明において詳細するが、電界保持部分領域28を有する半導体層は、第1電界保持部分領域24及び非空乏化部分領域25を有する下側の半導体層の上に、第2電界保持部分領域26を有する上側の半導体層をエピタキシャル成長することによって形成されている。あるいは、電界保持部分領域28を有する半導体層は、下側の半導体層と上側の半導体層を貼り合せることによって形成されている。このため、非空乏化部分領域25が及ぶ領域には、エピタキシャル成長又は貼り合せによって形成された結晶欠陥が存在している。換言すると、半導体装置10は、結晶欠陥が形成されている接合面に沿って、非空乏化部分領域25を備えていると特徴づけることができる。非空乏化部分領域25は、結晶欠陥に起因するリーク電流を低減することができる。
以下に、半導体装置10を詳細に説明する。
コレクタ電極22は、例えば蒸着法を利用して形成されている。コレクタ電極22の材料には、アルミニウムが用いられている。コレクタ電極22上には、n型の不純物を含むコレクタ領域23が形成されている。コレクタ領域23の不純物にはリンが用いられており、その不純物濃度は、概ね1×1015〜1×1021cm-3であり、より好ましくは概ね1×1019〜1×1020cm-3である。
コレクタ電極22は、例えば蒸着法を利用して形成されている。コレクタ電極22の材料には、アルミニウムが用いられている。コレクタ電極22上には、n型の不純物を含むコレクタ領域23が形成されている。コレクタ領域23の不純物にはリンが用いられており、その不純物濃度は、概ね1×1015〜1×1021cm-3であり、より好ましくは概ね1×1019〜1×1020cm-3である。
第1電界保持部分領域24は、コレクタ領域23上に形成されている。第1電界保持部分領域24は、n型の不純物を含む第1部分領域32と、p型の不純物を含む第2部分領域34を備えている。第1部分領域32の不純物にはリンが用いられており、その不純物濃度は、概ね1×1015〜1×1021cm-3であり、より好ましくは1×1015〜1×1018cm-3である。第2部分領域34の不純物にはボロンが用いられており、その不純物濃度は、概ね1×1015〜1×1018cm-3であり、より好ましくは1×1016〜1×1017cm-3ある。
図2に、第1電界保持部分領域24の横断面図を含む斜視図を示す。図2に示すように、第1部分領域32は、薄板状の形状を備えている。第2部分領域34も、薄板状の形状を備えている。第1部分領域32と第2部分領域34の組合せは、ドレイン電極22とソース電極61を結ぶ方向に直交する面内(以下、XY平面という)において、ストライプ状に配置されている。第1部分領域32と第2部分領域34の組合せは、XY平面において、X方向に繰返し形成されている。第1電界保持部分領域24は、ストライプ状のSJ構造を備えている。
第1部分領域32の幅32Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第2部分領域34の幅34Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第1部分領域32の不純物濃度と幅32Wの積は、第2部分領域34の不純物濃度と幅34Wの積に略一致している。即ち、第1部分領域32のキャリア量と第2部分領域34のキャリア量は、略一致している。この場合、第1電界保持部分領域24は、半導体装置10がオフしたときに、実質的に完全空乏化される。換言すると、第1電界保持部分領域24では、半導体装置10がオフしたときに、実質的に完全空乏化されるように、第1部分領域32のキャリア量と第2部分領域34のキャリア量が調整されている。なお、必要に応じて、第1部分領域32のキャリア量と第2部分領域34のキャリア量が不一致であってもよい。場合によっては、キャリア量を不一致にすることで、耐圧特性等が向上することもある。
図2に、第1電界保持部分領域24の横断面図を含む斜視図を示す。図2に示すように、第1部分領域32は、薄板状の形状を備えている。第2部分領域34も、薄板状の形状を備えている。第1部分領域32と第2部分領域34の組合せは、ドレイン電極22とソース電極61を結ぶ方向に直交する面内(以下、XY平面という)において、ストライプ状に配置されている。第1部分領域32と第2部分領域34の組合せは、XY平面において、X方向に繰返し形成されている。第1電界保持部分領域24は、ストライプ状のSJ構造を備えている。
第1部分領域32の幅32Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第2部分領域34の幅34Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第1部分領域32の不純物濃度と幅32Wの積は、第2部分領域34の不純物濃度と幅34Wの積に略一致している。即ち、第1部分領域32のキャリア量と第2部分領域34のキャリア量は、略一致している。この場合、第1電界保持部分領域24は、半導体装置10がオフしたときに、実質的に完全空乏化される。換言すると、第1電界保持部分領域24では、半導体装置10がオフしたときに、実質的に完全空乏化されるように、第1部分領域32のキャリア量と第2部分領域34のキャリア量が調整されている。なお、必要に応じて、第1部分領域32のキャリア量と第2部分領域34のキャリア量が不一致であってもよい。場合によっては、キャリア量を不一致にすることで、耐圧特性等が向上することもある。
図3及び図4に、第1部分領域32及び第2部分領域34の変形例を示す。前記のストライプ状のSJ構造に代えて、第1部分領域32及び第2部分領域34は、図3及び図4のSJ構造を採用してもよい。
図3の第1電界保持部分領域24は、四角柱状の第1部分領域32を備えている。第1部分領域32は、第1電界保持部分領域24内に分散して配置されている。第1電界保持部分領域24の残部が第2部分領域34になる。この場合の第1部分領域32と第2部分領域34の組合せは、X方向とY方向に繰返されている。
図4の第1電界保持部分領域24は、六角柱状の第1部分領域32と六角柱状の第2部分領域34を備えている。第1部分領域32と第2部分領域34の組合せは、X方向に繰返されている。また、複数個の第1部分領域32と複数個の第2部分領域34の組合せは、複数の方向に繰返し形成されている。
図3及び図4の変形例は、いずれの場合も、半導体装置10がオフしたときに、第1電界保持部分領域24が実質的に完全空乏化されるように、第1部分領域32のキャリア量と第2部分領域34のキャリア量が調整されているのが好ましい。
図3の第1電界保持部分領域24は、四角柱状の第1部分領域32を備えている。第1部分領域32は、第1電界保持部分領域24内に分散して配置されている。第1電界保持部分領域24の残部が第2部分領域34になる。この場合の第1部分領域32と第2部分領域34の組合せは、X方向とY方向に繰返されている。
図4の第1電界保持部分領域24は、六角柱状の第1部分領域32と六角柱状の第2部分領域34を備えている。第1部分領域32と第2部分領域34の組合せは、X方向に繰返されている。また、複数個の第1部分領域32と複数個の第2部分領域34の組合せは、複数の方向に繰返し形成されている。
図3及び図4の変形例は、いずれの場合も、半導体装置10がオフしたときに、第1電界保持部分領域24が実質的に完全空乏化されるように、第1部分領域32のキャリア量と第2部分領域34のキャリア量が調整されているのが好ましい。
図1に戻る。非空乏化部分領域25は、第1電界保持部分領域24上に形成されている。非空乏化部分領域25は、n型の不純物を高濃度に含む第3部分領域42と、p型の不純物を高濃度に含む第4部分領域44を備えている。第3部分領域42の不純物にはリンが用いられており、その不純物濃度は、概ね1×1016〜1×1021cm-3であり、より好ましくは1×1017〜1×1020cm-3ある。第4部分領域44の不純物にはボロンが用いられており、その不純物濃度は、概ね1×1016〜1×1021cm-3であり、より好ましくは1×1017〜1×1020cm-3ある。第3部分領域42と第4部分領域44の不純物濃度は、第1電界保持部分領域24及び第2電界保持部分領域26を構成する各部分領域の不純物濃度よりも濃く形成されている。
図5に、非空乏化部分領域25の横断面図を含む斜視図示す。第3部分領域42は、XY平面において、X方向に伸びて形成されている。第4部分領域44も、XY平面において、X方向に伸びて形成されている。第3部分領域42と第4部分領域44の組合せは、XY平面において、ストライプ状に配置されている。第3部分領域42と第4部分領域44の組合せは、XY平面において、Y方向に繰返し形成されている。
図5に、非空乏化部分領域25の横断面図を含む斜視図示す。第3部分領域42は、XY平面において、X方向に伸びて形成されている。第4部分領域44も、XY平面において、X方向に伸びて形成されている。第3部分領域42と第4部分領域44の組合せは、XY平面において、ストライプ状に配置されている。第3部分領域42と第4部分領域44の組合せは、XY平面において、Y方向に繰返し形成されている。
第3部分領域42及び第4部分領域44の長手方向(X方向)は、ドレイン電極22とソース電極61を結ぶ方向(Z方向)に沿って観測したときに、第1電界保持部分領域24のストライプの繰返し方向成分(X方向成分)を有している。この例では、第3部分領域42及び第4部分領域44の長手方向は、第1電界保持部分領域24のストライプの繰返し方向に一致している。したがって、第3部分領域42及び第4部分領域44の長手方向は、第1電界保持部分領域24のストライプの繰返し方向成分のみを有している。しかしながら、第3部分領域42及び第4部分領域44の長手方向は、少なくとも前記ストライプの繰返し方向成分を有していれば良い。即ち、第3部分領域42及び第4部分領域44の長手方向は、前記ストライプの繰返し方向に傾斜していてもよい。この関係が得られていれば、第3部分領域42は、第1部分領域意32と確実に接することができる。同様に、第4部分領域44は、第2部分領域34と確実に接することができる。
第3部分領域42の幅42Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第4部分領域44の幅44Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第3部分領域42の不純物濃度と幅42Wの積及び第4部分領域44の不純物濃度と幅44Wの積は、第1部分領域32の不純物濃度と幅32Wの積及び第2部分領域34の不純物濃度と幅34Wの積よりも大きな値に調整されている。このため、第1部分領域32と第2部分領域34が実質的に空乏化するときは、第3部分領域42と第4部分領域44は実質的に空乏化しない。
第3部分領域42の幅42Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第4部分領域44の幅44Wは、概ね0.1〜40μmに調整されており、より好ましくは0.5〜10μmに調整されている。第3部分領域42の不純物濃度と幅42Wの積及び第4部分領域44の不純物濃度と幅44Wの積は、第1部分領域32の不純物濃度と幅32Wの積及び第2部分領域34の不純物濃度と幅34Wの積よりも大きな値に調整されている。このため、第1部分領域32と第2部分領域34が実質的に空乏化するときは、第3部分領域42と第4部分領域44は実質的に空乏化しない。
第2電界保持部分領域26は、非空乏化部分領域25上に形成されている。第2電界保持部分領域26は、n型の不純物を含む第5部分領域52と、p型の不純物を含む第6部分領域54を備えている。第5部分領域52の不純物にはリンが用いられている。第6部分領域54の不純物にはボロンが用いられている。第5部分領域52及び第6部分領域54の形状及び不純物濃度は、第1部分領域22及び第2部分領域24の形状にほぼ一致している。即ち、第5部分領域52及び第6部分領域54の形状は、薄板状である。第5部分領域52と第6部分領域54の組合せは、XY平面において、ストライプ状に配置されている。第5部分領域52と第6部分領域54の組合せは、XY平面において、X方向に繰返し形成されている。したがって、第5部分領域52と第6部分領域54の組合せのストライプは、ドレイン電極22とソース電極61を結ぶ方向(Z方向)に沿って観測したときに、第3部分領域42及び第4部分領域44の長手方向に直交している。この関係が得られているので、第5部分領域52は、第3部分領域意42と確実に接することができる。同様に、第6部分領域54は、第4部分領域44と確実に接することができる。したがって、第1部分領域32と第5部分領域52は、第3部分領域42を介して接している。同様に、第2部分領域34と第6部分領域54は、第4部分領域44を介して接している。
また、第5部分領域52の不純物濃度と幅の積は、第6部分領域54の不純物濃度と幅の積に略一致している。即ち、第5部分領域52のキャリア量と第6部分領域54のキャリア量は、略一致している。換言すると、半導体装置10がオフしたときに、第1電界保持部分領域24が実質的に完全空乏化されるように、第1部分領域32のキャリア量と第2部分領域34のキャリア量が調整されている。第2電界保持部分領域26は、ストライプ状のSJ構造を備えている。
また、第5部分領域52の不純物濃度と幅の積は、第6部分領域54の不純物濃度と幅の積に略一致している。即ち、第5部分領域52のキャリア量と第6部分領域54のキャリア量は、略一致している。換言すると、半導体装置10がオフしたときに、第1電界保持部分領域24が実質的に完全空乏化されるように、第1部分領域32のキャリア量と第2部分領域34のキャリア量が調整されている。第2電界保持部分領域26は、ストライプ状のSJ構造を備えている。
第2電界保持部分領域26の表面部には、表面部構造が作り込まれている。表面部構造は、ボディ領域66とソース領域65を備えている。なお、この表面部構造は、半導体装置10がオフしたときに、電界を保持する領域ではない。したがって、正確な意味では、表面部構造は、電界保持部分領域26の一部ではない。第2電界保持部分領域26は、ボディ領域66及びソース領域65が形成されている表面部構造を除いた部分をいう。
ボディ領域66は、第5部分領域52及び第6部分領域54に接して形成されている。ボディ領域66の不純物にはボロンが用いられており、その不純物濃度は、概ね1×1015〜1×1018cm-3であり、より好ましくは概ね1×1016〜1×1017cm-3である。
ソース領域65は、ボディ領域65内に選択的に形成されており、ボディ領域65によって第5部分領域52から隔てられている。ソース領域65の不純物にはリンが用いられており、その不純物濃度は、概ね1×1019〜1×1021cm-3であり、より好ましくは概ね1×1019〜1×1020cm-3である。
ボディ領域66及びソース領域65は、ソース電極61に電気的に接続されている。
ボディ領域66は、第5部分領域52及び第6部分領域54に接して形成されている。ボディ領域66の不純物にはボロンが用いられており、その不純物濃度は、概ね1×1015〜1×1018cm-3であり、より好ましくは概ね1×1016〜1×1017cm-3である。
ソース領域65は、ボディ領域65内に選択的に形成されており、ボディ領域65によって第5部分領域52から隔てられている。ソース領域65の不純物にはリンが用いられており、その不純物濃度は、概ね1×1019〜1×1021cm-3であり、より好ましくは概ね1×1019〜1×1020cm-3である。
ボディ領域66及びソース領域65は、ソース電極61に電気的に接続されている。
表面部構造はさらに、ゲート絶縁膜64、ゲート電極63及び層間絶縁膜62を備えている。ゲート絶縁膜64、ゲート電極63及び層間絶縁膜62は、第2電界保持部分領域26上に形成されている。ゲート電極63は、ソース領域65と第5部分領域52を隔てているボディ領域66に、ゲート絶縁膜64を介して対向している。ゲート電極63とソース電極61は、層間絶縁膜62によって隔てられている。
ゲート絶縁膜64には、酸化シリコンが用いられている。ゲート電極63には、不純物がドープされたポリシリコンが用いられている。層間絶縁膜62には、酸化シリコンが用いられている。
ゲート絶縁膜64には、酸化シリコンが用いられている。ゲート電極63には、不純物がドープされたポリシリコンが用いられている。層間絶縁膜62には、酸化シリコンが用いられている。
次に、半導体装置10の動作を説明する。
ドレイン電極22に正の電圧が印加され、ソース電極61が接地され、ゲート電極63に正の電圧が印加されると、半導体装置10はオン状態になる。オン状態では、ゲート電極63が対向しているボディ領域66に反転層が形成される。反転層は、ソース領域65と第5部分領域52の間に存在するボディ領域66に亘って形成される。ソース領域65から供給された電子は、反転層を介して第5部分領域52に移動する。電子は、第5部分領域52、第3部分領域42及び第1部分領域32を介してドレイン領域23にまで流れる。これにより、半導体装置10のドレイン電極22とソース電極61の間は導通する。
ドレイン電極22に正の電圧が印加され、ソース電極61が接地され、ゲート電極63に正の電圧が印加されると、半導体装置10はオン状態になる。オン状態では、ゲート電極63が対向しているボディ領域66に反転層が形成される。反転層は、ソース領域65と第5部分領域52の間に存在するボディ領域66に亘って形成される。ソース領域65から供給された電子は、反転層を介して第5部分領域52に移動する。電子は、第5部分領域52、第3部分領域42及び第1部分領域32を介してドレイン領域23にまで流れる。これにより、半導体装置10のドレイン電極22とソース電極61の間は導通する。
ゲート電極63とソース電極61の間の電位差が無くなると(又は負の電位差になると)、半導体装置10はオフ状態になる。オフ状態では、ゲート電極63が対向しているボディ領域66に反転層が形成されない。このため、ソース領域65から第5部分領域52への電子の供給が停止する。
半導体装置10がオフすると、第1電界保持部分領域24及び第2電界保持部分領域26は、実質的に完全空乏化される。このとき、第1部分領域32、第3部分領域42及び第5部分領域52は、ドレイン電極22の電位に固定されている。第2部分領域34、第4部分領域44及び第6部分領域54は、ソース電極61の電位に固定されている。各部分領域が、フローティング状態になることはない。したがって、第1部分領域32と第2部分領域34の接合面には、逆バイアスが印加される。さらに、第5部分領域52と第6部分領域の接合面にも、逆バイアスが印加される。このため、第1電界保持部分領域24では、第1部分領域32と第2部分領域34の接合面から空乏層が伸びて形成され、この空乏層が第1部分領域32及び第2部分領域34に存在するキャリアを排除する。第1部分領域32のキャリア量と第2部分領域34のキャリア量が略一致しているので、第1部分領域32及び第2部分領域34は実質的に完全空乏化される。同様に、第2電界保持部分領域26では、第5部分領域52と第6部分領域54の接合面から空乏層が伸びて形成され、この空乏層が第5部分領域52及び第6部分領域64に存在するキャリアを排除する。第5部分領域52のキャリア量と第6部分領域54のキャリア量が略一致しているので、第5部分領域52及び第6部分領域54は実質的に完全空乏化される。
半導体装置10がオフすると、第1電界保持部分領域24及び第2電界保持部分領域26は、実質的に完全空乏化される。このとき、第1部分領域32、第3部分領域42及び第5部分領域52は、ドレイン電極22の電位に固定されている。第2部分領域34、第4部分領域44及び第6部分領域54は、ソース電極61の電位に固定されている。各部分領域が、フローティング状態になることはない。したがって、第1部分領域32と第2部分領域34の接合面には、逆バイアスが印加される。さらに、第5部分領域52と第6部分領域の接合面にも、逆バイアスが印加される。このため、第1電界保持部分領域24では、第1部分領域32と第2部分領域34の接合面から空乏層が伸びて形成され、この空乏層が第1部分領域32及び第2部分領域34に存在するキャリアを排除する。第1部分領域32のキャリア量と第2部分領域34のキャリア量が略一致しているので、第1部分領域32及び第2部分領域34は実質的に完全空乏化される。同様に、第2電界保持部分領域26では、第5部分領域52と第6部分領域54の接合面から空乏層が伸びて形成され、この空乏層が第5部分領域52及び第6部分領域64に存在するキャリアを排除する。第5部分領域52のキャリア量と第6部分領域54のキャリア量が略一致しているので、第5部分領域52及び第6部分領域54は実質的に完全空乏化される。
一方、非空乏化部分領域25では、第3部分領域42のキャリア量と第4部分領域のキャリア量が多く調整されている。このため、第1電界保持部分領域24及び第2電界保持部分領域26が実質的に完全空乏化するときは、非空乏化部分領域25の第3部分領域42及び第4部分領域44は、実質的に完全空乏化されない。
図6に、電界保持領域28にかかる電界強度の分布を示す。縦軸は、電界保持領域28の深さを示す。縦軸に付される番号は、図中の領域の番号に対応している。横軸は、電界強度を示す。
図6に示すように、第1電界保持部分領域24及び第2電界保持部分領域25は、実質的に完全空乏化されているので、電界を保持することができる。一方、非空乏化部分領域25は、実質的に完全空乏化されないので、電界を保持することができない。後述の製造方法で詳細するが、非空乏化部分領域25には、結晶欠陥が存在している。このため、非空乏化部分領域25には、結晶欠陥に起因する準位が形成されており。電子・正孔が移動する現象が活発化する状態にある。しかしながら、図6に示すように、非空乏化部分領域25には、電界が加わらない。このため、結晶欠陥に起因する準位を介して電子・正孔の移動が活発化することが抑えられる。したがって、非空乏化部分領域25は、結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
図6に示すように、第1電界保持部分領域24及び第2電界保持部分領域25は、実質的に完全空乏化されているので、電界を保持することができる。一方、非空乏化部分領域25は、実質的に完全空乏化されないので、電界を保持することができない。後述の製造方法で詳細するが、非空乏化部分領域25には、結晶欠陥が存在している。このため、非空乏化部分領域25には、結晶欠陥に起因する準位が形成されており。電子・正孔が移動する現象が活発化する状態にある。しかしながら、図6に示すように、非空乏化部分領域25には、電界が加わらない。このため、結晶欠陥に起因する準位を介して電子・正孔の移動が活発化することが抑えられる。したがって、非空乏化部分領域25は、結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
後述の製造方法で説明するように、第1電界保持部分領域24と第2電界保持部分領域26に形成されているSJ構造は、それぞれ別の工程で形成されている。したがって、第1電界保持部分領域24と第2電界保持部分領域26は、従来のSJ構造を有する半導体装置の電界保持領域に相当している。半導体装置10は、従来のSJ構造を有する半導体装置の電界保持領域に相当する部分を少なくとも2つ備えていると評価することができる。このため、第1電界保持部分領域24と第2電界保持部分領域26は、現状のトレンチ加工技術におけるアスペクト比の制約を受け入れながら、実質的な厚みが大きい電界保持領域28を構成している。半導体装置10は、耐圧とオン抵抗(又はオン電圧)の間のトレードオフ関係を改善することができる。
(半導体装置10の変形例)
図7に、半導体装置10の変形例の半導体装置100の要部斜視図を模式的に示す。図8に、半導体装置100の非空乏化部分領域25の横断面図を含む斜視図を示す。
半導体装置100の非空乏化部分領域25は、X方向に伸びる第3部分領域142を備えている。第3部分領域142は、Y方向に分散して形成されている。第3部分領域142とそれに隣合う第3部分領域142の間には、第1電界保持部分領域24の第1部分領域32及び第2部分領域34が露出している。この場合、第1電界保持部分領域24の第2部分領域34の一部は、非空乏化部分領域25の第4部分領域を兼用していると観念できる。
第1部分領域32と第5部分領域54は、第3部分領域142を介して接している。第2部分領域34と第6部分領域54は、直接的に接している(あるいは、第2部分領域34の一部を第4部分領域と観念すれば、第4部分領域を介して接しているともいえる)。
このため、半導体装置100がオンしたときには、電子は、第5部分領域52、第3部分領域142及び第1部分領域32を介してドレイン領域23にまで流れる。また、半導体装置100がオフしたときには、各部分領域がフローティング状態になることもない。このため、第1電界保持部分領域24及び第2電界保持部分領域26は、実質的に完全空乏化される。
非空乏化部分領域25では、第3部分領域142のキャリア量が隣接する領域に対して過剰な状態になっている。したがって、半導体装置100がオフしたときには、キャリア量のアンバランスによって、非空乏化部分領域25は、実質的に完全空乏化されない。このため、非空乏化部分領域25には、電界が加わらない。非空乏化部分領域25は、結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
図7に、半導体装置10の変形例の半導体装置100の要部斜視図を模式的に示す。図8に、半導体装置100の非空乏化部分領域25の横断面図を含む斜視図を示す。
半導体装置100の非空乏化部分領域25は、X方向に伸びる第3部分領域142を備えている。第3部分領域142は、Y方向に分散して形成されている。第3部分領域142とそれに隣合う第3部分領域142の間には、第1電界保持部分領域24の第1部分領域32及び第2部分領域34が露出している。この場合、第1電界保持部分領域24の第2部分領域34の一部は、非空乏化部分領域25の第4部分領域を兼用していると観念できる。
第1部分領域32と第5部分領域54は、第3部分領域142を介して接している。第2部分領域34と第6部分領域54は、直接的に接している(あるいは、第2部分領域34の一部を第4部分領域と観念すれば、第4部分領域を介して接しているともいえる)。
このため、半導体装置100がオンしたときには、電子は、第5部分領域52、第3部分領域142及び第1部分領域32を介してドレイン領域23にまで流れる。また、半導体装置100がオフしたときには、各部分領域がフローティング状態になることもない。このため、第1電界保持部分領域24及び第2電界保持部分領域26は、実質的に完全空乏化される。
非空乏化部分領域25では、第3部分領域142のキャリア量が隣接する領域に対して過剰な状態になっている。したがって、半導体装置100がオフしたときには、キャリア量のアンバランスによって、非空乏化部分領域25は、実質的に完全空乏化されない。このため、非空乏化部分領域25には、電界が加わらない。非空乏化部分領域25は、結晶欠陥が存在していたとしても、その結晶欠陥に起因するリーク電流を抑えることができる。
(半導体装置10の製造方法)
図9〜図16を参照して、半導体装置10の製造方法を説明する。
まず、図9に示すように、n型の不純物を含むシリコン基板23(後に、コレクタ領域23になる)と、そのシリコン基板23上に形成されている第1エピタキシャル層29a(後に、第1電界保持部分領域24及び非空乏化部分領域25になる)と、その第1エピタキシャル層29aの表面に形成されている第1酸化シリコン膜72を備えた第1半導体層20Aを準備する。第1エピタキシャル層29aは、シリコン基板23の表面に対して、リンを導入しながらシリコンをエピタキシャル成長させることで形成される。第1酸化シリコン膜72は、CVD(Chemical Vapor Deposition)法を利用して、第1エピタキシャル層29a上に形成される。これらの工程を経て、半導体層20Aを準備することができる。
図9〜図16を参照して、半導体装置10の製造方法を説明する。
まず、図9に示すように、n型の不純物を含むシリコン基板23(後に、コレクタ領域23になる)と、そのシリコン基板23上に形成されている第1エピタキシャル層29a(後に、第1電界保持部分領域24及び非空乏化部分領域25になる)と、その第1エピタキシャル層29aの表面に形成されている第1酸化シリコン膜72を備えた第1半導体層20Aを準備する。第1エピタキシャル層29aは、シリコン基板23の表面に対して、リンを導入しながらシリコンをエピタキシャル成長させることで形成される。第1酸化シリコン膜72は、CVD(Chemical Vapor Deposition)法を利用して、第1エピタキシャル層29a上に形成される。これらの工程を経て、半導体層20Aを準備することができる。
次に、図10に示すように、第1酸化シリコン膜72にストライプ状の開口を形成する。第1酸化シリコン膜72の開口からは、第1エピタキシャル層29aの一部が露出する。次に、露出する第1エピタキシャル層29aの表面から半導体基板23にまで達する複数のトレンチ73を形成する。
次に、図11に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ73群内に第1充填領域74を形成する。第1充填領域74は、第1エピタキシャル層29aの表面を覆うまで成長させる。
次に、図12に示すように、CMP(Chemical Mechanical Polish)法を利用して、第1充填領域74の一部と第1酸化シリコン膜72を研磨する。これにより、第1部分領域32と第2部分領域34の組合せが、第1半導体層20A内に繰返したSJ構造が得られる。
次に、図12に示すように、CMP(Chemical Mechanical Polish)法を利用して、第1充填領域74の一部と第1酸化シリコン膜72を研磨する。これにより、第1部分領域32と第2部分領域34の組合せが、第1半導体層20A内に繰返したSJ構造が得られる。
次に、図13に示すように、イオン注入技術を利用して、第1半導体層20Aの表面部に第3部分領域42及び第4部分領域44を形成する。第3部分領域42及び第4部分領域44は、その長手方向が、平面視したときに、第1部分領域32と第2部分領域34の組合せの繰返し方向成分を有するように形成される。このとき、第3部分領域42及び第4部分領域44は、半導体装置がオフしたときに、第3部分領域42及び第4部分領域44が完全空乏化しないような条件で形成される。例えば、第3部分領域42及び第4部分領域44の幅、不純物濃度が調整される。具体的には、第3部分領域42に導入されるキャリア量と第4部分領域44に導入されるキャリア量が一致しない条件で形成される。
なお、第3部分領域42及び第4部分領域44は、第1半導体層20Aの表面部に直接的に形成するのに代えて、第1半導体層20A上に中間半導体層を形成し、その中間半導体層に形成してもよい。
なお、第3部分領域42及び第4部分領域44は、第1半導体層20Aの表面部に直接的に形成するのに代えて、第1半導体層20A上に中間半導体層を形成し、その中間半導体層に形成してもよい。
次に、図14に示すように、第1半導体層20A上に、第2エピタキシャル層29bと第2酸化シリコン膜75を備えた第2半導体層20Bを形成する。第2エピタキシャル層29bは、第1半導体層20A上に、リンを導入しながらシリコンをエピタキシャル成長させることで形成される。このとき、第1半導体層20Aと第2半導体層20Bの接合面に、結晶欠陥が形成されてしまう。この結晶欠陥の不具合は、後に説明するように、第3部分領域42及び第4部分領域44によって対策される。第2酸化シリコン膜75は、CVD法を利用して、第2エピタキシャル層29b上に形成される。
なお、第2半導体層20Bは、エピタキシャル成長技術を利用するのに代えて、貼り合せ技術を利用しても形成することができる。この場合、予め第2半導体層20Bを別に準備しておき、第1半導体層20Aと第2半導体層20Bを真空中で貼り合せる。第1半導体層20Aと第2半導体層20Bを貼り合せる前に、第1半導体層20Aの表面の自然酸化膜を除去しておくのが好ましい。次に、高温雰囲気下において、シランガス(SiH4)と水素ガス(H2)の混合ガスに第1半導体層20Aと第2半導体層20Bを曝す。これにより、第1半導体層20Aと第2半導体層20Bの接合面が反応し、両者を接合させることができる。しかしながら、この場合も、第1半導体層20Aと第2半導体層20Bの接合面に、結晶欠陥が形成されてしまう。
なお、第2半導体層20Bは、エピタキシャル成長技術を利用するのに代えて、貼り合せ技術を利用しても形成することができる。この場合、予め第2半導体層20Bを別に準備しておき、第1半導体層20Aと第2半導体層20Bを真空中で貼り合せる。第1半導体層20Aと第2半導体層20Bを貼り合せる前に、第1半導体層20Aの表面の自然酸化膜を除去しておくのが好ましい。次に、高温雰囲気下において、シランガス(SiH4)と水素ガス(H2)の混合ガスに第1半導体層20Aと第2半導体層20Bを曝す。これにより、第1半導体層20Aと第2半導体層20Bの接合面が反応し、両者を接合させることができる。しかしながら、この場合も、第1半導体層20Aと第2半導体層20Bの接合面に、結晶欠陥が形成されてしまう。
次に、図15に示すように、第2エピタキシャル層29bに複数のトレンチを形成し、そのトレンチ群内にボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ群内に第2充填領域76を形成する。
次に、図16に示すように、CMP法を利用して、第2充填領域76の一部と第2酸化シリコン膜75を研磨する。これにより、第5部分領域52と第6部分領域54の組合せが、第2半導体層20B内に繰返したSJ構造が得られる。
次に、図16に示すように、CMP法を利用して、第2充填領域76の一部と第2酸化シリコン膜75を研磨する。これにより、第5部分領域52と第6部分領域54の組合せが、第2半導体層20B内に繰返したSJ構造が得られる。
次に、リソグラフィー技術及びイオン注入技術を利用して、図1に示すボディ領域66及びソース領域65を作り込む。
この後に、第3部分領域42、第4部分領域44、ボディ領域66及びソース領域64に導入された不純物を活性化するために、熱処理を実施する。熱処理を実施すると、第3部分領域42及第4部分領域44は、不純物が周囲に熱拡散する。このため、第3部分領域42及び第4部分領域44は、第2半導体層20Bの裏面部の一部にも形成される。したがって、第3部分領域42及び第4部分領域44は、第1半導体層20Aの表面部と第2半導体層20Bの裏面部に亘って形成される。これにより、第3部分領域42及び第4部分領域44は、第1半導体層20Aと第2半導体層20Bの接合面に形成されている結晶欠陥の存在範囲を覆うように形成される。このため、上記の工程を経て得られる半導体装置10は、結晶欠陥に起因するリーク電流が抑えられる。
この後に、第3部分領域42、第4部分領域44、ボディ領域66及びソース領域64に導入された不純物を活性化するために、熱処理を実施する。熱処理を実施すると、第3部分領域42及第4部分領域44は、不純物が周囲に熱拡散する。このため、第3部分領域42及び第4部分領域44は、第2半導体層20Bの裏面部の一部にも形成される。したがって、第3部分領域42及び第4部分領域44は、第1半導体層20Aの表面部と第2半導体層20Bの裏面部に亘って形成される。これにより、第3部分領域42及び第4部分領域44は、第1半導体層20Aと第2半導体層20Bの接合面に形成されている結晶欠陥の存在範囲を覆うように形成される。このため、上記の工程を経て得られる半導体装置10は、結晶欠陥に起因するリーク電流が抑えられる。
(第2実施例)
図17に、半導体装置300の要部斜視図を模式的に示す。
まず、半導体装置300の概略を説明する。後の製造工程において詳細に説明するように、半導体装置300は、エピタキシャル成長技術又は貼り合せ技術を利用しないで得られた電界保持領域328を備えている。電界保持領域328は、第1電界保持部分領域324と第2電界保持部分領域326を備えている。第1電界保持部分領域324は、電界保持領域328の下部分に形成されている。第2電界保持部分領域326は、電界保持領域328の上部分に形成されている。半導体装置300には、エピタキシャル成長技術又は貼り合わせ技術を利用することなく、電界保持領域328の上部分と下部分に、第1電界保持部分領域324と第2電界保持部分領域326が形成されている。エピタキシャル成長技術又は貼り合わせ技術を利用しないので、半導体装置300では、電界保持領域328内に結晶欠陥が多量に存在することもない。このため、半導体装置300では、リーク電流が抑えられている。
図17に、半導体装置300の要部斜視図を模式的に示す。
まず、半導体装置300の概略を説明する。後の製造工程において詳細に説明するように、半導体装置300は、エピタキシャル成長技術又は貼り合せ技術を利用しないで得られた電界保持領域328を備えている。電界保持領域328は、第1電界保持部分領域324と第2電界保持部分領域326を備えている。第1電界保持部分領域324は、電界保持領域328の下部分に形成されている。第2電界保持部分領域326は、電界保持領域328の上部分に形成されている。半導体装置300には、エピタキシャル成長技術又は貼り合わせ技術を利用することなく、電界保持領域328の上部分と下部分に、第1電界保持部分領域324と第2電界保持部分領域326が形成されている。エピタキシャル成長技術又は貼り合わせ技術を利用しないので、半導体装置300では、電界保持領域328内に結晶欠陥が多量に存在することもない。このため、半導体装置300では、リーク電流が抑えられている。
(半導体装置300の製造方法)
図18〜23を参照して、半導体装置300の製造方法を説明する。
まず、図18に示すように、n型の不純物を含むシリコン基板320と、そのシリコン基板320上に形成されている第1酸化シリコン膜372を備えた半導体層20Cを準備する。第1酸化シリコン膜372は、CVD(Chemical Vapor Deposition)法を利用して、シリコン基板320上に形成される。これらの工程を経て、半導体層20Cを準備することができる。
図18〜23を参照して、半導体装置300の製造方法を説明する。
まず、図18に示すように、n型の不純物を含むシリコン基板320と、そのシリコン基板320上に形成されている第1酸化シリコン膜372を備えた半導体層20Cを準備する。第1酸化シリコン膜372は、CVD(Chemical Vapor Deposition)法を利用して、シリコン基板320上に形成される。これらの工程を経て、半導体層20Cを準備することができる。
次に、図19に示すように、第1酸化シリコン膜372にストライプ状の開口を形成した後に、露出するシリコン基板320の表面から中間に向けて伸びる複数のトレンチ373を形成する。
次に、図20に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ373群内に第1充填領域374を形成する。第1充填領域374は、シリコン基板320の表面を覆うまで成長させる。
次に、図21に示すように、シリコン基板320の裏面に第2酸化シリコン膜375を形成する。さらに、その第2酸化シリコン膜375にストライプ状の開口を形成した後に、露出するシリコン基板320の裏面から中間に向けて伸びる複数のトレンチ376を形成する。このとき、トレンチ376の長手方向は、シリコン基板320の厚み方向(紙面上下)から観測したときに、シリコン基板320の上部分に形成されたトレンチ373の長手方向に対して直交して形成する。これにより、シリコン基板320の上部分に形成されたSJ構造の部分領域と、下部分に形成されたSJ構造の部分領域の位置合わせが簡単化される。
次に、図20に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ373群内に第1充填領域374を形成する。第1充填領域374は、シリコン基板320の表面を覆うまで成長させる。
次に、図21に示すように、シリコン基板320の裏面に第2酸化シリコン膜375を形成する。さらに、その第2酸化シリコン膜375にストライプ状の開口を形成した後に、露出するシリコン基板320の裏面から中間に向けて伸びる複数のトレンチ376を形成する。このとき、トレンチ376の長手方向は、シリコン基板320の厚み方向(紙面上下)から観測したときに、シリコン基板320の上部分に形成されたトレンチ373の長手方向に対して直交して形成する。これにより、シリコン基板320の上部分に形成されたSJ構造の部分領域と、下部分に形成されたSJ構造の部分領域の位置合わせが簡単化される。
次に、図22に示すように、ボロンを導入しながらシリコンをエピタキシャル成長させ、トレンチ376群内に第2充填領域377を形成する。第2充填領域377は、シリコン基板320の裏面を覆うまで成長させる。
次に、図23に示すように、CMP法を利用して、第1充填領域374の一部と第1酸化シリコン膜372を研磨する。さらに、CMP法を利用して、第2充填領域377の一部と第2酸化シリコン膜375を研磨する。これにより、第5部分領域352と第6部分領域354の組合せが、シリコン基板320の上部分に繰返したSJ構造が得られる。さらに、第1部分領域332と第2部分領域334の組合せが、シリコン基板320の下部分に繰返したSJ構造が得られる。
上記の製造方法を利用すると、貼り合わせ技術及びエピタキシャル成長技術を利用することなく、シリコン基板320の上部分と下部分に、電界保持領域として機能する部分を形成することができる。貼り合わせ技術及びエピタキシャル成長技術を利用しないので、シリコン基板320内に結晶欠陥が多量に存在することもない。上記の製造方法によると、リーク電流が抑えられた半導体装置300を得ることができる。
次に、図23に示すように、CMP法を利用して、第1充填領域374の一部と第1酸化シリコン膜372を研磨する。さらに、CMP法を利用して、第2充填領域377の一部と第2酸化シリコン膜375を研磨する。これにより、第5部分領域352と第6部分領域354の組合せが、シリコン基板320の上部分に繰返したSJ構造が得られる。さらに、第1部分領域332と第2部分領域334の組合せが、シリコン基板320の下部分に繰返したSJ構造が得られる。
上記の製造方法を利用すると、貼り合わせ技術及びエピタキシャル成長技術を利用することなく、シリコン基板320の上部分と下部分に、電界保持領域として機能する部分を形成することができる。貼り合わせ技術及びエピタキシャル成長技術を利用しないので、シリコン基板320内に結晶欠陥が多量に存在することもない。上記の製造方法によると、リーク電流が抑えられた半導体装置300を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
22、322:ドレイン電極
23、323:ドレイン領域
24、324:第1電界保持部分領域
25:非空乏化部分領域
26、326:第2電界保持部分領域
28、328:電界保持領域
32、332:第1部分領域
34、334:第2部分領域
42、142:第3部分領域
44:第4部分領域
52、352:第5部分領域
54、354:第6部分領域
61、361:ソース電極
62、362:層間絶縁膜
63、363:ゲート電極
64、364:ゲート絶縁膜
65、365:ソース領域
66、366:ボディ領域
23、323:ドレイン領域
24、324:第1電界保持部分領域
25:非空乏化部分領域
26、326:第2電界保持部分領域
28、328:電界保持領域
32、332:第1部分領域
34、334:第2部分領域
42、142:第3部分領域
44:第4部分領域
52、352:第5部分領域
54、354:第6部分領域
61、361:ソース電極
62、362:層間絶縁膜
63、363:ゲート電極
64、364:ゲート絶縁膜
65、365:ソース領域
66、366:ボディ領域
Claims (6)
- オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置であり、
前記電界保持領域は、
第1電界保持部分領域と、
その第1電界保持部分領域上に形成されている非空乏化部分領域と、
その非電界保持部分領域上に形成されている第2電界保持部分領域を備えており、
第1電界保持部分領域は、第1導電型の不純物を含む第1部分領域と、第2導電型の不純物を含む第2部分領域を備えており、その第1部分領域と第2部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されており、
非空乏化部分領域は、第1導電型の不純物を含む第3部分領域と、第2導電型の不純物を含む第4部分領域を備えており、その第3部分領域に含まれるキャリア量と第4部分領域に含まれるキャリア量は、オフしたときに第3部分領域と第4部分領域が実質的に完全空乏化されない条件に設定されており、
第2電界保持部分領域は、第1導電型の不純物を含む第5部分領域と、第2導電型の不純物を含む第6部分領域を備えており、その第5部分領域と第6部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、少なくとも一方方向に繰返し形成されており、
第1部分領域と第5部分領域は、第3部分領域を介して接しており、
第2部分領域と第6部分領域は、第4部分領域を介して接している半導体装置。 - 第1部分領域及び第2部分領域は薄板状であり、第1部分領域と第2部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されており、
第5部分領域及び第6部分領域は薄板状であり、第5部分領域と第6部分領域の組合せは、一対の主電極を結ぶ方向に直交する面内において、ストライプ状に配置されており、
第3部分領域及び/又は第4部分領域は、一対の主電極を結ぶ方向に直交する面内において、長手方向をもって伸びており、その第3部分領域及び/又は第4部分領域の前記長手方向は、一対の主電極を結ぶ方向に沿って観測したときに、第1電界保持部分領域のストライプの繰返し方向成分及び第2電界保持部分領域のストライプの繰返し方向成分を有していることを特徴とする請求項1の半導体装置。 - 第3部分領域及び/又は第4部分領域の不純物濃度は、第1電界保持部分領域及び第2電界保持部分領域を構成する各部分領域の不純物濃度よりも濃いことを特徴とする請求項1又は2の半導体装置。
- オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法であり、
不純物を含む第1半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第1半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第1部分領域と第2導電型の不純物を含む第2部分領域の組合せの繰返しを第1半導体層内に形成する第1工程と、
その第1半導体層の表面部の一部に第1導電型及び/又は第2導電型の不純物を導入し、第1導電型の不純物を含む第3部分領域及び/又は第2導電型の不純物を含む第4部分領域を形成する第2工程と、
その第1半導体層の表面に不純物を含む第2半導体層を形成する第3工程と、
その第2半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第2半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第5部分領域と第2導電型の不純物を含む第6部分領域の組合せの繰返しを第2半導体層内に形成する第4工程と、を備え、
前記第2工程では、第1半導体層の表面部の一部に第3部分領域及び/又は第4部分領域を形成することによって、オフしたときに第1半導体層の表面部が実質的に完全空乏化されない状態にすることを特徴とする製造方法。 - オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法であり、
不純物を含む第1半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第1半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第1部分領域と第2導電型の不純物を含む第2部分領域の組合せの繰返しを第1半導体層内に形成する第1工程と、
その第1半導体層の表面に中間半導体層を形成し、その中間半導体層の一部に第1導電型の不純物を導入し、その中間半導体層の他の一部に第2導電型の不純物を導入し、第1導電型の不純物を含む第3部分領域と第2導電型の不純物を含む第4部分領域を形成する第2工程と、
その中間半導体層の表面に不純物を含む第2半導体層を形成する第3工程と、
その第2半導体層の表面から裏面に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に第2半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む第5部分領域と第2導電型の不純物を含む第6部分領域の組合せの繰返しを第2半導体層内に形成する第4工程と、を備え、
前記第2工程では、中間半導体層に第3部分領域と第4部分領域を形成することによって、オフしたときに中間半導体層が実質的に完全空乏化されない状態にすることを特徴とする製造方法。 - オフしたときに空乏層が形成される電界保持領域を一対の主電極間に有する縦型の半導体装置を製造する方法であり、
不純物を含む半導体層の表面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む部分領域と第2導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の上部分に形成する工程と、
半導体層の裏面から中間に向けて伸びる複数のトレンチを形成し、そのトレンチ群内に半導体層と反対導電型の不純物を含む半導体を充填し、第1導電型の不純物を含む部分領域と第2導電型の不純物を含む部分領域の組合せの繰返しを半導体層内の下部分に形成する工程と、
を備えている製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067059A JP2007243092A (ja) | 2006-03-13 | 2006-03-13 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067059A JP2007243092A (ja) | 2006-03-13 | 2006-03-13 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007243092A true JP2007243092A (ja) | 2007-09-20 |
Family
ID=38588297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067059A Pending JP2007243092A (ja) | 2006-03-13 | 2006-03-13 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007243092A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289932A (ja) * | 2008-05-29 | 2009-12-10 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2011018877A (ja) * | 2009-06-09 | 2011-01-27 | Toshiba Corp | 電力用半導体素子 |
WO2011135995A1 (ja) * | 2010-04-26 | 2011-11-03 | 三菱電機株式会社 | 半導体装置 |
JP2012060017A (ja) * | 2010-09-10 | 2012-03-22 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
JP2012527113A (ja) * | 2009-07-15 | 2012-11-01 | 富士電機株式会社 | 超接合半導体装置 |
CN103917698A (zh) * | 2011-11-25 | 2014-07-09 | 詹涂城 | 工件表面色处理方法 |
US11515387B2 (en) | 2019-12-02 | 2022-11-29 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device, method of manufacturing silicon carbide substrate, and silicon carbide substrate |
WO2024143377A1 (ja) * | 2022-12-28 | 2024-07-04 | ローム株式会社 | 半導体装置 |
-
2006
- 2006-03-13 JP JP2006067059A patent/JP2007243092A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289932A (ja) * | 2008-05-29 | 2009-12-10 | Sanken Electric Co Ltd | 半導体装置およびその製造方法 |
JP2011018877A (ja) * | 2009-06-09 | 2011-01-27 | Toshiba Corp | 電力用半導体素子 |
JP2012527113A (ja) * | 2009-07-15 | 2012-11-01 | 富士電機株式会社 | 超接合半導体装置 |
WO2011135995A1 (ja) * | 2010-04-26 | 2011-11-03 | 三菱電機株式会社 | 半導体装置 |
US8860039B2 (en) | 2010-04-26 | 2014-10-14 | Mitsubishi Electric Corporation | Semiconductor device |
US10062758B2 (en) | 2010-04-26 | 2018-08-28 | Mitsubishi Electric Corporation | Semiconductor device |
JP2012060017A (ja) * | 2010-09-10 | 2012-03-22 | Toshiba Corp | 電力用半導体装置及びその製造方法 |
CN103917698A (zh) * | 2011-11-25 | 2014-07-09 | 詹涂城 | 工件表面色处理方法 |
US11515387B2 (en) | 2019-12-02 | 2022-11-29 | Fuji Electric Co., Ltd. | Method of manufacturing silicon carbide semiconductor device, method of manufacturing silicon carbide substrate, and silicon carbide substrate |
WO2024143377A1 (ja) * | 2022-12-28 | 2024-07-04 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6693338B2 (en) | Power semiconductor device having RESURF layer | |
US7855413B2 (en) | Diode with low resistance and high breakdown voltage | |
US8803252B2 (en) | Silicon carbide semiconductor device | |
CN103875074B (zh) | 绝缘栅晶体管及其生产方法 | |
KR100661109B1 (ko) | 종형 반도체장치 및 그 제조방법 | |
US20020063259A1 (en) | A power mosfet having laterally three-layered structure formed among element isolation regions | |
JP2007243092A (ja) | 半導体装置とその製造方法 | |
CN103765594B (zh) | 碳化硅半导体器件 | |
JP2004047967A (ja) | 半導体装置及びその製造方法 | |
CN104637821B (zh) | 超级结器件的制造方法 | |
JP2008258443A (ja) | 電力用半導体素子及びその製造方法 | |
JP2013214661A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7006280B2 (ja) | 半導体装置 | |
US7192872B2 (en) | Method of manufacturing semiconductor device having composite buffer layer | |
JP2004134714A (ja) | 半導体素子 | |
JP2002368216A (ja) | 半導体素子及びその製造方法 | |
KR20160108099A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
US20080197381A1 (en) | Semiconductor device and method for manufacturing same | |
US8872242B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP2006339508A (ja) | 半導体装置およびその製造方法 | |
JP5571306B2 (ja) | 半導体装置 | |
JP4692313B2 (ja) | 半導体装置 | |
JP2004221370A (ja) | 半導体装置 | |
JP6996621B2 (ja) | 半導体装置 | |
JP2006140250A (ja) | 半導体装置及びその製造方法 |