JP2012231491A - 通信装置のための利得制御 - Google Patents

通信装置のための利得制御 Download PDF

Info

Publication number
JP2012231491A
JP2012231491A JP2012134942A JP2012134942A JP2012231491A JP 2012231491 A JP2012231491 A JP 2012231491A JP 2012134942 A JP2012134942 A JP 2012134942A JP 2012134942 A JP2012134942 A JP 2012134942A JP 2012231491 A JP2012231491 A JP 2012231491A
Authority
JP
Japan
Prior art keywords
value
gain
receiver
gain control
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012134942A
Other languages
English (en)
Other versions
JP5602793B2 (ja
Inventor
Peter J Black
ピーター・ジェイ・ブラック
Sindhushayana Nagabhushana
ナガブシャナ・シンデュシャヤナ
Raghu Challa
ラグー・チャッラ
Seltmann Kevin
ケビン・セルトマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2012231491A publication Critical patent/JP2012231491A/ja
Application granted granted Critical
Publication of JP5602793B2 publication Critical patent/JP5602793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

【課題】異なる動作周波数および温度をサポートできるだけではなく、動作のマルチメディアモードもサポートでき、簡略な校正手順でサポートできる通信装置を提供する。
【解決手段】利得制御のためのシステムおよび技法は、パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器で信号を増幅することであって、該信号がパラメータ値の第1の値で増幅されるものと、パラメータ値の第1の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、増幅器に調整された利得制御信号を適用することによってパラメータ値の第２の値について増幅器の利得曲線に関係する所定の利得曲線から増幅された信号の利得を制御することとを含む。
【選択図】図１

Description

本発明は通信システムに関し、さらに詳細には通信装置の利得を制御するためのシステムおよび技法に関する。
通信システムは、通常２台または３台以上の通信装置間の情報の交換をサポートする。これらの通信装置は、通常、通信媒体と接続するためのアナログフロントエンドおよび情報を操作するためのデジタルプロセッサを含む。通信装置の種類に応じて、アナログフロントエンドは送信機、受信機、あるいは両方とともに設計されてよい。送信機の機能は自由空間の中への伝送のために信号を変調し、アップコンバートし、増幅することである。受信機の機能は、雑音および干渉が存在する場合に信号を検出し、それがデジタルプロセッサによって表示または使用できるように検出された信号の増幅、ダウンコンバート、および復調を行うことである。
受信機は、通常、当分野において一般的には自動利得制御（ＡＧＣ）と呼ばれている利得制御を含む。受信機のＡＧＣ機能の目的の１つは、一連の信号入力変動で一定の出力を維持することである。これは通常受信機からの出力を平均化し、この平均を受信機の利得の制御にフィードバックするＡＧＣで達成される。
移動無線応用では、ＡＧＣ機能は、基地局に近い携帯電話ユーザが該基地局から遠い携帯電話ユーザを妨害するのを防ぐために可動式送信機で利用されてもよい。ＡＧＣ機能は平均受信機出力をフィードバックし、受信機と歩調を合わせて送信機の利得を制御することにより携帯電話で実行される。このようにして、携帯電話が基地局のさらに近くに移動し、受信電力を増す場合に、ＡＧＣは受信機および送信機の利得を比例して削減する。この結果、携帯電話ユーザが基地局に近づくにつれて、可動式送信機の電力は比例して低くなる。この電力制御技法が、多くの場合開ループ制御と呼ばれる。
受信機および送信機の非線形利得特性は、ＡＧＣが最適に動作するのを妨げる可能性がある。したがって、受信機および送信機でのこれらの非線形性を補償する方法として多くの場合リニアライザがＡＧＣで使用される。リニアライザは任意の数の様式で実現できる。１つの一般的な技法は、受信機または送信機の非線形利得特性を補償する利得制御信号に平均受信機電力を変換するためにメモリに記憶されている「ルックアップ」テーブルを使用することを伴う。「ルックアップ」テーブルの内容は校正手順の間に決定される。該校正手順は、受信機に対する入力が異なる周波数と温度の変動について特定された動作範囲にわたって掃引されるため、通常、ＡＧＣループが閉じられた状態で受信機からの平均出力を追跡調査することを必要とする。
通信装置の商業的な実行可能性を維持するために、製造者は、多くの場合、労働資源に対する需要を削減する簡略な校正手順のために懸命に努力する。残念なことに、この手順は多くの場合、ＡＧＣの精度要件を満たす絶対最小数の動作周波数および温度で実行される校正手順を決定付ける。相対的に簡略な校正手順の潜在的な欠点は、マルチメディア通信装置を市場に導入するにつれてより顕著になる。一例として、レガシー音声装置と新規のデータサービスの両方をサポートするマルチメディア通信装置はそれぞれに別個の校正手順を必要とする可能性がある。
したがって、異なる動作周波数および温度をサポートできるだけではなく、動作のマルチメディアモードもサポートできる簡略な校正手順でサポートできる通信装置に対するニーズがある。
本発明の一態様では、利得制御の方法は、パラメータの値に応じて複数の利得曲線の１つで表される利得を有する増幅器で信号を増幅することであって、該信号がパラメータ値の第１の値で増幅されるものと、パラメータ値の第１の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、増幅器に調整された利得制御信号を適用することによってパラメータ値の第２の値について増幅器の利得曲線に関する所定の利得曲線から増幅された信号の利得を制御することを含む。
本発明のさらなる態様では、装置は、パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器と、パラメータ値の第２の値の関数として所定の利得曲線の上の点に対応する利得制御信号を調整し、調整された利得制御信号を増幅器に適用することによりパラメータ値の第１の値について増幅器の利得曲線に関する所定の利得曲線から増幅器の利得を制御するように構成された利得制御とを含む。
本発明のさらなる態様では、コンピュータ読み取り可能媒体が、パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器の利得を制御する方法を具現化し、該方法はパラメータ値の第１の値について増幅器の利得曲線に関する所定の利得曲線を記憶することと、パラメータ値の第２の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整することと、調整された利得制御信号を増幅器に適用することとを含む。
本発明のさらなる態様では、装置は、パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する、信号を増幅するための増幅器手段と、パラメータ値の第２の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、調整された利得制御信号を増幅器に適用することによりパラメータ値の第１の値のための増幅器手段の利得曲線に関して所定の利得曲線から増幅器の利得を制御するための利得制御手段とを含む。
本発明のさらなる態様では、装置は受信機パラメータの値に応じて複数の受信機利得曲線の１つにより表される利得を有する受信機と、送信機パラメータの値に応じて複数の送信機利得曲線の１つにより表される利得を有する送信機と、受信機パラメータ値の第２の値の関数として所定の利得曲線上の点に対応する受信機利得制御信号を調整し、受信機に調整された受信機利得制御信号を適用することによって受信機パラメータ値の第１の値について受信機の受信機利得曲線に関して所定の受信機利得曲線から受信機の利得を制御するように構成された利得制御とを含み、該利得制御は送信機パラメータ値の第２の値の関数として所定の送信機利得曲線上の点に対応する送信機利得制御信号を調整し、送信機に調整された送信機利得制御信号を適用することによって送信機パラメータ値の第１の値について送信機の送信機利得曲線に関して所定の送信機利得曲線から送信機の利得を制御するようにさらに構成されている。
本発明の他の態様が、本発明の例示的な実施形態だけが単に例証によって図示され、説明される以下の詳細な説明から当業者に容易に明らかになるであろうことが理解される。理解されるように、本発明は他の異なる実施形態を可能にし、そのいくつかの詳細は、すべて本発明から逸脱することなく多様な点で変型を可能とする。したがって、図面および説明は、制限的としてではなく本質的に例証となるとして見なされるべきである。
本発明の態様は、類似する参照番号が類似する要素を指す添付図面中において制限としてではなく例証によって描かれている。
利得制御を有する例示的なアナログフロントエンドの機能ブロック図である。 複数のリニアライザを有する例示的な利得制御の機能ブロック図である。 例示的なアナログフロントエンドでの増幅器の非線形利得特性および増幅器の非線形性を補償するための例示的な所定の利得曲線のグラフ表示である。 図２の利得制御で使用するための例示的なリニアライザの機能ブロック図である。 図４のリニアライザで使用するための例示的なコアリニアライザの機能ブロック図である。 レガシー音声装置を有するＨＤＲ通信装置を採用するマルチメディア応用のための例示的なアナログフロントエンドの機能ブロック図である。
添付図面に関連して後述される詳細な説明は本発明の例示的な実施形態の説明として意図され、本発明を実践できる実施形態だけを表すことを目的としていない。本説明を通して使用される用語「例示的」は「例、事例、または実例としての役割を果たす」ことを意味し、必ずしも好適あるいは他の実施形態より有利と解釈されるべきではない。詳細な説明は、本発明の完全な理解を与える目的のために特定の詳細を含む。しかしながら、本発明がこれらの特定の詳細なしに実践されてよいことは当業者には明らかとなるであろう。いくつかの事例では、周知の構造および装置が、本発明の概念を分かりにくくすることを回避するためにブロック図形式で図示されている。
通信装置の例示的な実施形態では、増幅器の非線形特性を補償する所定の利得曲線が固定された動作温度および周波数での校正手順を通して計算できる。該所定の利得曲線は、次に、動作周波数および温度の関数として増幅器の出力に関する所定の利得曲線上の点を調整することによって、増幅器のための利得制御信号を計算するために使用できる。増幅器はスタンドアロン増幅器である、あるいは代わりに受信機または送信機を構成する1台または複数台の増幅器である場合がある。この概念は、さらに、増幅器の出力に関する所定の曲線上の点が運転のモードに従って調整されるマルチメディア装置をサポートするために拡張できる。
これらの利得制御技法の多様な態様は、ＣＤＭＡ通信システムとの関連で説明されるであろうが、当業者は、これらの利得制御技法が同様に多様な他の通信環境においての使用に適していることを理解するであろう。したがって、ＣＤＭＡ通信システムに対する参照は、このような発明の態様が多岐に渡る応用を有するという理解をもって本発明の発明の態様を描くことだけを目的とする。
ＣＤＭＡはスペクトル拡散通信に基づいた変調多元接続方式である。ＣＤＭＡ通信システムでは、多数の信号が同じ周波数スペクトルを共用し、その結果、ユーザ容量を増加させる。これは、搬送波を変調し、それにより信号波形のスペクトルを拡散する異なった擬似雑音（ＰＮ）符号とともに各信号を送信することにより達成される。送信された信号は、対応するＰＮ符号を使用し、所望される信号のスペクトルを逆拡散する相関器によって受信機内で分離される。そのＰＮ符号が一致しない所望されない信号は帯域幅で逆拡散されず、雑音だけをもたらす。
図１は、移動ＣＤＭＡ通信装置などの加入者局で使用するための例示的なアナログフロントエンドの機能ブロック図である。代わりに、アナログフロントエンドは基地局で使用できる。アナログフロントエンドは送信モードまたは受信モードのどちらかで動作できる。送信モードでは、送信機１０２は基地局（図示されていない）への逆方向リンク伝送のためにデュプレクサ１０６を通してアンテナ１０４に結合できる。逆方向リンクは、加入者局から基地局への伝送を指す。受信モードでは、デュプレクサ１０６はアンテナ１０４により獲得される順方向リンク伝送を受信機１０８に向ける。順方向リンクは基地局から加入者局への伝送を指す。デュプレクサ１０６の位置は、当分野で周知の手段によって制御できる。受信機の出力は、ＡＧＣ１０９を通して送信機と受信機の利得を制御するためにフィードバックされる。記載された例示的な実施形態では、ＡＧＣ１０９は温度および周波数の変動に反応する。マルチメディア応用では、ＡＧＣ１０９は音声またはデータの応用などの様々な動作モードをサポートするように適応できる。図解の目的のため、ＡＧＣ技法は逆方向リンクに関して説明されるであろうが、当業者が容易に理解するように、これらのＡＧＣ技法は順方向リンクに等しく適用可能である。
記載された例示的な実施形態では、受信機１０８はヘテロダイン複合体（Ｉ−Ｑ）アーキテクチャに基づくことができる。説明を容易にするために、例示的な受信機１０８は、別々のＩ（同相の）チャネルおよびＱ（直角位相）チャネルを参照せずに機能上説明されている。可変利得ＲＦ減衰器１１０は、二重の低雑音増幅器１１２ａと１１２ｂ（ＬＮＡ）と組み合わされて、受信機１０８全体で良好な利得分散を提供するために使用できる。受信機の少なくとも１つの実施形態では、ＬＮＡはバイパス能力を備えることができる。画像拒否フィルタ１１４は、画像雑音を拒否するためにＬＮＡ１１２ａと１１２ｂの間に配置できる。デジタル／アナログ変換器（ＤＡＣ）１１６は、デジタルＲＦ利得制御信号を、可変ＲＦ減衰器１１０の減衰レベルを制御するためのアナログ信号に変換するためにＡＧＣ１０９の出力で使用できる。ＡＧＣ１０９は、さらに、ＬＮＡ制御信号を介してＬＮＡ１１２ａと１１２ｂの一方または両方を迂回するように構成できる。
ＬＮＡ１１２ｂからの出力は、それが局部発振器（ＬＯ）（図示されていない）によって生成する基準信号と混合されるＩＦミキサ１１８に結合できる。ＩＦミキサ１１８の出力に配置された帯域フィルタ１２０は中間周波数（ＩＦ）、つまり受信された伝送信号と基準信号の間のビート周波数を選択するために使用できる。帯域フィルタ１２０からのＩＦ出力は、ベースバンドミキサ１２４によってＬＯからの第２の基準信号と混合される前に、ＩＦ可変利得増幅器（ＶＧＡ）１２２に提供できる。ベースバンドミキサ１２４の出力に配置された低域フィルタ１２６は、混合された信号のベースバンド成分をアナログ／デジタル変換器（ＡＤＣ）１２８に送るために使用できる。ＡＤＣ１２８からのデジタルベースバンド信号は、それが短いＰＮ符号で直角復調され、ウォルシュ符号によりデカバー（ｄｅｃｏｖｅｒ）され、長いＰＮ符号を使用してデスクランブルされ、順方向誤り訂正で復号できるプロセッサ（図示されていない）に提供できる。第２のＤＡＣ１３０は、デジタルＩＦ利得制御信号をＩＦ ＶＧＡ１２２の利得を制御するためのアナログ信号に変換するためにＡＧＣ１０９の出力で使用できる。
ＡＤＣ１２８からのデジタルベースバンド信号はＡＧＣ１０９を駆動するために使用することもできる。代わりに、デジタルベースバンド信号はプロセッサ内のレーキ(rake)受信機（図示されていない）に提供できる。レーキ受信機は複数の復調要素（フィンガ）およびサーチャとともに構成できる。サーチャは強力なマルチパス到着を識別し、識別されたオフセットで復調するためにフィンガを割り当てる。次に、最善のフィンガのための復調されたデジタルベースバンド信号がＡＧＣ１０９を駆動するために使用できる。
記載された例示的な実施形態では、送信機１０２は直接変換アーキテクチャを使用する。代わりに、送信機１０２は１つまたは複数のＩＦ段階と設計できる。送信機１０２は、長いＰＮ符号で拡散され、短いＰＮ符号で直角変調された複数のウォルシュチャネルを受信するために実現できる。ベースバンドフィルタ１３２は、直角変調された信号のバンド成分の中から拒否するために、およびパルス整形のために使用できる。濾波された信号は、それが搬送波波形の上に変調されるＲＦミキサ１３４に提供できる。変調された搬送波波形は次に送信機ＶＧＡ１３６に、最終的にはアンテナ１０４を通した自由空間への伝送のために電力増幅器１３８に結合できる。帯域フィルタ（図示されていない）は、アンテナ１０４を通した伝送の前に望まれていない周波数を除外するために電力増幅器１３８の後に配置されてよい。電力増幅器１３８は、送信機電力が、送信機ＶＧＡ１３６が逆方向リンク伝送をサポートできるほど十分に低いのであれば、電力増幅器１３８をパワーダウンし、迂回する能力を有する４つのドライバ状態をサポートするように構成できる。ＡＧＣ１０９は、電力増幅器１３８の状態および送信機ＶＧＡ１３６の利得を制御するように構成できる。第３のＤＡＣ１４０は、デジタル送信機利得制御信号を、送信機ＶＧＡ１３６の利得を制御するためのアナログ信号に変換するために使用できる。
例示的なＡＧＣ１０９の機能ブロック図は、高データ速度（ＨＤＲ）ＣＤＭＡ通信システムと関連して図２に図示されている。ＨＤＲ通信システムは、通常、「第３世代パートナーシッププロジェクト」と呼ばれるコンソーシアムにより普及されている２０００年１０月２７日、「ｃｄｍａ２０００高速パケットデータ、エアインタフェース規格（cdma2000 High Rate Packet Data Air Interface Specification）」３ＧＰＰ２ Ｃ．Ｓ００２４バージョン２などのような１つまたは複数の規格に準拠するように設計されている。このようなＨＤＲ通信の例は、１９９７年１１月３日に出願された「高速パケットデータ伝送のための方法および装置（Method and Apparatus for High Rate Packet Data Transmission）」と題される米国特許出願第０８／９６３，３８６号に開示されている。前述された規格および特許出願の内容は参照によりここに組み込まれる。当業者が理解するであろうように、全体を通して説明されたＡＧＣの発明の概念は他の通信装置に等しく適用可能である。
記載された例示的な実施形態では、ＡＧＣは受信機からの出力を測定し、送信機と受信機両方の利得を制御するためにフィードバックを提供するために使用できる。フィードバック信号は、受信機の測定された出力をＡＧＣ設定点と比較することによって生成できる。受信機の測定された出力がＡＧＣ設定点より下の場合には、送信機および受信機に提供されるフィードバック信号はそれぞれ利得を増加するために使用できる。逆に、受信機の測定された出力が設定点を超える場合には、送信機および受信機に提供されるフィードバック信号はそれぞれ利得を減少するために使用できる。
図２を参照すると、アナログフロントエンド内の受信機から、あるいはプロセッサ内のレーキ受信機からのデジタルベースバンド信号がエネルギー推定器２０２に結合できる。エネルギー推定器２０２は、ゲート制御されるパイロットバーストの間に（Ｉ２＋Ｑ２）値を蓄積することによって受信機の出力を計算する。ＨＤＲ通信システムでは、基地局は、通常ゲート制御されたパイロット信号を順方向リンク上で送信する。全体を通して説明される発明のＡＧＣ技法を採用する他の通信システムでは、蓄積の期間は性能を最適化するために当業者により容易に確かめることができる。それから、ＡＧＣ設定点は、減算器２０６によってエネルギー推定器２０２から計算された出力から減算できる。ＡＧＣ設定点と計算された出力の間の結果として生じる差異は、ＡＧＣ設定点からの受信機の出力の誤差を表す。エラー信号は、乗算器２０８によってＡＧＣ利得とスケーリングされる。スケーリングされたエラー信号は、次に１つまたは複数のパイロットバーストで平均化するためにＡＧＣアキュムレータ２１０に提供できる。少なくとも１つの実施形態では、ＡＧＣアキュムレータ２１０は最大しきい値および最小しきい値で飽和する。スケーリングされたエラー信号の結果として生じる平均は「ＡＧＣ値」と呼ばれ、受信機および送信機の利得を制御するために使用される。
ＬＮＡ状態機械２１２は、受信機内の２台のフロントエンドＬＮＡのどちらが受信機の平均出力、つまりＡＧＣ値に応じて迂回されるのかを決定するために使用できる。ＡＧＣ値が増加するにつれて、ＬＮＡ状態機械(state machine)２１２は、次々にＬＮＡを消すまたは迂回するために使用できる。この手法を用いると、１または両方のＬＮＡが消された状態で必要とされる減衰は少なくなるため、受信機内の可変利得ＲＦ減衰器の動的な範囲をさらに狭くすることができる。逆に、受信機の平均出力が減少するにつれて、ＬＮＡ状態機械２１２は次々にＬＮＡを受信機信号経路の中に切り替え直すために使用できる。
ＲＦ減衰制御２１４は、受信機内の可変利得ＲＦ減衰器の減衰レベルを制御するために使用できる。ＲＦ減衰器制御２１４の減衰特性は、特定の応用および全体的な設計パラメータに応じて多様な形式を取ってよい。例証として、ＲＦ減衰器制御２１４は最小ＡＧＣ値以下のゼロ減衰を提供するように構成できる。ＡＧＣ値がこの最小しきい値を上回ると、減衰のレベルは、ＡＧＣ値が最大に達するまでＡＧＣ値と直線的に増加できる。ＲＦ減衰制御２１４の減衰特性は、この最大に達した後に相対的に平坦な応答で構成できる。
１または両方のＬＮＡが受信機内で消される場合には、ＩＦ ＶＧＡの利得は受信機定数の総利得を維持するために増加されなければならない。これは、ＬＮＡオフセットで受信機内のＩＦ ＶＧＡの利得を制御するＡＧＣ値を調整することにより達成できる。ＬＮＡオフセットはＬＮＡ状態機械２１２の状態の関数である。同様に、可変利得ＲＦ減衰の減衰が増加する場合、受信機内のＩＦ ＶＧＡの利得を制御するＡＧＣ値はＲＦ減衰器オフセットによってさらに調整されなければならない。これらの調整は、図２に図示されるように減算器２１６と２１８で実現できる。減算器２１６と２１８は、受信機内のＩＦ ＶＧＡの利得がＡＧＣからのＩＦ利得制御信号とともに反比例して変化するＡＧＣ構成で使用できる。減算器２１６と２１８からのＩＦ利得制御信号、およびＲＦ減衰器制御２１４からのＲＦ利得制御信号はそれらのそれぞれのリニアライザ２２０と２２２に提供できる。
リニアライザは、受信機の非線形性のためにＲＦとＩＦの利得制御の両方を補償するために使用できる。リニアライザは特定の設計基準に応じて多岐に渡る方法で実現できる。少なくとも１つの実施形態では、リニアライザは所定の利得曲線を記憶するメモリを備えることができる。図３は、このような所定の利得曲線を示す。受信機の実際の利得曲線は曲線３０２によって示されている。メモリは、所定の利得曲線を記憶するために使用でき、受信機のための実際の利得曲線の逆数となることができる校正を通して取得できる。所定の利得曲線は曲線３０４によって示される。メモリに記憶される所定の利得曲線３０４がＡＧＣ値に適用されると、曲線３０６によって示されるように、受信機の出力と可変利得ＲＦ減衰器およびＩＦ ＶＧＡのための利得制御の間の線形関係性が生じる。
受信機の実際の利得曲線は、通常、温度および搬送周波数の関数として変化するであろう。少なくとも１つの実施形態では、多様な温度および周波数で線形化された利得制御を提供するために任意の数の所定の利得曲線をメモリに記憶できる。曲線の数に応じて、この手法はかなりのメモリを消費することがあるであろう。代わりに、リニアライザは温度および周波数補償のある単一の所定の利得曲線で実現できる。図４は、この概念を採用する例示的なリニアライザの機能ブロック図である。リニアライザは、基準周波数および温度での所定の利得曲線を記憶するためにコアリニアライザ４０２を含む。周波数補償は、演算子４０４を用いて、ｘ軸、つまり水平軸に沿って所定の曲線上の点にオフセットを適用することによって達成できる。演算子は、数学的な関数を実行する任意のハードウェアまたはソフトウェアである。例証として、記載された例示的なリニアライザでは、演算子４０４は加算器である。演算子４０４の出力は所定の利得曲線上のデータ点を読み出すためにコアリニアライザ４０２に提供できる。演算子４０４の出力は、第２の演算子４０６にも提供できる。第２の演算子４０６は、温度変動を補償するために所定の利得の傾きを相殺するために使用できる。演算はスケーリング関数を用いて実行でき、したがって第２の演算子４０６は乗算器で実現できる。第３の演算子４０８は、さらに温度変動を補償するために、ｙ軸つまり垂直軸でコアリニアライザおよび第２の演算子の出力をオフセットと結合するために使用できる。記載された例示的なリニアライザでは、第３の演算子４０８は加算器となる場合がある。第３の演算子４０８の出力は受信機に適用されるデジタル利得制御信号である。
コアリニアライザは、特定の応用および全体的な設計制限に応じて多岐に渡る様式で実現できる。少なくとも１つの実施形態では、コアリニアライザはＡＧＣ値ごとにデジタルＲＦまたはＩＦ利得制御値を用いてメモリ内で実現できる。このようにして、ＡＧＣ値入力が１６ビット幅であり、利得制御信号も１６ビット幅である場合には、６４Ｋ×１６メモリが必要とされるだろう。代わりに、メモリ要件は、線形補間回路とともにメモリを使用することにより同じ解像度を維持する一方で大幅に削減できる。図５はこの概念を採用する例示的なコアリニアライザの機能ブロック図である。図示された例示的な実施形態では、ＡＧＣ値の最上位ビット（ＭＳＢ）が最下位ビット（ＬＳＢ）を切り捨てることによってメモリ５０２に適用される。当業者は、ＡＧＣ値から切り捨て、メモリ消費と処理の複雑度の間の性能の二律背反の釣り合いを最適に取るためにＬＳＢの数を容易に確かめることができるであろう。メモリ５０２への入力で適用された切り捨てられたＡＧＣ値に応じて、所定の利得曲線からの２つの値が線形補間回路５０４に出力される。第１の値は切り捨てられたＡＧＣ値入力のためのデジタル利得制御信号を表し、補間プロセスのための最小値を設定する。第２の値は次に最も高い切り捨てられたＡＧＣ値のためのデジタル利得制御信号を表し、補間プロセスのための最大値を設定する。線形補間回路５０４は、メモリ５０２からの２つの値により画定される境界の間で正しいデジタル利得制御信号を補間する。
線形補間回路(interpolator)５０４は、多岐に渡る様式で実現することが可能で、当業者は特定の設計基準を満たす線形補間回路を容易に構築することができるであろう。しかしながら、完全の利益のために、例示的な線形補間回路が説明されるであろう。この例示的な線形補間回路では、メモリからの最小値は加算器５０６に適用される。次にゼロと、最大値と最小値の間の差異との間の値が計算され、加算器５０６に適用され、補間されたデジタル利得制御信号を決定する。これは、減算器５０８を用いて最大値から最小値を減算することによって達成できる。結果として生じる差異はスケーリング演算のために乗算機５１０に提供できる。スケーリング演算(scaling operation)はＡＧＣ値を５ビット、シフトアップし、ゲート５１２を用いて０ｘＦＦＦＦＨＥＸとのＡＮＤ演算を実行することによって実行できる。ゲート５１２からの１６個のＬＳＢは、次に乗算器５１０で１６ビットの差異値で乗算できる。乗算器５１０からの３２ビットの結果として生じるプロダクト（product）の１６個のＬＳＢは、加算器５０６によってメモリ５０２から最小値に加えられる適切な補間値に達するために切り捨てることができる。加算器５０６の出力は、受信機からの推定出力に伴ない直線的に変化するデジタル利得制御信号を提供する。
図２に戻ると、送信機ＶＧＡの利得は２つの電力ループによって制御できる。開ループ制御２２４は、ＡＧＣアキュムレータ２１０からのＡＧＣ値に基づき最適な逆方向リンク伝送電力の推定値を生成するために使用できる。開ループ推定値は経路損失、基地局ローディングの影響、およびフェージングおよびシャドウイングなどの環境上誘発される現象などのシステムパラメータを補償するために当分野で周知の手段により計算できる。
第２の電力制御ループは閉ループ制御２２６である。閉ループ制御２２６は、基地局で所望される信号対雑音比（ＳＮＲ）を達成するために開ループ推定値を補正する機能を有している。これは、基地局で逆方向リンク伝送電力を測定し、逆方向リンク伝送電力を調整するために加入者局にフィードバックを提供することによって達成できる。フィードバック信号は、基地局での測定された逆方向リンク伝送電力を電力制御設定点と比較することにより生成される逆方向電力制御（ＲＰＣ）コマンドの形式を取ることがある。測定された逆方向リンク伝送電力が設定点を下回る場合は、ＲＰＣアップコマンドが加入者局に提供され、逆方向リンク伝送電力を増加する。測定された逆方向リンク伝送電力が設定点を上回ると、ＲＰＣダウンコマンドが加入者局に提供され、逆方向リンク伝送電力を減少させる。閉ループ制御はＣＤＭＡ通信システムでは周知である。加算器２２８は、閉ループ制御２２６の出力と開ループ推定値の結果を結合するために使用できる。
電力増幅器状態機械２３０は、送信機内の電力増幅器のドライバ状態を制御するために使用できる。例証として、電力増幅器は４つのドライバ段階の１つまたは複数を入れる、および消すことによって４つの異なる動作電力レベルで構成できる。電力増幅器状態機械２３０は、開ループと閉ループの組み合わされた計算の関数として次々と個々のドライバ段階を入れるまたは消すために使用できる。少なくとも１つの実施形態では、電力増幅器は、送信機ＶＧＡが伝送電力要件をサポートできるように送信機電力が十分に低い場合には完全に迂回し、パワーダウンする機能を含む。この手法を用いると、送信機ＶＧＡでの電力需要は電力増幅器の電力レベルを増加することによって削減できる。
電力増幅器のドライバ状態が変化するときはいつも、それは、等しく、反対の方法で送信機ＶＧＡの利得を調整することにより補償されなければならない送信機信号経路に利得または減衰のステップを導入する。これは、電力増幅器オフセットで送信機内の送信機ＶＧＡの利得を制御する組み合わされた閉ループと開ループの計算を調整することにより達成できる。電力増幅器オフセットは電力増幅器状態機械２３０の状態の関数である。この調整は、図２に示されるように減算器２３２で実現できる。
送信機ＶＧＡリニアライザ２３４は、ＡＧＣの非線形性のために減算器２３２から結果として生じる電力制御値を補償するために使用できる。送信機ＶＧＡリニアライザ２３４は、図３から図５に関連して前述されたリニアライザに類似するリニアライザで実現できる。
全体を通して説明されるリニアライザ概念はマルチメディア適用をサポートするために拡張できる。この手法は、既存のレガシー音声装置の中に新しいデータサービスを統合するときに特に魅力的である可能性がある。例証として、リニアライザ概念は、既存のＣＤＭＡセルラー電話に統合されたＨＤＲ通信システムにさらにロバストな(robust)通信装置を提供するために使用できる。既存のＣＤＭＡセルラー電話は、ともに本発明の譲受人に譲渡され、参照によりここに組み込まれる「衛星または地上中継器を使用するスペクトル拡散多元接続通信システム（Spread Spectrum Multiple Access Communication System Using Satellite or Terrestrial Repeaters）」と題される米国特許第４，９０１，３０７号および「ＣＤＭＡセルラー電話システムにおいて波形を生成するためのシステムおよび方法（System and Method for Generating Waveforms in a CDMA Cellular Telephone System）」と題される米国特許第５，１０３，４５９号に記載された方法で実現できる。
レガシー音声装置とともにＨＤＲ通信装置を採用するマルチメディア応用のための例示的なアナログフロントエンドの機能ブロック図は、図６に示されている。アナログフロントエンドは、送信機１０２または受信機１０８のどちらかをアンテナ１０４に結合するデュプレクサ１０６を含む。送信機１０２および受信機１０８の動作は、図１に関連して説明される動作に同一であり、したがってここではＨＤＲ通信装置およびレガシー音声装置が同じ送信機１０２および受信機１０８を共用するという点を除き、反復されない。
説明された例示的なマルチメディア応用では、ＨＤＲ通信装置およびレガシー音声装置はそれぞれ自身のＡＧＣを有している。ＨＤＲ通信装置６０２用のＡＧＣ（ＨＤＲ ＡＧＣ）は、ＨＤＲモードで動作しているときにアナログフロントエンドを制御し、レガシー音声装置６０４用のＡＧＣ（音声ＡＧＣ）は、音声モードで動作しているときにアナログフロントエンドを制御する。商品化のために、レガシー音声装置内の既存の音声ＡＧＣ６０４が活用されることが構想される。過去のＣＤＭＡセルラー電話で活用されたレガシー音声装置は、通常、ハードウェアで実現されるＡＧＣを含む。ハードウェアインプリメンテーション(implementation)は、ＡＧＣがレガシー音声装置で動作する速度を考えると非常に実用的な手法である。しかしながら、当業者が理解するように、レガシー音声装置用のＡＧＣは、全体を通して説明される発明の概念から逸脱することなく任意の方法で実現できる。マイクロプロセッサは、新しい所定の利得曲線を計算し、周波数および温度の変動に応じて送信機または受信機の非線形動作を補償し、ハードウェアにリニアライザを再ロードするために使用される。
ＨＤＲ ＡＧＣ６０２は、先に詳述されたような温度および周波数の補償付きのデジタル信号プロセッサ（ＤＳＰ）で実現できる。ＤＳＰはＨＤＲ ＡＧＣの効率的なインプリメンテーションであるが、それはＤＳＰでのロードを不必要に増加するであろうため、通常ＨＤＲのＡＧＣより３２倍早く動作するレガシー音声内のＡＧＣを実現するためには非実用的な方法である。レーキ受信機は通常ＤＳＰで実現されるため、このＡＧＣ構成は、ＡＧＣを駆動する最善のフィンガを選択しつつ、フィンガ単位に基づきエネルギー推定をサポートするために容易に適応できる。
図６に示されているマルチメディア応用の例示的な実施形態では、単一校正手順はレガシー音声装置のための校正手順に基づいて音声ＡＧＣ６０２内のハードウェアリニアライザをロードするために使用できる。音声ＡＧＣ６０２内のハードウェアリニアライザにロードされる所定の利得曲線は、次にソフトウェアによって再フォーマットされ、装置の製造メーカーには明白な方法でＨＤＲ ＡＧＣ６０４内のＤＳＰリニアライザの中にロードできる。この手法は、同時にレガシー音声装置のための既存の校正手順の便利さおよび親しみを装置製造メーカーに提供する一方で、ＨＤＲ通信装置とレガシー音声装置の両方をサポートするためにただ１つの校正手順だけが必要とされるために、装置の製造メーカーにとっては特に魅力的である場合がある。
図６を参照すると、受信機１０８からのデジタルベースバンド信号は、音声ＡＧＣ６０２とＨＤＲ ＡＧＣ６０４の両方に送ることができる。ＡＧＣ６０２と６０４の両方とも送信機１０２および受信機１０８のための利得制御信号を発生するであろう。適切な利得制御信号は、マルチメディア応用が音声モードを動作しているのか、あるいはＨＤＲモードを動作しているのかを示す共通選択信号に基づいてマルチプレクサ６０６によって選択できる。
当業者は、ここに開示されている実施形態に関連して説明される多様な例示的な論理ブロック、モジュール、回路、およびアルゴリズムが電子ハードウェア、コンピュータソフトウェア、あるいは両方の組み合わせとして実現されてよいことを理解するであろう。ハードウェアとソフトウェアのこの互換可能性を明確に描くために、多様な例示的な構成要素、ブロック、モジュール、回路およびアルゴリズムは一般にそれらの機能性という点で前述されてきた。このような機能性がハードウェアとして実現されるのか、あるいはソフトウェアとして実現されるのかは、特定の応用および全体的なシステムに課される設計制約に依存する。熟練工は、特定の応用ごとに変化する方法で説明される機能性を実現してよいが、このような実現の決定は、本発明の範囲からの逸脱を引き起こすとして解釈されるべきではない。
ここに開示されている実施形態に関連して説明される多様な例示的な論理ブロック、モジュールおよび回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス、離散ゲートまたはトランジスタロジック、離散ハードウェア構成要素、あるいはここに説明される機能を実行するように設計されたその任意の組み合わせとともに実現または実行されてよい。汎用プロセッサはマイクロプロセッサであってよいが、代案ではプロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラまたは状態機械であってよい。プロセッサは、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアとともに１台または複数台のマイクロプロセッサ、または任意の他のこのような構成などのコンピューティング装置の組み合わせとして実現されてもよい。
ここに開示されている実施形態と関連して説明される方法またはアルゴリズムはハードウェアで、プロセッサで実行されるソフトウェアモジュールで、あるいは２つの組み合わせで直接的に実現されてよい。ソフトウェアモジュールはＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当分野で既知の任意の他の形式の記憶媒体に存してもよい。例示的な記憶媒体は、プロセッサが記憶媒体からの情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代案では、記憶媒体はプロセッサに一体化されてよい。プロセッサおよび記憶媒体はＡＳＩＣに存してもよい。ＡＳＩＣはユーザ端末に存してもよい。代案では、プロセッサおよび記憶媒体はユーザ端末内の離散構成要素として存してもよい。
開示された実施形態の前記説明は、当業者が本発明を製造または使用できるようにするために提供される。これらの実施形態に対する多様な変型は当業者に容易に明らかになり、ここに定義される一般的な原則は本発明の精神または範囲から逸脱することなく他の実施形態に適用されてもよい。このようにして、本発明はここに示された実施形態に制限されるのではなく、ここに開示されている原則および新規特徴と一貫した最も広い範囲を与えられることを意図する。
本明細書は本発明の特定の実施形態を説明するが、当業者は本発明の概念から逸脱することなく本発明の変型を考案できる。

Claims (86)

  1. パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器で信号を増幅することであって、前記信号がパラメータ値の第１の値で増幅されるものと、 前記パラメータ値の第１の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、前記増幅器に調整された利得制御信号を適用することによって前記パラメータ値の第２の値について増幅器の利得曲線に関して所定の利得曲線から増幅された信号の利得を制御することと、
    を備える、利得制御の方法。
  2. 前記利得曲線のそれぞれは非線形であり、前記所定の利得曲線はパラメータ値の第２の値について非線形利得曲線を補償するように構成されている、請求項１に記載の方法。
  3. 前記利得制御信号は、前記パラメータ値の第１の値での増幅器の非線形利得を補償するために調整される、請求項２に記載の方法。
  4. 前記パラメータは受信信号の周波数を含む、請求項１に記載の方法。
  5. 前記パラメータは前記増幅器の温度を含む、請求項１に記載の方法。
  6. 前記所定の利得曲線はメモリに記憶されている、請求項１に記載の方法。
  7. 前記増幅器は受信機を備え、前記利得制御信号の調整は、前記受信機からの増幅された信号の電力を推定することと、メモリをアドレス指定するために前記パラメータ値の第１の値の関数として推定された電力を調整することとを備える、請求項６に記載の方法。
  8. 前記増幅器は送信機を備え、前記方法は受信機で受信された信号を増幅することをさらに備え、前記利得制御信号の調整は、前記受信機から増幅された信号の電力を推定することと、メモリをアドレス指定するために前記パラメータ値の第１の値の関数として推定された電力を調整することとを備える、請求項６に記載の方法。
  9. 前記利得制御信号の調整は、前記パラメータ値の第１の値の関数としてメモリ内の利得制御信号を調整することを備える、請求項６に記載の方法。
  10. 前記利得制御信号は、前記所定の利得曲線上の２つの点の間で補間することにより決定される、請求項６に記載の方法。
  11. 前記増幅器の利得曲線のそれぞれは第２のパラメータの値にさらに依存し、前記信号は前記第２のパラメータ値の内の１つで増幅され、前記所定の利得曲線はさらに前記第２のパラメータ値の第２の値に関係し、前記利得制御信号の調整はさらに前記第２のパラメータ値の第１の値の関数として利得制御信号を調整することを備える、請求項１に記載の方法。
  12. 前記パラメータは前記受信信号の周波数を含み、前記第２のパラメータは前記増幅器の温度を含む、請求項１１に記載の方法。
  13. 前記所定の利得曲線はメモリに記憶されている、請求項１１に記載の方法。
  14. 前記増幅器は受信機を備え、前記利得制御信号の調整は前記受信機からの増幅された信号の電力を推定することと、前記メモリをアドレス指定するために前記パラメータ値の第１の値の関数として推定された電力を調整することと、前記アドレスに対応する所定の利得曲線からの利得制御信号を前記メモリから読み取ることと、前記第２のパラメータ値の第１の値の関数として前記アドレスを調整することと、前記第２のパラメータ値の第１の値および調整されたアドレスの関数として前記メモリから読み取られた利得制御信号を調整することとを備える、請求項１３に記載の方法。
  15. 前記増幅器は送信機を備え、前記方法は受信機を用いて受信信号を増幅することをさらに備え、前記利得制御信号の調整は、さらに前記受信機からの増幅された信号の電力を推定することと、前記メモリをアドレス指定するためにパラメータ値の第１の値の関数として推定された電力を調整することと、前記アドレスに対応する所定の利得曲線からの利得制御信号を前記メモリから読み取ることと、前記第２のパラメータ値の第１の値の関数として前記アドレスを調整することと、前記第２のパラメータ値の第１の値および調整されたアドレスの関数として前記メモリから読み取られた利得制御信号を調整することとを備える、請求項１３に記載の方法。
  16. 前記利得制御信号は、前記所定の利得曲線上の２つの点の間で補間することによって決定される、請求項１５に記載の方法。
  17. 前記所定の利得曲線を第１のメモリから第２のメモリにコピーすることをさらに備え、前記利得制御信号は前記第２のメモリからの所定の利得曲線上の点に対応する、請求項１に記載の方法。
  18. パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器と、 前記パラメータ値の第２の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、前記増幅器に調整された利得制御信号を適用することによって、前記パラメータ値の第１の値について増幅器の利得曲線に関する所定の利得曲線から増幅器の利得を制御するように構成された利得制御と、
    を備える装置。
  19. 前記パラメータは、前記増幅器によって増幅される信号の周波数を含む、請求項１８に記載の装置。
  20. 前記パラメータは、前記増幅器の温度を含む、請求項１８に記載の装置。
  21. 前記利得曲線のそれぞれは非線形であり、前記所定の利得曲線は前記パラメータ値の第１の値について非線形利得曲線を補償するように構成されている、請求項１８に記載の装置。
  22. 前記利得制御は、前記パラメータ値の第２の値で増幅器の非線形利得を補償するために前記利得制御信号を調整するようにさらに構成されている、請求項２１に記載の装置。
  23. 前記利得制御は、前記所定の利得曲線を記憶するように構成されたメモリを備える、請求項１８に記載の装置。
  24. 前記利得制御は、前記所定の利得曲線上の２つの点から前記利得制御信号を決定するように構成された補間回路をさらに備える、請求項２３に記載の装置。
  25. 前記増幅器は受信機を備え、前記利得制御はさらに前記受信機から出力される電力を推定するように構成された電力推定器と、メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するように構成された演算子とをさらに備える、請求項２３に記載の装置。
  26. 請求項２３に記載の装置はさらに受信機を備え、前記増幅器は送信機を備え、前記利得制御はさらに前記受信機から出力される電力を推定するように構成された電力推定器と、メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するように構成された演算子とを備える。
  27. 前記演算子は加算器を備える、請求項２６に記載の装置。
  28. 前記利得制御はさらに前記パラメータ値の第２の値の関数として前記利得制御信号を調整するように構成されたコンバイナを備える、請求項２３に記載の装置。
  29. 前記演算子は加算器を備える、請求項２８に記載の装置。
  30. 前記増幅器の利得曲線のそれぞれは、第２のパラメータの値に依存し、前記所定の利得曲線はさらに前記第２のパラメータ値の第１の値に関係し、前記利得制御は前記第２のパラメータ値の第２の値の関数として前記利得制御信号を調整する、請求項１８に記載の装置。
  31. 前記パラメータは前記増幅器により増幅される信号の周波数を含み、前記第２のパラメータは前記増幅器の温度を含む、請求項３０に記載の装置。
  32. 前記利得制御は、前記所定の利得曲線を記憶するように構成されたメモリをさらに備える、請求項３０に記載の装置。
  33. 前記利得制御は、前記所定の利得曲線の上の２つの点から前記利得制御信号を決定するように構成された補間回路をさらに備える、請求項３２に記載の装置。
  34. 前記増幅器は受信機を備え、前記利得制御は前記受信機から出力される電力を推定するように構成された電力推定器と、前記メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するように構成された第１の演算子と、前記第２のパラメータ値の第２の値の関数として前記アドレスを調整するように構成された第２の演算子と、前記調整されたアドレスの関数として前記第２のパラメータ値の第２の値の関数として前記メモリから前記利得制御信号を調整するように構成された第３の演算子とをさらに備える、請求項３２に記載の装置。
  35. 請求項３２に記載の装置はさらに受信機を備え、前記増幅器は送信機を備え、前記利得制御は前記受信機から出力される電力を推定するように構成された電力推定器と、前記メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するように構成された第１の演算子と、前記第２のパラメータ値の第２の値の関数として前記アドレスを調整するように構成された第２の演算子と、前記調整されたアドレスの関数として前記第２のパラメータ値の第２の値の関数としてメモリから前記利得制御信号を調整するように構成された第３の演算子とをさらに備える。
  36. 前記第１の演算子および第３の演算子はそれぞれ加算器を備え、前記第２の演算子は乗算器を備える、請求項３５に記載の装置。
  37. 請求項１８に記載の装置は前記所定の利得曲線を記憶するように構成された第１のメモリをさらに備え、前記利得制御は第２のメモリを備え、前記利得制御は前記第１のメモリから前記第２のメモリに前記所定の利得曲線をコピーするようにさらに構成されており、前記利得制御信号は前記第２のメモリから前記所定の利得曲線上の点に対応する。
  38. パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器の利得を制御する方法を具現化するコンピュータ読み取り可能媒体であって、前記方法は、 前記パラメータ値の第１の値について前記増幅器の利得曲線に関する所定の利得曲線を記憶することと、
    前記パラメータ値の第２の値の関数として前記所定の利得曲線上の点に対応する利得制御信号を調整することと、
    前記増幅器に調整された利得制御信号を適用することと、
    を備える。
  39. 前記利得曲線のそれぞれは非線形であり、前記所定の利得曲線は前記パラメータ値の第１の値について非線形利得曲線を補償するように構成されている、請求項３８に記載のコンピュータ読み取り可能媒体。
  40. 前記利得制御信号は前記パラメータ値の第２の値で前記増幅器の非線形利得を補償するように調整される、請求項３９に記載のコンピュータ読み取り可能媒体。
  41. 前記パラメータは増幅される信号の周波数を含む、請求項３８に記載のコンピュータ読み取り可能媒体。
  42. 前記パラメータは前記増幅器の温度を含む、請求項３８に記載のコンピュータ読み取り可能媒体。
  43. 前記所定の利得曲線はメモリに記憶される、請求項３８に記載のコンピュータ読み取り可能媒体。
  44. 前記増幅器は受信機を備え、前記利得制御信号の調整は、前記受信機から出力される電力を推定することと、前記メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整することとを備える、請求項４３に記載のコンピュータ読み取り可能媒体。
  45. 前記増幅器は送信機を備え、前記方法は受信機を用いて受信された信号を増幅することをさらに備え、前記利得制御信号の調整は、前記受信機から出力される電力を推定することと、前記メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整することとを備える、請求項４３に記載のコンピュータ読み取り可能媒体。
  46. 前記利得制御信号の調整は、前記パラメータ値の第２の値の関数として前記利得制御信号を調整することを備える、請求項４３に記載のコンピュータ読み取り可能媒体。
  47. 前記利得制御信号は前記所定の利得曲線上の２つの点の間で補間することにより決定される、請求項４３に記載のコンピュータ読み取り可能媒体。
  48. 前記増幅器の利得曲線のそれぞれはさらに第２のパラメータの値に依存し、前記所定の利得曲線はさらに前記第２のパラメータ値の第１の値に関係し、前記利得制御信号の調整はさらに前記第２のパラメータ値の第２の値の関数として前記利得制御信号を調整することを備える、請求項３８に記載のコンピュータ読み取り可能媒体。
  49. 前記パラメータは前記増幅器によって増幅される信号の周波数を含み、前記第２のパラメータは前記増幅器の温度を含む、請求項４８に記載のコンピュータ読み取り可能媒体。
  50. 前記所定の利得曲線はメモリに記憶されている、請求項４８に記載のコンピュータ読み取り可能媒体。
  51. 前記増幅器は受信機を備え、前記利得制御信号の調整はさらに前記受信機から出力される電力を推定することと、前記メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整することと、前記アドレスに対応する所定の利得曲線からの利得制御信号を前記メモリから読み取ることと、前記第２のパラメータ値の第２の値の関数として前記アドレスを調整することと、前記第２のパラメータ値の第２の値および調整されたアドレスの関数として前記メモリから読み取られた利得制御信号を調整することとをさらに備える、請求項５０に記載のコンピュータ読み取り可能媒体。
  52. 前記増幅器は送信機を備え、前記方法は受信機を用いて受信された信号を増幅することをさらに備え、前記利得制御信号の調整はさらに前記受信機から出力される電力を推定することと、前記メモリをアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整することと、前記アドレスに対応する所定の利得曲線からの利得制御信号を前記メモリから読み取ることと、前記第２のパラメータ値の第２の値の関数として前記アドレスを調整することと、前記第２のパラメータ値の第２の値および調整されたアドレスの関数として前記メモリから読み取られた利得制御信号を調整することとを備える、請求項５０に記載のコンピュータ読み取り可能媒体。
  53. 前記利得制御信号は前記所定の利得曲線上の２つの点の間で補間することにより決定される、請求項５０に記載のコンピュータ読み取り可能媒体。
  54. 前記方法は、第１のメモリから第２のメモリに前記所定の利得曲線をコピーすることをさらに備え、前記利得制御信号は前記第２のメモリからの前記所定の利得曲線上の点に対応する、請求項３８に記載のコンピュータ読み取り可能媒体。
  55. 信号を増幅するための増幅器手段であって、パラメータの値に応じて複数の利得曲線の１つにより表される利得を有する増幅器手段と、
    前記パラメータ値の第２の値の関数として所定の利得曲線上の点に対応する利得制御信号を調整し、前記増幅器に調整された利得制御信号を適用することによって前記パラメータ値の第１の値について前記増幅器手段の利得曲線に関する所定の利得曲線から前記増幅器の利得を制御するための利得制御手段と、
    を備える装置。
  56. 前記パラメータは前記受信された信号の周波数を含む、請求項５５に記載の装置。
  57. 前記パラメータは前記増幅器手段の温度を含む、請求項５５に記載の装置。
  58. 前記利得曲線のそれぞれは非線形であり、前記所定の利得曲線は前記パラメータ値の第１の値について非線形利得曲線を補償するように構成されている、請求項５５に記載の装置。
  59. 前記利得制御手段信号発生器は、前記パラメータ値の第２の値で前記増幅器手段の非線形利得を補償するために前記利得制御信号を調整するようにさらに構成されている、請求項５８に記載の装置。
  60. 前記利得制御手段は、前記所定の利得曲線を記憶するためのメモリ手段を備える、請求項５５に記載の装置。
  61. 前記利得制御手段は、前記利得制御信号を決定するために前記所定の利得曲線上の２つの点の間で補間するための手段をさらに備える、請求項６０に記載の装置。
  62. 前記増幅器手段は受信機を備え、前記利得制御手段は前記受信機から出力される電力を推定するための手段と、前記メモリ手段をアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するための手段とをさらに備える、請求項６０に記載の装置。
  63. 請求項６０に記載の装置はさらに受信機を備え、前記増幅器手段は送信機を備え、前記利得制御手段はさらに前記受信機から出力される電力を推定するための手段と、前記メモリ手段をアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するための手段とを備える。
  64. 前記利得制御手段は、さらに前記パラメータ値の第２の値の関数として前記メモリからの利得制御信号を調整するための手段を備える、請求項６０に記載の装置。
  65. 前記増幅器手段の利得曲線のそれぞれはさらに第２のパラメータの値に依存し、前記所定の利得曲線はさらに前記第２のパラメータ値の第１の値に関係し、前記利得制御手段は前記第２のパラメータ値の第２の値の関数として前記利得制御信号を調整する、請求項５５に記載の装置。
  66. 前記パラメータは前記増幅器手段により増幅される信号の周波数を含み、前記第２のパラメータは前記増幅器手段の温度を含む、請求項６５に記載の装置。
  67. 前記利得制御手段は前記所定の利得曲線を記憶するためのメモリ手段をさらに備える、請求項６５に記載の装置。
  68. 前記利得制御手段は、前記利得制御信号を決定するために前記所定の利得曲線の上の２つの点の間で補間するための手段をさらに備える、請求項６７に記載の装置。
  69. 前記増幅器手段は受信機を備え、前記利得制御手段は前記受信機から出力される電力を推定するための手段と、前記メモリ手段をアドレス指定するために前記パラメータ値の第２の値の関数として前記推定された電力を調整するための手段と、前記第２のパラメータ値の第２の値の関数として前記アドレスを調整するための手段と、前記調整されたアドレスの関数として前記第２のパラメータ値の第２の値の関数としてメモリからの利得制御信号を調整するための手段とを備える、請求項６５に記載の装置。
  70. 請求項６５に記載の装置はさらに受信機を備え、前記増幅器手段は送信機を備え、前記利得制御手段は前記受信機から出力される電力を推定するための手段と、前記メモリ手段をアドレス指定するためにパラメータ値の第２の値の関数として前記推定された電力を調整するための手段と、前記第２のパラメータ値の第２の値の関数として前記アドレスを調整するための手段と、前記調整されたアドレスの関数として前記第２のパラメータ値の第２の値の関数としてメモリから利得制御信号を調整するための手段とを備える。
  71. 請求項５５に記載の装置は前記所定の利得曲線を記憶するための第１のメモリ手段をさらに備え、前記利得制御手段は第２のメモリ手段と、前記第１のメモリ手段から前記第２のメモリに前記所定の利得曲線をコピーするための手段を備え、前記利得制御信号は前記第２のメモリ手段から前記所定の利得曲線上の点に対応する。
  72. 受信機パラメータの値に応じて複数の受信機利得曲線の内の１つにより表される利得を有する受信機と、
    送信機パラメータの値に応じて複数の送信機利得曲線の内の１つにより表される利得を有する送信機と、
    前記受信機パラメータ値の第２の値の関数として所定の利得曲線上の点に対応する受信機利得制御信号を調整し、前記受信機に調整された受信機利得制御信号を適用することによって前記受信機パラメータ値の第１の値について受信機の受信機利得曲線に関係する所定の受信機利得曲線から前記受信機の利得を制御するように構成されており、前記送信機パラメータ値の第２の値の関数として所定の送信機利得曲線上の点に対応する送信機利得制御信号を調整し、前記送信機に調整された送信機利得制御信号を適用することによって前記送信機パラメータ値の第１の値について送信機の送信機利得曲線に関係する所定の送信機利得曲線から前記送信機の利得を制御するようにさらに構成された利得制御と、
    を備える装置。
  73. 前記受信機パラメータは前記受信機により増幅される信号の周波数を含み、前記送信機パラメータは前記送信機により増幅される信号の周波数を含む、請求項７２に記載の装置。
  74. 前記受信機パラメータは前記受信機の温度を含み、前記送信機パラメータは前記送信機の温度を含む、請求項７２に記載の装置。
  75. 前記受信機利得曲線と送信機利得曲線のそれぞれは非線形であり、前記所定の受信機利得曲線は前記受信機パラメータ値の第１の値について非線形受信機利得曲線を補償するように構成されており、前記所定の送信機利得曲線は前記送信機パラメータ値の第１の値について非線形送信機利得曲線を補償するように構成されている、請求項７２に記載の装置。
  76. 前記利得制御は、前記受信機パラメータ値の第２の値で受信機の非線形利得を補償するために前記受信機利得制御信号を調整し、前記送信機パラメータ値の第２の値で送信機の非線形利得を補償するために前記送信機利得制御信号を調整するようにさらに構成されている、請求項７５に記載の装置。
  77. 前記利得制御は前記受信機から出力される電力を推定するように構成された電力推定器と、前記所定の受信機利得曲線と送信機利得曲線を記憶するように構成されたメモリとを備え、それぞれの所定の利得曲線からの受信機利得制御信号および送信機利得制御信号の調整は前記推定された電力の関数である、請求項７２に記載の装置。
  78. 前記メモリは前記所定の受信機利得曲線を記憶するように構成された受信機メモリと、前記所定の送信機利得曲線を記憶するように構成された送信機メモリとを備える、請求項７７に記載の装置。
  79. 前記利得制御は、受信機メモリから前記所定の受信機利得曲線上の２つの点からの前記受信機利得制御信号を決定するように構成された受信機補間回路と、送信機メモリから前記所定の送信機利得曲線上の２つの点から前記送信機利得制御信号を決定するように構成された送信機補間回路とをさらに備える、請求項７８に記載の装置。
  80. 前記受信機の受信機利得曲線のそれぞれは第２の受信機パラメータの値にさらに依存し、前記所定の受信機利得曲線は前記第２の受信機パラメータ値の第１の値にさらに関係し、前記利得制御は前記第２の受信機パラメータ値の第２の値の関数として前記受信機利得制御信号を調整し、前記送信機の送信機利得曲線のそれぞれは前記第２の送信機パラメータの値にさらに依存し、前記所定の送信機利得曲線は前記第２の送信機パラメータ値の第１の値にさらに関係し、前記利得制御は前記第２の送信機パラメータ値の第２の値の関数として前記送信機利得制御信号を調整する、請求項７２に記載の装置。
  81. 前記受信機パラメータは前記受信機によって増幅される信号の周波数を含み、前記送信機パラメータは前記送信機により増幅される信号の周波数を含み、前記第２の受信機パラメータは前記受信機の温度を含み、前記第２の送信機パラメータは前記送信機の温度を含む、請求項８０に記載の装置。
  82. 前記利得制御は前記受信機から出力される電力を推定するように構成された電力推定器と、前記受信機の所定の利得曲線および送信機の所定の利得曲線を記憶するように構成されたメモリとを備え、それぞれの所定の利得曲線からの受信機利得制御信号および送信機利得制御信号の調整は前記推定された電力の関数である、請求項８０に記載の装置。
  83. 前記メモリは前記所定の受信機利得曲線を記憶するように構成された受信機メモリと、前記所定の送信機利得曲線を記憶するように構成された送信機メモリとを備える、請求項８２に記載の装置。
  84. 前記利得制御は、前記受信機メモリをアドレス指定するために前記受信機パラメータ値の第２の値の関数として前記推定された電力を調整するように構成された第１の演算子と、前記第２の受信機パラメータ値の第２の値の関数として前記受信機メモリに対するアドレスを調整するように構成された第２の演算子と、前記受信機メモリに対する調整されたアドレスの関数として前記第２の受信機パラメータ値の第２の値の関数として前記受信機メモリから前記受信機利得制御信号を調整するように構成された第３の演算子と、前記送信機メモリをアドレス指定するために前記送信機パラメータ値の第２の値の関数として前記推定された電力を調整するように構成された第４の演算子と、前記第２の送信機パラメータ値の第２の値の関数として前記送信機メモリに対するアドレスを調整するように構成された第５の演算子と、前記送信機メモリに対する調整されたアドレスの関数として前記第２の送信機パラメータ値の第２の値の関数として前記送信機メモリから前記送信機利得制御信号を調整するように構成された第６の演算子とをさらに備える、請求項８３に記載の装置。
  85. 前記第１、第３、第４および第６の演算子はそれぞれ加算器を備え、前記第２および第５の演算子はそれぞれ増幅器を備える、請求項８４に記載の装置。
  86. 前記所定の受信機利得曲線および送信機利得曲線を記憶するように構成された第１のメモリをさらに備え、前記利得制御は第２のメモリを備え、前記利得制御は前記第１のメモリから前記第２のメモリへ前記所定の受信機利得曲線および送信機利得曲線をコピーするようにさらに構成されており、前記受信機利得制御信号および送信機利得制御信号はそれぞれ前記第２のメモリからのそれぞれの所定の利得曲線上の点に対応する、請求項７２に記載の装置。
JP2012134942A 2002-03-28 2012-06-14 通信装置のための利得制御 Expired - Fee Related JP5602793B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/112,642 US6748201B2 (en) 2002-03-28 2002-03-28 Gain control for communications device
US10/112,642 2002-03-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003581349A Division JP5274747B2 (ja) 2002-03-28 2003-03-26 通信装置のための利得制御

Publications (2)

Publication Number Publication Date
JP2012231491A true JP2012231491A (ja) 2012-11-22
JP5602793B2 JP5602793B2 (ja) 2014-10-08

Family

ID=28453397

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003581349A Expired - Fee Related JP5274747B2 (ja) 2002-03-28 2003-03-26 通信装置のための利得制御
JP2012134942A Expired - Fee Related JP5602793B2 (ja) 2002-03-28 2012-06-14 通信装置のための利得制御

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003581349A Expired - Fee Related JP5274747B2 (ja) 2002-03-28 2003-03-26 通信装置のための利得制御

Country Status (15)

Country Link
US (1) US6748201B2 (ja)
EP (1) EP1488512B1 (ja)
JP (2) JP5274747B2 (ja)
KR (1) KR101092263B1 (ja)
CN (1) CN1643788B (ja)
AT (1) ATE400082T1 (ja)
AU (1) AU2003224784C1 (ja)
BR (1) BR0308763A (ja)
CA (1) CA2476318C (ja)
DE (1) DE60321898D1 (ja)
ES (1) ES2306865T3 (ja)
MX (1) MXPA04009306A (ja)
TW (1) TWI323557B (ja)
UA (1) UA84130C2 (ja)
WO (1) WO2003084060A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225850A (ja) * 2013-05-17 2014-12-04 Ｎｅｃプラットフォームズ株式会社 データ伝送装置、データ伝送システム、伝送制御値の算出方法、データ伝送方法、プログラムおよび記録媒体

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60130099T2 (de) * 2001-04-02 2008-05-15 Stmicroelectronics N.V. Verfahren zur Sendeleistungsregelung
US6594501B2 (en) * 2001-12-14 2003-07-15 Qualcomm Incorporated Systems and techniques for channel gain computations
US7184730B2 (en) * 2002-05-03 2007-02-27 Motorola, Inc. Automatic gain control system having a wide range of continuous gain control
US6868263B2 (en) * 2002-06-10 2005-03-15 Qualcomm Incorporated Digital automatic gain control
US20040198261A1 (en) * 2002-06-28 2004-10-07 Wei Xiong Method of self-calibration in a wireless transmitter
US6862439B2 (en) * 2002-06-28 2005-03-01 Nokia Corporation Offset compensation in a direct-conversion receiver
US7248625B2 (en) * 2002-09-05 2007-07-24 Silicon Storage Technology, Inc. Compensation of I-Q imbalance in digital transceivers
US20060274819A1 (en) * 2003-01-30 2006-12-07 Magnus Bengtsson Truncation and level adjustment of rake output symbols
KR100519360B1 (ko) * 2003-09-17 2005-10-07 엘지전자 주식회사 디지털 케이블 수신기
US7098732B2 (en) * 2004-09-30 2006-08-29 Silicon Laboratories Inc. Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors
US7916773B2 (en) * 2004-12-20 2011-03-29 Telefonaktiebolaget L M Ericsson (Publ) Scaling and truncating in a receiver for coded digital data symbols
US7460840B2 (en) * 2004-12-28 2008-12-02 Broadcom Corporation Method of test characterization of an analog front end receiver in a communication system
US7515929B2 (en) * 2005-04-27 2009-04-07 Skyworks Solutions, Inc. Receiver for a multimode radio
US7929650B2 (en) * 2005-10-18 2011-04-19 Freescale Semiconductor, Inc. AGC for narrowband receivers
KR100736398B1 (ko) * 2006-01-16 2007-07-09 삼성전자주식회사 통합 자동주파수 제어회로, 제어 방법 및 상기 통합 자동주파수 제어 회로를 구비하는 통합 주파수 합성기
KR100922947B1 (ko) * 2006-03-30 2009-10-23 삼성전자주식회사 무선통신 시스템의 수신기에서 이득 제어 방법 및 장치
KR101229564B1 (ko) * 2006-06-12 2013-02-04 삼성전자주식회사 통신 시스템에서의 인접 섹터 간섭을 고려한 전력 제어 및스케줄링 방법
EP1993204B1 (en) * 2007-05-15 2013-08-28 Alcatel Lucent Method of adjusting a gain of a radio frequency receiver
EP2071745B1 (en) * 2007-12-14 2011-02-16 Sony Corporation Beam steering algorithm for NLOS wireless systems with predefined parameters
US20090268678A1 (en) * 2008-04-24 2009-10-29 Fujitsu Limited Method and apparatus for automatic gain control in a mobile orthogonal frequency division multiple access (ofdma) network
TWI385916B (zh) * 2008-07-18 2013-02-11 Airoha Tech Corp 無線接收器之增益控制電路
CN101369835B (zh) * 2008-10-14 2013-04-24 华为终端有限公司 一种无线终端的增益补偿方法及装置
US8588348B2 (en) * 2009-07-10 2013-11-19 Freescale Semiconductor, Inc. Receiver with automatic gain control
US20110159833A1 (en) * 2009-12-30 2011-06-30 Peter Kenington Active antenna array for a mobile communications network with a plurality of gain switches and a method for adjusting a signal level of individual radio signals
US8848110B2 (en) * 2010-03-29 2014-09-30 Silicon Laboratories Inc. Mixed-mode receiver circuit including digital gain control
JP2012151561A (ja) * 2011-01-17 2012-08-09 Seiko Epson Corp Ａ／ｄ変換回路、集積回路装置及び電子機器
US8795179B2 (en) * 2011-04-12 2014-08-05 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Methods, modules, and systems for gain control in B-mode ultrasonic imaging
CN103023574A (zh) * 2012-12-21 2013-04-03 天津光拓科技有限公司 一种多功能光纤放大器控制***
US9270312B2 (en) * 2013-01-25 2016-02-23 Samsung Electronics Co., Ltd. Method and apparatus for controlling gain in communicaton system supporting beam forming scheme
US20150118980A1 (en) * 2013-10-29 2015-04-30 Qualcomm Incorporated Transmitter (tx) residual sideband (rsb) and local oscillator (lo) leakage calibration using a reconfigurable tone generator (tg) and lo paths
CN104135299B (zh) * 2014-07-18 2016-10-19 中国电子科技集团公司第四十一研究所 一种双通道两级变频宽带接收机及其自动增益控制方法
CN107947811B (zh) * 2017-12-21 2023-09-08 上海迦美信芯通讯技术有限公司 一种增益调节控制方法及装置
US10756860B2 (en) 2018-11-05 2020-08-25 XCOM Labs, Inc. Distributed multiple-input multiple-output downlink configuration
US10432272B1 (en) 2018-11-05 2019-10-01 XCOM Labs, Inc. Variable multiple-input multiple-output downlink user equipment
US10659112B1 (en) 2018-11-05 2020-05-19 XCOM Labs, Inc. User equipment assisted multiple-input multiple-output downlink configuration
US10812216B2 (en) 2018-11-05 2020-10-20 XCOM Labs, Inc. Cooperative multiple-input multiple-output downlink scheduling
US11290172B2 (en) 2018-11-27 2022-03-29 XCOM Labs, Inc. Non-coherent cooperative multiple-input multiple-output communications
US11063645B2 (en) 2018-12-18 2021-07-13 XCOM Labs, Inc. Methods of wirelessly communicating with a group of devices
US10756795B2 (en) 2018-12-18 2020-08-25 XCOM Labs, Inc. User equipment with cellular link and peer-to-peer link
US11330649B2 (en) 2019-01-25 2022-05-10 XCOM Labs, Inc. Methods and systems of multi-link peer-to-peer communications
US10756767B1 (en) 2019-02-05 2020-08-25 XCOM Labs, Inc. User equipment for wirelessly communicating cellular signal with another user equipment
CN109828238B (zh) * 2019-02-18 2021-03-02 航天南湖电子信息技术股份有限公司 一种时序/增益控制设备
US10735057B1 (en) 2019-04-29 2020-08-04 XCOM Labs, Inc. Uplink user equipment selection
CN110161440A (zh) * 2019-04-29 2019-08-23 上海东软医疗科技有限公司 一种接收机、信号接收方法及磁共振成像设备
US10686502B1 (en) 2019-04-29 2020-06-16 XCOM Labs, Inc. Downlink user equipment selection
US11411778B2 (en) 2019-07-12 2022-08-09 XCOM Labs, Inc. Time-division duplex multiple input multiple output calibration
US11411779B2 (en) 2020-03-31 2022-08-09 XCOM Labs, Inc. Reference signal channel estimation

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285803A (ja) * 1989-04-27 1990-11-26 Tech Res & Dev Inst Of Japan Def Agency 自動レベル制御回路
JPH0365314U (ja) * 1989-10-27 1991-06-25
JPH03183203A (ja) * 1989-12-13 1991-08-09 Kokusai Electric Co Ltd 送信電力制御回路
JPH0440007A (ja) * 1990-06-05 1992-02-10 Matsushita Electric Ind Co Ltd 温度補償装置と温度補償用データの作成方法
JPH04172005A (ja) * 1990-11-05 1992-06-19 Matsushita Electric Ind Co Ltd 温度補償装置
JPH04336706A (ja) * 1991-05-14 1992-11-24 Matsushita Electric Ind Co Ltd 温度補償装置
JPH06334561A (ja) * 1993-05-21 1994-12-02 Alps Electric Co Ltd 送受信機
JP2001024544A (ja) * 1999-07-09 2001-01-26 Kenwood Corp 携帯無線端末とそのゲイン補正方法
JP2001186083A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 移動無線端末装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3678393A (en) * 1970-09-30 1972-07-18 Bell Telephone Labor Inc Automatic gain control having a fast broadband attack mode and a slow narrow band receive mode
US4901307A (en) 1986-10-17 1990-02-13 Qualcomm, Inc. Spread spectrum multiple access communication system using satellite or terrestrial repeaters
JP2844609B2 (ja) * 1988-09-05 1999-01-06 ソニー株式会社 Ａｇｃ回路
JP2746685B2 (ja) * 1989-09-06 1998-05-06 富士通株式会社 送信出力制御回路
US5103459B1 (en) 1990-06-25 1999-07-06 Qualcomm Inc System and method for generating signal waveforms in a cdma cellular telephone system
JP2684848B2 (ja) * 1991-01-08 1997-12-03 日本電気株式会社 送信電力制御方式
JP3719717B2 (ja) * 1993-10-21 2005-11-24 株式会社東芝 非直線性補償器
JPH07245541A (ja) * 1994-03-07 1995-09-19 Mitsubishi Electric Corp 電力増幅器
JPH1022756A (ja) * 1996-07-04 1998-01-23 Mitsubishi Electric Corp 無線送信機およびその送信制御方法
JPH10107653A (ja) * 1996-09-30 1998-04-24 Toshiba Corp 無線通信装置における送信電力制御方法および装置
JP3314723B2 (ja) * 1998-06-10 2002-08-12 日本電気株式会社 ディジタル自動利得制御用リニアライザ及びこれを用いたディジタル自動利得制御回路
US6466772B1 (en) * 1998-09-25 2002-10-15 Skyworks Solutions, Inc. Apparatus and method for improving power control loop linearity
US6480061B2 (en) * 1999-01-13 2002-11-12 Nortel Networks Limited Amplifier having digital micro processor control apparatus
JP2000278063A (ja) * 1999-03-29 2000-10-06 Kokusai Electric Co Ltd 電力増幅回路とその送信出力制御方法
US6167242A (en) * 1999-04-23 2000-12-26 Linear Technology Corporation Offset voltage cancellation system for radio frequency power controllers
US6356146B1 (en) * 1999-07-13 2002-03-12 Pmc-Sierra, Inc. Amplifier measurement and modeling processes for use in generating predistortion parameters
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power
EP1089430A3 (en) * 1999-09-30 2004-04-07 Agilent Technologies, Inc. (a Delaware corporation) A dB-linear variable gain amplifier
US6188279B1 (en) * 1999-11-03 2001-02-13 Space Systems/Loral, Inc. Low cost miniature broadband linearizer
JP2001211038A (ja) * 2000-01-27 2001-08-03 Hitachi Kokusai Electric Inc 電力増幅器
JP3523139B2 (ja) * 2000-02-07 2004-04-26 日本電気株式会社 可変利得回路
US6535068B1 (en) * 2001-02-17 2003-03-18 Microtune (Texas), L.P. System and method for temperature compensated IF amplifier

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285803A (ja) * 1989-04-27 1990-11-26 Tech Res & Dev Inst Of Japan Def Agency 自動レベル制御回路
JPH0365314U (ja) * 1989-10-27 1991-06-25
JPH03183203A (ja) * 1989-12-13 1991-08-09 Kokusai Electric Co Ltd 送信電力制御回路
JPH0440007A (ja) * 1990-06-05 1992-02-10 Matsushita Electric Ind Co Ltd 温度補償装置と温度補償用データの作成方法
JPH04172005A (ja) * 1990-11-05 1992-06-19 Matsushita Electric Ind Co Ltd 温度補償装置
JPH04336706A (ja) * 1991-05-14 1992-11-24 Matsushita Electric Ind Co Ltd 温度補償装置
JPH06334561A (ja) * 1993-05-21 1994-12-02 Alps Electric Co Ltd 送受信機
JP2001024544A (ja) * 1999-07-09 2001-01-26 Kenwood Corp 携帯無線端末とそのゲイン補正方法
JP2001186083A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 移動無線端末装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225850A (ja) * 2013-05-17 2014-12-04 Ｎｅｃプラットフォームズ株式会社 データ伝送装置、データ伝送システム、伝送制御値の算出方法、データ伝送方法、プログラムおよび記録媒体

Also Published As

Publication number Publication date
TWI323557B (en) 2010-04-11
UA84130C2 (ru) 2008-09-25
JP5602793B2 (ja) 2014-10-08
AU2003224784C1 (en) 2009-01-22
CA2476318C (en) 2011-11-01
KR101092263B1 (ko) 2011-12-12
JP2005522082A (ja) 2005-07-21
BR0308763A (pt) 2004-12-28
US20030186665A1 (en) 2003-10-02
EP1488512A1 (en) 2004-12-22
TW200306066A (en) 2003-11-01
ATE400082T1 (de) 2008-07-15
CN1643788B (zh) 2010-12-22
CA2476318A1 (en) 2003-10-09
AU2003224784B2 (en) 2008-06-19
WO2003084060A1 (en) 2003-10-09
EP1488512B1 (en) 2008-07-02
MXPA04009306A (es) 2005-01-25
JP5274747B2 (ja) 2013-08-28
KR20040101257A (ko) 2004-12-02
US6748201B2 (en) 2004-06-08
ES2306865T3 (es) 2008-11-16
AU2003224784A1 (en) 2003-10-13
CN1643788A (zh) 2005-07-20
DE60321898D1 (de) 2008-08-14

Similar Documents

Publication Publication Date Title
JP5274747B2 (ja) 通信装置のための利得制御
JP5600325B2 (ja) 受信機の直交位相信号経路における自動利得制御を管理するための回路、システム、および方法
JP5238491B2 (ja) 送信基底帯域におけるｄｃオフセット補正のためのシステム及び方法
US7596125B2 (en) Adjusting the amplitude and phase characteristics of transmitter generated wireless communication signals in response to base station transmit power control signals and known transmitter amplifier characteristics
JP3358598B2 (ja) 送信パワー補正回路
US7239856B2 (en) Apparatus and method for compensating gain of an automatic gain controller
JP3439696B2 (ja) 送信帯域制限フィルタ装置および送信装置
WO2011076025A1 (zh) 多载波闭环功率控制装置及方法
JP3322307B2 (ja) 送信機
JP4185601B2 (ja) 送信電力制御方法及び送信電力制御装置及びそれを備えた基地局

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140820

R150 Certificate of patent or registration of utility model

Ref document number: 5602793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees