JP3523139B2 - 可変利得回路 - Google Patents

可変利得回路

Info

Publication number
JP3523139B2
JP3523139B2 JP2000029836A JP2000029836A JP3523139B2 JP 3523139 B2 JP3523139 B2 JP 3523139B2 JP 2000029836 A JP2000029836 A JP 2000029836A JP 2000029836 A JP2000029836 A JP 2000029836A JP 3523139 B2 JP3523139 B2 JP 3523139B2
Authority
JP
Japan
Prior art keywords
gain
amplifier
circuit
transistor
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000029836A
Other languages
English (en)
Other versions
JP2001223547A (ja
Inventor
雄一 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000029836A priority Critical patent/JP3523139B2/ja
Priority to US09/776,672 priority patent/US6535065B2/en
Publication of JP2001223547A publication Critical patent/JP2001223547A/ja
Application granted granted Critical
Publication of JP3523139B2 publication Critical patent/JP3523139B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は可変利得回路に関
し、特に増幅器に用いる可変利得回路に関する。
【０００２】
【従来の技術】無線通信では、通信距離によって電波の
減衰量が変化する。携帯電話等の移動体無線機器では、
通信距離が大きく変化するので、距離に応じて減衰量を
補正するため、可変利得回路が必要とされている。
【０００３】図２８は移動体無線機器における送受信部
の構成を示すブロック図である。低雑音アンプ１０３、
中間周波数アンプ１０５、ドライバアンプ１１１等に可
変利得回路が用いられている。ここでは、可変利得回路
の従来例として２つの可変利得増幅器をあげる。
【０００４】まず、図２９は特開平６−１６４２４９号
公報に記載されている第１の従来の可変利得増幅器の構
成例である。エミッタ接地トランジスタ１のコレクタは
負荷２を介して電源１０が接続され、この負荷２により
増幅出力４が取り出される。トランジスタ１のベースに
はバイアス抵抗５１と５２からなるベースバイアス回路
５が接続されると共に、可変電流源６が接続されてい
る。可変電流源６は電流源トランジスタ６１と、このト
ランジスタ６１のコレクタに接続された抵抗６２から構
成されている。
【０００５】本従来例では、可変電流源６のベースバイ
アス電流を変化させることでエミッタ接地トランジスタ
１の増幅利得を可変している。トランジスタ６１のベー
ス入力電圧６３を制御することにより、トランジスタ６
１のコレクタ電流がそれに応じて変化する。その結果と
してトランジスタ１のベースバイアス電流が変化し、利
得が変化する。
【０００６】また、図３０は特願平１０−２６０７３４
号公報に記載されている第２の従来の可変利得増幅回路
の構成例である。エミッタ接地トランジスタ１のコレク
タは負荷２を介して電源１０に接続され、この負荷２に
より増幅出力４が取り出される。トランジスタ１のベー
スにはバイアス抵抗５１と５２からなるベースバイアス
回路５が接続されると共に、可変インピーダンス回路８
が直流阻止容量９を介して接続されている。可変インピ
ーダンス回路８はベース接地トランジスタ８１と、この
トランジスタ８１のエミッタ抵抗８４とから構成されて
いる。
【０００７】本従来例では可変インピーダンス回路８が
入力信号のグランドへの分流量を制御して増幅利得を可
変する。トランジスタ８１のベース８３は交流的に接地
されており、このトランジスタ８１のベース入力電圧８
３を制御すると、トランジスタ８１のエミッタ−グラン
ド間のインピーダンスが変化する。その結果として入力
信号の分流量の制御がなされ、利得が変化する。
【０００８】
【発明が解決しようとする課題】可変利得回路におい
て、利得のデシベル値を制御電圧に対して描いた曲線
（以下、「ゲインカーブ」という）がリニアであると制
御電圧発生器の設計が容易になるが、従来技術の問題点
はゲインカーブがリニアにならないことである。
【０００９】例えば、図２９に示す第１の従来の回路に
おけるゲインカーブは、図３１に示すように上に凸にな
る。また、図３０に示す第２の従来の回路におけるゲイ
ンカーブは、図３２に示すように下に凸になる。
【００１０】（発明の目的）本発明の目的は、ゲインカ
ーブのリニアリティを改善した可変利得回路を提供する
ことである。
【００１１】本発明の他の目的は、増幅回路におけるリ
ニアリティを改善した可変利得回路を提供することであ
る。
【００１２】本発明の可変利得回路は、同一の増幅器に
接続され、当該増幅器の入力信号に対する利得を制御電
圧により可変制御する可変利得回路であって、前記増幅
器に接続され、制御電圧に対する前記増幅器の利得のデ
シベル値の特性曲線が下に凸になる第１の可変利得回路
と、前記増幅器に接続され、制御電圧に対する前記増幅
器の利得のデシベル値の特性曲線が上に凸になる第２の
可変利得回路とを備え、前記第１及び第２の可変利得回
路を制御電圧により同時に制御することにより、制御電
圧に対する前記増幅器の利得のデシベル値の特性曲線が
近似的に直線とみなせるゲインカーブを得ることを特徴
とする。
【００１３】本発明を可変利得増幅回路に用いる場合
は、増幅器と、当該増幅器に接続され増幅器の入力信号
に対する利得を制御電圧により可変制御する可変利得回
路と、を備える可変利得増幅回路であって、前記可変利
得回路は、前記増幅器に接続され、制御電圧に対する前
記増幅器の利得のデシベル値の特性曲線が下に凸になる
第１の可変利得回路と、前記増幅器に接続され、制御電
圧に対する前記増幅器の利得のデシベル値の特性曲線が
上に凸になる第２の可変利得回路とを備え、前記第１及
び第２の可変利得回路を制御電圧により同時に制御する
ことにより、制御電圧に対する前記増幅器の利得のデシ
ベル値の特性曲線が近似的に直線とみなせるゲインカー
ブを得ることを特徴とする。
【００１４】本発明をトランジスタを用いた増幅回路に
用いる場合は、入力と基準電位の間に容量を介してトラ
ンジスタのベースとエミッタ間の交流インピーダンスの
変化を利用した可変インピーダンスを接続し、前記エミ
ッタ接地増幅回路のバイアス回路と基準電位の間にトラ
ンジスタのコレクタ電流をベース電流で制御できること
を利用した可変電流源を接続し、前記可変インピーダン
スと前記可変電流源を同時に制御することで利得を制御
する。
【００１５】本発明を任意の増幅器に用いる場合には、
増幅器の入力と基準電位の間に容量を介してトランジス
タのベースとエミッタ間の交流インピーダンスの変化を
利用した第１の可変インピーダンスを接続し、前記エミ
ッタ接地増幅回路の入力と出力の間にダイオードの逆バ
イアスを利用した第２の可変インピーダンスを接続し、
第１と第２の可変インピーダンスを同時に制御すること
で利得を制御する。
【００１６】（作用）制御電圧に対する利得のデシベル
値の特性曲線が下に凸になる第１の可変利得回路（可変
インピーダンス）と、同特性曲線が上に凸になる第２の
可変利得回路（可変電流源）とを使用して利得を制御す
ることにより、両者の非線形性を互いに打ち消して線形
性の改善を行う。増幅器の利得制御構成の可変利得回路
においては、エミッタ接地トランジスタ増幅回路又はベ
ース接地トランジスタ増幅回路を採用し、トランジスタ
の入力回路に第１の可変利得回路を、バイアス回路に第
２の可変利得回路を設けることにより、増幅回路の利得
を同時に制御する。
【００１７】いずれの構成においても、上に凸と下に凸
の曲線を互いに打ち消し合うようにすることによって、
ゲインカーブのリニアリティを改善することができる。
【００１８】
【発明の実施の形態】本発明の可変利得回路の実施の形
態について図面を参照して以下説明する。
【００１９】図１は、本発明の実施の形態を示す図であ
る。同図において、第１の従来例の図２９と第２の従来
例の図３０における回路と対応させ、従来例と同一機能
を有する素子は同一記号で示している。
【００２０】エミッタ接地トランジスタ１のコレクタに
は負荷２を介して電源１０が接続され、この負荷２によ
り増幅出力４が取り出される。トランジスタ１のベース
には直列接続したバイアス抵抗５０、５１、５２からな
るベースバイアス回路５が接続されると共に、バイアス
抵抗５０と５１の接続点に可変電流源６が接続されてい
る。さらに、トランジスタ１のベースには直流阻止容量
９を介して可変インピーダンス回路８が接続されてい
る。
【００２１】図２は、図１の回路において可変電流源６
と可変インピーダンス回路８を具体化した回路図であ
り、それぞれをトランジスタと抵抗で構成している。こ
の回路図にしたがって本実施の形態の動作を説明する。
【００２２】ベースバイアス電流を制御して増幅利得を
可変するための可変電流源６は、電流源トランジスタ６
１と抵抗６４とから構成されている。そして、このトラ
ンジスタ６１のベース入力端子６３の電圧を変化させ、
トランジスタ６１のコレクタ電流をそれに応じて変化さ
せることにより、結果としてトランジスタ１のベースバ
イアス電圧を制御する構成となっている。
【００２３】ここで、電流源制御端子６３の電圧を上げ
ると、可変電流源トランジスタ６１の電流は増加し、バ
イアス回路５からのベースバイアス供給電流が電流源６
に分流される量が多くなる。それによってトランジスタ
１に供給されるベースバイアスは減少し、利得は減少す
る。逆に電流源制御端子６３の電圧を下げると、ベース
バイアス電流の分流量が少なくなり、トランジスタ１に
供給されるベースバイアスが増大し、利得は増大する。
【００２４】一方、入力信号をバイパスして増幅利得を
可変するための可変インピーダンス回路８はベース接地
トランジスタ８１と、抵抗８４とから構成されている。
トランジスタ８１のベース８３は交流的に接地されてお
り、このトランジスタ８１の制御端子（可変インピーダ
ンス制御端子）８３の電圧を変化させることにより、ト
ランジスタ８１のエミッタ−グランド間の入力インピー
ダンスが変化し、結果として入力信号を分流制御する構
成としている。
【００２５】ここで、可変インピーダンス制御端子８３
の電圧を増加させれば可変インピーダンストランジスタ
８１の入力インピーダンスが下がる。その結果、入力信
号が可変インピーダンス８に分流される量が多くなるた
め、トランジスタ１のベースに入力される信号は減少
し、利得は減少する。逆に可変インピーダンスベース制
御端子８３の電圧を減少させると、可変インピーダンス
トランジスタ８１の入力インピーダンスが上がる。その
結果入力信号の分流量が少なくなることにより、トラン
ジスタ１のベースに入力される信号が増大し、利得は増
大する。
【００２６】図３は、可変インピーダンス制御電圧８３
を固定したときの、可変電流源制御端子６３の電圧に対
するゲインカーブである。図３において制御電圧が高く
なるに従い利得減少の値は大きくなり、ゲインカーブは
上に凸となる。一方、図４は電流源制御電圧６３を固定
したときの、可変インピーダンス制御端子８３の電圧に
対するゲインカーブである。図４では制御電圧が高くな
ると利得の減衰量は飽和し、ゲインカーブは下に凸とな
る。
【００２７】ここで、可変インピーダンス制御電圧８３
と可変電流源制御電圧６３を同時に制御したとき、バイ
アス抵抗５０を大きくすると、可変電流源６による利得
制御が支配的になりゲインカーブは上に凸になる。逆に
バイアス抵抗５０を小さくすると可変インピーダンス回
路８による利得制御が支配的になりゲインカーブは下に
凸となる。バイアス抵抗５０を適切に定めた場合、上に
凸と下に凸の極性が打ち消しあい、図５に示すようにリ
ニアリティを改善することが可能である。
【００２８】以下、上に凸と下に凸の前記特性曲線を打
ち消し合わせることによってリニアリティを改善させる
動作を、例えば図２の回路に示す可変インピーダンス回
路と可変電流源を用いた利得制御に基づいて説明する。
【００２９】まず、本実施の形態の可変インピーダンス
回路の動作について説明する。可変インピーダンスによ
る利得制御は以下のように行われる。
【００３０】可変インピーダンスに用いられるトランジ
スタ８１の交流等価回路を図６に示す。トランジスタの
エミッタ寄生抵抗値をre、ベース寄生抵抗値をrb、ベー
ス−エミッタ間ダイオードインピーダンスをＺD、輸送
効率をαとすると、可変インピーダンスに用いられるト
ランジスタのエミッタから見たインピーダンスZiは、
【００３１】
【数１】 と表される。ここでｖ1は、
【００３２】
【数２】 と表され、またトランジスタでは
【００３３】
【数３】 が成立する。よってZiは
【００３４】
【数４】 と表すことができる。ダイオードインピーダンスＺ
Dは、微分コンダクタンスgDと容量Cjを用いて、
【００３５】
【数５】 と表すことができる。拡散容量が接合容量より十分小さ
いとき、gDとCjはそれぞれ、
【００３６】
【数６】
【００３７】
【数７】 と表すことができる。ここで、qは電子の電荷量、kはボ
ルツマン係数、Tは絶対温度、IFはダイオードの順方向
直流電流、g0、a0およびCは定数、ΦD内蔵電位、nは通
常２〜３の間の値を取る定数である。また、VDはダイオ
ードにかかる順方向電圧である。
【００３８】gDはベース−エミッタ間電圧が負のとき０
となり、ベース−エミッタ間電圧が正のときは順方向電
流に比例して大きくなる。Cjはベース−エミッタ間空乏
層による容量であり、順方向電圧VDが内蔵電位ΦDに達
したとき空乏層が消滅しCjは無限大になる。結局ダイオ
ードインピーダンスの逆数（1／ZD）とベース−エミッ
タ間電圧Vbeの関係は図７に示すようになる。以上よ
り、可変インピーダンスの入力インピーダンスZiの絶対
値はベース−エミッタ間電圧Vbeに対して、図８に示す
ように最初急激に減少した後でre＋(１−α)rbに飽和す
る。
【００３９】トランジスタ増幅回路の利得のデシベル値
Gaは、増幅回路に入力される電力Pi nと、Pinのうちトラ
ンジスタ１に入力される電力Ptと定数Gamaxを用いて、
【００４０】
【数８】 と表される。ここで、可変インピーダンスのアドミッタ
ンスを、
【００４１】
【数９】 とし、増幅トランジスタ１の入力アドミッタンスを
【００４２】
【数１０】 とし、入力端子から見たマッチング回路と信号源のアド
ミッタンスを
【００４３】
【数１１】 としたときの交流等価回路を図９に示す。図９において
増幅トランジスタに入力される電力は、
【００４４】
【数１２】 である。ここで図１におけるvbとvsは、
【００４５】
【数１３】 という関係を持ち、上式をGとBを用いて表すと、
【００４６】
【数１４】 となる。以上より、利得のデシベル値Gaとベースエミッ
タ間ダイオード電圧VDは
【００４７】
【数１５】 という関係を持つ。上式に式（１）を代入し、Yiの変化
に関係しない項を定数Ga 0にまとめると、
【００４８】
【数１６】 となる。この式はZD>>re+(1-α)rbとなるVDの小さい範
囲で、
【００４９】
【数１７】 と表せる。上式はVDが、
【００５０】
【数１８】 となる範囲でGaはほぼ一定値Ga0-20log(2G)を保ち、
【００５１】
【数１９】 となる範囲からGaは急激に減少をはじめる。VDがΦDに
近づいてくると、ZD<<re+(1-α)rbとなり、
【００５２】
【数２０】 という一定値に漸近する。したがって、この可変インピ
ーダンスを用いた利得制御におけるゲインカーブは図１
０に示すような曲線となる。図中では式（２）が当ては
まる範囲を領域１、式（３）が当てはまる範囲を領域
2、式（４）が当てはまる範囲を領域３で示している。
領域２から領域３にかけて利得はZiの低下にともなって
最初減少したのち飽和するので、ゲインカーブは下に凸
になる。制御電圧Vctlに対するGaの可変範囲は、トラン
ジスタ８１のエミッタに接続された抵抗８４の抵抗値に
よって、制御電圧Vctlに対するベースエミッタ間電圧V
beの分圧量を調整することで可変することができる。
【００５３】次に、本実施の形態の可変利得回路に関す
る可変電流源の動作について説明する。可変電流源によ
る利得制御は以下のように行われる。
【００５４】トランジスタ６１と抵抗６４からなる可変
電流源と、抵抗値R0、R1、R2を持つ抵抗からなるベース
バイアス回路と、電圧VCCを発生する定電圧源で構成さ
れる回路を図１１に示す。トランジスタの利得はトラン
ジスタのベースバイアス電圧の指数関数に比例するの
で、利得のデシベル値Gaはベースバイアス電圧Vbe1と比
例定数Ａによって、
【００５５】
【数２１】 と表すことができる。ここで、ベースバイアス回路から
発生されるベースバイアス電圧Vbe1と可変電流源にかか
る電圧V0との間には、
【００５６】
【数２２】 という関係が成立する。さらに、V0と可変電流源に流れ
込む電流ＩCとの間には、
【００５７】
【数２３】 という関係が成立する。また、ICは電流源の制御電圧V
ctlは定数Ig、a1を用いて、
【００５８】
【数２４】 と表すことができる。よって、利得のデシベル値Gaと電
流源制御電圧Vctlの関係は、
【００５９】
【数２５】 と表すことができる。以上より、電流源制御電圧が増え
るとGaは指数関数的に減少する。よって可変電流源を用
いた利得制御のゲインカーブは図１２に示すように上に
凸になる。制御電圧Vctlに対するGaの可変範囲は数２５
より定数Ｉgと抵抗値R0の大きさによって可変すること
ができる。
【００６０】以上のことから、ベース−エミッタ間の交
流インピーダンスの変化を利用した可変インピーダンス
によるゲインカーブは下に凸になり、ベースバイアス回
路と基準電位の間に設けた可変電流源によるゲインカー
ブは上に凸になる。下に凸と上に凸のゲインカーブが重
ね合わさることによって、両者の曲線が打ち消されるこ
ととなり、ゲインカーブのリニアリティを改善すること
ができる。下に凸と上に凸それぞれのカーブの制御電圧
に対するGaの可変範囲を同じようにすることによって、
もっとも好ましいリニアリティを得られるようになる
が、Gaの可変範囲が同じでなくても、どちらか一方で利
得制御を行う場合より良いリニアリティが得られること
は言うまでもない。
【００６１】以上説明した上に凸と下に凸の前記特性曲
線を打ち消し合わせることによってリニアリティを改善
する動作は他の実施の形態においても同様である。
【００６２】次に、図１に示す実施の形態は、可変電流
源６はベースと電源１０との間に接続された構成例を示
すものであるが、本発明の他の実施の形態として、図１
３に示すように可変電流源６をベースに直接設ける構成
とすることができる。図１３に示す回路は可変電流源６
の接続位置が異なるだけであり、回路の動作は図１に示
す実施の形態と同様である。
【００６３】また、図１に示す実施の形態では、可変イ
ンピーダンス回路は入力端子３と増幅トランジスタ１の
間に容量を介して接続されているが、本発明の他の実施
の形態として、図１４、図１５に示すように増幅トラン
ジスタ１と並列して接続しても、同様の効果が得られ
る。これらの回路は入力端子３と可変インピーダンス回
路８、そして直流阻止容量９の接続位置が異なるだけで
あり、回路の動作は図１に示す実施の形態と同様であ
る。
【００６４】さらに、本発明の他の実施の形態として、
図１６に示すように可変電流源と可変インピーダンス回
路を１つの可変利得回路７で構成することもできる。可
変利得回路７はトランジスタ７１と抵抗８３で構成す
る。このトランジスタ７１の制御端子７３の電圧を変化
させることにより、トランジスタ７１のコレクタ電流が
変化する。また、トランジスタ７１のベースは交流的に
接地されており、制御端子７３の電圧を変化させること
により、エミッタから見た入力インピーダンスが変化す
る。可変電流源と可変インピーダンス回路を１つの回路
で構成しているだけであり、回路の動作は図１に示す実
施の形態と同様である。
【００６５】そして、以上の実施の形態におけるトラン
ジスタ１からなる増幅回路は、図１に示すようなエミッ
タ接地増幅回路による構成だけでなく、図１７に示すよ
うなベース接地増幅回路による構成や、図１８に示すよ
うなコレクタ接地増幅回路による構成、さらに図１９に
示すようなカスコード接続増幅回路による構成に適用し
ても同様の効果が得られる。ここで、図１７に示すベー
ス接地増幅回路では、可変インピーダンス回路８をベー
ス接地トランジスタのエミッタ側に直流阻止容量９を介
して接続し、入力端子３をエミッタ側から供給するよう
に構成している。また、図１８に示すコレクタ接地増幅
回路では、トランジスタのエミッタ側に負荷を接続して
出力端子４を取り出すように構成している。
【００６６】
【実施例】次に、本発明の可変利得回路について第１実
施例ないし第５実施例について説明する。以下説明する
実施例１から実施例５においては、トランジスタには全
て高周波特性に優れたＧａＡｓ−ＨＢＴ（ヘテロバイポ
ーラトランジスタ）を用いる。電源端子１０には３．０
Ｖの直流電圧源１２を接続し、負荷２は６８ｎＨのイン
ダクタとし、出力端子４より取り出される出力は１μＦ
の直流阻止容量９４を介して整合回路１４を経て整合出
力端子４４へ取り出される。トランジスタ１のベースは
バイアス抵抗５０〜５２によってコレクタ電流が５ｍＡ
になるようにバイアスされている。入力信号３３は整合
回路１３と１μＦの直流阻止容量９３を介して入力端子
３へ入力される。
【００６７】（実施例１）図２０は、本発明の第１の実
施例の構成を示す図である。可変インピーダンス回路８
は、ベース 接地トランジスタ８１と３００Ωの抵抗８
４によって構成されており、１μＦの直流阻止容量９を
介してトランジスタ１のベースに接続されている。可変
インピーダンス制御端子８３は１μＦの直流阻止容量９
２を介してグランドに接地され、また５ｋΩの抵抗１５
を介して制御電圧発生器１１に接続されている。
【００６８】一方、可変電流源６は電流源トランジスタ
６１と、抵抗６４から構成されており、トランジスタ１
のベースバイアス回路５とグランドの間に接続されてい
る。可変電流源制御端子６３は５ｋΩの抵抗１６を介し
て制御電圧発生器１１に接続されている。
【００６９】本実施例の回路において、可変電流源トラ
ンジスタの抵抗６４を３００Ω、可変抵抗トランジスタ
の抵抗８４を３００Ω、ベースバイアス回路の分圧抵抗
５０を１００Ωに選び、入力信号３３として周波数２Ｇ
Ｈｚ、電力１μWの正弦波を入力したときのゲインカー
ブは図５に示す特性を示す。制御電圧１．２Ｖ以上の領
域で、近似的に直線とみなせるゲインカーブを得ること
ができた。その領域を図５においては直線領域で示して
いる。
【００７０】また、本実施例では、抵抗１５と抵抗１６
を介して制御電圧発生器１１を接続する構成をとってい
るが、図２１に示すように可変インピーダンス制御端子
８３とグランドの間に抵抗１７を、可変電流源制御端子
６３とグランドの間に抵抗１８を挟み込み制御電圧を分
圧すれば、可変インピーダンスと可変電流源のそれぞれ
の制御端子に加わる電圧を変えることができる。
【００７１】（実施例２）図２２は、図１６に示す実施
の形態を具体化した本発明の第２の実施例の構成を示す
図である。可変利得回路７は、ベース接地トランジスタ
７１と３００Ωの抵抗８４によって構成されており、１
μＦの直流阻止容量９を介してトランジスタ１のベース
に接続されている。制御端子７３は１μＦの直流阻止容
量９２を介してグランドに接地され、また５ｋΩの抵抗
１５を介して制御電圧発生器１１に繋がれている。
【００７２】この実施例の回路において、ベースバイア
ス回路の分圧抵抗５０を１００Ωに選び、入力信号３３
として周波数２ＧＨｚ、電力１μWの正弦波を入力した
とき、図５と同様な近似的に直線とみなせるゲインカー
ブを得ることができる。
【００７３】（実施例３）図２３は本発明の第３の実施
例の構成を示す図である。本実施例ではトランジスタ１
のコレクタにベース接地トランジスタ４１のエミッタを
接続するカスコード接続構成をとっている。ベース接地
トランジスタ４１は直流阻止容量９５によってベース接
地されており、抵抗５０、５３、５４によってバイアス
されている。可変電流源６によってベース接地トランジ
スタ４１のベースバイアスを制御すると同時に、可変抵
抗８で入力信号の分流量を制御することで、図５と同様
な近似的に直線とみなせるゲインカーブを得ることがで
きる。
【００７４】図２４は、図２３に示すカスコード接続構
成の変形例を示す図である。トランジスタ１のベースバ
イアスを電源１０−アース間の抵抗に代えてトランジス
タ４１のベース−アース間に設け、トランジスタ１とト
ランジスタ４１の両方のバイアス電流を可変電流源６で
制御する構成を採用しており、この構成でも同様の効果
が得られる。また、可変電流源６によりトランジスタ１
のバイアス電流を制御する図１９に示すような構成とし
ても同様の効果が得られる。
【００７５】（実施例４）図２５は本発明の第４の実施
例の構成を示す図である。これは、ゲインカーブが上に
凸になる利得制御機構として増幅器１００の入出力間に
容量を介して可変容量ダイオード６５を挿入したのもの
である。ゲインカーブが下に凸になる利得制御機構は、
これまでの実施例と同じく可変インピーダンス回路８に
よって行われる。ダイオード６５のカソードにはインダ
クタ６を介して直流電圧源１２が接続されており、アノ
ードは抵抗１８を介してグランドに接続され、また整流
ダイオード６６を介して制御電圧発生器１１が接続され
ている。
【００７６】可変容量ダイオード６５は逆バイアスされ
た状態になっており、このダイオード６５の両端にかか
る逆バイアス電圧を変化することで、増幅器１００出力
が入力にフィードバックされる量を調整することにより
回路全体の利得を変化する。整流ダイオード６６と抵抗
１８は、制御電圧発生器１１の電圧を分圧しダイオード
６５にかかる逆バイアス電圧を調整している。可変容量
ダイオード６５により帰還量を制御すると同時に、可変
インピーダンス回路８により入力信号の分流量を制御す
ることで、図５と同様な近似的に直線とみなせるゲイン
カーブを得ることができる。
【００７７】（実施例５） 図２６は本発明の第５の実
施例の構成を示す図である。これは、図２２に示す第２
の実施例において、制御電圧発生器１１の出力を反転増
幅器２０を介して制御端子に接続したものである。反転
増幅器２０はトランジスタ２１と６ｋΩのコレクタ抵抗
２２と３ｋΩのエミッタ抵抗２３と５ｋΩのベース抵抗
２４から構成されている。
【００７８】この回路の入力端子３３に入力信号として
周波数２ＧＨｚ、電力１μWの正弦波を入力したとき、
図２７に示すように制御電圧の上昇に伴って利得が増加
するゲインカーブが得られる。反転増幅器を付加するこ
とでゲインカーブのリニアリティが劣化する場合がある
が、その場合においてもベースバイアス回路５の抵抗５
０の値を調整することにより、リニアリティを改善する
ことができる。
【００７９】本実施例では実施例２（図２２）を基に構
成したが、実施例１、実施例３、実施例４の回路の制御
端子に反転増幅器を付加した場合においても同様の効果
を得ることができる。
【００８０】なお、以上の実施例で示した数値は、回路
の使用目的やトランジスタの特性などによって最適化さ
れるものとする。
【００８１】また、以上の実施例ではＧａＡｓ−ＨＢＴ
を用いて説明してきたが、Ｓｉバイポーラトランジスタ
やＳｉＧｅ−ＨＢＴなど、いかなるバイポーラトランジ
スタを用いても同様の効果が得られることは言うまでも
ない。
【００８２】
【発明の効果】 本発明によれば、制御電圧に対する利
得のデシベル値の特性曲線が下に凸になる可変利得回路
（可変インピーダンス）と、同特性曲線が上に凸になる
可変利得回路（可変電流源）とを使用して、両者の非線
形性を互いに打ち消すように制御するから、ゲインカー
ブのリニアリティを改善することが可能である。
【図面の簡単な説明】
【図１】本発明の可変利得回路の一実施の形態を示す図
である。
【図２】本発明の可変利得回路の他の実施の形態を示す
回路図である。
【図３】可変利得回路の制御電圧に対する利得の特性を
示す図である。
【図４】可変利得回路の制御電圧に対する利得の特性を
示す図である。
【図５】本発明の実施の形態の制御電圧に対する利得の
特性を示す図である。
【図６】バイポーラトランジスタの等価回路を示す図で
ある。
【図７】ベースーエミッタ間アドミッタンスのバイアス
依存性を示す図である。
【図８】ベース接地トランジスタの入力インピーダンス
のバイアス依存性を示す図である。
【図９】可変インピーダンスによる利得制御を説明する
図である。
【図１０】可変インピーダンスによる利得制御の特性を
示す図である。
【図１１】可変電流源による利得制御を説明する図であ
る。
【図１２】可変電流源による利得制御の特性を示す図で
ある。
【図１３】本発明の他の実施の形態を示す図である。
【図１４】本発明の他の実施の形態を示す図である。
【図１５】本発明の他の実施の形態を示す図である。
【図１６】本発明の他の実施の形態を示す図である。
【図１７】本発明の他の実施の形態を示す図である。
【図１８】本発明の他の実施の形態を示す図である。
【図１９】本発明の他の実施の形態を示す図である。
【図２０】本発明の第１の実施例を示す回路図である。
【図２１】本発明の第１の実施例を示す回路図である。
【図２２】本発明の第２の実施例を示す回路図である。
【図２３】本発明の第３の実施例を示す図である。
【図２４】本発明の第３の実施例を示す図である。
【図２５】本発明の第４の実施例を示す図である。
【図２６】本発明の第５の実施例を示す回路図である。
【図２７】本発明の第５の実施例の特性を示す図であ
る。
【図２８】移動体無線機器の受信部のブロック図であ
る。
【図２９】第１の従来の可変利得増幅器の構成例を示す
図である。
【図３０】第２の従来の可変利得増幅器の構成例を示す
図である。
【図３１】第１の従来の可変利得増幅器の特性を示す図
である。
【図３２】第２の従来の可変利得増幅器の特性を示す図
である。
【符号の説明】
１ 増幅用エミッタ接地トランジスタ ２ 増幅器負荷 ３ 信号入力端子 ４ 増幅出力端子 ５ ベースバイアス回路 ６ 可変電流源 ７ 可変利得制御回路 ８ 可変インピーダンス ９、９２、９３、９４、９５ 直流阻止容量 １０ 電源端子 １１ 制御電圧発生器 １２ 直流電圧源 ３、１４ 整合回路 １５、１６、１７、１８ 抵抗 ２０ 反転増幅器 ２１ 反転増幅器用トランジスタ ２２、２３、２４ 反転増幅器用抵抗 ３３ 整合入力端子 ４１ ベース接地トランジスタ ４４ 整合出力端子 ５０、５１、５２ ベースバイアス抵抗 ６１ 可変電流源トランジスタ ６２、６４ 可変電流源用抵抗 ６３ 可変電流源制御端子 ６５ 可変容量ダイオード ６６ ダイオード ６７ インダクタ ７１ 利得制御回路トランジスタ ７３ 制御端子 ８１ 可変インピーダンストランジスタ ８３ 可変インピーダンス制御端子 ８４ 抵抗 １００ 電力増幅器 １０１ アンテナ １０２ スイッチ １０３ 低雑音アンプ １０４、１０６、１１２ 帯域フィルタ １０５ 中間周波数アンプ １０７、１０８、１０９ ミキサ １１０ パワーアンプ １１１ ドライバアンプ １１３ ベースバンド処理部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 3/10

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】同一の増幅器に接続され、当該増幅器の入
    力信号に対する利得を制御電圧により可変制御する可変
    利得回路であって、前記増幅器に接続され、制御電圧に
    対する前記増幅器の利得のデシベル値の特性曲線が下に
    凸になる第１の可変利得回路と、前記増幅器に接続さ
    れ、制御電圧に対する前記増幅器の利得のデシベル値の
    特性曲線が上に凸になる第２の可変利得回路とを備え、
    前記第１及び第２の可変利得回路を制御電圧により同時
    に制御することにより、制御電圧に対する前記増幅器の
    利得のデシベル値の特性曲線が近似的に直線とみなせる
    ゲインカーブを得ることを特徴とする可変利得回路。
  2. 【請求項２】増幅器と、当該増幅器に接続され増幅器の
    入力信号に対する利得を制御電圧により可変制御する可
    変利得回路と、を備える可変利得増幅回路であって、前
    記可変利得回路は、前記増幅器に接続され、制御電圧に
    対する前記増幅器の利得のデシベル値の特性曲線が下に
    凸になる第１の可変利得回路と、前記増幅器に接続さ
    れ、制御電圧に対する前記増幅器の利得のデシベル値の
    特性曲線が上に凸になる第２の可変利得回路とを備え、
    前記第１及び第２の可変利得回路を制御電圧により同時
    に制御することにより、制御電圧に対する前記増幅器の
    利得のデシベル値の特性曲線が近似的に直線とみなせる
    ゲインカーブを得ることを特徴とする可変利得増幅回
    路。
  3. 【請求項３】増幅器の利得を制御電圧により可変制御す
    る可変利得回路であって、制御電圧に対する前記増幅器
    の利得のデシベル値の特性曲線が下に凸になる第１の可
    変利得制御機構と、前記増幅器の制御電圧に対する利得
    のデシベル値の特性曲線が上に凸になる第２の可変利得
    制御機構とを備え、前記第１及び第２の可変利得制御機
    構を制御電圧により制御することにより、前記増幅器の
    利得制御をその入力において行い、利得のデシベル値の
    特性曲線が近似的に直線とみなせるゲインカーブを得る
    ことを特徴とする可変利得回路。
  4. 【請求項４】増幅器と、前記増幅器の入力のバイアスを
    変化させ利得を制御する制御電圧に対する利得のデシベ
    ル値の特性曲線が上に凸になるバイアス制御手段と、前
    記増幅器の入力への入力信号の分流量を変化させる制御
    電圧に対する利得のデシベル値の特性曲線が下に凸にな
    る分流制御手段と、前記バイアス制御手段及び前記分流
    制御手段を同時に制御する制御手段とを有し、増幅器の
    利得のデシベル値の特性曲線が近似的に直線とみなせる
    ゲインカーブを得ることを特徴とする可変利得増幅回
    路。
  5. 【請求項５】増幅器を有し、前記増幅器の入力に容量を
    介して制御電圧に対する利得のデシベル値の特性曲線が
    下に凸になる可変インピーダンスを接続し、前記増幅器
    の入力のバイアス回路に制御電圧に対する利得のデシベ
    ル値の特性曲線が上に凸になる可変電流源を接続し、前
    記可変インピーダンスと前記可変電流源とを同時に制御
    することにより増幅器の利得制御を行い、増幅器の利得
    のデシベル値の特性曲線が近似的に直線とみなせるゲイ
    ンカーブを得ることを特徴とする可変利得増幅回路。
  6. 【請求項６】第１のトランジスタからなるエミッタ接地
    増幅回路の入力に容量を介して第２のトランジスタのエ
    ミッタを接続し、前記エミッタ接地増幅回路のベースバ
    イアス回路に第３のトランジスタのコレクタを接続し、
    前記第３のトランジスタのエミッタを抵抗を介して基準
    電位に接続し、第２のトランジスタと第３のトランジス
    タのベース電圧を制御することによりエミッタ接地増幅
    回路の利得制御を行い、利得のデシベル値の特性曲線が
    近似的に直線とみなせるゲインカーブを得ることを特徴
    とする可変利得回路。
  7. 【請求項７】第１のトランジスタからなるエミッタ接地
    増幅回路の入力に容量を介して第２のトランジスタのエ
    ミッタを接続し、第１のトランジスタのベースとベース
    バイアス電源との間に抵抗を介して第２のトランジスタ
    のコレクタを接続し、第２のトランジスタのベース電圧
    を制御することによりエミッタ接地増幅回路の利得制御
    を行い、利得のデシベル値の特性曲線が近似的に直線と
    みなせるゲインカーブを得ることを特徴とする可変利得
    回路。
  8. 【請求項８】第１のトランジスタと第２のトランジスタ
    からなるカスコード接続増幅回路の入力と基準電位の間
    に容量を介して可変インピーダンスを接続し、前記カス
    コード接続増幅回路を構成するベース接地トランジスタ
    のベースバイアス回路と基準電位の間に、トランジスタ
    のコレクタ電流を利用する可変電流源を接続し、前記可
    変インピーダンスと前記可変電流源を同時に制御するこ
    とによりカスコード接続増幅回路の利得を制御し、利得
    のデシベル値の特性曲線が近似的に直線とみなせるゲイ
    ンカーブを得ることを特徴とする可変利得回路。
  9. 【請求項９】第１のエミッタ接地トランジスタと第２の
    ベース接地トランジスタからなるカスコード接続増幅回
    路の入力に容量を介して第３のトランジスタのエミッタ
    を接続し、前記第２のベース接地トランジスタのベース
    に抵抗を介して第４のトランジスタのコレクタを接続
    し、前記第４のトランジスタのエミッタを抵抗を介して
    基準電位に接続し、前記第３のトランジスタと前記第４
    のトランジスタのベース電圧を制御することにより前記
    カスコード接続増幅回路の利得制御を行い、利得のデシ
    ベル値の特性曲線が近似的に直線とみなせるゲインカー
    ブを得ることを特徴とする可変利得回路。
  10. 【請求項１０】増幅器の入力と基準電位の間に容量を介
    して、トランジスタのベースとエミッタ間の交流インピ
    ーダンスの変化を利用した第１の可変インピーダンスを
    接続し、前記増幅器の入力と出力の間にダイオードの逆
    バイアスを利用した第２の可変インピーダンスを接続
    し、前記第１及び第２の可変インピーダンスを同時に制
    御することで前記増幅器の利得を制御し、利得のデシベ
    ル値の特性曲線が近似的に直線とみなせるゲインカーブ
    を得ることを特徴とする可変利得回路。
  11. 【請求項１１】エミッタ接地トランジスタからなるエミ
    ッタ接地増幅回路の入力に容量を介してベース接地トラ
    ンジスタのエミッタを接続し、前記エミッタ接地増幅回
    路のベース−コレクタ間に容量を介してダイオードを接
    続し、前記ダイオードの逆バイアス電圧とベース接地ト
    ランジスタのベース電圧を制御することにより前記エミ
    ッタ接地増幅回路の利得制御を行い、利得のデシベル値
    の特性曲線が近似的に直線とみなせるゲインカーブを得
    ることを特徴とする可変利得回路。
  12. 【請求項１２】請求項６、請求項７、請求項９又は請求
    項１１に記載の可変利得回路において、ベース電圧の制
    御は、制御電圧を反転増幅器を介して入力することによ
    り行うことを特徴とする可変利得回路。
JP2000029836A 2000-02-07 2000-02-07 可変利得回路 Expired - Fee Related JP3523139B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000029836A JP3523139B2 (ja) 2000-02-07 2000-02-07 可変利得回路
US09/776,672 US6535065B2 (en) 2000-02-07 2001-02-06 Variable-gain circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000029836A JP3523139B2 (ja) 2000-02-07 2000-02-07 可変利得回路

Publications (2)

Publication Number Publication Date
JP2001223547A JP2001223547A (ja) 2001-08-17
JP3523139B2 true JP3523139B2 (ja) 2004-04-26

Family

ID=18554932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000029836A Expired - Fee Related JP3523139B2 (ja) 2000-02-07 2000-02-07 可変利得回路

Country Status (2)

Country Link
US (1) US6535065B2 (ja)
JP (1) JP3523139B2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
US6748201B2 (en) * 2002-03-28 2004-06-08 Qualcomm Inc. Gain control for communications device
US6906592B2 (en) * 2002-11-13 2005-06-14 Qualcomm Inc Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US7129787B1 (en) 2003-04-18 2006-10-31 Broadcom Corporation Systems and methods for ramping power amplifier output power
US6930554B2 (en) * 2003-07-18 2005-08-16 Freescale Semiconductor, Inc. Variable gain low noise amplifier and method
JP2005159803A (ja) * 2003-11-27 2005-06-16 Fujitsu Ltd ゲインの可変制御可能な高周波増幅回路
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP2006101054A (ja) * 2004-09-29 2006-04-13 Oki Electric Ind Co Ltd 増幅回路
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
WO2007105277A1 (ja) * 2006-03-10 2007-09-20 Fujitsu Limited 低雑音増幅器
CN101501748B (zh) 2006-04-19 2012-12-05 伊格尼斯创新有限公司 有源矩阵显示器的稳定驱动设计
WO2008023530A1 (en) * 2006-08-21 2008-02-28 Asahi Kasei Emd Corporation Transconductance amplifier
US7847635B2 (en) * 2006-08-28 2010-12-07 Asahi Kasei Emd Corporation Transconductance amplifier
JP2010161595A (ja) * 2009-01-07 2010-07-22 Denso Corp 入力バイアス電圧供給回路
JP2009077449A (ja) * 2009-01-09 2009-04-09 Panasonic Corp 高周波電力増幅装置
US8283967B2 (en) 2009-11-12 2012-10-09 Ignis Innovation Inc. Stable current source for system integration to display substrate
FR2959077B1 (fr) * 2010-04-19 2012-08-17 Alcatel Lucent Amplificateur a faible facteur de bruit, a gain variable et de puissance
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
CN103688302B (zh) 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示***的使用动态功率控制的***和方法
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
WO2014140992A1 (en) 2013-03-15 2014-09-18 Ignis Innovation Inc. Dynamic adjustment of touch resolutions on an amoled display
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US9046912B1 (en) * 2014-02-24 2015-06-02 The Boeing Company Thermally balanced parallel operation of transistors
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
JP6322047B2 (ja) * 2014-05-14 2018-05-09 株式会社コルグ アッテネータ、エフェクタ
US9831841B2 (en) * 2014-06-28 2017-11-28 Skyworks Solutions, Inc. Switchable base feed circuit for radio-frequency power amplifiers
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
US10586491B2 (en) 2016-12-06 2020-03-10 Ignis Innovation Inc. Pixel circuits for mitigation of hysteresis
JP2018195954A (ja) 2017-05-16 2018-12-06 株式会社村田製作所 電力増幅回路
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
CN111106805B (zh) 2018-10-26 2023-06-13 株式会社村田制作所 功率放大模块
CN116762274A (zh) * 2021-01-27 2023-09-15 华为技术有限公司 射频低噪声放大器
CN116762273A (zh) * 2021-01-27 2023-09-15 华为技术有限公司 射频低噪声放大器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164249A (ja) 1992-11-25 1994-06-10 Nec Corp 可変利得増幅回路
JP3327783B2 (ja) * 1996-08-30 2002-09-24 シャープ株式会社 トランジスタ電力増幅器
JP3479422B2 (ja) * 1996-11-22 2003-12-15 アルプス電気株式会社 利得制御型トランジスタ電力増幅器
JPH10260734A (ja) 1997-03-14 1998-09-29 Nikon Corp 移動収束判定方法及び移動制御装置

Also Published As

Publication number Publication date
US20010033199A1 (en) 2001-10-25
JP2001223547A (ja) 2001-08-17
US6535065B2 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
JP3523139B2 (ja) 可変利得回路
KR100704568B1 (ko) 가변 이득 저잡음 증폭기
US7039377B2 (en) Switchable gain amplifier
US6205325B1 (en) Active radio frequency mixer circuit with feedback
JP2002519920A (ja) インピーダンス回路網を用いる可変利得増幅器
JP3929031B2 (ja) 増幅装置
JPH06164249A (ja) 可変利得増幅回路
RU2209504C2 (ru) Усилитель с переменным усилением и высоким динамическим диапазоном
JP2005538577A (ja) ゲイン調節可能な増幅回路、およびこの増幅回路を備えた送信装置
EP0895350A1 (en) Low power gain controlled amplifier with high dynamic range
US6639469B2 (en) Variable-gain amplifier circuit
US6509798B2 (en) Variable gain amplifier
JP4609300B2 (ja) 電力増幅器および無線機
JP3479422B2 (ja) 利得制御型トランジスタ電力増幅器
US6778019B2 (en) Method and device for biasing a transistor of a radio frequency amplifier stage
US6388529B2 (en) Grounded emitter amplifier and a radio communication device using the same
KR101007579B1 (ko) 증폭기 장치, 방송 무선 수신기, 및 데이터 신호용 수신기
JPH10242886A (ja) 増幅回路及び送受信装置
JP3219346B2 (ja) 自動利得制御増幅器
JP3884365B2 (ja) 移動度比例電流発生器とこれを用いたバイアス発生器および増幅器
US6360086B2 (en) Device for generating an AC amplitude-dependent indicator
JP4017870B2 (ja) 低雑音増幅器
JP3983511B2 (ja) 利得可変増幅回路およびそれを用いた受信機ならびに送信機
US6452445B1 (en) Voltage controlled variable gain element
JP2004215168A (ja) エミッタ接地増幅回路、移動無線端末装置および無線基地局装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees