JP2012221992A - 電子部品パッケージ - Google Patents
電子部品パッケージ Download PDFInfo
- Publication number
- JP2012221992A JP2012221992A JP2011082851A JP2011082851A JP2012221992A JP 2012221992 A JP2012221992 A JP 2012221992A JP 2011082851 A JP2011082851 A JP 2011082851A JP 2011082851 A JP2011082851 A JP 2011082851A JP 2012221992 A JP2012221992 A JP 2012221992A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lid
- electronic component
- pattern
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】高周波回路部品の電磁シールドの役割を果たしつつ、パッケージ内部の結露を防止する通気穴の形状の安定化を図った電子部品パッケージを得ること。
【解決手段】フラックスレスはんだに濡れ、パターン開口部6a以外の部分が半導体素子4の実装領域を囲んで回路基板1の実装面上に形成されたリッド搭載用はんだ付けパターン2と、リッド搭載用はんだ付けパターン2との接合面が環状であってフラックスレスはんだに濡れるリッドと、リッド搭載用はんだ付けパターン2の上にフラックスレスはんだで形成されたはんだプリコート3aを加熱して形成され、リッド搭載用はんだ付けパターン2とリッド8とを接合するはんだ接合部と、パターン開口部6aにおいて露出していた実装面が、はんだ接合部の形成後も露出することによって形成された通気穴と、を備え、リッド搭載用はんだ付けパターン2は、パターン開口部6aと隣接する部分の近傍が部分的に幅細である。
【選択図】図1
【解決手段】フラックスレスはんだに濡れ、パターン開口部6a以外の部分が半導体素子4の実装領域を囲んで回路基板1の実装面上に形成されたリッド搭載用はんだ付けパターン2と、リッド搭載用はんだ付けパターン2との接合面が環状であってフラックスレスはんだに濡れるリッドと、リッド搭載用はんだ付けパターン2の上にフラックスレスはんだで形成されたはんだプリコート3aを加熱して形成され、リッド搭載用はんだ付けパターン2とリッド8とを接合するはんだ接合部と、パターン開口部6aにおいて露出していた実装面が、はんだ接合部の形成後も露出することによって形成された通気穴と、を備え、リッド搭載用はんだ付けパターン2は、パターン開口部6aと隣接する部分の近傍が部分的に幅細である。
【選択図】図1
Description
本発明は、高周波半導体素子やその他の電子部品を内蔵した高周波デバイスにおいて、回路基板とシールド部品とをはんだ接合する構造の電子部品パッケージに関する。
通信機器、人工衛星、レーダ等に用いられる高周波デバイスは、信頼性が高いことが不可欠であるが、適用製品の拡大に伴い、低コスト化も重要な要素となっている。
高周波デバイスで用いられる半導体素子は、一般に湿気に弱く、高温高湿下で使用すると水分の浸入によって部品が冒されて特性が劣化することから、通常は気密パッケージに収納することによって水分の浸入を防ぐ措置がとられる。なお、半導体素子のみならず、抵抗素子やコンデンサ等の電子部品を収納するパッケージを電子部品パッケージという。
電子部品パッケージの気密性を確保することは、部品コスト・製造コストの高騰や品質管理の負担増加などに繋がることから、低コスト化の妨げとなる。
近年では、高周波半導体素子の表面に保護膜(窒化膜など)を形成して、耐湿性を向上させる方法が用いられている。保護膜を形成することによってパッケージの気密構造は不要となるものの、保護膜を追加することで高周波特性が劣化するため、保護膜の厚さは半導体素子の特性への影響を許容できる範囲に止める必要がある。したがって、結露などによる水分付着に耐えられるほどのバリア効果は期待できず、パッケージには結露防止用の通気穴が必要となる。
また、高周波デバイス用の電子部品パッケージの役割として、外部への電磁波の漏洩及び外部からの電磁波の干渉を遮断するという目的があるため、パッケージは金属又は導電性表面を有した電磁シールド構造であることが必要である。したがって、パッケージに設ける通気穴は、電磁波が通過しないサイズに抑える必要があり、例えば、77GHzのミリ波帯の場合は、許容穴径は1mm以下程度となる。
通気穴の形成方法としては、パッケージのシールド部品(リッド)に必要なサイズの貫通穴を設けることが最も容易であるが、通気穴はゴミの浸入経路ともなるため、穴サイズは極力小さくする必要がある。浸入したゴミがパッケージ内の配線パターンに付着しても問題が発生しないようにするためには、通気穴の径は0.1mm程度まで微細化する必要がある。このサイズの径の穴をリッドに設ける加工は困難であり、リッドに貫通穴を設ける方法は有効な方法とは言えない。
そのため、別の方法として、回路基板とシールド部品との接合層に非接合部を設ける方法がある。特許文献1には、はんだで接合する構造において、回路基板のリッド接合用のはんだパターンの一部を切り欠いてパターンが無い部位を設け、部分的にはんだ接合しないことで通気穴(非接合部)を形成し、通気を行う構成が示されている。この場合、接合部の厚さは数十μmオーダに薄くできるため、ゴミの浸入を防止できる。
なお、シールド部品をはんだで接合する場合、パッケージ内にフラックスの残渣が残ると半導体素子や電子部品を腐食させる可能性があるため、フラックスを含まないはんだ(はんだプリコート)を用いる必要がある。よって、はんだの活性力が弱い状態で接合することになるため、接合部品の表面は、酸化の影響が少なく、フラックスを含まないはんだ(フラックスレスはんだ)であっても濡れ性を確保できる金めっき面とする必要がある。
フラックスレスはんだのプリコートの形成は、フラックス入りはんだのはんだペーストを部品に供給し、溶融させることで行える。フラックス入りはんだのペーストを溶融させた際に、比重の軽いフラックスは溶融はんだに押し出されて外へ流れ出るため、はんだの中はフラックスが無い状態となる。流れ出たフラックスを洗浄により除去することで、フラックスの無いはんだプリコートを得られる。
しかしながら、特許文献1は、リッドに金めっきを施し、回路基板にはんだプリコートを形成して、はんだプリコートが無い切り欠き位置を通気穴とした構成であるが、はんだプリコートは、一度溶融したはんだを固化させたものであるため、同じパターン内でもはんだの流動性によってはんだ量及びはんだ高さが場所ごとに異なる特徴があり、パターンが太い箇所や交差部にはんだが集まりやすく、パターンの端部でははんだが逃げやすい。したがって、パターンが太い箇所や交差部でははんだ量が増えて高くなり、パターンの端部でははんだ量が減少して低くなる傾向にある。
特許文献1の通気穴の場合は、パターンの端部となるために、はんだ量が少なくなる箇所であり、通気穴の形状を安定して構成できない問題が生じる。
本発明は、上記に鑑みてなされたものであって、高周波回路部品の電磁シールドの役割を果たしつつ、パッケージ内部の結露を防止する通気穴の形状の安定化を図った電子部品パッケージを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、電子部品を納めるためのキャビティを有する電子部品パッケージであって、フラックスを含まないフラックスレスはんだに対して濡れ性を示さない実装面を有し、電子部品が実装された回路基板と、フラックスレスはんだに対して濡れ性を示すとともに、実装面が露出した不連続部を有し、不連続部以外の部分が電子部品が実装された実装領域を連続的に取り囲むように実装面上に形成された接合パターンと、回路基板との間にキャビティが形成されるような形状を有し、接合パターンとの接合面が環状であってフラックスレスはんだに対して濡れ性を示すリッドと、接合パターンの上にフラックスレスはんだで形成されたはんだプリコートを加熱することによって形成され、接合パターンとリッドの接合面とを接合するはんだ層と、接合パターンの不連続部において露出していた実装面が、はんだ層の形成後もフラックスレスはんだに濡れずに露出することによって形成された通気穴と、を備え、接合パターンは、不連続部と隣接する部分の近傍が部分的に幅細であることを特徴とする。
本発明によれば、パッケージ内部の結露を防止するための通気穴の形状の安定化を図ることができるという効果を奏する。
以下に、本発明にかかる電子部品パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明にかかる電子部品パッケージの実施の形態1のリッド接合前の構成を示す図である。図1(a)は上面図、図1(b)は図1(a)における矢印Ib方向から見た側面図、図1(c)は、図1(a)のIc−Ic線に沿った断面図である。回路基板1に搭載された半導体素子4は、金ワイヤ5aを介して接続パッド5bに接続されている。半導体素子4が搭載された領域や接続パッド5bが形成された領域を覆うように接合パターンとしてのリッド搭載用はんだ付けパターン2が形成されており、その上にはフラックスレスはんだによってはんだプリコート3aが形成されている。
図1は、本発明にかかる電子部品パッケージの実施の形態1のリッド接合前の構成を示す図である。図1(a)は上面図、図1(b)は図1(a)における矢印Ib方向から見た側面図、図1(c)は、図1(a)のIc−Ic線に沿った断面図である。回路基板1に搭載された半導体素子4は、金ワイヤ5aを介して接続パッド5bに接続されている。半導体素子4が搭載された領域や接続パッド5bが形成された領域を覆うように接合パターンとしてのリッド搭載用はんだ付けパターン2が形成されており、その上にはフラックスレスはんだによってはんだプリコート3aが形成されている。
リッド搭載用はんだ付けパターン2は、パターン開口部6aの部分でとぎれた不完全な環状となっている。リッド搭載用はんだ付けパターン2は、パターン開口部6aの近傍に切り欠き11が形成されており、この部分で幅細になっている。切り欠き11が設けられた部分でリッド搭載用はんだ付けパターン2が幅細になっていることにより、はんだプリコート3aの形成時に溶融したはんだは幅細部からパターン開口部6aに隣接した端部へ移動しやすくなる。よって、パターン開口部6aに隣接したリッド搭載用はんだパターン2の端部では、はんだプリコート3aの高さは高くなる。
図2は、実施の形態1にかかる電子部品パッケージのリッド接合後の構成を示す図である。図2(a)は上面図、図2(b)は図2(a)における矢印IIb方向から見た側面図、図2(c)は、図2(a)のIIc−IIc線に沿った断面図である。回路基板1側に形成したはんだプリコート3aを溶融し、リッド8の接合面にはんだが濡れ広がることで、回路基板1とリッド8とがはんだ接合部3bで接合された状態となり、パターン開口部6aの部分に通気穴7が形成される。なお、上記のようにはんだプリコート3aはフラックスレスはんだであるため、リッド8側の接合面には金めっきが施されている。リッド8を回路基板1に接合することにより、キャビティ10が形成される。
切り欠き11を設けたことにより、通気穴7を形成するはんだプリコート3aのはんだ量が局所的に増えるため、リッド8を接合する際に通気穴7に隣接する部分のはんだが他の部分へ流出することを抑えることができ、通気穴7の幅を安定させることが可能となる。すなわち、図2に示す通気穴7の幅aは、パターン開口部6aの幅と略同一である。
比較のために、図3に従来の電子部品パッケージのリッド接合前の構成を示す。図3(a)は上面図、図3(b)は図3(a)における矢印IIIb方向から見た側面図、図3(c)は、図3(a)のIIIc−IIIc線に沿った断面図である。回路基板21に搭載された半導体素子24は、金ワイヤ25aを介して接続パッド25bに接続されている。半導体素子24が搭載された領域や接続パッド25bが形成された領域を覆うようにリッド搭載用はんだ付けパターン22が形成されており、その上にはフラックスレスはんだによってはんだプリコート23aが形成されている。リッド搭載用はんだ付けパターン22は、パターン開口部26aの部分でとぎれた不完全な環状となっている。切り欠きが設けられていないリッド搭載用はんだパターン22上にはんだプリコート23aを形成すると、はんだプリコート23a形成時に溶融したはんだは角部に集中し、パターン開口部26aに隣接する部分でははんだプリコート23aの高さが低くなる。
図4は、従来の電子部品パッケージのリッド接合後の構成を示す図である。図4(a)は上面図、図4(b)は図4(a)における矢印IVb方向から見た側面図、図4(c)は、図4(a)のIVc−IVc線に沿った断面図である。回路基板21側に形成したはんだプリコート23aを溶融し、リッド28の接合面にはんだが濡れ広がることで、回路基板21とリッド28とがはんだ接合部23bで接合された状態となり、パターン開口部26aの部分に通気穴27が形成される。また、リッド28を回路基板21に接合することにより、キャビティ20が形成される。パターン開口部26aに隣接する部分のはんだプリコート23aが低い状態でリッド28を接合すると、パターン開口部26aの近傍ではリッド28がはんだに濡れず、通気穴27の幅が広くなる。すなわち、図4に示す通気穴27の幅bは、パターン開口部26aの幅よりも広い。これにより、通気穴27の幅が許容範囲外になる不具合が発生する可能性がある。
このように、本実施の形態においては、パッケージ内部の結露を防止するための通気穴の形状の安定化を図ることができる。したがって、電子部品パッケージの製品歩留まりを向上させることができる。
実施の形態2.
図5は、本発明にかかる電子部品パッケージの実施の形態2のリッドの構成を示す図である。図5(a)は下面図、図5(b)は図5(a)のVb−Vb線に沿った断面図である。図6は、実施の形態2にかかる電子部品パッケージのリッド接合前の構成を示す図である。図6(a)は上面図、図6(b)は図6(a)のVIb−VIb線に沿った断面図である。本実施の形態においては、ニッケルめっきが施されたリッド9にはんだプリコート3aが設けられており、はんだ供給位置を制御することで、はんだプリコート3aが連続していない開口部6bが設けられている。開口部6bの近傍にははんだの幅が部分的に狭い切り欠き11が設けられており、開口部6bと隣接する部分のはんだプリコート3aは高くなっている。また、回路基板1上のリッド搭載用はんだ付けパターン2はパターン開口部が設けられておらず、閉じた環状となっている。この他については実施の形態1と同様である。
図5は、本発明にかかる電子部品パッケージの実施の形態2のリッドの構成を示す図である。図5(a)は下面図、図5(b)は図5(a)のVb−Vb線に沿った断面図である。図6は、実施の形態2にかかる電子部品パッケージのリッド接合前の構成を示す図である。図6(a)は上面図、図6(b)は図6(a)のVIb−VIb線に沿った断面図である。本実施の形態においては、ニッケルめっきが施されたリッド9にはんだプリコート3aが設けられており、はんだ供給位置を制御することで、はんだプリコート3aが連続していない開口部6bが設けられている。開口部6bの近傍にははんだの幅が部分的に狭い切り欠き11が設けられており、開口部6bと隣接する部分のはんだプリコート3aは高くなっている。また、回路基板1上のリッド搭載用はんだ付けパターン2はパターン開口部が設けられておらず、閉じた環状となっている。この他については実施の形態1と同様である。
ところで、金ワイヤ5aの接続は、一般的には超音波接合によって行われるが、超音波によって接合面の部材同士が拡散する作用を用いて接合する工法であることから、両部材の表面は接合性の面から金同士であることが必要となる。そのため、回路基板1には金めっき処理が施されており、金ワイヤ5aの接続パッド5bに加え、リッド搭載用はんだ付けパターン2にも金めっきが施されている。リッド搭載用はんだ付けパターン2は、フラックスレスはんだに対する濡れ性を有する。
図7は、実施の形態2にかかる電子部品パッケージのリッド接合後の構成を示す図である。図7(a)は上面図、図7(b)は図7(a)における矢印VIIb方向から見た側面図、図7(c)は、図7(a)のVIIc−VIIc線に沿った断面図である。リッド9側に形成したはんだプリコート3aが溶融し、回路基板1側のリッド搭載用はんだ付けパターン2に濡れ広がることで、回路基板1とニッケルめっき付きのリッド9とがはんだ接合部3bで接合された状態となる。はんだプリコート3aは、フラックスが無い状態であるため、溶融してもニッケルめっき面であるリッド9側では濡れ広がらないことから、はんだプリコート3aの開口部6bは、回路基板1とリッド9とを接合した後でも通気穴7として保たれる。
このように、切り欠き11を設けることによって開口部6bに隣接する部分のはんだ量を増やし、はんだプリコート3aを高くすることによって、通気穴7の幅を安定させることが可能となる。したがって、電子部品パッケージの製品歩留まりを向上させることができる。
また、本実施の形態においては、リッド9側に金めっきを施す必要がないため、高周波回路部品の電磁シールド性能と、パッケージ内の結露防止性能とを兼ね備えたパッケージ構造を低コストで実現可能である。
1、21 回路基板
2 リッド搭載用はんだ付けパターン
3a、23a はんだプリコート
3b、23b はんだ接合部
4 半導体素子
5a 金ワイヤ
5b 接続パッド
6a、26a パターン開口部
6b 開口部
7、27 通気穴
8、9、28 リッド
10、20 キャビティ
11 切り欠き
2 リッド搭載用はんだ付けパターン
3a、23a はんだプリコート
3b、23b はんだ接合部
4 半導体素子
5a 金ワイヤ
5b 接続パッド
6a、26a パターン開口部
6b 開口部
7、27 通気穴
8、9、28 リッド
10、20 キャビティ
11 切り欠き
Claims (3)
- 電子部品を納めるためのキャビティを有する電子部品パッケージであって、
フラックスを含まないフラックスレスはんだに対して濡れ性を示さない実装面を有し、前記電子部品が実装された回路基板と、
前記フラックスレスはんだに対して濡れ性を示すとともに、前記実装面が露出した不連続部を有し、該不連続部以外の部分が前記電子部品が実装された実装領域を連続的に取り囲むように前記実装面上に形成された接合パターンと、
前記回路基板との間に前記キャビティが形成されるような形状を有し、前記接合パターンとの接合面が環状であって前記フラックスレスはんだに対して濡れ性を示すリッドと、
前記接合パターンの上に前記フラックスレスはんだで形成されたはんだプリコートを加熱することによって形成され、前記接合パターンと前記リッドの接合面とを接合するはんだ層と、
前記接合パターンの不連続部において露出していた前記実装面が、前記はんだ層の形成後も前記フラックスレスはんだに濡れずに露出することによって形成された通気穴と、
を備え、
前記接合パターンは、前記不連続部と隣接する部分の近傍が部分的に幅細であることを特徴とする電子部品パッケージ。 - 電子部品を納めるためのキャビティを有する電子部品パッケージであって、
フラックスを含まないフラックスレスはんだに対して濡れ性を示さない実装面を有し、前記電子部品が実装された回路基板と、
前記フラックスレスはんだに対して濡れ性を示すとともに、前記電子部品が実装された実装領域を取り囲むように前記実装面上に形成された環状の接合パターンと、
前記回路基板との間に前記キャビティが形成されるような形状を有し、前記接合パターンとの接合面が環状であって前記フラックスレスはんだに対して濡れ性を示さないリッドと、
前記リッドの接合面が露出した不連続部が形成され該不連続部以外の部分が連続的となるように前記リッドの接合面上に前記フラックスレスはんだで形成されたはんだプリコートを加熱することによって形成され、前記接合パターンと前記リッドの接合面とを接合するはんだ層と、
前記はんだプリコートの不連続部において露出していた前記リッドの接合面が、前記はんだ層の形成後も前記フラックスレスはんだに濡れずに露出することによって形成された通気穴と、
を備え、
前記はんだプリコートは、前記不連続部と隣接する部分の近傍が部分的に幅細であることを特徴とする電子部品パッケージ。 - 前記リッドの接合面はニッケルめっき膜であり、前記接合パターンの表面は金めっき膜であることを特徴とする請求項2記載の電子部品パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082851A JP2012221992A (ja) | 2011-04-04 | 2011-04-04 | 電子部品パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082851A JP2012221992A (ja) | 2011-04-04 | 2011-04-04 | 電子部品パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012221992A true JP2012221992A (ja) | 2012-11-12 |
Family
ID=47273219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011082851A Withdrawn JP2012221992A (ja) | 2011-04-04 | 2011-04-04 | 電子部品パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012221992A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187740A (ja) * | 2010-03-09 | 2011-09-22 | Mitsubishi Electric Corp | 高周波パッケージ |
WO2018163961A1 (ja) * | 2017-03-06 | 2018-09-13 | 株式会社村田製作所 | シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール |
WO2019026975A1 (en) * | 2017-08-02 | 2019-02-07 | Sumitomo Electric Device Innovations, Inc. | METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE |
-
2011
- 2011-04-04 JP JP2011082851A patent/JP2012221992A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187740A (ja) * | 2010-03-09 | 2011-09-22 | Mitsubishi Electric Corp | 高周波パッケージ |
WO2018163961A1 (ja) * | 2017-03-06 | 2018-09-13 | 株式会社村田製作所 | シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール |
JPWO2018163961A1 (ja) * | 2017-03-06 | 2019-11-07 | 株式会社村田製作所 | シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール |
US10750609B2 (en) | 2017-03-06 | 2020-08-18 | Murata Manufacturing Co., Ltd. | Structure and method for mounting shielded module on printed wiring board, and shielded module |
WO2019026975A1 (en) * | 2017-08-02 | 2019-02-07 | Sumitomo Electric Device Innovations, Inc. | METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE |
CN110088893A (zh) * | 2017-08-02 | 2019-08-02 | 住友电工光电子器件创新株式会社 | 组装半导体器件的方法 |
JP2019530202A (ja) * | 2017-08-02 | 2019-10-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
US10750621B2 (en) | 2017-08-02 | 2020-08-18 | Sumitomo Electric Device Innovations, Inc. | Process of assembling semiconductor device |
CN110088893B (zh) * | 2017-08-02 | 2023-10-03 | 住友电工光电子器件创新株式会社 | 组装半导体器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4691455B2 (ja) | 半導体装置 | |
JP4265578B2 (ja) | 回路基板 | |
JP5368377B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP5747805B2 (ja) | 電子装置 | |
KR101007958B1 (ko) | 반도체 장치 | |
JP5372175B2 (ja) | 電子部品パッケージ | |
JP2012221992A (ja) | 電子部品パッケージ | |
JP6943959B2 (ja) | 電子回路基板 | |
US11114386B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20160075649A (ko) | 반도체 장치 | |
JP2006303173A (ja) | 回路基板デバイスおよびその製造方法 | |
JP2008235531A (ja) | 気密封止用パッケージおよび接続構造 | |
JP4821710B2 (ja) | プリント配線板 | |
JP2020188127A (ja) | 配線基板、電子装置、及び配線基板の製造方法 | |
JP2007005607A (ja) | 半導体装置 | |
JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
WO2010150729A1 (ja) | 素子収納用パッケージ、及び実装構造体 | |
JP4659653B2 (ja) | 電子部品収容パッケージおよび電子部品収容パッケージに用いられるシールリングの製造方法 | |
WO2020149188A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010219087A (ja) | 表面実装部品の実装構造および実装方法 | |
JP2009038119A (ja) | 電気機器 | |
JP3839455B2 (ja) | 半田処理用治具 | |
JP3726718B2 (ja) | 半導体装置 | |
JP5590981B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |