JP3726718B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3726718B2 JP3726718B2 JP2001190317A JP2001190317A JP3726718B2 JP 3726718 B2 JP3726718 B2 JP 3726718B2 JP 2001190317 A JP2001190317 A JP 2001190317A JP 2001190317 A JP2001190317 A JP 2001190317A JP 3726718 B2 JP3726718 B2 JP 3726718B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- lead
- semiconductor element
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Light Receiving Elements (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
この発明は、半導体素子モジュールおよび半導体装置に関するものである。
【0002】
【従来の技術】
以下、半導体素子が光素子(発光素子、受光素子)の場合について説明する。図7(a)は従来の半導体素子モジュールの側面図であり、図7(b)は図7(a)の断面図であり、図7(c)は図7(a)のA−A’線断面正面図である。図において、1は電気信号と光信号の変換を行うための光素子、2は光信号を伝送するための光ファイバ、3は上記光素子1と上記光ファイバ2を光軸調整し固定するためのマウント、4は上記光素子1を気密封止するためのパッケージ、5は上記光素子1と上記パッケージ4を電気的に接合するためのワイヤ、6は開放端がパッケージ取り付け面側の方向に向くように上記パッケージ4の側面に設けられ、上記光素子を外部回路と接続するためのリード、7は上記パッケージと上記リード6を接合するためのロウ材である。ここで上記ワイヤ5と上記リード6は上記パッケージ4を介して電気的に接合されている。図8(a)は従来の半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図8(b)は図8(a)の正面図である。図において、8は半導体素子モジュールを実装する基板、9は実装に用いる半田、10は基板8に設けたスルーホールである。図9(a)は従来の半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図9(b)は図9(a)の正面図である。図において、11は基板8の実装面上に設けた導体パターンである。
【0003】
【発明が解決しようとする課題】
従来の半導体素子モジュールおよび半導体装置は以上のように構成されているため、半導体素子モジュールを基板8に設けたスルーホール10を介して基板8に実装する際、実装に用いる半田(リード6がスルーホール10を介して半田付けされる半田)が、加熱により溶融し、その溶融した半田の一部が毛細管現象により、パッケージ底面と基板8の間に形成されるわずかな隙間を流れ込んでリード6同士がショートするという問題があった。また、基板8の実装面上に設けた導体パターン11を介して基板に実装する際、パッケージ4とリード6の接合強度を劣化させないようロウ材7から離れた部分でリード6を成形する必要があるが、ロウ材7がパッケージ底面に近い部分にあるため、パッケージ底面から離れた部分でリード6を成形(外方向への折り曲げ)することになり、実装後の高さが高くなるという問題があった。
【0004】
この発明は上記のような問題点を解決するためになされたもので、半導体素子モジュールを基板に設けたスルーホールを介して基板に実装する際、実装に用いる半田が、毛細管現象により、パッケージ底面と基板の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる半導体素子モジュールおよび半導体装置を提供することを目的とする。
【0005】
またこの発明は半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装する際、パッケージとリードの接合強度を劣化させないようロウ材から離れた部分でリードを成形する必要があるが、ロウ材がパッケージ底面から離れた部分にあるため、パッケージ底面に近い部分でリードを成形することができ、これにより実装後の高さを低くすることができる半導体素子モジュールおよび半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
第1の発明による半導体装置は、半導体素子モジュールと上記半導体素子モジュールが実装される基板とを有する半導体装置であって、上記基板は、スルーホールと、上記スルーホール周辺に設けられた導体パターンとを有し、上記半導体素子モジュールは、パッケージと、上記パッケージに配置される半導体素子と、一端が上記パッケージの側面にロウ材を用いて接合され、他端が上記スルーホールに挿入され半田によって固定される複数のリードと、上記パッケージ側面のパッケージにおける底面側に設けられ上記リードとの空間を形成する段差とを有し、上記リードを上記パッケージの側面に接合するためのロウ材が上記段差内に収容され、上記底面が上記基板の上記半田と接触しないように上記基板の実装面に接しているものである。
【0007】
また、第2の発明による半導体装置は、第1の発明において、上記半導体素子を光素子としたものである。
【0008】
また、第3の発明による半導体装置は、第1あるいは第2のいずれかの発明において、上記リードの一端におけるリードと上記パッケージの接合部分が太く、当該リードの他端側が細くなるように、当該リードに段差を設けたものである。
【0017】
【発明の実施の形態】
実施の形態1.
図1(a)はこの発明の実施の形態1を示す側面図であり、図1(b)は図1(a)の断面図であり、図1(c)は図1(a)のA−A’線断面正面図である。図において、1〜7は従来の半導体素子モジュールおよび半導体装置と同様の構成になっており、12は上記パッケージ側面の上記パッケージ取り付け面側に上記リード6との空間を形成するように設けた凹み段差を示す。図2(a)はこの発明による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図2(b)はその正面図である。図において、1〜10は図8に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。ここで上記パッケージ4は当該パッケージ4の底面が実装面に接するように上記スルーホール10を介して半田付けされるが、上記凹み段差12が、パッケージ4の底面が上記スルーホール周辺に設けた導体パターンおよび実装に用いた半田と接触しないように形成されているため、リード6をスルーホール10を介して半田付けする際、溶融半田の一部が、毛細管現象により、パッケージ底面と基板の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる。
【0018】
実施の形態2.
図3(a)はこの発明による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図3(b)はその正面図である。図において、1〜9、11は図9に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。また、12は図1、図2に示した凹み段差と同様のものである。ここで上記パッケージ4は当該パッケージ4の底面が実装面に対し所定の空間を形成するように上記導体パターン11を介して半田付けされるが、上記凹み段差12が、パッケージ4の底面とロウ材7との間に隙間を設けるように形成されているためロウ材7がパッケージ底面から離れた部分となり、パッケージ底面に近い部分でリードを外方向へ折り曲げることができる。また実装の際に上記リード6を上記パッケージ4の底面に近い部分で外方向へ曲げても上記パッケージ4と上記リード6の接合強化を劣化させることなく実装することができる、これにより実装後の高さを従来よりも低くすることができる。
【0019】
実施の形態3.
図4(a)はこの発明の実施の形態3を示す側面図であり、図4(b)は図4(a)の断面図であり、図4(c)は図4(a)のA−A’線断面正面図である。図において、1〜7は従来の半導体素子モジュールおよび半導体装置と同様の構成になっており、13は上記リード6の上記パッケージ4に接合しない部分に、上記リード6と上記パッケージ4の接合部側が太く開放端側が細くなるように設けたリード段差を示す。図5(a)はこの発明による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図であり、図5(b)はその正面図である。図において、1〜10は図7、図8に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。なお、この場合上記リード段差13は上記リード6と上記パッケージ4の接合部側の幅が上記スルーホール10の穴径より太く、開放端側の幅が上記スルーホール10の穴径より細くなるように形成されている。ここで上記パッケージ4は上記リード6が当該リードの上記段差13が実装面上に接するように上記スルーホール10を介して半田付けされるが、上記リード段差13は、パッケージ4の底面が上記スルーホール周辺に設けた導体パターンおよび実装に用いたリードとスルーホールとの半田と接触しないように、上記リード6の上記パッケージ4に接合しない部分に形成されているため、上記半田の溶融部が、毛細管現象により、パッケージ底面と基板8の間に形成されるわずかな隙間に流れ込んでリード同士がショートすることを防ぐことができる。
【0020】
実施の形態4.
図6(a)はこの発明による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図であり、図6(b)はその正面図である。図において、1〜9、11は図9に示した従来の半導体素子モジュールおよび半導体装置と同様の構成になっている。また、13は図4、5と同様のリード段差である。ここで上記パッケージ4は当該パッケージの底面が実装面(基板8の上面)に対し所定の空間を形成するように上記導体パターン11を介して半田付けされるが、上記リード段差13が、当該リードの太さの差異による機械的強度の差異を設けるように形成されているため、実装の際に上記リード6の細い部分を上記リード段差13に近い部分で急峻に曲げても、上記リード6の太い部分は大きく曲がらないため、上記パッケージ4と上記リード6の接合強度を劣化させることなく実装することができ、これにより実装後の高さを従来に比べて低くすることができる。
【0021】
実施の形態5.
なお、上記実施の形態1〜4では、基板8に設けた上記スルーホールを介して半田付けする場合(実施の形態1,3)と、上記基板8の実装面上に設けた導体パターン11を介して半田付けされる場合(実施の形態2,4)とについて分けて説明したが、これらの組み合わせの場合、たとえば、基板の実装面上に設けた導体パターンを介して半田付けしたほうが一般に高周波特性に優れるため、高周波特性の必要なリードについては基板の実装面上に設けた導体パターンを介して半田付けし、残りのリードについては半導体素子モジュールを基板に位置決めするために基板に設けた上記スルーホールを介して半田付けするという場合においても同様の効果が期待できる。
【0022】
実施の形態6.
なお、上記実施の形態1〜5では、半導体素子が光素子の場合について説明したが、たとえば半導体素子をICとした場合においても同等の効果が期待できる。
【0023】
【発明の効果】
この発明によれば、半導体素子モジュールを基板に設けたスルーホールを介して基板に実装する際、実装に用いる半田がパッケージ底面と基板の間に流れ込むことを防ぐことができる半導体素子モジュールおよび半導体装置を提供できる効果がある。
【0024】
またこの発明は半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装する際、実装後の高さを低くできる半導体素子モジュールおよび半導体装置を提供できる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による半導体素子モジュールの側面図、側面図の断面図、およびA−A’線断面正面図である。
【図2】 この発明の実施の形態1による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図3】 この発明の実施の形態2による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図4】 この発明の実施の形態3による半導体素子モジュールの側面図、側面図の断面図、およびA−A’線断面正面図である。
【図5】 この発明の実施の形態3による半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図6】 この発明の実施の形態4による半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図7】 従来の半導体素子モジュールの側面図、側面図の断面図、およびA−A’線断面正面図である。
【図8】 従来の半導体素子モジュールを基板に設けたスルーホールを介して基板に実装した半導体装置を示す側面図、および正面図である。
【図9】 従来の半導体素子モジュールを基板の実装面上に設けた導体パターンを介して基板に実装した半導体装置を示す側面図、および正面図である。
【符号の説明】
1 光素子、2 光ファイバ、3 マウント、4 パッケージ、5 ワイヤ、6 リード、7 ロウ材、8 基板、9 半田、10 スルーホール、11 導体パターン、12 凹み段差、13 リード段差。
Claims (3)
- 半導体素子モジュールと上記半導体素子モジュールが実装される基板とを有する半導体装置であって、
上記基板は、
スルーホールと、
上記スルーホール周辺に設けられた導体パターンとを有し、
上記半導体素子モジュールは、
パッケージと、
上記パッケージに配置される半導体素子と、
一端が上記パッケージの側面にロウ材を用いて接合され、他端が上記スルーホールに挿入され半田によって固定される複数のリードと、
上記パッケージ側面のパッケージにおける底面側に設けられ上記リードとの空間を形成する段差とを有し、
上記リードを上記パッケージの側面に接合するためのロウ材が上記段差内に収容され、
上記底面が上記基板の上記半田と接触しないように上記基板の実装面に接していることを特徴とする半導体装置。 - 上記半導体素子は光素子であることを特徴とする請求項1に記載の半導体装置。
- 上記リードの一端におけるリードと上記パッケージの接合部分が太く、当該リードの他端側が細くなるように、当該リードに段差を設けたことを特徴とする請求項1あるいは2のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190317A JP3726718B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190317A JP3726718B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31526097A Division JP3374732B2 (ja) | 1997-11-17 | 1997-11-17 | 半導体素子モジュールおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002043452A JP2002043452A (ja) | 2002-02-08 |
JP3726718B2 true JP3726718B2 (ja) | 2005-12-14 |
Family
ID=19029103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001190317A Expired - Fee Related JP3726718B2 (ja) | 2001-06-22 | 2001-06-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3726718B2 (ja) |
-
2001
- 2001-06-22 JP JP2001190317A patent/JP3726718B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002043452A (ja) | 2002-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106680959B (zh) | 光学元件封装和光学元件设备 | |
JP4923542B2 (ja) | 光素子用ステムとこれを用いた光半導体装置 | |
US9588313B2 (en) | Optical device package and optical device apparatus | |
US20100201453A1 (en) | Crystal oscillator with pedestal | |
CN111834885A (zh) | 半导体装置用管座和半导体装置 | |
US8242587B2 (en) | Electronic device and pressure sensor | |
JP3726718B2 (ja) | 半導体装置 | |
US7345244B2 (en) | Flexible substrate and a connection method thereof that can achieve reliable connection | |
JP2004335584A (ja) | 半導体パッケージ | |
JP2009283898A (ja) | 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 | |
JP6496622B2 (ja) | セラミックス配線基板及び電子部品収納用パッケージ | |
JP2015106663A (ja) | 配線基板の接続方法、および配線基板の実装構造 | |
JPS62124780A (ja) | 光半導体モジユ−ル | |
JP3374732B2 (ja) | 半導体素子モジュールおよび半導体装置 | |
JP2001326291A (ja) | 半導体素子モジュールおよび半導体装置 | |
JP2001319986A (ja) | 半導体素子モジュールおよび半導体装置 | |
JP3555304B2 (ja) | 電子装置 | |
JP2002359336A (ja) | 半導体装置 | |
WO2021020530A1 (ja) | 電子素子搭載用パッケージ及び電子装置 | |
JP3554640B2 (ja) | 半導体チップ装着用パッケージ、半導体装置およびその製造方法 | |
JP2003068903A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2017079258A (ja) | 電子部品搭載用基板および電子装置 | |
JP2008010922A (ja) | 圧電発振器 | |
JP2004031653A (ja) | パッケージおよび光半導体素子固定モジュール | |
JP2004111408A (ja) | 光半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |