JP4821710B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP4821710B2
JP4821710B2 JP2007157506A JP2007157506A JP4821710B2 JP 4821710 B2 JP4821710 B2 JP 4821710B2 JP 2007157506 A JP2007157506 A JP 2007157506A JP 2007157506 A JP2007157506 A JP 2007157506A JP 4821710 B2 JP4821710 B2 JP 4821710B2
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
solder
pad portion
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007157506A
Other languages
English (en)
Other versions
JP2008311417A (ja
Inventor
吉晃 植松
匡史 橋本
慎矢 西
功治 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007157506A priority Critical patent/JP4821710B2/ja
Publication of JP2008311417A publication Critical patent/JP2008311417A/ja
Application granted granted Critical
Publication of JP4821710B2 publication Critical patent/JP4821710B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、電子部品を実装するプリント配線板に関し、特に電子部品とのはんだ付け接合部のボイドの発生を抑制するプリント配線板に関するものである。
プリント配線板では、底面に電極を有する電子部品をプリント配線板上のパッドとはんだ付けすることにより実装する。図7は、一般的な底面に電極を有する表面実装部品の上面外観図であり、図8は表面実装部品を基板上に実装するためのパッドを備えたプリント配線板の上面図である。
図7において、表面実装部品1は、底面電極2及びリード3を備える。図8において、プリント配線板104は、基板4上に表面実装部品1を実装するための底面電極用パッド5及びリード用パッド6を備え、いずれもソルダーレジスト7で囲まれている。
一般的に、プリント配線板104は、フラックスを含む小粒状のはんだ(以下、クリームはんだと称する)が底面電極用パッド5及びリード用パッド6上に塗布され、底面電極用パッド5及びリード用パッド6上に、それぞれ表面実装部品1の底面電極2及びリード3が置かれ、リフロー炉等により加熱してクリームはんだを一旦融解させた後、自然冷却で固めるという順序ではんだ付けされる。
図9は、表面実装部品1の底面電極2及びリード3を、それぞれ基板4上の底面電極用パッド5及びリード用パッド6上に、はんだ付けしたプリント配線板104のD−Dの位置(図8)における矢視断面図である。
図9において、はんだ接合部8、9は、それぞれ底面電極2と底面電極用パッド5、リード3とリード用パッド6を接続する。はんだ接合部8は、はんだ融解時にクリームはんだに含まれるフラックスから発生するガスや塗布時に巻き込んだ空気等の気体が融解したクリームはんだの中に存在したまま固まることで気泡(以下、ボイドと称する)10が発生している状態にある。図10は、実機において前述したボイド10が発生している状態を示すX線写真である。
ボイドの発生を抑制する方法として、図11に示すように底面電極用パッド5上に十字状にソルダーレジスト7iを設け、はんだ融解時に発生した気体をはんだの外に逃がす方法がある(例えば、特許文献1参照)。図12は、表面実装部品1を実装したプリント配線板105のE−Eの位置(図11)における矢視断面図である。図12に示すように、ソルダーレジスト7iと底面電極2とのはんだ濡れ性の差から、ソルダーレジスト7i上には空隙11が形成されている。クリームはんだの内部の気体は、空隙11を通じて外部に放出される。
特開2006−303392号公報(0011〜0014段、図5)
しかしながら、上記従来のプリント配線板104では、はんだ接合部8の内部にボイド10が残留することにより、はんだ付け状態を均一に保つことができず、底面電極2と底面電極用パッド5の間の電気特性が安定しないという課題があった。
また、特許文献1に記載のプリント配線板105では、ソルダーレジスト7i上のはんだ部8aの量を制御することが困難で、クリームはんだの内部の気体を放出する空隙11の大きさを調整することができないため、気体を十分に放出できないという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、電子部品とのはんだ付け接合部においてボイドの発生を抑制することにより、はんだ付け状態を均一に保ち、はんだ付け接合部の信頼性の高いプリント配線板を提供することを目的とする。
本発明に係るプリント配線板は、基板と、電子部品と、前記基板上に設けられ前記電子部品を搭載するパッド部と、前記パッド部と前記電子部品を接続するはんだ接合部と、前記パッド部の上に前記パッド部の外縁から内側へ向かって並設された一対のソルダーレジストとを備え、前記一対のソルダーレジスト及び前記パッド部により外気に連通する流路が形成されたものである。
本発明によれば、プリント配線板のパッド上にソルダーレジストで形成されたスリットを設けることにより、はんだ融解時に発生する気体がはんだ内部からスリットを通じて抜けるため、はんだ付け完了後にボイドが残らず、はんだ付け状態を均一に保つことができ、電気特性を安定させることができる。
以下、本発明に係るプリント配線板の各種実施の形態について、図面に基づいて説明する。
実施の形態1.
図1は、本実施の形態1におけるプリント配線板101の構成を示す上面図である。
図1に示すように、本実施の形態1におけるプリント配線板101は、従来のプリント配線板104(図8)のパッド部としての底面電極用パッド5上に、L形のソルダーレジスト7a、7b、7c、7dが十字状に配設され、流路としてのスリット12が形成されたものである。その他の構成に関しては、従来のプリント配線板104と同様であり、相当部分には図8と同一符号を付して説明を省略する。
プリント配線板101は、従来のプリント配線板104と同様に、底面電極用パッド5及びリード用パッド6上にクリームはんだが塗布され、底面電極用パッド5及びリード用パッド6上に、それぞれ電子部品としての表面実装部品1(図7)の底面電極2及びリード3が置かれ、リフロー炉等により加熱後、冷却してはんだ付けされる。
プリント配線板101では、加熱時に、クリームはんだに含まれるフラックスから発生するガスやクリームはんだ塗布時に巻き込んだ空気等の気体が、底面電極用パッド5上のスリット12を通じて外部に放出される。図2は、表面実装部品1をはんだ付けした後のプリント配線板101のA−Aの位置(図1)における矢視断面図である。
スリット12は、所定の幅で形成され、はんだ内部の気体を外部に放出するに十分な通路を確保する。スリット12により、ボイドが残留しないはんだ接合部8が形成される。
以上のように、本実施の形態1では、底面電極用パッド5上にソルダーレジスト7a、7b、7c、7dにより十字状にスリット12を所定の幅で形成したので、クリームはんだに含まれるフラックスから発生するガスやクリームはんだ塗布時に巻き込んだ空気等の気体の抜け道となり、ボイドの発生を抑制することができるとともに、はんだ付け状態を均一に保てるため、電気特性が安定する。
なお、本実施の形態1では、底面電極用パッド5上にクリームはんだを十字状に4分割するようスリット12を設けたが、他の任意の分割数、例えば格子状に9分割にしてもよい。また、スリットは、はんだ接合部の中央付近から外側に向けて底面電極用パッド5上に略均一に設ければよく、はんだ接合部の接着性に影響しない範囲でスリットを増加させてもよい。この場合、気体の抜け道が増加し、効率よく気体を放出できる。
実施の形態2.
実施の形態1のプリント配線板101においては、底面電極用パッド5上にスリット12を設けた場合について示した。実施の形態2では、底面電極用パッドにもスリットを設けた場合について示す。
図3は、本実施の形態2におけるプリント配線板102の構成を示す上面図である。図4は、表面実装部品1をはんだ付けした後のプリント配線基102のB−Bの位置(図3)における矢視断面図である。
図3及び図4に示すように、本実施の形態2におけるプリント配線板102は、実施の形態1におけるプリント配線板101(図1及び図2)の底面電極用パッド5に、L形のソルダーレジスト7a、7b、7c、7dにより十字状に形成されたスリット12と略同位置に略同幅で、十字の中央部5aを除いて第一の溝部としてのスリット12a、12b、12c、12dが形成されたものである。十字の中央部5aは、底面電極用パッド5が一つのパッドとして等電位となるよう接続するため、スリットが設けられていない。
その他の構成に関しては、実施の形態1と同様であり、相当部分には図1及び図2と同一符号を付して説明を省略する。プリント配線板102は、プリント配線板101に比べスリット深さが大きくなっているため、はんだ接合時のクリームはんだ中の気体が抜けやすくなっており、効率よく気体を放出できる。
以上のように、本実施の形態2では、底面電極用パッド5上にソルダーレジストによるスリット12を配設するとともに、底面電極用パッド5に中央部を除いて同位置に同幅でスリット12a、12b、12c、12dを設けたので、はんだ接合時のクリームはんだ中の気体を放出しやすく、より効率的にボイドの発生を抑制できる。
なお、本実施の形態2では、底面電極用パッド5に中央部を除いてスリット12a、12b、12c、12dを設けたが、これに限るものではない。例えば、底面電極用パッド5の厚さ方向すべてにスリットを設けるのではなく、途中までスリットを形成し底面電極用パッド5を接続しておくことにより、中央部までスリットを設けることができる。この場合、中央部に発生する気体も効率よく放出することができる。
実施の形態3.
実施の形態2のプリント配線板102においては、底面電極用パッド5にスリット12と同位置に同幅のスリット12a、12b、12c、12dを設けた場合について示した。実施の形態3では、スリットを形成するソルダーレジストの周囲に溝部を設けた場合について示す。
図5は、本実施の形態3におけるプリント配線板103の構成を示す上面図である。図6は、表面実装部品1をはんだ付けした後のプリント配線基103のC−Cの位置(図5)における矢視断面図である。
図5及び図6に示すように、本実施の形態3におけるプリント配線板103は、実施の形態1におけるプリント配線板101(図1及び図2)の底面電極用パッド5に、切り欠き部5b、5c、5d、5eが設けられ、切り欠き部5b、5c、5d、5e内の基板1上に、それぞれスリット12e、12f、12g、12hを形成するソルダーレジスト7e、7f、7g、7hが設けられている。切り欠き部5b、5c、5d、5eとソルダーレジスト7e、7f、7g、7hの間においては、それぞれ第二の溝部としての溝部13a、13b、13c、13dが設けられている。
その他の構成に関しては、実施の形態1と同様であり、相当部分には図1及び図2と同一符号を付して説明を省略する。プリント配線板103は、ソルダーレジスト7e、7f、7g、7hを配設するとともに、溝部13a、13b、13c、13dによりスリット12e、12f、12g、12hに溶融時のクリームはんだが被ることなく確実に気体の通路を確保する。
以上のように、本実施の形態3では、スリット12e、12f、12g、12hを形成したソルダーレジスト7e、7f、7g、7hを底面電極用パッド5の切り欠き部5b、5c、5d、5e内に配設するとともに、ソルダーレジスト7e、7f、7g、7hと切り欠き部5b、5c、5d、5eの間に溝部13a、13b、13c、13dを設けたので、はんだの溶融時にスリットにはんだが被ることなく確実に気体の通路を確保でき、より効率的にボイドの発生を抑制できる。
本発明に係るプリント配線板の実施の形態1の構成を示す上面図である。 本発明に係るプリント配線板の実施の形態1の構成を示す断面図である。 本発明に係るプリント配線板の実施の形態2の構成を示す上面図である。 本発明に係るプリント配線板の実施の形態2の構成を示す断面図である。 本発明に係るプリント配線板の実施の形態3の構成を示す上面図である。 本発明に係るプリント配線板の実施の形態3の構成を示す断面図である。 プリント配線板にはんだ付けされる表面実装部品の構成を示す上面図である。 従来のプリント配線板の構成を示す上面図である。 従来のプリント配線板の構成を示す断面図である。 従来のプリント配線板と表面実装部品のはんだ接合部の状態を示す図である。 従来のプリント配線板の構成を示す上面図である。 従来のプリント配線板の構成を示す断面図である。
符号の説明
1 表面実装部品
5 底面電極用パッド
7a、7b、7c、7d、7e、7f、7g、7h ソルダーレジスト
8 はんだ接合部
12、12a、12b、12c、12d、12e、12f、12g、12h スリット
101、102、102 プリント配線板

Claims (5)

  1. 基板と、
    電子部品と、
    前記基板上に設けられ前記電子部品を搭載するパッド部と、
    前記パッド部と前記電子部品を接続するはんだ接合部と、
    前記パッド部の上に前記パッド部の外縁から内側へ向かって並設された一対のソルダーレジストとを備え、
    前記一対のソルダーレジスト及び前記パッド部により外気に連通する流路が形成されることを特徴とするプリント配線板。
  2. 前記パッド部の前記一対のソルダーレジストに挟まれた位置に外気に連通する溝部をさらに設けたことを特徴とする請求項1に記載のプリント配線板。
  3. 前記溝部の一部は、前記パッド部を貫通することを特徴とする請求項2に記載のプリント配線板。
  4. 基板と、
    電子部品と、
    前記基板上に外縁から内側へ向かう切り欠き部を有して設けられ前記電子部品を搭載するパッド部と、
    前記パッド部と前記電子部品とを接続するはんだ接合部と、
    前記パッド部の前記切り欠き部に対応する前記基板の上に並設された一対のソルダーレジストとを備え、
    前記一対のソルダーレジスト及び前記基板により外気に連通する流路が形成されることを特徴とするプリント配線板。
  5. 前記ソルダーレジストの高さは前記パッド部の高さより高いことを特徴とする請求項4に記載のプリント配線板。
JP2007157506A 2007-06-14 2007-06-14 プリント配線板 Expired - Fee Related JP4821710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007157506A JP4821710B2 (ja) 2007-06-14 2007-06-14 プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007157506A JP4821710B2 (ja) 2007-06-14 2007-06-14 プリント配線板

Publications (2)

Publication Number Publication Date
JP2008311417A JP2008311417A (ja) 2008-12-25
JP4821710B2 true JP4821710B2 (ja) 2011-11-24

Family

ID=40238777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007157506A Expired - Fee Related JP4821710B2 (ja) 2007-06-14 2007-06-14 プリント配線板

Country Status (1)

Country Link
JP (1) JP4821710B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228620A (ja) * 2010-03-31 2011-11-10 Sumitomo Bakelite Co Ltd 電子装置の製造方法および電子装置の製造装置
US8587019B2 (en) * 2011-10-11 2013-11-19 Ledengin, Inc. Grooved plate for improved solder bonding
US10347557B2 (en) * 2015-10-27 2019-07-09 Kyocera Corporation Wiring board, electronic device, and electronic module
US11244892B2 (en) * 2018-08-30 2022-02-08 Stmicroelectronics Pte Ltd Solder mask for thermal pad of a printed circuit board to provide reliable solder contact to an integrated circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60133667U (ja) * 1984-02-15 1985-09-06 松下電器産業株式会社 配線基板
JPH07288375A (ja) * 1994-04-19 1995-10-31 Murata Mfg Co Ltd 回路基板
JPH0974267A (ja) * 1995-09-04 1997-03-18 Matsushita Electric Ind Co Ltd 回路基板
JPH10335797A (ja) * 1997-05-29 1998-12-18 Canon Inc 回路基板、及び電子回路装置の製造方法
JPH11177225A (ja) * 1997-12-15 1999-07-02 Toshiba Corp プリント基板
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
US20050085007A1 (en) * 2003-10-20 2005-04-21 Chuong Vu Joining material stencil and method of use
JP2006060141A (ja) * 2004-08-23 2006-03-02 Sharp Corp 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP2008311417A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
JP2009016451A (ja) 配線回路基板と電子部品との接続構造
JP2009054846A (ja) プリント配線基板及び電子装置製造方法
JP4821710B2 (ja) プリント配線板
JP4211828B2 (ja) 実装構造体
JP2007109836A (ja) プリント配線板
JP4712449B2 (ja) メタルコア回路基板
JP5213074B2 (ja) プリント配線板及びそれに用いるパッド設計手法
JP2005012088A (ja) 多層回路基板および電子機器
JP2002359462A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2012227349A (ja) 電子部品の実装方法
JP2006287060A (ja) 回路基板、およびチップ部品の半田付け構造
JP2005203616A (ja) チップ部品実装構造及びチップ部品実装方法
JP2006319145A (ja) メタルコア回路基板
JP4746990B2 (ja) 電子回路基板
JP2013211497A (ja) 部品接合構造
JP2008130812A (ja) 表面実装型電子部品及びその実装構造
JP2013045919A (ja) プリント配線板
JP2007165476A (ja) 表面実装部品
WO2017221419A1 (ja) 回路基板およびその製造方法ならびに電子装置
JP2005294632A (ja) 表面実装素子の半田付け構造
JP2002026482A (ja) 電子部品の実装構造
JP2006313792A (ja) プリント配線基板
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
JP2004079872A (ja) 電子回路ユニットの半田付け構造
JP2008112778A (ja) プリント配線基板とこれを備えたモータ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees