JP2012215747A - 電気光学装置、電子機器、電気光学装置の製造方法 - Google Patents
電気光学装置、電子機器、電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2012215747A JP2012215747A JP2011081650A JP2011081650A JP2012215747A JP 2012215747 A JP2012215747 A JP 2012215747A JP 2011081650 A JP2011081650 A JP 2011081650A JP 2011081650 A JP2011081650 A JP 2011081650A JP 2012215747 A JP2012215747 A JP 2012215747A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- pixel electrode
- capacitor wiring
- forming
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005498 polishing Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 68
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 182
- 239000010410 layer Substances 0.000 description 111
- 238000000034 method Methods 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 24
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 17
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 11
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000003566 sealing material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 5
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101100328521 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnt6 gene Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】所望の保持容量を有すると共に、画素電極の表面における凹凸に起因する表示ムラが低減された電気光学装置、これを備えた電子機器、電気光学装置の製造方法を提供すること。
【解決手段】本適用例の電気光学装置としての液晶装置は、素子基板１０上に、トランジスターと、トランジスターに対応して設けられた画素電極１５と、素子基板１０と画素電極１５との間に、画素電極１５と一部が対向するように設けられ、画素電極１５と誘電体層１４を介して保持容量を構成する容量配線３ｂと、を備え、容量配線３ｂは、素子基板１０と画素電極１５との間に設けられた絶縁膜１３に埋め込まれるように形成されており、絶縁膜１３と共に画素電極１５側の面が平坦化されてなる。
【選択図】図６
【解決手段】本適用例の電気光学装置としての液晶装置は、素子基板１０上に、トランジスターと、トランジスターに対応して設けられた画素電極１５と、素子基板１０と画素電極１５との間に、画素電極１５と一部が対向するように設けられ、画素電極１５と誘電体層１４を介して保持容量を構成する容量配線３ｂと、を備え、容量配線３ｂは、素子基板１０と画素電極１５との間に設けられた絶縁膜１３に埋め込まれるように形成されており、絶縁膜１３と共に画素電極１５側の面が平坦化されてなる。
【選択図】図６
Description
本発明は、電気光学装置、電子機器、電気光学装置の製造方法に関する。
上記電気光学装置として、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として用いたアクティブ駆動型の例えば液晶表示装置がある。
このような液晶表示装置では、基板上に薄膜トランジスターと、これに繋がる各種の配線や電気容量などを含む画素回路やその周辺回路が形成される。
上記画素回路の構成として、特許文献１には、遮光性ブラックマトリクスをアクティブマトリクス基板上で、画素電極とソース線層の間に層間絶縁膜を介して配置し、特定電位を印加することで、ソース線をシールドし、かつ、画素電極とで蓄積容量を形成している液晶表示装置が開示されている。
この液晶表示装置によれば、ブラックマトリクスによってソース線をシールドすることによりソース線電位によるクロストークを低減し、大きな画素保持容量を有すると共に、高い開口率を実現できるとしている。
上記画素回路の構成として、特許文献１には、遮光性ブラックマトリクスをアクティブマトリクス基板上で、画素電極とソース線層の間に層間絶縁膜を介して配置し、特定電位を印加することで、ソース線をシールドし、かつ、画素電極とで蓄積容量を形成している液晶表示装置が開示されている。
この液晶表示装置によれば、ブラックマトリクスによってソース線をシールドすることによりソース線電位によるクロストークを低減し、大きな画素保持容量を有すると共に、高い開口率を実現できるとしている。
しかしながら、上記特許文献１の液晶表示装置では、画素電極においてブラックマトリクスと重なった部分、つまり上記画素保持容量を構成した部分に段差が生じ、当該段差部において液晶分子の配向が乱れて表示ムラが発生するおそれがあるという課題がある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
［適用例１］本適用例の電気光学装置は、基板上に、トランジスターと、前記トランジスターに対応して設けられた画素電極と、前記基板と前記画素電極との間に、前記画素電極と一部が対向するように設けられ、前記画素電極と誘電体層を介して保持容量を構成する容量配線と、を備え、前記容量配線は、前記基板と前記画素電極との間に設けられた絶縁膜に埋め込まれるように形成されており、前記絶縁膜と共に前記画素電極側の面が平坦化されてなることを特徴とする。
この構成によれば、誘電体層を介して容量配線と画素電極とが重なった部分において保持容量が構成される。また、誘電体層が設けられる部分は、容量配線と絶縁膜の表面が平坦化されているので、誘電体層を介して配置される画素電極の表面に凹凸が生じない。すなわち、画素の開口率を確保しつつ画素電極を用いて保持容量を構成し、従来に比べて表示ムラが低減され、優れた表示品質を有する電気光学装置を提供できる。
［適用例２］上記適用例の電気光学装置において、前記容量配線は、第１導電膜と前記第１導電膜を覆って保護する第２導電膜とを含み、前記第２導電膜の表面が、前記絶縁膜の表面と面一となっていることが好ましい。
これによれば、第１導電膜は第２導電膜により保護されているので、容量配線の表面と絶縁膜の表面とを平坦化する工程において、第１導電膜が損傷することがなく、少なくとも第１導電膜における導電性が確保され、電気的に不具合のない保持容量を構成することができる。
これによれば、第１導電膜は第２導電膜により保護されているので、容量配線の表面と絶縁膜の表面とを平坦化する工程において、第１導電膜が損傷することがなく、少なくとも第１導電膜における導電性が確保され、電気的に不具合のない保持容量を構成することができる。
［適用例３］上記適用例の電気光学装置において、前記画素電極は、隣り合って並行する２つの前記容量配線に跨って配置されているとしてもよい。
これによれば、１つの容量配線と重なる場合に比べて、保持容量における電気容量を大きくすることができる。言い換えれば、所望の電気容量を確保し易くなる。
これによれば、１つの容量配線と重なる場合に比べて、保持容量における電気容量を大きくすることができる。言い換えれば、所望の電気容量を確保し易くなる。
［適用例４］本適用例の電子機器は、上記適用例の電気光学装置を備えたことを特徴とする。
これによれば、従来に比べて表示ムラが低減され、優れた表示品質を有する電子機器を提供することができる。
これによれば、従来に比べて表示ムラが低減され、優れた表示品質を有する電子機器を提供することができる。
［適用例５］本適用例の電気光学装置の製造方法は、基板上に容量配線層を形成する工程と、前記容量配線層を覆って絶縁膜を形成する工程と、前記絶縁膜を研磨して、前記絶縁膜から前記容量配線層を露出させると共に、露出した前記容量配線層と前記絶縁膜の表面とを平坦化する工程と、露出した前記容量配線層および前記絶縁膜を覆う誘電体層を形成する工程と、前記誘電体層を介して前記容量配線層と一部が重なるように画素電極を形成する工程と、を備えたことを特徴とする。
この方法によれば、画素電極は表面が平坦化された容量配線層と絶縁膜とを覆う誘電体層上において、平面的に容量配線層と一部が重なるように形成される。したがって、形成された画素電極の表面には凹凸が生じない。すなわち、画素の開口率を確保しつつ画素電極を用いて保持容量を形成し、従来に比べて表示ムラが低減され、優れた表示品質を有する電気光学装置を製造することができる。
［適用例６］上記適用例の電気光学装置の製造方法において、前記容量配線層を形成する工程は、第１導電膜を形成する工程と、前記第１導電膜を覆って保護する第２導電膜を形成する工程と、前記第１導電膜および前記第２導電膜をパターニングして前記容量配線層を形成する工程と、を含むことを特徴とする。
この方法によれば、第１導電膜は第２導電膜により保護されているので、絶縁膜を研磨して平坦化する工程において、第１導電膜が損傷することを防止することができる。すなわち、少なくとも第１導電膜における導電性を確保して、電気的に不具合が生じない保持容量を形成できる。
この方法によれば、第１導電膜は第２導電膜により保護されているので、絶縁膜を研磨して平坦化する工程において、第１導電膜が損傷することを防止することができる。すなわち、少なくとも第１導電膜における導電性を確保して、電気的に不具合が生じない保持容量を形成できる。
［適用例７］本適用例の他の電気光学装置の製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜に溝部を形成する工程と、前記溝部を埋めると共に、前記絶縁膜を覆って容量配線層を形成する工程と、前記容量配線層を研磨して、前記溝部において前記容量配線層を前記絶縁膜から露出させると共に、露出した前記容量配線層と前記絶縁膜の表面とを平坦化する工程と、露出した前記容量配線層および前記絶縁膜を覆う誘電体層を形成する工程と、前記誘電体層を介して前記容量配線層と一部が重なるように画素電極を形成する工程と、を備えたことを特徴とする。
この方法によれば、絶縁膜に予め形成した溝部に容量配線層が形成される。したがって、絶縁膜を研磨する場合に比べて、容量配線層を研磨するほうが早い場合には、容量配線層と絶縁膜とを分離して、それぞれをいち早く露出させることができる。また、溝部は容量配線層によって埋められているので、容量配線層の表面と絶縁膜の表面とを平坦化するために、必要以上に容量配線層が研磨されてしまうことを防ぐことができる。
［適用例８］上記適用例の電気光学装置の製造方法において、前記容量配線層を形成する工程は、第１導電膜を形成する工程と、前記第１導電膜を覆って前記第１導電膜を保護する第２導電膜を形成する工程と、を含むことが好ましい。
この方法によれば、第１導電膜は第２導電膜により保護されているので、容量配線層を研磨する工程において、第１導電膜が損傷することを防止することができる。すなわち、少なくとも第１導電膜における導電性を確保して、電気的に不具合が生じない保持容量を形成できる。
この方法によれば、第１導電膜は第２導電膜により保護されているので、容量配線層を研磨する工程において、第１導電膜が損傷することを防止することができる。すなわち、少なくとも第１導電膜における導電性を確保して、電気的に不具合が生じない保持容量を形成できる。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
（第１実施形態）
本実施形態では、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
本実施形態では、薄膜トランジスター（Thin Film Transistor；ＴＦＴ）を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリクス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
＜液晶装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＨ−Ｈ’線で切った概略断面図、図２は液晶装置の電気的な構成を示す等価回路図である。
まず、本実施形態の電気光学装置としての液晶装置について、図１および図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、同図（ｂ）は同図（ａ）のＨ−Ｈ’線で切った概略断面図、図２は液晶装置の電気的な構成を示す等価回路図である。
図１（ａ）および（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０および対向基板２０は、透明な例えば石英などのガラス基板が用いられている。
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材４０を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
額縁状に配置されたシール材４０の内側には、同じく額縁状に遮光膜２１が設けられている。遮光膜２１は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜２１の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
素子基板１０の１辺部に沿ったシール材４０との間にデータ線駆動回路１０１が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材４０の内側に検査回路１０３が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０の内側に走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０の内側には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子１０４に接続されている。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。
以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示領域Ｅとの間のシール材４０の内側に沿った位置に設けてもよい。
図１（ｂ）に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極１５およびスイッチング素子としての薄膜トランジスター（ＴＦＴ；Thin Film Transistor）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。当該遮光構造については後述する。
対向基板２０の液晶層５０側の表面には、遮光膜２１と、これを覆うように成膜された層間膜層２２と、層間膜層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う配向膜２４とが設けられている。
遮光膜２１は、図１（ａ）に示すように平面的にデータ線駆動回路１０１や走査線駆動回路１０２、検査回路１０３と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
層間膜層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜２１を覆うように設けられている。このような層間膜層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
共通電極２３は、例えばＩＴＯなどの透明導電膜からなり、層間膜層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。
画素電極１５を覆う配向膜１８および共通電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
図２に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３ａおよび複数のデータ線６ａと、データ線６ａ沿って平行するように配置された容量配線３ｂとを有する。
走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
走査線３ａとデータ線６ａならびに容量配線３ｂと、これらの信号線類により区分された領域に、画素電極１５と、ＴＦＴ３０と、２つの保持容量Ｃ１，Ｃ２とが設けられ、これらが画素Ｐの画素回路を構成している。
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
データ線６ａはデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線駆動回路１０１からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された共通電極２３との間で一定期間保持される。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量Ｃ１，Ｃ２が接続されている。保持容量Ｃ１，Ｃ２は、ＴＦＴ３０のドレインと容量配線３ｂとの間に設けられている。詳しくは、後述するが、保持容量Ｃ１，Ｃ２は、隣り合って並行する２つの容量配線３ｂに誘電体層を介して画素電極１５の一部が重なり合うことにより構成されている。一方の容量配線３ｂと画素電極１５との間で保持容量Ｃ１が構成され、他方の容量配線３ｂと画素電極１５との間で保持容量Ｃ２が構成されている。容量配線３ｂは、固定電位に接続されている。
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量Ｃ１，Ｃ２が接続されている。保持容量Ｃ１，Ｃ２は、ＴＦＴ３０のドレインと容量配線３ｂとの間に設けられている。詳しくは、後述するが、保持容量Ｃ１，Ｃ２は、隣り合って並行する２つの容量配線３ｂに誘電体層を介して画素電極１５の一部が重なり合うことにより構成されている。一方の容量配線３ｂと画素電極１５との間で保持容量Ｃ１が構成され、他方の容量配線３ｂと画素電極１５との間で保持容量Ｃ２が構成されている。容量配線３ｂは、固定電位に接続されている。
なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
次に、画素Ｐの平面的な配置と構造について、図３〜図６を参照して説明する。図３は第１実施形態の液晶装置における画素の配置を示す概略平面図、図４（ａ）および（ｂ）は第１実施形態の液晶装置における画素の構成を示す概略平面図、図５は図４のＡ−Ａ’線で切った画素の構造を示す概略断面図、図６は図４のＢ−Ｂ’線で切った画素の構造を示す概略断面図である。
図３に示すように、液晶装置１００における画素Ｐは、例えば平面的に略四角形の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
Ｘ方向に延在する非開口領域には、図２に示した走査線３ａが設けられている。走査線３ａは遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。
同じく、Ｙ方向に延在する非開口領域には、図２に示したデータ線６ａと容量配線３ｂが設けられている。データ線６ａおよび容量配線３ｂも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
非開口領域は、素子基板１０側に設けられた上記信号線類によって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光膜２１によっても構成することができる。
非開口領域の交差部付近には、図２に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
画素電極１５は、格子状に設けられた非開口領域に対して外縁部が重なるように配置されている。
図４（ａ）に示すように、画素ＰのＴＦＴ３０は、走査線３ａとデータ線６ａの交差部に設けられている。ＴＦＴ３０は、ソース領域３０ｓと、ドレイン領域３０ｄと、チャネル領域３０ｃと、ソース領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃとドレイン領域３０ｄとの間に設けられた接合領域３０ｆとを有するＬＤＤ（Lightly Doped Drain）構造の半導体層３０ａを有している。半導体層３０ａは上記交差部を通過して、走査線３ａと重なるように配置されている。
走査線３ａはデータ線６ａとの交差部において、Ｘ，Ｙ方向に拡張された平面視で四角形の拡張部を有している。当該拡張部に平面的に重なると共に接合領域３０ｆおよびドレイン領域３０ｄと重ならない開口部を有する折れ曲がった形状のゲート電極３０ｇが設けられている。
ゲート電極３０ｇは、Ｙ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、チャネル領域３０ｃと重なった部分から折り曲げられてＸ方向に延在し、互いに対向する部分がそれぞれ走査線３ａの拡張部との間に設けられたコンタクトホールＣＮＴ５，ＣＮＴ６によって、電気的に走査線３ａと接続している。
コンタクトホールＣＮＴ５，ＣＮＴ６は、平面視でＸ方向が長い矩形状（長方形）であって、半導体層３０ａのチャネル領域３０ｃと接合領域３０ｆとに沿って接合領域３０ｆを挟むように両側に設けられている。
データ線６ａは、Ｙ方向に延在すると共に、走査線３ａとの交差部において同じく平面視で四角形の拡張部を有し、当該拡張部からＸ方向に突出した部分に設けられたコンタクトホールＣＮＴ１によってソース領域３０ｓと電気的に接続している。コンタクトホールＣＮＴ１を含む部分がソース電極３１（図５参照）となっている。一方、ドレイン領域３０ｄの端部には重なり合って接合された２つのコンタクトホールＣＮＴ２，ＣＮＴ３が設けられており、コンタクトホールＣＮＴ２を含む部分がドレイン電極３２（図５参照）となっている。
コンタクトホールＣＮＴ２（ＣＮＴ３）の近傍にコンタクトホールＣＮＴ４が設けられている。詳しくは後述するが、コンタクトホールＣＮＴ３とコンタクトホールＣＮＴ４とは、これらに重なるように設けられた中継層３ｃによって電気的に接続されている。
コンタクトホールＣＮＴ２（ＣＮＴ３）の近傍にコンタクトホールＣＮＴ４が設けられている。詳しくは後述するが、コンタクトホールＣＮＴ３とコンタクトホールＣＮＴ４とは、これらに重なるように設けられた中継層３ｃによって電気的に接続されている。
画素電極１５は、走査線３ａやデータ線６ａに対して外縁部が重なるように設けられており、本実施形態では走査線３ａと重なる位置に設けられたコンタクトホールＣＮＴ４に接続されている。つまり、コンタクトホールＣＮＴ４と、中継層３ｃと、コンタクトホールＣＮＴ２，ＣＮＴ３とを介してドレイン電極３２に電気的に接続されている。
図４（ｂ）に示すように、容量配線３ｂは、平面的にデータ線６ａと重なってＹ方向に延在すると共に、走査線３ａとデータ線６ａとの交差部に対応した位置に同じく四角形の拡張部を有している。画素電極１５は並行する２つの容量配線３ｂに跨るように配置されており、一方の容量配線３ｂと平面的に重なった部分（斜線で示す部分）が保持容量Ｃ１として機能し、他方の容量配線３ｂと平面的に重なった部分（斜線で示す部分）が保持容量Ｃ２として機能している。
２つの容量配線３ｂの間には、容量配線３ｂと同じ配線層に形成された平面視で四角形の中継層３ｃが設けられている。前述したように、この中継層３ｃと重なるようにコンタクトホールＣＮＴ４が設けられ画素電極１５と接続されている。
なお、図４（ｂ）では図示省略したが、他の画素Ｐにおいても同様に画素電極１５が配置され、保持容量Ｃ１，Ｃ２が構成されている。
２つの容量配線３ｂの間には、容量配線３ｂと同じ配線層に形成された平面視で四角形の中継層３ｃが設けられている。前述したように、この中継層３ｃと重なるようにコンタクトホールＣＮＴ４が設けられ画素電極１５と接続されている。
なお、図４（ｂ）では図示省略したが、他の画素Ｐにおいても同様に画素電極１５が配置され、保持容量Ｃ１，Ｃ２が構成されている。
次に、図５および図６を参照して、画素Ｐの構造について、さらに詳しく説明する。
図５に示すように、素子基板１０上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
図５に示すように、素子基板１０上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したソース領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、ドレイン領域３０ｄを有するＬＤＤ構造が形成されている。
半導体層３０ａを覆うように第１絶縁膜（ゲート絶縁膜）１１ｂが形成される。さらに第１絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成される。
ゲート電極３０ｇと第１絶縁膜１１ｂとを覆うようにして第２絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第１絶縁膜１１ｂ、第２絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第２絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介してソース領域３０ｓに繋がるソース電極３１およびデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介してドイレイン領域３０ｄに繋がるドレイン電極３２が形成される。つまり、ソース電極３１、データ線６ａ、ドレイン電極３２は、同一導電層においてパターニングされたものである。
データ線６ａおよびドレイン電極３２ならびに第２絶縁膜１１ｃを覆うように層間絶縁膜１２が形成される。層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）やスピンコート処理などが挙げられる。
層間絶縁膜１２を貫通するコンタクトホールＣＮＴ３がドレイン電極３２と重なる位置に形成され、このコンタクトホールＣＮＴ３を埋めるようにして遮光性を有する導電膜が成膜される。この導電膜をパターニングして、容量配線３ｂと、コンタクトホールＣＮＴ３を介してドレイン電極３２と繋がる中継層３ｃとが形成される。詳しくは、後述するが、容量配線３ｂおよび中継層３ｃは、絶縁膜１３に埋め込まれるように形成されており、その表面が層間絶縁膜１２を覆う絶縁膜１３の表面と面一となるように平坦化されている。
また、容量配線３ｂや中継層３ｃを構成する上記遮光性の導電膜は、Ａｌ（アルミニウム）からなる第１導電膜と、第１導電膜を保護するＴｉＮ（窒化チタン）などからなる第２導電膜との積層体が用いられている。
また、容量配線３ｂや中継層３ｃを構成する上記遮光性の導電膜は、Ａｌ（アルミニウム）からなる第１導電膜と、第１導電膜を保護するＴｉＮ（窒化チタン）などからなる第２導電膜との積層体が用いられている。
次に、容量配線３ｂや中継層３ｃおよび絶縁膜１３を覆うように誘電体膜が成膜され、誘電体膜のうち画素電極１５と繋がるコンタクトホールＣＮＴ４と重なる部分を除くようにパターニングして誘電体層１４が形成される。誘電体膜としては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。
続いて、誘電体層１４を覆うようにＩＴＯやＩＺＯなどの透明導電膜が成膜され、これをパターニングしてコンタクトホールＣＮＴ４を介して中継層３ｃと繋がる画素電極１５が形成される。
続いて、誘電体層１４を覆うようにＩＴＯやＩＺＯなどの透明導電膜が成膜され、これをパターニングしてコンタクトホールＣＮＴ４を介して中継層３ｃと繋がる画素電極１５が形成される。
図６に示すように、誘電体層１４上において、画素電極１５は、隣り合って並行する２つの容量配線３ｂに外縁部が重なるようにパターニングされる。誘電体層１４を介して２つの容量配線３ｂと重なった画素電極１５の部分が保持容量Ｃ１，Ｃ２となる。
容量配線３ｂの表面と絶縁膜１３の表面とが面一となっているので、これを覆う誘電体層１４が平坦な状態で形成され、誘電体層１４上に形成された画素電極１５の表面も平坦になっている。
容量配線３ｂの表面と絶縁膜１３の表面とが面一となっているので、これを覆う誘電体層１４が平坦な状態で形成され、誘電体層１４上に形成された画素電極１５の表面も平坦になっている。
このような素子基板１０の配線構造において、容量配線３ｂには、固定電位が与えられる。固定電位として、液晶装置１００における駆動電圧Ｖｄｄと基準電位Ｖｓｓとの間の中間電位が与えられる。例えば、駆動電圧Ｖｄｄの最大電位が１５．５ｖ、基準電位Ｖｓｓが０ｖのとき、中間電位として６．５ｖ±１ｖ程度の範囲における電位が与えられる。
なお、容量配線３ｂを上記固定電位に接続させる方法としては、例えば、容量配線３ｂを図１（ａ）に示した表示領域Ｅの外側の周辺領域まで引き出させて、上記固定電位を供給する配線に接続させる方法が挙げられる。
＜液晶装置の製造方法＞
次に、本実施形態の液晶装置の製造方法について、図７を参照して説明する。図７（ａ）〜（ｆ）は液晶装置の製造方法を示す概略断面図である。詳しくは、素子基板１０上における保持容量の形成方法を示すものであって、図６に示した断面図に相当するものである。
次に、本実施形態の液晶装置の製造方法について、図７を参照して説明する。図７（ａ）〜（ｆ）は液晶装置の製造方法を示す概略断面図である。詳しくは、素子基板１０上における保持容量の形成方法を示すものであって、図６に示した断面図に相当するものである。
素子基板１０上における画素Ｐの構造は、前述したとおりであって、以降、層間絶縁膜１２上における保持容量Ｃ１，Ｃ２を構成する容量配線３ｂ、誘電体層１４、画素電極１５の形成方法について具体的に説明する。
まず、図７（ａ）に示すように、層間絶縁膜１２を覆って第１導電膜３３と、第１導電膜３３を保護する第２導電膜３４を成膜する。
第１導電膜３３は、例えばＡｌ（アルミニウム）からなり、厚みがおよそ５００ｎｍである。第２導電膜３４は、Ａｌに比べて酸化や腐食が起り難く、導電性を有するＴｉＮ（窒化チタン）など、金属と窒素や酸素との化合物を採用することができる。第２導電膜３４の厚みは、後の絶縁膜１３の形成工程や絶縁膜１３の研磨工程を考慮して、第１導電膜３３と同程度のおよそ５００ｎｍとする。
第１導電膜３３は、例えばＡｌ（アルミニウム）からなり、厚みがおよそ５００ｎｍである。第２導電膜３４は、Ａｌに比べて酸化や腐食が起り難く、導電性を有するＴｉＮ（窒化チタン）など、金属と窒素や酸素との化合物を採用することができる。第２導電膜３４の厚みは、後の絶縁膜１３の形成工程や絶縁膜１３の研磨工程を考慮して、第１導電膜３３と同程度のおよそ５００ｎｍとする。
次に、図７（ｂ）に示すように、積層された第１導電膜３３と第２導電膜３４とを例えばフォトリソグラフィー法によりパターニングして、互いに所定の間隔をおいて並行する容量配線層３５を形成する（容量配線層の形成工程）。
続いて、図７（ｃ）に示すように、容量配線層３５を覆う絶縁膜１３を形成する。
絶縁膜１３は、シリコンの酸化物や窒化物を用いることができ、例えばプラズマＣＶＤ法により厚みが１０００ｎｍ〜１５００ｎｍとなるように成膜する。これによって、容量配線層３５を十分に被覆することができる。容量配線層３５を覆った絶縁膜１３の表面には、凹凸が生じている。本実施形態では、ＳｉＯ2を用いて絶縁膜１３を形成した。
絶縁膜１３は、シリコンの酸化物や窒化物を用いることができ、例えばプラズマＣＶＤ法により厚みが１０００ｎｍ〜１５００ｎｍとなるように成膜する。これによって、容量配線層３５を十分に被覆することができる。容量配線層３５を覆った絶縁膜１３の表面には、凹凸が生じている。本実施形態では、ＳｉＯ2を用いて絶縁膜１３を形成した。
次に、図７（ｄ）に示すように、上記凹凸を無くし、かつ容量配線層３５を露出させ、露出した容量配線層３５の表面が周囲の絶縁膜１３の表面１３ａと面一となるまで絶縁膜１３を研磨して平坦化する（絶縁膜の研磨工程）。確実に面一とするため、絶縁膜１３だけでなく、容量配線層３５のうち第２導電膜３４の厚みが５００ｎｍから１００ｎｍ程度になるまで研磨を行った。したがって、研磨後の絶縁膜１３および容量配線層３５つまり容量配線３ｂの厚みはおよそ６００ｎｍである。絶縁膜１３の研磨は、例えば薬品を用いた化学的研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）や研磨剤を用いた機械的研磨処理を採用することができる。
次に、図７（ｅ）に示すように、面一となった容量配線３ｂと絶縁膜１３とを覆って誘電体膜を成膜する。これを前述したように、コンタクトホールＣＮＴ４に相当する部分だけエッチングして取り除いて、誘電体層１４を形成する（誘電体層の形成工程）。
誘電体膜としては、前述したように、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いることができる。本実施形態では、屈折率ｎがおよそ１．７となるようにアルミナ（Ａｌ2Ｏ3）と酸化ハウニュウム（ＨｆＯ2）とをこの順に積層して、厚みを２０ｎｍ〜３０ｎｍとした。
誘電体膜としては、前述したように、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いることができる。本実施形態では、屈折率ｎがおよそ１．７となるようにアルミナ（Ａｌ2Ｏ3）と酸化ハウニュウム（ＨｆＯ2）とをこの順に積層して、厚みを２０ｎｍ〜３０ｎｍとした。
次に、図７（ｆ）に示すように、誘電体層１４上にＩＴＯやＩＺＯなどの透明導電膜を例えば厚みが２０ｎｍ〜２００ｎｍの範囲となるよう成膜して、これをフォトリソグラフィー法でパターニングすることにより、並行する２つの容量配線３ｂと一部が重なる画素電極１５を形成する。本実施形態では、屈折率ｎがおよそ１．９のＩＴＯを用いて画素電極１５を形成した。これにより、ＳｉＯ2からなる絶縁膜１３の屈折率ｎがおよそ１．４６であるため、絶縁膜１３と画素電極１５との間に、屈折率ｎが両者の中間的な値を示す誘電体層１４が配置されたことになる。したがって、屈折率ｎが異なる膜に入射した光の膜界面における反射率が低減され、入射光が減衰し難いので、開口領域において所望の透過率を確保することができる。
上記実施形態の液晶装置１００およびその製造方法によれば、以下の効果が得られる。
（１）容量配線３ｂは絶縁膜１３に埋め込まれるように形成され、絶縁膜１３の表面１３ａと容量配線３ｂの表面とが面一になるように平坦化されている。したがって、絶縁膜１３や容量配線３ｂに対して誘電体層１４を介して配置された画素電極１５の表面には凹凸が生ぜず平坦になっている。したがって、該凹凸に起因する液晶分子の配向の乱れによる表示ムラが低減された液晶装置１００を提供することができる。
加えて、画素電極１５は、隣り合って並行する２つの容量配線３ｂと外縁部が重なるように配置されて２つの保持容量Ｃ１，Ｃ２を構成している。保持容量Ｃ１，Ｃ２は、図３および図４（ｂ）に示すように、非開口領域内に設けられているので、保持容量Ｃ１，Ｃ２を設けることに伴って開口領域が狭くならない。言い換えれば、所望の電気容量を有する保持容量Ｃ１，Ｃ２を実現しつつ、高い開口率を確保することができる。
すなわち、表示ムラが低減され、優れた表示品質（明るい）を有する液晶装置１００を実現または製造することができる。
（１）容量配線３ｂは絶縁膜１３に埋め込まれるように形成され、絶縁膜１３の表面１３ａと容量配線３ｂの表面とが面一になるように平坦化されている。したがって、絶縁膜１３や容量配線３ｂに対して誘電体層１４を介して配置された画素電極１５の表面には凹凸が生ぜず平坦になっている。したがって、該凹凸に起因する液晶分子の配向の乱れによる表示ムラが低減された液晶装置１００を提供することができる。
加えて、画素電極１５は、隣り合って並行する２つの容量配線３ｂと外縁部が重なるように配置されて２つの保持容量Ｃ１，Ｃ２を構成している。保持容量Ｃ１，Ｃ２は、図３および図４（ｂ）に示すように、非開口領域内に設けられているので、保持容量Ｃ１，Ｃ２を設けることに伴って開口領域が狭くならない。言い換えれば、所望の電気容量を有する保持容量Ｃ１，Ｃ２を実現しつつ、高い開口率を確保することができる。
すなわち、表示ムラが低減され、優れた表示品質（明るい）を有する液晶装置１００を実現または製造することができる。
（２）容量配線層３５は、第１導電膜３３と、これを保護する第２導電膜３４とからなる。それゆえに、容量配線層３５を覆う絶縁膜１３を研磨する工程では、容量配線層３５と絶縁膜１３の表面１３ａとが確実に面一となるように研磨しても、容量配線３ｂを構成する第１導電膜３３が損傷することがない。したがって、第１導電膜３３における電気特性が保たれるので、電気的に不具合のない保持容量Ｃ１，Ｃ２を得ることができる。
（第２実施形態）
＜電子機器＞
図８は電子機器としての投射型表示装置の構成を示す概略図である。図８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
＜電子機器＞
図８は電子機器としての投射型表示装置の構成を示す概略図である。図８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
このような投射型表示装置１０００によれば、表示ムラが低減され、高い開口率を有する液晶装置１００を液晶ライトバルブ１２１０，１２２０，１２３０として用いているので、高い表示品位が実現されている。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
（変形例１）上記実施形態において、容量配線層３５と絶縁膜１３の表面１３ａとが面一となるように平坦化する保持容量の形成方法は、これに限定されない。図９（ａ）〜（ｄ）は変形例の液晶装置の製造方法（保持容量の形成方法）を示す概略断面図である。
例えば、まず、図９（ａ）に示すように、絶縁膜としての層間絶縁膜１２の容量配線３ｂを形成する領域に溝部１２ａを形成する（溝部の形成工程）。
溝部１２ａの形成は、図５に示したコンタクトホールＣＮＴ３を層間絶縁膜１２に形成する工程で、例えばハーフトーンマスクなどを用い、層間絶縁膜１２のエッチング深さがコンタクトホールＣＮＴ３よりも浅くなるようコントロールすれば、同一工程でコンタクトホールＣＮＴ３と溝１２ａとを形成することも可能である。
続いて、溝部１２ａを埋めるように層間絶縁膜１２を覆って第１導電膜３３と、第２導電膜３４とを積層して容量配線層３５を形成する（容量配線層の形成工程）。
次に、図９（ｂ）に示すように、容量配線層３５を研磨して、露出した層間絶縁膜１２の表面１２ｂと容量配線層３５（つまり容量配線３ｂ）の表面とが面一となるように平坦化する（容量配線層の研磨工程）。容量配線層３５の研磨は、絶縁膜１３の場合と同様に、例えば薬品を用いた化学的研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）や研磨剤を用いた機械的研磨処理を採用することができる。実際には、平坦化するために層間絶縁膜１２もやや研磨される。
次に、図９（ｃ）に示すように、容量配線３ｂと層間絶縁膜１２と覆って誘電体層１４を形成する（誘電体層の形成工程）。
そして、図９（ｄ）に示すように、誘電体層１４上にＩＴＯやＩＺＯなどの透明導電膜を成膜して、これをフォトリソグラフィー法でパターニングすることにより、並行する２つの容量配線３ｂと一部が重なる画素電極１５を形成する。
このような変形例１の液晶装置の製造方法（保持容量の形成方法）によれば、層間絶縁膜１２上に絶縁膜１３を形成する工程が不要となる。また、容量配線層３５を研磨する工程において、層間絶縁膜１２の研磨速度に比べて、容量配線層３５の研磨速度が早い場合には、容量配線層３５からいち早く容量配線３ｂを露出させることができる。また、溝部１２ａは容量配線層３５により埋められているので、層間絶縁膜１２の表面１２ｂに対して面一とするために、必要以上に容量配線層３５が研磨されてしまうことを防ぐことができる。言い換えれば、容量配線層３５を容量配線３ｂを形成するに必要な厚みに近づけて成膜することができるので、成膜時の無駄を省くことができる。上記実施形態の絶縁膜１３を研磨する場合と比較しても、同様な効果を奏する。
例えば、まず、図９（ａ）に示すように、絶縁膜としての層間絶縁膜１２の容量配線３ｂを形成する領域に溝部１２ａを形成する（溝部の形成工程）。
溝部１２ａの形成は、図５に示したコンタクトホールＣＮＴ３を層間絶縁膜１２に形成する工程で、例えばハーフトーンマスクなどを用い、層間絶縁膜１２のエッチング深さがコンタクトホールＣＮＴ３よりも浅くなるようコントロールすれば、同一工程でコンタクトホールＣＮＴ３と溝１２ａとを形成することも可能である。
続いて、溝部１２ａを埋めるように層間絶縁膜１２を覆って第１導電膜３３と、第２導電膜３４とを積層して容量配線層３５を形成する（容量配線層の形成工程）。
次に、図９（ｂ）に示すように、容量配線層３５を研磨して、露出した層間絶縁膜１２の表面１２ｂと容量配線層３５（つまり容量配線３ｂ）の表面とが面一となるように平坦化する（容量配線層の研磨工程）。容量配線層３５の研磨は、絶縁膜１３の場合と同様に、例えば薬品を用いた化学的研磨処理（Chamical Mechanical Polishing；ＣＭＰ処理）や研磨剤を用いた機械的研磨処理を採用することができる。実際には、平坦化するために層間絶縁膜１２もやや研磨される。
次に、図９（ｃ）に示すように、容量配線３ｂと層間絶縁膜１２と覆って誘電体層１４を形成する（誘電体層の形成工程）。
そして、図９（ｄ）に示すように、誘電体層１４上にＩＴＯやＩＺＯなどの透明導電膜を成膜して、これをフォトリソグラフィー法でパターニングすることにより、並行する２つの容量配線３ｂと一部が重なる画素電極１５を形成する。
このような変形例１の液晶装置の製造方法（保持容量の形成方法）によれば、層間絶縁膜１２上に絶縁膜１３を形成する工程が不要となる。また、容量配線層３５を研磨する工程において、層間絶縁膜１２の研磨速度に比べて、容量配線層３５の研磨速度が早い場合には、容量配線層３５からいち早く容量配線３ｂを露出させることができる。また、溝部１２ａは容量配線層３５により埋められているので、層間絶縁膜１２の表面１２ｂに対して面一とするために、必要以上に容量配線層３５が研磨されてしまうことを防ぐことができる。言い換えれば、容量配線層３５を容量配線３ｂを形成するに必要な厚みに近づけて成膜することができるので、成膜時の無駄を省くことができる。上記実施形態の絶縁膜１３を研磨する場合と比較しても、同様な効果を奏する。
（変形例２）上記液晶装置における容量配線３ｂの構成は、これに限定されない。例えば、画素電極１５のコンタクトホールＣＮＴ４を設ける部分を除いて、容量配線３ｂを走査線３ａの延在方向（Ｘ方向）に配置することも可能である。また、容量配線３ｂを図３に示した非開口領域のように格子状に設けてもよい。これによれば、保持容量として機能する部分をさらに増やすことができる。
（変形例３）上記液晶装置１００における半導体層３０ａの配置は、これに限定されない。例えば、走査線３ａとデータ線６ａの交差部において、データ線６ａに沿った方向に半導体層３０ａを配置したとしても、あるいは、交差部において半導体層３０ａを折り曲げた配置としても、本発明の保持容量の構造配置を適用することができる。
（変形例４）上記液晶装置１００が適用される電子機器は、上記実施形態の投射型表示装置１０００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として好適に用いることができる。
（変形例５）上記素子基板１０の保持容量Ｃ１，Ｃ２の構造を適用可能な電気光学装置は、上記液晶装置１００に限定されない。例えば、トランジスターを備えたアティブ駆動型の電気光学装置であって、有機ＥＬ（Electro Luminessence）装置、電気泳動装置などの表示装置に適用することができる。
有機ＥＬ装置に適用した場合には、画素電極の表面に凹凸が生じないので、画素電極上に形成される発光機能を有する機能層の膜厚を均一な状態にし易い。ゆえに、発光ムラを低減できる。
電気泳動装置に適用した場合には、画素電極上における電気泳動層の層厚を均一にし易い。ゆえに、表示ムラを低減できる。
有機ＥＬ装置に適用した場合には、画素電極の表面に凹凸が生じないので、画素電極上に形成される発光機能を有する機能層の膜厚を均一な状態にし易い。ゆえに、発光ムラを低減できる。
電気泳動装置に適用した場合には、画素電極上における電気泳動層の層厚を均一にし易い。ゆえに、表示ムラを低減できる。
３ｂ…容量配線、１０…基板としての素子基板、１２…絶縁膜としての層間絶縁膜、１２ａ…溝部、１２ｂ…層間絶縁膜の表面、１３…絶縁膜、１３ａ…絶縁膜の表面、１４…誘電体層、１５…画素電極、３０…トランジスターとしての薄膜トランジスター（ＴＦＴ）、３３…第１導電膜、３４…第２導電膜、３５…容量配線層、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置。
Claims (8)
- 基板上に、
トランジスターと、
前記トランジスターに対応して設けられた画素電極と、
前記基板と前記画素電極との間に、前記画素電極と一部が対向するように設けられ、前記画素電極と誘電体層を介して保持容量を構成する容量配線と、を備え、
前記容量配線は、前記基板と前記画素電極との間に設けられた絶縁膜に埋め込まれるように形成されており、前記絶縁膜と共に前記画素電極側の面が平坦化されてなることを特徴とする電気光学装置。 - 前記容量配線は、第１導電膜と前記第１導電膜を覆って保護する第２導電膜とを含み、
前記第２導電膜の表面が、前記絶縁膜の表面と面一となっていることを特徴とする請求項１に記載の電気光学装置。 - 前記画素電極は、隣り合って並行する２つの前記容量配線に跨って配置されていることを特徴とする請求項１または２に記載の電気光学装置。
- 請求項１乃至３のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
- 基板上に容量配線層を形成する工程と、
前記容量配線層を覆って絶縁膜を形成する工程と、
前記絶縁膜を研磨して、前記絶縁膜から前記容量配線層を露出させると共に、露出した前記容量配線層と前記絶縁膜の表面とを平坦化する工程と、
露出した前記容量配線層および前記絶縁膜を覆う誘電体層を形成する工程と、
前記誘電体層を介して前記容量配線層と一部が重なるように画素電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。 - 前記容量配線層を形成する工程は、第１導電膜を形成する工程と、前記第１導電膜を覆って保護する第２導電膜を形成する工程と、前記第１導電膜および前記第２導電膜をパターニングして前記容量配線層を形成する工程と、を含むことを特徴とする請求項５に記載の電気光学装置の製造方法。
- 基板上に絶縁膜を形成する工程と、
前記絶縁膜に溝部を形成する工程と、
前記溝部を埋めると共に、前記絶縁膜を覆って容量配線層を形成する工程と、
前記容量配線層を研磨して、前記溝部において前記容量配線層を前記絶縁膜から露出させると共に、露出した前記容量配線層と前記絶縁膜の表面とを平坦化する工程と、
露出した前記容量配線層および前記絶縁膜を覆う誘電体層を形成する工程と、
前記誘電体層を介して前記容量配線層と一部が重なるように画素電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。 - 前記容量配線層を形成する工程は、第１導電膜を形成する工程と、前記第１導電膜を覆って前記第１導電膜を保護する第２導電膜を形成する工程と、を含むことを特徴とする請求項７に記載の電気光学装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011081650A JP5919636B2 (ja) | 2011-04-01 | 2011-04-01 | 電気光学装置、電子機器、電気光学装置の製造方法 |
| US13/430,971 US8698967B2 (en) | 2011-04-01 | 2012-03-27 | Electro-optic device, electronic device, and method of manufacturing electro-optic device |
| CN2012100906017A CN102736340A (zh) | 2011-04-01 | 2012-03-30 | 电光装置、电子设备、电光装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011081650A JP5919636B2 (ja) | 2011-04-01 | 2011-04-01 | 電気光学装置、電子機器、電気光学装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012215747A true JP2012215747A (ja) | 2012-11-08 |
| JP2012215747A5 JP2012215747A5 (ja) | 2014-05-15 |
| JP5919636B2 JP5919636B2 (ja) | 2016-05-18 |
Family
ID=46926811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011081650A Active JP5919636B2 (ja) | 2011-04-01 | 2011-04-01 | 電気光学装置、電子機器、電気光学装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8698967B2 (ja) |
| JP (1) | JP5919636B2 (ja) |
| CN (1) | CN102736340A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015114960A1 (ja) * | 2014-01-30 | 2015-08-06 | ソニー株式会社 | 表示装置および電子機器 |
| CN104952885A (zh) * | 2015-05-18 | 2015-09-30 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN107808892B (zh) * | 2016-09-08 | 2020-06-26 | 群创光电股份有限公司 | 显示设备 |
| KR20200047834A (ko) * | 2018-10-24 | 2020-05-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN114424270B (zh) * | 2019-09-30 | 2023-07-11 | 夏普株式会社 | 显示装置 |
| JP7476695B2 (ja) * | 2020-07-08 | 2024-05-01 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2022129558A (ja) * | 2021-02-25 | 2022-09-06 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013522A (ja) * | 1999-06-30 | 2001-01-19 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP2004341185A (ja) * | 2003-05-15 | 2004-12-02 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示装置 |
| JP2010191408A (ja) * | 2009-01-23 | 2010-09-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3267011B2 (ja) | 1993-11-04 | 2002-03-18 | セイコーエプソン株式会社 | 液晶表示装置 |
| JP3319935B2 (ja) | 1996-03-27 | 2002-09-03 | シャープ株式会社 | 液晶表示装置 |
| JP3153203B2 (ja) | 1999-03-31 | 2001-04-03 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置 |
| JP2001228457A (ja) | 1999-12-08 | 2001-08-24 | Sharp Corp | 液晶表示装置 |
| JP4843247B2 (ja) | 1999-12-08 | 2011-12-21 | シャープ株式会社 | 液晶表示装置 |
| TWI301915B (ja) * | 2000-03-17 | 2008-10-11 | Seiko Epson Corp | |
| US6828584B2 (en) | 2001-05-18 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4312420B2 (ja) | 2001-05-18 | 2009-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3870897B2 (ja) * | 2002-01-07 | 2007-01-24 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP2004094198A (ja) | 2002-07-11 | 2004-03-25 | Seiko Epson Corp | 電気光学装置及びその製造方法並びに電子機器 |
| US20040174483A1 (en) * | 2003-03-07 | 2004-09-09 | Yayoi Nakamura | Liquid crystal display device having auxiliary capacitive electrode |
| JP2006208538A (ja) | 2005-01-26 | 2006-08-10 | Seiko Epson Corp | 電気光学装置、電子機器及び電気光学装置の製造方法 |
-
2011
- 2011-04-01 JP JP2011081650A patent/JP5919636B2/ja active Active
-
2012
- 2012-03-27 US US13/430,971 patent/US8698967B2/en not_active Expired - Fee Related
- 2012-03-30 CN CN2012100906017A patent/CN102736340A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001013522A (ja) * | 1999-06-30 | 2001-01-19 | Seiko Epson Corp | 電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP2004341185A (ja) * | 2003-05-15 | 2004-12-02 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示装置 |
| JP2010191408A (ja) * | 2009-01-23 | 2010-09-02 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8698967B2 (en) | 2014-04-15 |
| JP5919636B2 (ja) | 2016-05-18 |
| CN102736340A (zh) | 2012-10-17 |
| US20120249906A1 (en) | 2012-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5834705B2 (ja) | 電気光学装置、及び電子機器 | |
| US8885134B2 (en) | Liquid crystal device and electronic apparatus | |
| JP6044358B2 (ja) | 電気光学装置用基板、電気光学装置、および電子機器 | |
| JP5919636B2 (ja) | 電気光学装置、電子機器、電気光学装置の製造方法 | |
| JP2018101067A (ja) | 電気光学装置、電子機器 | |
| JP5794013B2 (ja) | 電気光学装置および電子機器 | |
| JP2012078624A (ja) | 電気光学装置、電子機器 | |
| JP5948777B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
| JP2018136477A (ja) | 電気光学装置、電子機器 | |
| JP2015094880A (ja) | 電気光学装置、および電子機器 | |
| JP5919890B2 (ja) | 電気光学装置、及び電子機器 | |
| JP5609583B2 (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
| JP2012103385A (ja) | 電気光学装置、電子機器 | |
| JP6044700B2 (ja) | 電気光学装置、及び電子機器 | |
| JP2012181308A (ja) | 電気光学装置および電子機器 | |
| JP5754207B2 (ja) | 液晶装置および電子機器 | |
| JP5747586B2 (ja) | 電気光学装置及び電子機器 | |
| JP5849605B2 (ja) | 電気光学装置、及び電子機器 | |
| JP2017083679A (ja) | 表示装置および電子機器 | |
| JP2016080809A (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
| JP5975141B2 (ja) | 電気光学装置および電子機器 | |
| JP2012252033A (ja) | 電気光学装置および電子機器 | |
| JP2020034822A (ja) | 電気光学装置、電子機器 | |
| JP2012220753A (ja) | 電気光学装置および電子機器 | |
| JP2013057710A (ja) | 液晶装置、液晶装置の製造方法、電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5919636 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |