JP2016080809A - 電気光学装置、電気光学装置の製造方法、電子機器 - Google Patents

Abstract

【課題】コンタクト部に起因する画素電極表面の凹凸を小さくして優れた表示品質が得られる電気光学装置、電気光学装置の製造方法、電子機器を提供すること。【解決手段】電気光学装置の素子基板１０Ａは、画素電極１５Ａと、画素電極１５Ａに対応して設けられたＴＦＴ（薄膜トランジスター）３０と、上側電極１６ｂと下側電極１６ａとの間に設けられた誘電体層１６ｃを有して構成される保持容量１６と、上側電極１６ｂと画素電極１５Ａとの間に設けられた第１層間絶縁膜１４ａ及び第２層間絶縁膜１４ｂを含む層間絶縁膜１４と、上側電極１６ｂ上に設けられ、第１層間絶縁膜１４ａを貫通した導電部８と、平面的に導電部８と重なる第２層間絶縁膜１４ｂの部分に設けられたコンタクトホールＣＮＴ４とを備え、画素電極１５Ａは、コンタクトホールＣＮＴ４と導電部８とを介して上側電極１６ｂに電気的に接続されている。【選択図】図８

Description

本発明は、電気光学装置、電気光学装置の製造方法、電子機器に関する。

電気光学装置としてアクティブ駆動型の液晶装置が挙げられる。アクティブ駆動型の液晶装置は、複数の画素ごとに、画素電極と、画素電極をスイッチング制御するスイッチング素子としてのトランジスターと、画素電極に与えられた電位を保持するための保持容量とを備えている。アクティブ駆動型の液晶装置が透過型である場合、画素の開口部をできるだけ大きくして明るい表示が可能であることが望まれる。ところが、表示品質を向上させるために画素の大きさを小さくして表示領域に含まれる画素数を増やすと、画素の開口部以外の画素間における遮光領域が狭くなる。保持容量を該遮光領域に配置すると、保持容量における容量電極の面積が小さくなり、その結果、所望の電気容量を確保することが困難になるという課題があった。

このような課題を改善するため、例えば、特許文献１には、画素電極と基板との間に設けられ、複数の画素電極とそれぞれ平面視で重なる透光性の第１電極層、画素電極に電気的に接続された透光性の第２電極層、及び第１電極層と第２電極層との間に介在する透光性の誘電体層が積層された蓄積容量を有する電気光学装置が開示されている。
特許文献１の電気光学装置によれば、蓄積容量が透光性を有するので、画素の開口部に蓄積容量を配置しても開口部を透過する表示光に影響を及ぼさないことから、表示光の出射光量の低下が起こり難く、所望の電気容量を確保して優れた表示品質の電気光学装置を提供できるとしている。

特開２０１２−２１５７４４号公報

上記特許文献１の電気光学装置では、基板上において、トランジスターと蓄積容量との間に中継層を形成し、中継層と蓄積容量の第１電極層との間の層間絶縁膜に中継層に至る第１のコンタクトホールを形成して、中継層を介して第１電極層とトランジスターとを電気的に接続している。さらに、中継層と画素電極との間の層間絶縁膜に中継層に至る第２のコンタクトホールを形成して、中継層と画素電極とを電気的に接続している。これにより、画素電極は、第２のコンタクトホールと中継層とを介して、蓄積容量の第１電極層及びトランジスターに電気的に接続している。

一方で、基板上において、中継層は蓄積容量の第１電極層よりも下層に位置しているため、第２のコンタクトホールは第１のコンタクトホールよりも深くなる。したがって、電気的に安定した接続を図るためには、第２のコンタクトホールの平面的な大きさを第１のコンタクトホールに比べて大きくしておくことが望まれる。すなわち、第１のコンタクトホールよりもアスペクト比が大きい第２のコンタクトホールを形成することになる。
しかしながら、画素電極に接続される第２のコンタクトホールのアスペクト比を大きくすると、画素電極上に生じた第２のコンタクトホールに起因する凹凸部分における液晶分子の配向状態が、画素電極上の他の部分と比べて乱れ易くなることから、画素電極上において均一な表示品質を実現することが難しいという課題があった。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例］本適用例に係る電気光学装置は、画素電極と、前記画素電極に対応して設けられたトランジスターと、上側電極及び下側電極と、前記上側電極と前記下側電極との間に設けられた誘電体層と、を有して構成される保持容量と、前記上側電極と前記画素電極との間に設けられた層間絶縁膜と、前記上側電極上に設けられ、前記層間絶縁膜を貫通した導電部と、を備え、前記画素電極は、前記導電部を介して前記上側電極と電気的に接続されていることを特徴とする。

本適用例によれば、画素電極と上側電極とを電気的に接続させる導電部は、上側電極上において層間絶縁膜を貫通して設けられているので、層間絶縁膜にコンタクトホールを形成して画素電極と上側電極とを接続させる場合に比べて、導電部に起因する画素電極の表面の凹凸を小さくできる。したがって、画素電極表面の凹凸による表示品質の低下が抑制され、優れた表示品質を有する電気光学装置を提供できる。

上記適用例に記載の電気光学装置において、前記上側電極、前記下側電極のそれぞれは、金属酸化物からなり、透光性及び導電性を有し、前記導電部は、金属または金属化合物からなる少なくとも１層以上の導電層を含むことが好ましい。
この構成によれば、画素電極を有する画素の開口領域に透光性及び導電性を有する上側電極及び下側電極すなわち保持容量を配置しても、表示への影響を抑えて所望の電気容量を確保できる。一方で、導電部として、金属酸化物に比べて低抵抗である金属または金属化合物を用いることで、画素電極と保持容量との電気的な接続を確実に行える。加えて、上側電極と導電部とは異なる材料が用いられているので、同じ材料を用いる場合に比べて、導電部のパターニング時に上側電極がエッチングされるなどの不具合の発生を低減できる。

上記適用例に記載の電気光学装置において、前記層間絶縁膜は、第１層間絶縁膜と、前記第１層間絶縁膜と前記画素電極との間に設けられ、前記第１層間絶縁膜と異なる材料で膜厚が前記第１層間絶縁膜よりも薄い第２層間絶縁膜とを含み、前記導電部は前記第１層間絶縁膜を貫通しており、平面的に前記導電部と重なる前記第２層間絶縁膜の部分にコンタクトホールが設けられているとしてもよい。
この構成によれば、第１層間絶縁膜を貫通する導電部と、第１層間絶縁膜よりも膜厚が薄い第２層間絶縁膜に設けられたコンタクトホールとを介して上側電極と画素電極とが電気的に接続される。したがって、第１層間絶縁膜と第２層間絶縁膜とを含む層間絶縁膜にコンタクトホールを設ける場合に比べて、コンタクトホールに起因する画素電極表面の凹凸を小さくできる。すなわち、画素電極表面の凹凸による表示品質の低下が抑制され、優れた表示品質を有する電気光学装置を提供できる。

上記適用例に記載の電気光学装置において、前記第１層間絶縁膜がＮＳＧ（Non doped Silicate Glass）膜からなり、前記第２層間絶縁膜がＢＳＧ（Boron doped Silicate Glass）膜からなることが好ましい。
この構成によれば、ＢＳＧ膜はＮＳＧ膜に比べて吸湿性に優れているので、水分の浸入によって層間絶縁膜の絶縁機能が低下して表示に不具合が生ずることを抑制できる。つまり、優れた表示品質及び信頼性品質を有する電気光学装置を提供できる。

［適用例］本適用例に係る電気光学装置の製造方法は、画素電極と、前記画素電極に対応して設けられたトランジスターと、上側電極及び下側電極と、前記上側電極と前記下側電極との間に設けられた誘電体層と、を有して構成される保持容量と、を備えた電気光学装置の製造方法であって、基板上において、前記トランジスターと前記画素電極との間に、第１導電膜を成膜してパターニングすることにより、前記下側電極を形成する工程と、前記下側電極を覆う前記誘電体層を形成する工程と、前記誘電体層を覆う第２導電膜を形成する工程と、前記第２導電膜を覆う第３導電膜を成膜してパターニングすることにより、前記第２導電膜上に導電部を形成する工程と、前記第２導電膜をパターニングして前記上側電極を形成する工程と、前記上側電極と前記導電部とを覆う層間絶縁膜を形成する工程と、平面的に前記導電部と重なる前記層間絶縁膜の部分を除去する工程と、前記層間絶縁膜を覆う第４導電膜を成膜してパターニングすることにより前記画素電極を形成する工程と、を備えることを特徴とする。

本適用例によれば、平面的に前記導電部と重なる前記層間絶縁膜の部分を除去する工程により、層間絶縁膜を貫通して露出する導電部が形成される。したがって、層間絶縁膜を覆う第４導電膜を成膜してパターニングすることにより画素電極を形成すれば、導電部と画素電極とを電気的に接続させることができる。ゆえに、層間絶縁膜にコンタクトホールを形成して上側電極と画素電極とを電気的に接続させる場合に比べて、導電部に起因する画素電極表面の凹凸を小さくできる。すなわち、画素電極表面の凹凸による表示品質の低下が抑制され、優れた表示品質を有する電気光学装置を製造することができる。

上記適用例に記載の電気光学装置の製造方法において、前記第１導電膜及び前記第２導電膜は、金属酸化物を用い、それぞれが透光性及び導電性を有するように成膜され、前記第３導電膜は、金属または金属化合物を用い、少なくとも１層以上の導電層からなるように成膜されることが好ましい。
この方法によれば、金属酸化物を用い、透光性及び導電性を有するように第１導電膜及び前記第２導電膜を成膜することで、透光性の保持容量を形成できる。保持容量が透光性ならば、画素の開口領域に保持容量を配置しても表示に影響を及ぼさない。言い換えれば、設計上における保持容量の配置の自由度が向上し、画素の大きさに係らず所望の電気容量を実現できる。また、第２導電膜と第３導電膜とが異なる材料で成膜されるので、第３導電膜をパターニングして導電部を形成する際に、第２導電膜がエッチングされるなどの不具合を低減できる。したがって、導電部を形成した後に第２導電膜をパターニングすることにより、導電部に対して上側電極を位置精度よく形成できる。

上記適用例に記載の電気光学装置の製造方法において、前記層間絶縁膜を形成する工程は、前記上側電極と前記導電部とを覆う第１層間絶縁膜を形成する工程と、平面的に前記導電部と重なる前記第１層間絶縁膜の部分を除去する工程と、前記第１層間絶縁膜と異なる材料を用い、前記第１層間絶縁膜よりも薄い膜厚で前記第１層間絶縁膜を覆う第２層間絶縁膜を成膜する工程と、平面的に前記導電部と重なる前記第２層間絶縁膜の部分を貫通する貫通孔を形成する工程と、含み、前記画素電極を形成する工程は、前記貫通孔を被覆するように前記第４導電膜を成膜することを特徴とする。
この方法によれば、上側電極と画素電極とは第１層間絶縁膜を貫通する導電部と第２層間絶縁膜に形成されたコンタクトホールとを介して電気的に接続される。第２層間絶縁膜の膜厚は第１層間絶縁膜よりも薄い。したがって、第１層間絶縁膜と第２層間絶縁膜とを含む層間絶縁膜にコンタクトホールを形成する場合に比べて、コンタクトホールに起因する画素電極表面の凹凸を小さくできる。すなわち、画素電極表面の凹凸による表示品質の低下が抑制され、優れた表示品質を有する電気光学装置を製造することができる。また、例えば異なる材料を用いて、第１層間絶縁膜と第２層間絶縁膜とを形成して層間絶縁膜とすることにより信頼性品質を向上させた電気光学装置を製造することができる。

上記適用例に記載の電気光学装置の製造方法において、平面的に前記導電部と重なる、前記層間絶縁膜の部分または前記第１層間絶縁膜の部分を除去する工程は、前記層間絶縁膜の表面または前記第１層間絶縁膜の表面に平坦化処理を施して前記導電部を露出させる工程であることが好ましい。
この方法によれば、層間絶縁膜の表面または第１層間絶縁膜の表面を平坦にすることができ、当該表面の凹凸に起因する表示不具合などを低減することができる。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。

［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置の製造方法を用いて製造された電気光学装置を備えたことを特徴とする。
これらの構成によれば、優れた表示品質を有する電子機器を提供することができる。

（ａ）は液晶装置の構成を示す概略平面図、（ｂ）は同図（ａ）に示す液晶装置のＨ−Ｈ’線に沿った概略断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 画素における薄膜トランジスター、薄膜トランジスターに関連する電極や走査線などの配置を示す概略平面図。 従来例の画素におけるデータ線、保持容量などの配置を示す概略平面図。 図５のＢ−Ｂ’線で切った従来例の素子基板の構造を示す概略断面図。 実施例における保持容量及びコンタクトホールの配置を示す概略平面図。 図７のＡ−Ａ’線で切った実施例の素子基板の構造を示す概略断面図。 （ａ）は実施例の画素電極のコンタクト部を示す概略平面図、（ｂ）は従来例の画素電極のコンタクト部を示す概略平面図。 液晶装置の製造方法を示すフローチャート。 （ａ）〜（ｅ）は液晶装置の製造方法を示す概略断面図。 （ｆ）〜（ｊ）は液晶装置の製造方法を示す概略断面図。 電子機器としての投写型表示装置の構成を示す概略図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投写型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

（第１実施形態）
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置の構成について、図１及び図２を参照して説明する。図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は図１（ａ）に示す液晶装置のＨ−Ｈ’線に沿った概略断面図である。図２は液晶装置の電気的な構成を示す等価回路図である。

図１（ａ）及び（ｂ）に示すように、本実施形態の液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられている。なお、本明細書における透光性とは、可視光領域の波長の光を少なくとも８５％以上透過可能な性質を言う。

素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール材４０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材４０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅが設けられている。また、対向基板２０には、シール材４０と表示領域Ｅとの間に表示領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属酸化物などで構成されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール材４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール材４０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール材４０と表示領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部のシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交し、対向基板２０の法線方向から見ることを「平面視」あるいは「平面的」という。

図１（ｂ）に示すように、素子基板１０は、基材１０ｓ、並びに基材１０ｓの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。

対向基板２０は、基材２０ｓ、並びに基材２０ｓの液晶層５０側の面に順に積層された見切り部２１、平坦化層２２、対向電極２３、及び配向膜２４などを有している。

見切り部２１は、図１（ａ）に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成されたシリコン酸化膜であり、平坦化層２２上に形成される対向電極２３の表面凹凸を緩和可能な程度の膜厚を有している。

対向電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。

画素電極１５を覆う配向膜１８及び対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。

次に、図２を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３及び複数のデータ線６ａと、容量線７とを有する。なお、図２では、データ線６ａに沿って並行するように容量線７を示したが、本実施形態では、後述する保持容量１６の一対の容量電極のうちの一方の容量電極が容量線７の機能を果たすように構成されている。

走査線３とデータ線６ａとで区分された領域には、画素電極１５と、ＴＦＴ３０と、保持容量１６とが設けられ、これらが画素Ｐの画素回路を構成している。

走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０の第１ソース・ドレイン領域に電気的に接続され、画素電極１５はＴＦＴ３０の第２ソース・ドレイン領域に電気的に接続されている。

データ線６ａは、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６ａを経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。

データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６ａに供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と対向電極２３との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と対向電極２３との間に形成される液晶容量と並列に保持容量１６が接続されている。保持容量１６は、ＴＦＴ３０の第２ソース・ドレイン領域と容量線７との間に設けられている。

なお、図１（ａ）に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図２の等価回路では省略している。

また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

次に、液晶装置１００における画素Ｐの構成について、図３を参照して説明する。図３は画素の配置を示す概略平面図である。
図３に示すように、液晶装置１００における画素Ｐは、例えば平面視で略四角形（略正方形）の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。

Ｘ方向に延在する非開口領域には、図２に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の少なくとも一部が構成されている。

同じく、Ｙ方向に延在する非開口領域には、図２に示したデータ線６ａが設けられている。データ線６ａも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。

非開口領域は、素子基板１０側に設けられた上記信号線類によって構成されるだけでなく、対向基板２０側において見切り部２１と同層に設けられ格子状にパターニングされた遮光膜によっても構成されている。

非開口領域の交差部付近には、図２に示したＴＦＴ３０が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。

画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁が非開口領域と重なるようにして開口領域に設けられている。なお、図３には図示していないが、開口領域には透光性を有する保持容量１６が配置されている。画素電極１５は、図２に示したように、ＴＦＴ３０の第２ソース・ドレイン領域と保持容量１６とに電気的に接続される。以降、画素電極１５とＴＦＴ３０及び保持容量１６との電気的な接続構造について、従来例と、本発明を適用した実施例とを挙げて説明する。

＜従来例＞
まず、従来例の画素電極１５とＴＦＴ３０及び保持容量１６との電気的な接続構造について、図４〜図６を参照して説明する。図４は画素における薄膜トランジスター、薄膜トランジスターに関連する電極や走査線などの配置を示す概略平面図、図５は従来例の画素におけるデータ線、保持容量などの配置を示す概略平面図、図６は図５のＢ−Ｂ’線で切った従来例の素子基板の構造を示す概略断面図である。

図４に示すように、走査線３は、複数の画素Ｐに跨ってＸ方向に延在する第１の部分３ａと、画素Ｐごとに設けられ、第１の部分３ａからＹ方向に突出する第２の部分３ｂ及び第３の部分３ｃとを有する。また、走査線３は、第１の部分３ａや第２の部分３ｂ（第３の部分３ｃ）よりもＸ方向及びＹ方向に幅が拡張された第４の部分３ｄを有する。Ｙ方向に突出する第２の部分３ｂ及び第３の部分３ｃは、後述するデータ線６ａと重なるように配置されている。

走査線３上において、第４の部分３ｄを挟んだ第２の部分３ｂと第３の部分３ｃとに亘る領域にＴＦＴ３０の半導体層３０ａが配置されている。半導体層３０ａは例えば高温ポリシリコンからなり、チャネル領域３０ｃと、第１ソース・ドレイン領域３０ｓと、第２ソース・ドレイン領域３０ｄとを有している。第１ソース・ドレイン領域３０ｓは、走査線３の第３の部分３ｃに重なる位置に配置され、第２ソース・ドレイン領域３０ｄは、走査線３の第２の部分３ｂに重なる位置に配置されている。第１ソース・ドレイン領域３０ｓと第２ソース・ドレイン領域３０ｄに挟まれたチャネル領域３０ｃは、主に走査線３の第４の部分３ｄに重なる位置に配置されている。

第１ソース・ドレイン領域３０ｓの端部には、データ線６ａとの電気的な接続を図るコンタクトホール３１が設けられている。第２ソース・ドレイン領域３０ｄの端部には、保持容量１６や画素電極１５との電気的な接続を図るコンタクトホール３２が設けられている。つまり、本実施形態において、コンタクトホール３１はＴＦＴ３０のソース電極として機能し、コンタクトホール３２はＴＦＴ３０のドレイン電極として機能するものである。したがって、コンタクトホール３１をソース電極３１と呼び、コンタクトホール３２をドレイン電極３２と呼ぶこともある。

半導体層３０ａのチャネル領域３０ｃに重なる位置にゲート電極３０ｇが配置されている。ゲート電極３０ｇは、走査線３の第４の部分３ｄに重なる位置において、チャネル領域３０ｃと重なる部分と、Ｘ方向においてチャネル領域３０ｃを挟んで対向し、Ｙ方向に延在する部分とを有している。このＹ方向に延在する部分には、下層の走査線３に至るコンタクトホール３３及びコンタクトホール３４が設けられている。つまり、ゲート電極３０ｇは、チャネル領域３０ｃを挟んで設けられた２つのコンタクトホール３３，３４を介して走査線３に電気的に接続している。

ＴＦＴ３０は、上述した半導体層３０ａとゲート電極３０ｇとを含むものである。ＴＦＴ３０が配置された走査線３とデータ線６ａとの交差部分には、ＴＦＴ３０のドレイン電極３２と保持容量１６や画素電極１５との電気的な接続を図るための第１中継層４が配置されている。第１中継層４は、上記交差部分からＸ方向に突出する第１の部分４ａ及び第４の部分４ｃと、上記交差部分からＹ方向に突出する第２の部分４ｂ及び第３の部分４ｄとを有している。

第１中継層４のＹ方向に突出する第２の部分４ｂはドレイン電極として機能するコンタクトホール３２と重なるように配置され電気的に接続されている。第１中継層４のＹ方向に突出するもう一方の第３の部分４ｄは、ソース電極として機能するコンタクトホール３１と重ならないように配置されている。

第１中継層４のＸ方向に突出する第１の部分４ａの端部に近い位置に、後述する第２中継層６ｂ（図５参照）との電気的な接続を図るためのコンタクトホールＣＮＴ１が設けられている。図４ではコンタクトホールＣＮＴ１の形状を平面視で正方形としたが、これに限定されず、円形や楕円形であってもよい。

図４に示した、走査線３、第１中継層４のそれぞれは、図３に示した非開口領域を構成する要素の１つである。

図５に示すように、ＴＦＴ３０のコンタクトホール３１，３２と重なる位置においてＹ方向に延在するようにデータ線６ａが設けられている。Ｘ方向において隣り合うデータ線６ａの間に、画素Ｐごとに独立した第２中継層６ｂが設けられている。第２中継層６ｂは、平面視で略長方形であり、Ｘ方向に延びる長手方向の中間にコンタクトホールＣＮＴ１が設けられている。第２中継層６ｂは、前述したようにコンタクトホールＣＮＴ１によって第１中継層４と電気的に接続されている。

詳しくは後述するが、データ線６ａと第２中継層６ｂとは、基材１０ｓ上において同じ配線層に設けられている。基材１０ｓ上において、データ線６ａや第２中継層６ｂが設けられた配線層の上層に、複数の画素Ｐに跨るようにして保持容量１６の一対の容量電極のうちの下側電極１６ａが設けられている。下側電極１６ａは複数の画素Ｐに共通する容量線７として機能するものである。保持容量１６の一対の容量電極のうちの上側電極１６ｂは、隣り合うデータ線６ａの間において、画素Ｐごとに独立して設けられている。上側電極１６ｂは、平面視で略正方形であり、Ｘ方向に対向する２辺部のそれぞれの外縁は、平面視でデータ線６ａと重なっている。また、上側電極１６ｂのＹ方向に対向する２辺部のうちの一方の辺部が平面視で第２中継層６ｂと重なっている。下側電極１６ａと上側電極１６ｂとは、それぞれ例えばＩＴＯやＩＺＯなどの透明導電膜を用いて形成されている。

第２中継層６ｂには、コンタクトホールＣＮＴ１を挟んだＸ方向の両側にコンタクトホールＣＮＴ２とコンタクトホールＣＮＴ３とが配置されている。コンタクトホールＣＮＴ２及びコンタクトホールＣＮＴ３は、それぞれ下側電極１６ａに接触しないように下側電極１６ａを貫通して設けられている。コンタクトホールＣＮＴ２は、平面視で第２中継層６ｂと上側電極１６ｂとが重なる位置に設けられ、第２中継層６ｂと上側電極１６ｂとを電気的に接続している。上側電極１６ｂはコンタクトホールＣＮＴ３と接触しないように切り欠かれている。コンタクトホールＣＮＴ３は、第２中継層６ｂと画素電極１５との電気的な接続を図るために設けられている（図６参照）。平面視におけるコンタクトホールＣＮＴ２，ＣＮＴ３の形状は、長手方向がＸ方向に沿った略長方形である。略長方形とは、角部が円弧状となったものを含むものである。

図５に示した、データ線６ａ、第２中継層６ｂのそれぞれは、図３に示した非開口領域を構成する要素の１つである。

次に、図６を参照して従来例の画素電極１５とＴＦＴ３０との電気的な接続における断面構造を説明する。従来例と後述する実施例とを識別するため、従来例を示す図６では画素電極の符号を１５Ｂとし、従来例の画素電極１５Ｂを有する素子基板の符号を１０Ｂとする。

図６に示すように、従来例の素子基板１０Ｂの基材１０ｓ上には、順に、走査線３を含む第１層、ＴＦＴ３０などを含む第２層、第１中継層４を含む第３層、データ線６ａなどを含む第４層、保持容量１６などを含む第５層、画素電極１５Ｂなどを含む第６層（最上層）が形成されている。また、第１層と第２層との間には下地絶縁膜１１ａが形成され、第２層と第３層との間には層間絶縁膜１１ｃが形成されている。第３層と第４層との間には層間絶縁膜１２が形成され、第４層と第５層との間には層間絶縁膜１３が形成され、第５層と第６層との間には層間絶縁膜１４が形成されている。これにより、前述の各要素間が短絡することを防止している。また、これらの下地絶縁膜１１ａ、層間絶縁膜１１ｃ〜層間絶縁膜１４には、前述の各要素間の電気的な接続を図るコンタクトホールなどが形成されている。以下、これらの各要素について、順に説明を行う。なお、第１層から第３層までの各要素の平面的な配置が図４に図示され、第４層から第５層までの各要素の平面的な配置が図５に図示されている。

まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、などの高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、あるいは導電性ポリシリコンなどからなる走査線３が形成される。特に、走査線３は、基材１０ｓ側から入射する戻り光を遮光すると共に、対向基板２０側から入射する入射光を反射させないという観点から、金属シリサイドを用いて形成することが好ましく、本実施形態では走査線３はＷＳｉ（タングステンシリサイド）を用いて形成されている。走査線３の膜厚は例えばおよそ２００ｎｍである。

次に、走査線３を覆う下地絶縁膜１１ａが形成される。下地絶縁膜１１ａは、例えば酸化シリコンを用いて形成される。下地絶縁膜１１ａの膜厚は例えばおよそ４５０ｎｍである。
続いて、第２層には、下地絶縁膜１１ａ上に半導体層３０ａが形成される。半導体層３０ａは例えばポリシリコンからなり、不純物イオンが選択的に注入されて、第１ソース・ドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、第２ソース・ドレイン領域３０ｄを含むＬＤＤ（Lightly Doped Drain）構造が構築されている。半導体層３０ａの膜厚は例えばおよそ４０ｎｍである。

次に、半導体層３０ａを覆うゲート絶縁膜１１ｂが形成される。ゲート絶縁膜１１ｂは例えば酸化シリコンを用いて形成される。ゲート絶縁膜１１ｂの膜厚は例えばおよそ５５ｎｍである。

次に、下地絶縁膜１１ａ及びゲート絶縁膜１１ｂに、溝状の貫通孔が形成される。この貫通孔を埋めるように導電膜を成膜してパターニングすることにより、ゲート電極３０ｇと一対のコンタクトホール３３，３４とが形成されている。なお、図６では、一対のコンタクトホール３３，３４のうち、コンタクトホール３４を図示し、コンタクトホール３３の図示を省略している。これにより、ＴＦＴ３０の半導体層３０ａの一部は、図４に示されているように、平面視で側方からコンタクトホール３３，３４によって覆われており、少なくとも一対のコンタクトホール３３，３４側から入射する光が遮光される。また、コンタクトホール３３，３４は、その下端が走査線３と接するように形成されている。したがって、ある行（Ｘ方向）に存在するゲート電極３０ｇ及び走査線３は、当該行に着目する限り、常に同電位となる。

ゲート電極３０ｇに用いられる導電膜としては、例えば導電性ポリシリコン膜が挙げられる。ゲート電極３０ｇの膜厚は例えばおよそ１００ｎｍである。
そして、ゲート電極３０ｇ、ゲート絶縁膜１１ｂを覆う層間絶縁膜１１ｃが形成される。層間絶縁膜１１ｃは例えば酸化シリコンを用いて形成され、膜厚は例えばおよそ３００ｎｍである。

ゲート絶縁膜１１ｂ及び層間絶縁膜１１ｃには、半導体層３０ａの第２ソース・ドレイン領域３０ｄと重なる位置において貫通孔が形成され、該貫通孔の内部を被覆するように、層間絶縁膜１１ｃ上に導電膜を成膜してパターニングすることにより、第１中継層４とコンタクトホール３２とが形成されている。第３層である第１中継層４は平面視でゲート電極３０ｇと重なるように形成されている（図４参照）。第１中継層４（第３層）に用いられる導電膜としては、低抵抗配線材料である例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）などの金属やその金属化合物が挙げられる。なお、第１中継層４は単一の材料層であることに限定されず、異なる材料層からなる複層構造であってもよい。

次に、第１中継層４を覆う層間絶縁膜１２が形成される。層間絶縁膜１２は例えば酸化シリコンを用いて形成され、膜厚は例えばおよそ４００ｎｍである。層間絶縁膜１２の半導体層３０ａにおける第１ソース・ドレイン領域３０ｓと重なる位置に、ゲート絶縁膜１１ｂ及び層間絶縁膜１１ｃ並びに層間絶縁膜１２を貫通する貫通孔が形成される。また、層間絶縁膜１２の第１中継層４における第１の部分４ａと重なる位置に、層間絶縁膜１２を貫通する貫通孔が形成される。これらの貫通孔の内部を被覆するように、層間絶縁膜１２上に導電膜を成膜してパターニングすることにより、第４層であるデータ線６ａ及び第２中継層６ｂと、コンタクトホール３１及びコンタクトホールＣＮＴ１とが形成される。第４層に用いられる導電膜としては、上記第３層と同様な金属または金属化合物を用いることができる。

次に、第４層であるデータ線６ａ及び第２中継層６ｂを覆う層間絶縁膜１３が形成される。層間絶縁膜１３は例えば酸化シリコンを用いて形成される。層間絶縁膜１３の膜厚は例えばおよそ４００ｎｍである。層間絶縁膜１３は、成膜後の表面が下層の配線構造により凹凸を生ずるので、例えばＣＭＰ（Chemical Mechanical Polishing）処理などの平坦化処理が施される。

次に、平坦化処理が施された層間絶縁膜１３上に第５層である保持容量１６が形成される。具体的には、まず、層間絶縁膜１３上に例えばＩＴＯやＩＺＯなどの透明導電膜を成膜してパターニングすることにより保持容量１６の下側電極１６ａが形成される。下側電極１６ａの膜厚は例えばおよそ１４０ｎｍである。下側電極１６ａは、図５に示したように、複数の画素Ｐにおける共通の容量線７として少なくとも表示領域Ｅに亘って形成される。また、下側電極１６ａは、保持容量１６の上側電極１６ｂと第２中継層６ｂとの電気的な接続を図るコンタクトホールＣＮＴ２や、画素電極１５Ｂと第２中継層６ｂとの電気的な接続を図るコンタクトホールＣＮＴ３に接触しないように、コンタクトホールＣＮＴ２，ＣＮＴ３と重なる部分に開口を有するようにパターニングされる。

次に、下側電極１６ａを覆う誘電体層１６ｃが形成される。誘電体層１６ｃは、誘電率が異なる誘電体材料を用いて形成された複数の層からなる。誘電体層１６ｃの膜厚は例えばおよそ３０ｎｍ〜６０ｎｍである。誘電体材料としては、例えば、酸化ハフニウムや酸化アルミニウム、酸化シリコン膜や窒化シリコン膜、酸化タンタル（Ｔａ₂Ｏ₅）などを挙げることができる。これらの誘電率が異なる層を組み合わせることで、透光性を確保しながらより大きな電気容量を実現することができる。

次に、平面視で第２中継層６ｂと重なる位置において、層間絶縁膜１３及び誘電体層１６ｃを貫通する貫通孔が形成される。そして、この貫通孔の内部を被覆するように、誘電体層１６ｃを覆う例えばＩＴＯやＩＺＯなどの透明導電膜を成膜してパターニングすることにより保持容量１６の上側電極１６ｂとコンタクトホールＣＮＴ２とが形成される。上側電極１６ｂの膜厚は例えばおよそ１４０ｎｍである。

次に、上側電極１６ｂ及びコンタクトホールＣＮＴ２を覆う層間絶縁膜１４が形成される。この層間絶縁膜１４が本発明における層間絶縁膜に相当するものである。層間絶縁膜１４は、第１層間絶縁膜１４ａと、第１層間絶縁膜１４ａに積層された第２層間絶縁膜１４ｂとを含むものである。より具体的には、まず、上側電極１６ｂ及びコンタクトホールＣＮＴ２を覆うＮＳＧ（Non doped Silicate Glass）膜を例えばプラズマＣＶＤ法で形成する。そして、コンタクトホールＣＮＴ２などを覆うことで生じたＮＳＧ膜の表面の凹凸を緩和する目的で、例えばＣＭＰ処理などの平坦化処理が施される。平坦化処理後の上側電極１６ｂ上におけるＮＳＧ膜つまり第１層間絶縁膜１４ａの膜厚は例えばおよそ１００ｎｍである。そして、第１層間絶縁膜１４ａを覆う第２層間絶縁膜１４ｂが形成される。第２層間絶縁膜１４ｂは、第１層間絶縁膜１４ａと異なる材料を用いて第１層間絶縁膜１４ａよりも膜厚が薄くなるように形成される。第２層間絶縁膜１４ｂは、例えばＢＳＧ（Boron doped Silicate）膜であって、例えばプラズマＣＶＤ法を用いて形成される。第２層間絶縁膜１４ｂの膜厚は例えばおよそ７５ｎｍである。後にコンタクトホールＣＮＴ３が形成される部分の層間絶縁膜１４の膜厚に誘電体層１６ｃの膜厚を加えた合計膜厚はおよそ４７５ｎｍである。

次に、平面視で第２中継層６ｂと重なる位置において、層間絶縁膜１３及び誘電体層１６ｃ並びに層間絶縁膜１４を貫通する貫通孔が形成される。そして、この貫通孔の内部を被覆するように、層間絶縁膜１４を覆うＩＴＯなどの透明導電膜を成膜してパターニングすることにより、画素電極１５ＢとコンタクトホールＣＮＴ３とが形成される。画素電極１５Ｂは、図３に示したように、画素Ｐの開口領域において保持容量１６と重なり、画素電極１５Ｂの外縁部が非開口領域と重なるように形成される。本実施形態では、対向基板２０側から入射した光は、対向基板２０や液晶層５０を透過すると共に、画素Ｐの開口領域に配置された画素電極１５Ｂ及び保持容量１６を透過して素子基板１０側から射出される。従来例では、透明導電膜からなる画素電極１５Ｂの膜厚をおよそ１４０ｎｍとしている。これにより、入射光が画素電極１５Ｂ及び保持容量１６を透過することで光学的に減衰することを抑制している。また、画素電極１５Ｂの膜厚をおよそ１４０ｎｍとすることで、コンタクトホールＣＮＴ２よりも深いコンタクトホールＣＮＴ３の被覆性を向上させて、画素電極１５Ｂと第２中継層６ｂとの電気的な接続を安定化している。従来例では、図５に示すように、コンタクトホールＣＮＴ２とコンタクトホールＣＮＴ３の平面的な大きさはほぼ同じである。その一方で、図６に示すように、コンタクトホールＣＮＴ３の深さ（およそ８７５ｎｍ）は、コンタクトホールＣＮＴ２の深さ（およそ４００ｎｍ）よりも深い。つまり、コンタクトホールＣＮＴ３のアスペクト比は、コンタクトホールＣＮＴ２よりも大きい。

＜実施例＞
次に、図７及び図８を参照して実施例の画素電極とＴＦＴ３０との電気的な接続構造について説明する。図７は実施例における保持容量及びコンタクトホールの配置を示す概略平面図、図８は図７のＡ−Ａ’線で切った実施例の素子基板の構造を示す概略断面図である。前述した従来例と実施例とを識別するため、実施例を示す図８では画素電極の符号を１５Ａとし、実施例の画素電極１５Ａを有する素子基板の符号を１０Ａとする。なお、実施例におけるＴＦＴ３０、走査線３、第１中継層４の配置は、従来例と同じである。したがって、以降は、実施例の素子基板１０Ａにおける第４層以降の構造について説明する。

図７に示すように、実施例おけるデータ線６ａは、ＴＦＴ３０のコンタクトホール３１，３２と重なる位置においてＹ方向に延在するように設けられている。Ｘ方向において隣り合うデータ線６ａの間に、画素Ｐごとに独立した第２中継層６ｂが設けられている。第２中継層６ｂは、平面視で略長方形であり、Ｘ方向に延びる長手方向の中間にコンタクトホールＣＮＴ１が設けられている。第２中継層６ｂは、前述したようにコンタクトホールＣＮＴ１によって第１中継層４と電気的に接続されている。

データ線６ａと第２中継層６ｂとは、基材１０ｓ上において同じ配線層に設けられている。基材１０ｓ上において、データ線６ａや第２中継層６ｂが設けられた配線層の上層に、複数の画素Ｐに跨るようにして保持容量１６の下側電極１６ａが設けられている。容量線７として機能する下側電極１６ａは複数の画素Ｐに跨って配置されている。保持容量１６の上側電極１６ｂは、隣り合うデータ線６ａの間において、画素Ｐごとに独立して設けられている。上側電極１６ｂは、平面視で略正方形であり、Ｘ方向に対向する２辺部のそれぞれの外縁は、平面視でデータ線６ａと重なっている。また、上側電極１６ｂのＹ方向に対向する２辺部のうちの一方の辺部が平面視で第２中継層６ｂと重なっている。

第２中継層６ｂには、コンタクトホールＣＮＴ１を挟んだＸ方向の片側（図面上では右側）にコンタクトホールＣＮＴ２が配置されている。コンタクトホールＣＮＴ２は、下側電極１６ａに接触しないように下側電極１６ａを貫通して設けられている。コンタクトホールＣＮＴ２は、平面視で第２中継層６ｂと上側電極１６ｂとが重なる位置に設けられ、第２中継層６ｂと上側電極１６ｂとを電気的に接続している。上側電極１６ｂの左側下方の角部に画素電極１５Ａ（図８参照）との電気的な接続を図るためのコンタクトホールＣＮＴ４が設けられている。コンタクトホールＣＮＴ４は、平面視で第２中継層６ｂと重なっていない。平面視におけるコンタクトホールＣＮＴ２の形状は、長手方向がＸ方向に沿った略長方形であり、平面視におけるコンタクトホールＣＮＴ４の形状は円形である。

図８に示すように、第４層であるデータ線６ａや第２中継層６ｂを覆う層間絶縁膜１３上に、保持容量１６の下側電極１６ａが形成される。下側電極１６ａは、コンタクトホールＣＮＴ２と重なる部分に開口を有するようにパターニングされる。下側電極１６ａを覆う誘電体層１６ｃが形成される。第２中継層６ｂと重なる位置において、誘電体層１６ｃと層間絶縁膜１３とを貫通する貫通孔が形成され、この貫通孔の内部を被覆するように透明導電膜を成膜してパターニングすることで、上側電極１６ｂとコンタクトホールＣＮＴ２とが形成される。

上側電極１６ｂ上には、第１層間絶縁膜１４ａを貫通する導電部８が形成される。導電部８と第１層間絶縁膜１４ａとを覆う第２層間絶縁膜１４ｂが形成される。平面的に導電部８と重なる第２層間絶縁膜１４ｂの部分に貫通孔が形成され、この貫通孔の内部を被覆するようにＩＴＯやＩＺＯなどの透明導電膜を成膜してパターニングすることにより、画素電極１５ＡとコンタクトホールＣＮＴ４とが形成される。画素電極１５Ａの膜厚は例えばおよそ１０ｎｍ〜５０ｎｍである。画素電極１５ＡはコンタクトホールＣＮＴ４と導電部８とを介して保持容量１６の上側電極１６ｂに電気的に接続している。つまり、画素電極１５Ａは、コンタクトホールＣＮＴ４、導電部８、コンタクトホールＣＮＴ２、第２中継層６ｂ、第１中継層４を介してＴＦＴ３０のドレイン電極３２に電気的に接続している。なお、導電部８の詳しい形成方法については後述する。

次に、図９を参照し、画素電極１５のコンタクト部について従来例と実施例とを比較してより具体的に説明する。図９（ａ）は実施例の画素電極のコンタクト部を示す概略平面図、図９（ｂ）は従来例の画素電極のコンタクト部を示す概略平面図である。

図９（ｂ）に示すように、従来例に示した画素電極１５Ｂのコンタクト部は、第４層と第５層との間の層間絶縁膜１３及び第５層と第６層との間の層間絶縁膜１４を貫通して設けられた深さがおよそ８７５ｎｍのコンタクトホールＣＮＴ３によるものである。コンタクトホールＣＮＴ３の平面形状は、電気的な接続を考慮して、例えばＸ方向の長さＬ１がおよそ１．３μｍ、Ｙ方向の長さＬ２がおよそ０．５μｍの略長方形となっている。したがって、従来例のコンタクトホールＣＮＴ３のアスペクト比（コンタクトホールの深さ／コンタクトホールの最大径；コンタクトホールＣＮＴ３の場合は平面積を円の面積に置き換えて円の直径を算出すると０．９１μｍとなる）は、８７５ｎｍ／９１０ｎｍ≒０．９６である。
これに対して、実施例の画素電極１５Ａのコンタクト部は、図９（ａ）に示すように、導電部８上に設けられたコンタクトホールＣＮＴ４によるものである。コンタクトホールＣＮＴ４の平面形状は円形であって、その大きさは例えばφ０．３５μｍである。コンタクトホールＣＮＴ４は前述したように膜厚がおよそ７５ｎｍの第２層間絶縁膜１４ｂをエッチングして形成されたものであり、エッチング後の深さはおよそ１００ｎｍである。つまり、実施例のコンタクトホールＣＮＴ４のアスペクト比は、１００ｎｍ／３５０ｎｍ≒０．２９である。したがって、コンタクト部に起因する従来例の画素電極表面の凹凸は、８７５ｎｍ未満の深さと０．６５μｍ²の範囲に亘るのに対して、実施例の画素電極表面の凹凸は、１００ｎｍ未満の深さと０．１μｍ²の範囲に亘る。すなわち、実施例のほうが従来例に比べて画素電極表面の凹凸が相当に小さくなっている。

＜電気光学装置の製造方法＞
次に、本実施形態の電気光学装置の製造方法としての液晶装置１００の製造方法について、図１０〜図１２を参照して説明する。図１０は液晶装置の製造方法を示すフローチャート、図１１（ａ）〜（ｅ）及び図１２（ｆ）〜（ｊ）は液晶装置の製造方法を示す概略断面図である。なお、本実施形態における液晶装置１００の製造方法は、液晶装置１００を構成する素子基板１０Ａの製造方法であって、基材１０ｓ上に走査線３（第１層）、ＴＦＴ３０（第２層）、第１中継層４（第３層）、データ線６ａ及び第２中継層６ｂ（第４層）などを形成する方法は、前述したような公知の製造方法を用いることができる。以降、本発明の特徴部分である第５層以降の保持容量１６、画素電極１５Ａなどの製造方法について説明する。

図１０に示すように、本実施形態の液晶装置１００の製造方法（素子基板１０Ａの製造方法）は、下側電極形成工程（ステップＳ１）、誘電体層形成工程（ステップＳ２）、第１のコンタクトホール形成工程（ステップＳ３）、第２導電膜形成工程（ステップＳ４）、第３導電膜形成工程（ステップＳ５）、第３導電膜パターニング工程（ステップＳ６）を備えている。また、第２導電膜パターニング工程（ステップＳ７）、第１層間絶縁膜形成工程（ステップＳ８）、平坦化処理工程（ステップＳ９）、第２層間絶縁膜形成工程（ステップＳ１０）、第２のコンタクトホール形成工程（ステップＳ１１）、画素電極形成工程（ステップＳ１２）を備えている。

図１０の下側電極形成工程（ステップＳ１）では、まず、図１１（ａ）に示すように、層間絶縁膜１３を覆う第１導電膜１６ａｂを形成する。第１導電膜１６ａｂはＩＴＯやＩＺＯなどの金属酸化物膜であって、真空蒸着法やスパッタ法などにより透光性及び導電性を有するように成膜する。第１導電膜１６ａｂの膜厚は例えばおよそ１４０ｎｍである。そして、第１導電膜１６ａｂのうちコンタクトホールＣＮＴ２と重なる部分をエッチングして取り除くようにパターニングして、下側電極１６ａを形成する。そして、ステップＳ２へ進む。

図１０の誘電体層形成工程（ステップＳ２）では、図１１（ｂ）に示すように、下側電極１６ａを覆う誘電体層１６ｃを形成する。誘電体層１６ｃは、前述したように誘電率が異なる複数の層からなり、その膜厚は透光性を有するように３０ｎｍ〜６０ｎｍの範囲で成膜されている。そして、ステップＳ３へ進む。

図１０の第１のコンタクトホール形成工程（ステップＳ３）では、図１１（ｃ）に示すように、第２中継層６ｂと重なると共に、下側電極１６ａが除去された部分に層間絶縁膜１３を貫通して第２中継層６ｂに至る貫通孔１３ａを形成する。貫通孔１３ａの形成方法としては、フッ素系の処理ガスを用いたドライエッチングなどを挙げることができる。そして、ステップＳ４、ステップＳ５へ進む。

図１０の第２導電膜形成工程（ステップＳ４）、第３導電膜形成工程（ステップＳ５）では、図１１（ｄ）に示すように、まず、貫通孔１３ａの内部を被覆すると共に、誘電体層１６ｃを覆う第２導電膜１６ｂｂを形成する。第２導電膜１６ｂｂは、第１導電膜１６ａｂと同様にＩＴＯやＩＺＯなどの金属酸化物膜であって、真空蒸着法やスパッタ法などにより透光性及び導電性を有するように成膜される。第２導電膜１６ｂｂの膜厚は例えばおよそ１４０ｎｍである。続いて、第２導電膜１６ｂｂを覆うように、導電部８の前駆体である第３導電膜８ｂを形成する。第３導電膜８ｂは、金属または金属化合物を用い、真空蒸着法やスパッタ法などにより成膜される。上記金属としては、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｗ（タングステン）などが挙げられる。また上記金属化合物としては、これらの上記金属の窒化物やシリサイドなどが挙げられる。また、第３導電膜８ｂは、これらの上記金属あるいは上記金属化合物の中から選ばれた材料を用いた少なくとも１層以上の導通層を含む構成としてもよい。本実施形態では、ＴｉＮ（窒化チタン）を用いて第３導電膜８ｂを形成した。第３導電膜８ｂの膜厚は、後に形成される第１層間絶縁膜１４ａと同等程度のおよそ４００ｎｍである。そして、ステップＳ６へ進む。

図１０の第３導電膜パターニング工程（ステップＳ６）では、図１１（ｅ）に示すように、第３導電膜８ｂをフォトリソグラフィ法によりパターニングして導電部８を形成する。第３導電膜８ｂをエッチングする方法としては、ドライエッチングやウェットエッチングを用いることができる。とりわけ、第３導電膜８ｂは、金属酸化物膜であるＩＴＯやＩＺＯなどからなる第２導電膜１６ｂｂ上に成膜されているので、第２導電膜１６ｂｂをエッチングストップ膜として機能させることができる。導電部８の平面形状は、図９（ａ）に示すように例えば一辺が６５０ｎｍ（０．６５μｍ）程度の略正方形である。なお、導電部８の平面形状は略正方形に限定されるものではない。そして、ステップＳ７、ステップＳ８へ進む。

図１０の第２導電膜パターニング工程（ステップＳ７）、第１層間絶縁膜形成工程（ステップＳ８）では、図１２（ｆ）に示すように、まず、第２導電膜１６ｂｂをフォトリソグラフィ法によりパターニングして上側電極１６ｂを形成する。第２導電膜１６ｂｂのエッチング方法としてはウェットエッチングを用いることができる。このとき、第２導電膜１６ｂｂ上には異なる材料からなる導電部８が形成されているので、導電部８に対して上側電極１６ｂの位置を精度よくパターニングできる。続いて、導電部８と上側電極１６ｂとを覆う第１層間絶縁膜となるＮＳＧ膜１４ａｂを形成する。ＮＳＧ膜１４ａｂの形成方法としては、例えばプラズマＣＶＤ法を挙げることができる。ＮＳＧ膜１４ａｂの膜厚はおよそ６００ｎｍである。ＮＳＧ膜１４ａｂの表面には、導電部８やコンタクトホールＣＮＴ２に起因する凹凸が生ずる。そして、ステップＳ９へ進む。

図１０の平坦化処理工程（ステップＳ９）では、凹凸が生じたＮＳＧ膜１４ａｂの表面に平坦化処理、具体的にはＣＭＰ処理を施す。ＣＭＰ処理は、ＮＳＧ膜１４ａｂの表面に導電部８が露出するまで行われる。これにより、図１２（ｇ）に示すように、導電部８が貫通すると共に表面が平坦化された第１層間絶縁膜１４ａが形成される。平坦化後の上側電極１６ｂ上における第１層間絶縁膜１４ａの膜厚は例えばおよそ１００ｎｍである。そして、ステップＳ１０へ進む。

図１０の第２層間絶縁膜形成工程（ステップＳ１０）では、図１２（ｈ）に示すように、導電部８及び第１層間絶縁膜１４ａを覆う第２層間絶縁膜１４ｂを形成する。第２層間絶縁膜１４ｂはＢＳＧ膜であって、例えばプラズマＣＶＤ法を用いて形成される。第２層間絶縁膜１４ｂの膜厚は第１層間絶縁膜１４ａの膜厚よりも薄く、例えばおよそ７５ｎｍである。これにより、第１層間絶縁膜１４ａと第２層間絶縁膜１４ｂとを含む層間絶縁膜１４ができあがる。そして、ステップＳ１１へ進む。

図１０の第２のコンタクトホール形成工程（ステップＳ１１）では、図１２（ｉ）に示すように、平面的に導電部８と重なる第２層間絶縁膜１４ｂの部分をフォトリソグラフィ法でエッチングして、第２層間絶縁膜１４ｂを貫通して導電部８に至る貫通孔１４ｃを形成する。貫通孔１４ｃの大きさは、前述したようにφ０．３５μｍ程度である。貫通孔１４ｃの実質的な深さはおよそ１００ｎｍとなる。そして、ステップＳ１２へ進む。

図１０の画素電極形成工程（ステップＳ１２）では、貫通孔１４ｃの内部を被覆すると共に第２層間絶縁膜１４ｂを覆って、ＩＴＯやＩＺＯなどの金属酸化物膜（第４導電膜）を成膜し、フォトリソグラフィ法でパターニングすることにより画素電極１５ＡとコンタクトホールＣＮＴ４とを形成する。画素電極１５Ａの膜厚はおよそ１０ｎｍ〜５０ｎｍである。これにより、導電部８とコンタクトホールＣＮＴ４とを介して上側電極１６ｂと電気的に接続された画素電極１５Ａができあがる。画素電極１５ＡにおいてコンタクトホールＣＮＴ４に起因する表面の凹凸は、コンタクトホールＣＮＴ４の深さ（１００ｎｍ）と大きさ（φ０．３５μｍ）とにより決まる範囲内に収まる。したがって、前述した従来例の画素電極１５Ｂに比べて画素電極表面の凹凸が相当に小さく平坦な画素電極１５Ａが形成される。

上記第１実施形態によれば、以下の効果が得られる。
（１）液晶装置１００の画素Ｐにおける画素電極１５Ａは、保持容量１６の上側電極１６ｂ上に形成され、第１層間絶縁膜１４ａを貫通する導電部８と、導電部８上に形成されたコンタクトホールＣＮＴ４とを介して電気的に上側電極１６ｂに接続されている。コンタクトホールＣＮＴ４は、第１層間絶縁膜１４ａよりも膜厚が薄い第２層間絶縁膜１４ｂを貫通するように形成されている。したがって、従来例のように層間絶縁膜１３と層間絶縁膜１４とを貫通するコンタクトホールＣＮＴ３によって上側電極１６ｂと電気的に接続された画素電極１５Ｂと比べて、コンタクト部に起因する画素電極表面の凹凸が相当に小さくなっている。ゆえに、画素電極表面の凹凸に起因する液晶分子の配向の乱れが表示ムラになり難い。すなわち、画素Ｐにおける表示状態が均質で優れた表示品質を有する液晶装置１００を提供または製造することができる。
また、材料が同じ金属酸化物である上側電極１６ｂと画素電極１５Ａとの間に、材料が異なる導電部８を配置することは、透明導電膜（第４導電膜）をパターニングして画素電極１５Ａを形成する際に、上側電極１６ｂがエッチングされることを防ぐことができる。
（２）第２導電膜１６ｂｂはＩＴＯやＩＺＯなどの金属酸化物を用いて形成され、第２導電膜１６ｂｂ上に形成される第３導電膜８ｂは金属または金属化合物を用いて形成される。第３導電膜８ｂをパターニングして導電部８を形成する際に、第２導電膜１６ｂｂはエッチングストップ膜として機能する。ゆえに、精度よく導電部８を形成することができる。加えて、第２導電膜１６ｂｂと第３導電膜８ｂとが異なる材料を用いて形成されているので、第３導電膜８ｂをパターニングして導電部８を形成した後に、第２導電膜１６ｂｂをパターニングして上側電極１６ｂを形成することにより、導電部８に対して精度よく上側電極１６ｂを形成できる。
（３）第１層間絶縁膜１４ａがＮＳＧ膜からなり、第２層間絶縁膜１４ｂがＢＳＧ膜からなる。ＢＳＧ膜はＮＳＧ膜に比べて優れた吸湿性能を有しているので、水分が浸入しても素子基板１０Ａの配線層間の絶縁性が低下し難い。すなわち、高い信頼性品質を有する液晶装置１００を製造または提供することができる。
（４）ＮＳＧ膜１４ａｂのうち平面的に導電部８と重なる部分を除去する方法は、ＮＳＧ膜１４ａｂに研磨を施すＣＭＰ処理であることから、より平坦な表面を有する画素電極１５Ａを実現することができる。
（５）画素電極１５Ａと上側電極１６ｂとの電気的な接続を図るために第２層間絶縁膜１４ｂに設けられたコンタクトホールＣＮＴ４は、従来例のコンタクトホールＣＮＴ３よりもアスペクト比が小さい。したがって、従来例の画素電極１５Ｂの膜厚（１４０ｎｍ）よりも実施例の画素電極１５Ａの膜厚（１０ｎｍ〜５０ｎｍ）を薄くしても電気的な接続を確保できる。つまり、従来例に比べて少ない材料で画素電極１５Ａを形成でき、より明るい透過型の液晶装置１００を実現できる。

（第２実施形態）
＜電子機器＞
次に、本実施形態の電気光学装置としての液晶装置１００が適用された電子機器としての投写型表示装置について、図１３を参照して説明する。図１３は投写型表示装置の構成を示す概略図である。

図１３に示すように、本実施形態の電子機器としての投写型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投写レンズ１２０７と、を備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投写光学系である投写レンズ１２０７によってスクリーン１３００上に投写され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上記第１実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投写型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記第１実施形態の液晶装置１００が用いられているので、コンタクト部に起因する画素電極表面の凹凸が相当に小さくなっている。したがって、画素電極表面の凹凸に起因する液晶分子の配向の乱れが表示ムラになり難い。すなわち、画素Ｐにおける表示状態が均一で優れた表示品質を有する投写型表示装置１０００を提供することができる。

本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置および該電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。

（変形例１）第１層間絶縁膜１４ａの表面に導電部８を露出させる方法は、導電部８を覆うＮＳＧ膜１４ａｂに平坦化処理を施して、ＮＳＧ膜１４ａｂの表面に導電部８を露出させる方法に限定されない。例えば、第１層間絶縁膜１４ａに貫通孔を形成し、金属や金属化合物でこの貫通孔を埋めて導電部８を形成してもよい。なお、画素電極１５の表面をより平坦にする目的でＮＳＧ膜１４ａｂに平坦化処理を施すことから、上記第１実施形態の製造方法のほうが、上記貫通孔を形成するなどの余計な工程を含まない点で好ましい。

（変形例２）上側電極１６ｂと画素電極１５との間の層間絶縁膜１４は、第１層間絶縁膜１４ａと第２層間絶縁膜１４ｂとを含む構成に限定されない。言い換えれば、層間絶縁膜１４は、ＮＳＧ膜からなる単層構造であってもよい。

（変形例３）本発明の画素電極１５と保持容量１６とを電気的に接続させる構造は、透過型の液晶装置１００に適用されることに限定されない。画素電極１５として光反射性を有する例えばＡｌ（アルミニウム）などの金属膜、あるいは金属膜と透明導電膜とを積層した構造が採用された反射型の液晶装置にも適用できる。これにより、コンタクト部に起因する画素電極表面の凹凸が小さくなり、優れた表示品質を有する反射型の液晶装置を提供あるいは製造することができる。

（変形例４）上記第１実施形態の液晶装置１００は、素子基板１０または対向基板２０のいずれかにおいて、複数の画素Ｐのそれぞれに対応したカラーフィルターを備える構成であってもよい。

（変形例５）上記第１実施形態の液晶装置１００が適用される電子機器は、上記第２実施形態の投写型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、投写型表示装置を単板構成としてもよい。また、例えば、投写型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として液晶装置１００を好適に用いることができる。

８…導電部、８ｂ…第３導電膜、１０…素子基板、１０ｓ…基板としての基材、１４…層間絶縁膜、１４ａ…第１層間絶縁膜、１４ｂ…第２層間絶縁膜、１４ｃ…貫通孔、１５…画素電極、１６…保持容量、１６ａ…下側電極、１６ａｂ…第１導電膜、１６ｂ…上側電極、１６ｂｂ…第２導電膜、１６ｃ…誘電体層、３０…ＴＦＴ（薄膜トランジスター）、１００…電気光学装置としての液晶装置、１０００…電子機器としての投写型表示装置。

Claims (10)

1. 画素電極と、
   前記画素電極に対応して設けられたトランジスターと、
   上側電極及び下側電極と、前記上側電極と前記下側電極との間に設けられた誘電体層と、を有して構成される保持容量と、
   前記上側電極と前記画素電極との間に設けられた層間絶縁膜と、
   前記上側電極上に設けられ、前記層間絶縁膜を貫通した導電部と、を備え、
   前記画素電極は、前記導電部を介して前記上側電極と電気的に接続されていることを特徴とする電気光学装置。
2. 前記上側電極、前記下側電極のそれぞれは、金属酸化物からなり、透光性及び導電性を有し、
   前記導電部は、金属または金属化合物からなる少なくとも１層以上の導電層を含むことを特徴とする請求項１に記載の電気光学装置。
3. 前記層間絶縁膜は、第１層間絶縁膜と、前記第１層間絶縁膜と前記画素電極との間に設けられ、前記第１層間絶縁膜と異なる材料で膜厚が前記第１層間絶縁膜よりも薄い第２層間絶縁膜とを含み、
   前記導電部は前記第１層間絶縁膜を貫通しており、
   平面的に前記導電部と重なる前記第２層間絶縁膜の部分にコンタクトホールが設けられていることを特徴とする請求項１または２に記載の電気光学装置。
4. 前記第１層間絶縁膜がＮＳＧ（Non doped Silicate Glass）膜からなり、前記第２層間絶縁膜がＢＳＧ（Boron doped Silicate Glass）膜からなることを特徴とする請求項３に記載の電気光学装置。
5. 画素電極と、前記画素電極に対応して設けられたトランジスターと、上側電極及び下側電極と、前記上側電極と前記下側電極との間に設けられた誘電体層と、を有して構成される保持容量と、を備えた電気光学装置の製造方法であって、
   基板上において、前記トランジスターと前記画素電極との間に、第１導電膜を成膜してパターニングすることにより前記下側電極を形成する工程と、
   前記下側電極を覆う前記誘電体層を形成する工程と、
   前記誘電体層を覆う第２導電膜を形成する工程と、
   前記第２導電膜を覆う第３導電膜を成膜してパターニングすることにより、前記第２導電膜上に導電部を形成する工程と、
   前記第２導電膜をパターニングして前記上側電極を形成する工程と、
   前記上側電極と前記導電部とを覆う層間絶縁膜を形成する工程と、
   平面的に前記導電部と重なる前記層間絶縁膜の部分を除去する工程と、
   前記層間絶縁膜を覆う第４導電膜を成膜してパターニングすることにより前記画素電極を形成する工程と、を備えることを特徴とする電気光学装置の製造方法。
6. 前記第１導電膜及び前記第２導電膜は、金属酸化物を用い、それぞれが透光性及び導電性を有するように成膜され、
   前記第３導電膜は、金属または金属化合物を用い、少なくとも１層以上の導電層からなるように成膜されることを特徴とする請求項５に記載の電気光学装置の製造方法。
7. 前記層間絶縁膜を形成する工程は、
   前記上側電極と前記導電部とを覆う第１層間絶縁膜を形成する工程と、
   平面的に前記導電部と重なる前記第１層間絶縁膜の部分を除去する工程と、
   前記第１層間絶縁膜と異なる材料を用い、前記第１層間絶縁膜よりも薄い膜厚で前記第１層間絶縁膜を覆う第２層間絶縁膜を成膜する工程と、
   平面的に前記導電部と重なる前記第２層間絶縁膜の部分を貫通する貫通孔を形成する工程と、含み、
   前記画素電極を形成する工程は、前記貫通孔を被覆するように前記第４導電膜を成膜することを特徴とする請求項５または６に記載の電気光学装置の製造方法。
8. 平面的に前記導電部と重なる、前記層間絶縁膜の部分または前記第１層間絶縁膜の部分を除去する工程は、前記層間絶縁膜の表面または前記第１層間絶縁膜の表面に平坦化処理を施して前記導電部を露出させる工程であることを特徴とする請求項５または７に記載の電気光学装置の製造方法。
9. 請求項１乃至４のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
10. 請求項５乃至８のいずれか一項に記載の電気光学装置の製造方法を用いて製造された電気光学装置を備えたことを特徴とする電子機器。

Images