JP2012146861A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2012146861A
JP2012146861A JP2011004954A JP2011004954A JP2012146861A JP 2012146861 A JP2012146861 A JP 2012146861A JP 2011004954 A JP2011004954 A JP 2011004954A JP 2011004954 A JP2011004954 A JP 2011004954A JP 2012146861 A JP2012146861 A JP 2012146861A
Authority
JP
Japan
Prior art keywords
memory cell
layer
cell array
single crystal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011004954A
Other languages
English (en)
Inventor
Yoshiaki Fukuzumi
嘉晃 福住
Takashi Kito
傑 鬼頭
Hideaki Aochi
英明 青地
Kiyotaka Miyano
清孝 宮野
Shinji Mori
伸二 森
Ichiro Mizushima
一郎 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011004954A priority Critical patent/JP2012146861A/ja
Priority to US13/346,888 priority patent/US8476708B2/en
Publication of JP2012146861A publication Critical patent/JP2012146861A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】動作速度の向上と面積の縮小を図る。
【解決手段】半導体記憶装置は、半導体基板１００と、前記半導体基板上に形成され、データを記憶する複数のメモリセルが配置されたメモリセルアレイ部Ａと、前記メモリセルアレイ部上に絶縁層を介して形成され、かつ、前記絶縁層および前記メモリセルアレイ部を貫通する孔１０６内に形成されて前記半導体基板に接続された単結晶半導体層１０９と、前記単結晶半導体層上に形成された回路部Ｂと、を具備し、前記メモリセルアレイ部上における前記単結晶半導体層の下部側は、上部側よりもＧｅ濃度が高い。
【選択図】 図１

Description

本発明の実施形態は、半導体記憶装置に関する。
リソグラフィーに頼らずにメモリの高密度化を実現する技術として、例えば、多層配線間にＯＴＰ（onetime-programmable）素子を挟む構造や、シリコン膜のエピタキシャル成長を繰り返すことでＮＡＮＤ型フラッシュメモリを複数層形成する構造等が提案されている。しかしながら、これらの構造では、積層数が増すとともにリソグラフィー回数が増大するという問題が挙げられている。そこで、これらに代わる技術として、積層型垂直メモリ（ＢｉＣＳ：Bit Cost Scalable）が提案されている。
ＢｉＣＳでは、半導体基板上に積層された複数の電極内に一括で孔（メモリホール）を開口し、孔の内壁にメモリ膜を形成する。その後、孔の内部をポリシリコン膜（シリコンピラー）で埋め込むことにより、積層方向に直列接続された複数のメモリ素子からなるメモリストリングを一度に形成することができる。これにより、積層数を増してもリソグラフィー工程数がほとんど増加しないメモリが実現できる。
上述したように、ＢｉＣＳにおいては、メモリ素子の絶縁膜（メモリ膜）は、孔の内壁に、チャネルとなるポリシリコン膜の形成前に形成される。その後、ポリシリコン膜と下層に位置するソース線（例えば、ポリシリコン）等との接続を良好にしてメモリストリングに電流を流すために、孔の底部に形成された絶縁膜のみを除去する必要がある。このため、底部の絶縁膜を除去するための希フッ酸系の処理に耐えうるメモリ膜構成を用いなくてはならないという技術的制約が生じていた。仮に積層型垂直メモリのさらなる高密度化の方法として多値化技術等を考えた場合、この制約のためにメモリ膜構成の開発の難易度が増すことになり、必ずしも好ましい状況ではなかった。
この状況を改善するために、メモリストリングとしてＵ字型のシリコンピラーを用いるＵ字型積層メモリ（ｐ−ＢｉＣＳ）が提案されている。このＵ字型シリコンピラーは、一対の柱状部とそれらを下端で連結する連結部とで構成され、一対の柱状部の一方が上部においてビット線に接続され、他方がソース線に接続されている。すなわち、メモリホールの底部におけるポリシリコン−ポリシリコンコンタクトがなく、底部の絶縁膜の除去が不要となり、メモリ膜構成の自由度を増すことができる。
一方、上述したような３次元に積層されたメモリセルアレイとそれらを制御する制御回路とのチップ占有率を低減するため、制御回路をメモリセルアレイの直下の半導体基板に設ける技術が提案されている。しかし、メモリセルアレイの下部に制御回路を配置すると、制御回路、例えばセンスアンプとビット線配線とは、メモリセルアレイ端部に設けられるコンタクトプラグによって接続せざるをえない。すなわち、ビット線配線は、メモリセルアレイ端部に設けたコンタクトプラグを介してメモリセルアレイの下側に設けられたビット線延長線に接続され、ビット線延長線が半導体基板に設けられたトランジスタ等（センスアンプ）に接続される。
このような構造では、メモリセルアレイの下部にもビット線相当の微細配線層（ビット線延長線）が必要となる点、深いコンタクトを形成するためにメモリセルアレイ周辺にある程度の領域が必要である点、およびビット線が実質的に長くなりビット線容量が増して動作速度に影響が出る点、等の問題が生じる。
特開２０１０−３４１０９号公報
動作速度の向上と面積の縮小を図る半導体記憶装置を提供する。
本実施形態による半導体記憶装置は、半導体基板と、前記半導体基板上に形成され、データを記憶する複数のメモリセルが配置されたメモリセルアレイ部と、前記メモリセルアレイ部上に絶縁層を介して形成され、かつ、前記絶縁層および前記メモリセルアレイ部を貫通する孔内に形成されて前記半導体基板に接続された単結晶半導体層と、前記単結晶半導体層上に形成された回路部と、を具備し、前記メモリセルアレイ部上における前記単結晶半導体層の下部側は、上部側よりもＧｅ濃度が高い。
第１の実施形態に係る半導体記憶装置を示すカラム方向およびロウ方向に沿った断面図。 図１に示すメモリセルストリングの斜視図。 図２に示すメモリセルストリングを拡大した断面図。 第１の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った製造工程の断面図。 図４に続く、第１の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った製造工程の断面図。 図５に続く、第１の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った製造工程の断面図。 図６に続く、第１の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った製造工程の断面図。 第２の実施形態に係る半導体記憶装置を示すカラム方向およびロウ方向に沿った断面図。 第２の実施形態に係る半導体記憶装置を示すカラム方向およびロウ方向に沿った製造工程の断面図。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
＜第１の実施形態＞
図１乃至図７を用いて、第１の実施形態に係る半導体記憶装置について説明する。第１の実施形態は、メモリセルアレイの直上に制御回路が設けられる単結晶半導体層が形成される例である。
［構造］
以下に図１乃至図３を用いて、第１の実施形態に係る半導体記憶装置の構造について説明する。
図１は、第１の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った断面図を示している。図２は、図１に示すメモリセルストリングの斜視図であり、図３は、その拡大断面図を示している。
図１に示すように、本実施形態に係る半導体記憶装置は、メモリセルアレイ部Ａ、および回路部Ｂで構成されている。なお、ここで、メモリセルアレイ部Ａはメモリセルアレイが形成された層を示し、回路部Ｂは回路（制御回路等）が形成された層を示している。
図２に示すように、メモリセルアレイ部Ａにおいて、半導体基板（Ｓｉ基板）１００上に、Ｕ字状シリコンピラーＳＰで構成される複数のメモリセルストリング２００が形成されている。これら複数のメモリセルストリング２００は、ロウ方向およびカラム方向にマトリクス状に配置されている。
各メモリセルストリング２００は、複数のメモリセルトランジスタＭＴｒ、およびその両端に形成された２つの選択トランジスタ（ドレイン側選択トランジスタＳＤＴｒおよびソース側選択トランジスタＳＳＴｒ）を有している。
複数のメモリセルトランジスタＭＴｒは、Ｕ字状シリコンピラーＳＰと複数のコントロールゲートＣＧ（ワード線）との各交差位置に形成され、電流経路が積層方向（半導体基板１００に対して垂直方向）に直列に接続されている。また、図３に示すように、各メモリセルトランジスタＭＴｒは、Ｕ字状シリコンピラーＳＰとコントロールゲートＣＧとの間に、メモリ膜３００を有している。このメモリ膜３００は、Ｕ字状シリコンピラーＳＰの周囲に順に形成されたトンネル絶縁膜３０３、電荷蓄積層３０２、およびブロック絶縁膜３０１で構成されている。
ドレイン側選択トランジスタＳＤＴｒは、Ｕ字状シリコンピラーＳＰとドレイン側選択ゲートＳＧＤとの交差位置に形成されている。一方、ソース側選択トランジスタＳＳＴｒは、Ｕ字状シリコンピラーＳＰとソース側選択ゲートＳＧＳとの交差位置に形成されている。図３に示すように、ドレイン側選択トランジスタＳＤＴｒ、およびソース側選択トランジスタＳＳＴｒはそれぞれ、メモリセルトランジスタＭＴｒと同様の構造を有している。
また、コントロールゲートＣＧおよび選択ゲートＳＧ（ドレイン側選択ゲートＳＧＤおよびソース側選択ゲートＳＧＳ）を低抵抗にするため、それぞれのカラム方向における端面に、シリサイド層１０１が形成されていてもよい。
Ｕ字状シリコンピラーＳＰは、カラム方向の断面においてＵ字状に形成されている。このＵ字状シリコンピラーＳＰは、積層方向に延びる一対の柱状部、および一対の柱状部の下端を連結させるように形成された連結部を有している。連結部は、バックゲートＢＧ内に設けられ、バックゲートトランジスタＢＧＴｒを構成している。また、Ｕ字状シリコンピラーＳＰは、一対の柱状部の中心軸を結ぶ直線がカラム方向に平行になるように配置されている。また、Ｕ字状シリコンピラーＳＰは、ロウ方向およびカラム方向から構成される面内にマトリクス状となるように配置されている。さらに、図３に示すように、Ｕ字状シリコンピラーＳＰは、中空Ｈ１を有し、この中空Ｈ１に絶縁材３０４が充填されている。
複数のコントロールゲートＣＧは、バックゲートＢＧの上方に積層され、Ｕ字状シリコンピラーＳＰの柱状部に直交するように配置されている。各コントロールゲートＣＧは、ロウ方向に平行に延びている。また、各コントロールゲートＣＧは、カラム方向に隣接する２つのメモリセルストリング２００における４つの柱状部のうちの隣接する２つの柱状部（中央側の２つの柱状部）に共有されるように形成されている。また、複数のコントロールゲートＣＧは、ロウ方向における端部において、階段形状を有している。言い換えると、各コントロールゲートＣＧの端部は、上面からみて突出している。すなわち、この各コントロールゲートＣＧの突出した上面にコンタクトプラグ１０４を介して、配線層Ｍ１が接続されている。
バックゲートＢＧは、最下方のコントロールゲートＣＧの下方に設けられている。バックゲートＢＧは、Ｕ字状シリコンピラーＳＰの連結部を覆うように、ロウ方向およびカラム方向に２次元的に広がって形成されている。
ドレイン側選択ゲートＳＧＤおよびソース側選択ゲートＳＧＳは、最上方のコントロールゲートＣＧの上方に設けられている。これらドレイン側選択ゲートＳＧＤおよびソース側選択ゲートＳＧＳは、ロウ方向に平行に延びている。また、ドレイン側選択ゲートＳＧＤおよびソース側選択ゲートＳＧＳは、Ｕ字状シリコンピラーＳＰの各柱状部に交差するように形成され、カラム方向において互いに絶縁分離してラインアンドスペースで形成されている。また、選択ゲートＳＧは、ロウ方向における端部において、上面がコンタクトプラグ１０３を介して、配線層Ｍ１に接続されている。
ソース線ＳＬは、ソース側選択ゲートＳＧＳの上方に設けられている。ソース線ＳＬは、カラム方向に隣接する２つのメモリセルストリング２００における４つの柱状部のうちの隣接する２つの柱状部に共有されるように形成されている。ソース線ＳＬは、ロウ方向に平行に延び、カラム方向において互いに絶縁分離してラインアンドスペースで形成されている。
複数のビット線ＢＬは、ソース線ＳＬよりも上方に設けられている。各ビット線ＢＬは、カラム方向に延び、ロウ方向において互いに絶縁分離してラインアンドスペースで形成されている。
本実施形態では、回路部Ｂは、メモリセルアレイ部Ａ上に形成されている。この回路部Ｂは、単結晶半導体層１０９上に設けられた制御回路トランジスタＴｒ等で構成されている。
単結晶半導体層１０９は、メモリセルアレイ部Ａ上に形成された分離絶縁層１０５上に形成されている。分離絶縁層１０５は、例えば、ＴＥＯＳ膜であり、その膜厚は５００ｎｍ程度である。また、単結晶半導体層１０９内には素子分離のための例えばシリコン酸化膜からなるＳＴＩ（Shallow Trench Isolation）１１０が形成されている。単結晶半導体層１０９の詳細については、後述する。
制御回路トランジスタＴｒは、単結晶半導体層１０９上のＳＴＩ１１０領域外に形成され、メモリセルアレイ部Ａの各電極に電圧を供給する駆動回路や、これらを制御する制御回路等を構成している。この制御回路トランジスタＴｒは、例えば、ソースまたはドレインの一方に配線層Ｍ２およびコンタクトプラグ１１２を介してビット線ＢＬ（配線層Ｍ１）が接続され、他方にコンタクトプラグ１１３、配線層Ｍ２およびコンタクトプラグ１１４を介して配線層Ｍ３が接続されている。また、別の制御回路トランジスタＴｒは、例えば、ソースまたはドレインの一方に配線層Ｍ２およびコンタクトプラグ１１２を介してコントロールゲートＣＧに接続された配線層Ｍ１が接続され、他方にコンタクトプラグ１１３、配線層Ｍ２およびコンタクトプラグ１１４を介して配線層Ｍ３が接続されている。
ここで、コンタクトプラグ１１２は、単結晶半導体層１０９および分離絶縁層１０５を貫通して配線層Ｍ１に達するコンタクトホール内に形成されている。すなわち、コンタクトプラグ１１２は、配線層Ｍ１の直上に形成され、メモリセルアレイ部Ａとその直上に位置する回路部Ｂとを接続している。また、単結晶半導体層１０９内でのショートを防ぐため、コンタクトホール内の側面には、例えば、シリコン窒化膜等からなる側壁絶縁膜１１１が形成されている。
本実施形態における単結晶半導体層１０９は、第１半導体層１０７および第２半導体層１０８で構成され、その膜厚は２μｍ程度である。
第１半導体層１０７は、分離絶縁層１０５上に形成され、例えば単結晶のシリコンゲルマニウム（ＳｉＧｅ）層である。この単結晶ＳｉＧｅ層１０７の組成比は、Ｓｉ１−ＸＧｅＸ（Ｘ≧０．５、望ましくはＸ≧０．７５）である。すなわち、単結晶ＳｉＧｅ層１０７におけるゲルマニウム濃度は、５０ａｔｍ％以上である。また、単結晶ＳｉＧｅ層１０７は、分離絶縁層１０５およびメモリセルアレイ部Ａを貫通し、Ｓｉ基板１００に達する結晶接続孔１０６内にも形成され、Ｓｉ基板１００と接続されている。このように、第１半導体層１０７は、単結晶であるＳｉ基板１００と結晶接続孔１０６を介して接続されることで、Ｓｉ基板１００の結晶方位を引き継いだ状態で単結晶化している。
第２半導体層１０８は、第１半導体層１０７上に形成され、例えば単結晶のシリコン（Ｓｉ）層である。単結晶Ｓｉ層１０８は、単結晶である第１半導体層１０７を結晶核として成長したものであるため、Ｓｉ基板１００の結晶方位および第１半導体層１０７の結晶方位を引き継いだ状態で単結晶化している。ここで、第２半導体層１０８のＧｅ濃度は、第１半導体層１０７のＧｅ濃度よりも小さくなるように設定されている。すなわち、単結晶半導体層１０９において、上部側のＧｅ濃度は、下部側のＧｅ濃度よりも小さい。なお、第２半導体層１０８は、Ｓｉ層に限らず、ＳｉＣ層またはＳｉＧｅ層であってもよいが、耐圧特性の向上のため、Ｓｉ層またはＳｉＣ層であることが望ましい。すなわち、単結晶半導体層１０９において、上部側のＳｉ濃度は下部側のＳｉ濃度よりも大きく、また、上部側のＣ濃度は下部側のＣ濃度よりも大きいことが望ましい。これにより、制御回路素子形成面の結晶性および耐圧性を向上させることができる。
なお、単結晶半導体層１０９として第１半導体層１０７および第２半導体層１０８の２層構造である例を述べたが、これに限らない。すなわち、単結晶半導体層１０９において第１半導体層１０７および第２半導体層１０８の界面が存在せず、単結晶半導体層１０９は下部側から上部側に向けて徐々に（なだらかに）Ｇｅ濃度が小さくなるようなグラデーション層として形成されてもよい。これにより、結晶格子定数の差異から来るストレスを緩和することができる。
また、結晶接続孔１０６は、例えば１μｍ以上の膜厚のメモリセルアレイ部Ａを貫通するように形成され、カラム方向およびロウ方向に数ｍｍ毎に複数形成されることが望ましい。これにより、結晶接続孔１０６とＳｉ基板１００との接触面積が増加し、単結晶半導体層１０９をより単結晶化することができる。また、結晶接続孔１０６は、円柱形状、四角柱状であることに限らず、スリット状としてロウ方向またはカラム方向に沿って延在するように形成されてもよい。さらに、図面において、結晶接続孔１０６は、メモリセルアレイ部Ａのロウ方向における端部に形成されているが、メモリセルアレイ部Ａの中央部において各電極等に接続しないように形成されてもよい。
［製造方法］
以下に、図４乃至図７を用いて、第１の実施形態に係る半導体記憶装置の製造方法について説明する。
図４乃至図７は、第１の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った製造工程の断面図を示している。なお、本実施形態において、３次元積層メモリにおけるメモリセルアレイ部Ａの製造方法には、周知である種々の方法が適用され得る。このため、ここでは、主にメモリセルアレイ部Ａ上に配置される回路部Ｂの製造方法について説明する。
まず、図４に示すように、Ｓｉ基板１００上に、周知の方法により、メモリセルアレイ部Ａが形成される。より具体的には、Ｓｉ基板１００上に、バックゲートＢＧ、コントロールゲートＣＧ、選択ゲートＳＧ、メモリ膜３００、およびＵ字状シリコンピラーＳＰが形成される。これにより、バックゲートトランジスタＢＧ、メモリセルトランジスタＭＴｒ、およびソース側選択トランジスタＳＳＴｒ，ドレイン側選択トランジスタＳＤＴｒが形成される。
次に、ソース側のＵ字状シリコンピラーＳＰ上に接続されるソース線ＳＬ（配線層Ｍ０）、ドレイン側のＵ字状シリコンピラーに接続されるコンタクトプラグ１０２、選択ゲートＳＧに接続されるコンタクトプラグ１０３、およびコントロールゲートＣＧに接続されるコンタクトプラグ１０４が形成される。その後、コンタクトプラグ１０２に接続されるビット線ＢＬ、およびコンタクトプラグ１０３，１０４に接続される配線層Ｍ１が形成される。このようにして、メモリセルアレイ部Ａが形成される。
次に、メモリセルアレイ部Ａ上の全面に、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、ＴＥＯＳ膜で構成される分離絶縁層１０５が５００ｎｍの膜厚で形成される。
次に、図５に示すように、分離絶縁層１０５およびメモリセルアレイ部Ａの層間絶縁膜を貫通してＳｉ基板１００に達するように、結晶接続孔１０６が開口される。これにより、結晶接続孔１０６の底面において、Ｓｉ基板１００の表面が露出される。
ここで、結晶接続孔１０６のロウ方向およびカラム方向における断面形状は、ほぼ正方形であり、例えばその一辺の長さは２５ｎｍである。また、結晶接続孔１０６の断面形状は、正方形に限らず、例えば円形であってもよい。実際、径が５ｎｍの円形を有する結晶接続孔１０６を形成した場合であっても、後述する単結晶化が実現できる。
また、径（正方形の場合には対角線の長さ）を大きくする場合、結晶接続孔１０６の深さの半分以下、例えば、結晶接続孔１０６の深さが１μｍのときは、径は５００ｎｍ以下であることが望ましい。これは、結晶接続孔１０６の深さに対して径が大きくなりすぎると、後に結晶接続孔１０６内に形成されるＳｉＧｅの量に対して、ＳｉＧｅと融点の高い単結晶のＳｉ基板１００との接する面積の割合が大きくなるためである。すなわち、後述する単結晶化を行う際に、結晶化のスタートポイントが多数形成されてしまい、結晶接続孔１０６内のＳｉＧｅを単一の結晶で構成することが難しくなるためである。
次に、結晶接続孔１０６内および分離絶縁層１０５上に、例えば、ＣＶＤ法により、多結晶または非晶質のＳｉＧｅ層１０７’が形成される。すなわち、ＳｉＧｅ層１０７’は、結晶接続孔１０６内に埋め込まれ、結晶接続孔１０６の底面において露出するＳｉ基板１００に接するように形成される。このＳｉＧｅ層１０７’の組成比は、Ｓｉ１−ＸＧｅＸ（Ｘ≧０．５、望ましくはＸ≧０．７５）である。これにより、後の工程において、１０５０℃程度の熱処理によってＳｉＧｅ層１０７’を容易に融解させることが可能であり、固相成長等に比べて確実に単結晶化を実現することができる。また、その際、１０５０℃の短時間の熱処理により単結晶の核を形成することができるため、すでに形成されているメモリセルアレイＡの構造を破壊することはない。なお、ＳｉＧｅ層１０７’の代わりに、多結晶または非晶質のＧｅの単体層であってもよい。
次に、分離絶縁層１０５上に形成されたＳｉＧｅ層１０７’上に、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法により、図示せぬＴＥＯＳ膜が形成される。このＴＥＯＳ膜は、後の熱工程において融解したＳｉＧｅ層１０７’が流動して分離することで、結晶性が劣化することを防止する役割を有する。
次に、図６に示すように、ＳｉＧｅ層１０７’に対して、短時間熱処理（ＲＴＡ：Rapid Thermal Annealing）が行われる。このＲＴＡは、窒素雰囲気中で９５０℃〜１１００℃、例えば１０５０℃で１０秒間行われる。これにより、ＳｉＧｅ層１０７’が一旦融解する。溶融後、温度が低下するとＳｉＧｅ層１０７’は再び結晶化する。このとき、ＳｉＧｅ層１０７’は、Ｓｉ基板１００の表面に近い側から再結晶化していく。これにより、ＳｉＧｅ層１０７’は、底部で接している単結晶のＳｉ基板１００の結晶方位を引き継いだ状態で分離絶縁層１０５上まで単結晶化し、単結晶ＳｉＧｅ層（第１半導体層）１０７となる。このとき、分離絶縁層１０５上のＳｉＧｅ層１０７’も下部側から均等に単結晶化していき、平坦性の高い単結晶ＳｉＧｅ層１０７が形成される。
ところで、Ｇｅの融点は９３８℃、Ｓｉの融点は１４１４℃であるため、ＳｉＧｅ層１０７’の融点はこの間の温度となる。このため、Ｓｉの組成比が高くなるほどそのＳｉＧｅ層１０７’の融点は高くなるが、少なくとも単結晶のＳｉ基板１００の融点未満であれば、上述したような単結晶ＳｉＧｅ層１０７を形成することが可能であると考えられる。
次に、図７に示すように、希フッ酸処理により、ＳｉＧｅ層１０７上の図示せぬＴＥＯＳ膜が除去された後、単結晶ＳｉＧｅ層１０７上に、単結晶ＳｉＧｅ層１０７を結晶核として、エピタキシャル成長法により単結晶Ｓｉ層（第２半導体層）１０８が形成される。これにより、単結晶化した半導体層（単結晶半導体層１０９）を、分離絶縁層１０５上に任意の膜厚で形成することが可能である。ここでは、例えば単結晶半導体層１０９を２μｍ形成する。なお、単結晶Ｓｉ層１０８の代わりに、エピタキシャル成長法によりＳｉＧｅ層、またはＳｉＣ層が形成されてもよい。
その後、単結晶半導体層１０９内に、素子分離のための例えばシリコン酸化膜からなるＳＴＩ１１０が形成される。
次に、図１に示すように、公知のトランジスタ形成プロセスに準じた製造プロセスによって、セルアレイＡ上に回路部Ｂ（制御回路）が形成される。
より具体的には、まず、制御回路トランジスタＴｒを構成するゲート絶縁膜およびゲート電極が形成され、図示せぬソース／ドレイン拡散層が形成された後、全面に層間絶縁膜が形成される。次に、層間絶縁膜、単結晶半導体層１０８、および分離絶縁層１０５内に、メモリセルアレイ部Ａの上側に配置される配線層Ｍ１（ビット線ＢＬ）に達するコンタクトホールが形成される。このコンタクトホール内の側面に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法およびＲＩＥ（Reactive Ion Etching）により側壁絶縁膜１１１が形成される。その後、コンタクトホール内に、例えばタングステン等で構成されるコンタクトプラグ１１２が埋め込まれる。すなわち、コンタクトプラグ１１２は、配線層Ｍ１の直上に形成される。
また、同時に、制御回路トランジスタＴｒの図示せぬソース／ドレイン拡散層に接続されるコンタクトプラグ１１３も形成される。その後、コンタクトプラグ１１３に接続される配線層Ｍ２が形成され、配線層Ｍ１と制御回路トランジスタＴｒとが接続される。この配線層Ｍ２は、例えばアルミニウム（Ａｌ）または銅（Ｃｕ）で構成される。さらに、配線層Ｍ２に接続されるコンタクトプラグ１１４、配線層Ｍ３、および図示せぬボンディングパッド等が形成され、メモリセルアレイ部Ａ上に配置される回路部Ｂが形成される。
［効果］
上記第１の実施形態によれば、メモリセルアレイ部Ａの上部に、メモリセルアレイ部Ａへの供給電圧等を制御する回路部Ｂ（制御回路）が設けられている。これにより、任意の位置で制御回路の隙間からビット線ＢＬにコンタクトをとることが可能となる。すなわち、ビット線ＢＬの直上にコンタクトプラグ１０２を形成することで、ビット線ＢＬと回路部Ｂとを１つのプラグで接続することができる。したがって、回路部をメモリセルアレイの下部に形成する従来の構造のように、メモリセルアレイ端で配線等を折り返して下部の回路部に接続する必要がなく、チップ面積を縮小することができる。
また、同様に、選択ゲートＳＧおよびコントロールゲートＣＧ等に関しても、その直上にコンタクトプラグ１０３，１０４を形成することで制御回路に接続することが可能となり、チップ面積の縮小を図ることができる。
また、メモリセルアレイ部Ａ（ビット線ＢＬ、コントロールゲートＣＧ、選択ゲートＳＧ等）と回路部Ｂとの接続配線が実質的に短くなるため、動作速度の向上を図ることができる。
ＢｉＣＳメモリにおいて、メモリ素子の形成に９００℃以上の熱工程が必要な場合がある。このため、制御回路を予めメモリセルアレイの下部に設けておく方法では、メモリ素子の形成の際の熱工程において制御回路内のトランジスタ素子の不純物拡散層の拡散や、メタルコンタクトの耐熱性等の問題も生じる。
これに対し、本実施形態では、回路部Ｂがメモリセルアレイ部Ａの上部に配置されるため、製造プロセスにおいて、メモリセルアレイ部Ａが形成された後、回路部Ｂが形成される。これにより、メモリ素子を形成する際の熱工程による回路部Ｂの特性劣化を考慮する必要がない。すなわち、回路部Ｂにおけるトランジスタ素子の不純物拡散層の拡散や、配線の耐熱性等を考慮する必要がないため、回路の自由度が増す。例えば、耐熱性は低いが、低抵抗であるＡｌ配線やＣｕ配線を用いることができ、動作速度の向上を図ることができる。これに伴い、Ａｌ配線やＣｕ配線を用いて高速性を要するロジック回路等をメモリセルアレイ上の全面に配置することが可能となる。
また、Ｓｉ層を結晶接続孔から直接エピタキシャル成長させる方法では、結晶面による成長速度の差異から、分離絶縁層上のＳｉ層はピラミッド型等の凹凸の大きな形状になりやすい。このため、その後の平坦化工程のコストが掛かることから現実的ではない。
これに対し、本実施形態では、メモリセルアレイ部Ａ上の回路部Ｂは、単結晶半導体層１０９上に形成されている。この単結晶半導体層１０９は、結晶接続孔１０６を設けて単結晶のＳｉ基板１００の結晶方位を引き継がせて単結晶ＳｉＧｅ層１０７をメモリセルアレイ部Ａ上に形成し、その後、単結晶ＳｉＧｅ層１０７を核としてエピタキシャル成長法により単結晶Ｓｉ層１０８を形成することによって、形成される。このようにして単結晶半導体層１０９を設けることにより、メモリセルアレイ部Ａ上に高電圧にも耐え得る、かつ低コストの回路部Ｂを形成することができる。
なお、素子分離耐圧を向上させるために、単結晶ＳｉＧｅ層１０７にドーパント不純物としてボロンを添加しておくことも有効である。より具体的には、製造プロセスにおいて、ＳｉＧｅ層１０７’の成膜時にＢ２Ｈ６ガスを添加する、または単結晶Ｓｉ層１０８のエピタキシャル成長の前にイオン注入や気相ドーピング法により単結晶ＳｉＧｅ層１０７に不純物を導入してもよい。
また、結晶接続孔に埋め込まれるＳｉＧｅ層１０７’の成膜時に例えばＢ２Ｈ６ガスを添加することで、ｐ型の導電性を付与することができる。その結果、メモリセルアレイ部Ａ上の単結晶半導体層１０９の電位をＳｉ基板１００と同電位に固定することが可能であり、制御回路の安定動作に寄与することも可能である。
また、本実施形態において、メモリセルアレイ部Ａを一括加工型の３次元積層メモリ（ｐ−ＢｉＣＳ）である例を示したが、これに限らない。例えば、本実施形態は、ＢｉＣＳ以外の３次元メモリや２次元的に構成されるメモリにも適用され得る。また、ＮＡＮＤフラッシュメモリに限らず、種々のメモリにも適用され得る。
３次元メモリ（ＢｉＣＳを含む）においては、積層されたコントロールゲートは、メモリセルアレイ端部において階段状に加工されており、その階段状の上面に形成されるコンタクトプラグを介して制御回路と接続される手法が知られている。しかし、この構成でコントロールゲートとドライバ回路（制御回路）とを接続するためには、コントロールゲートはコンタクトプラグを介して一旦メモリセルアレイ上に設けられた配線層に接続され、この配線層はメモリセルアレイ端部において別の深いコンタクトプラグを介してメモリセルアレイ下部の制御回路に接続される必要がある。
このように、単位３次元メモリにおいては、単位面積当たりに駆動すべき電極数が多くい。このため、メモリセルアレイ外または下に周辺回路を設けた場合には、これら電極への配線のレイアウトに必要となるチップ面積が大きくなる傾向にある。
これに対し、本実施形態によれば、配線を一旦セルアレイ外に引き出すことなく、直接に電極へのコンタクトが可能となり、チップ面積の縮小を図ることができる。このような構造は、ＢｉＣＳに限らず積層方向に３次元的にメモリセルが配列したメモリデバイスにおいて特に効果が大きい。
＜第２の実施形態＞
図８および図９を用いて、第２の実施形態に係る半導体記憶装置について説明する。第２の実施形態は、メモリセルアレイの直上の回路部において、単結晶半導体層を貫通するようにＳＴＩが形成される例である。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
［構造］
以下に図８を用いて、第２の実施形態に係る半導体記憶装置の構造について説明する。
図８は、第２の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った断面図を示している。
図８に示すように、第２の実施形態において、上記第１の実施形態と異なる点は、単結晶半導体層１０９内に形成されたＳＴＩ１１０が単結晶半導体層１０９を貫通している点である。
より具体的には、メモリセルアレイ部Ａ上の単結晶半導体層１０９の膜厚は、３００ｎｍと薄膜化されている。この単結晶半導体層１０９の第１面（表面）からそれに対向する第２面（裏面）まで貫通して、ＳＴＩ１１０が設けられている。すなわち、ＳＴＩ１１０は、分離絶縁層１０５と接している。言い換えると、素子領域以外の半導体層は除去されている。
この貫通するＳＴＩ１１０内に、メモリセルアレイ部Ａとその直上に位置する回路部Ｂとを接続するコンタクトプラグ１１２が形成されている。このため、コンタクトプラグ１１２が単結晶半導体層１０９に接することはなく、単結晶半導体層１０９内でのショートは生じない。すなわち、コンタクトホール内の側面に、側壁絶縁膜は不要である。
［製造方法］
以下に、図９を用いて、第２の実施形態に係る半導体記憶装置の製造方法について説明する。
図９は、第２の実施形態に係る半導体記憶装置のカラム方向およびロウ方向に沿った製造工程の断面図を示している。
まず、第１の実施形態における図４乃至図６の工程が行われる。すなわち、Ｓｉ基板１００上に、メモリセルアレイ部Ａが形成され、その後、Ｓｉ基板１００の結晶方位を引き継いだ単結晶ＳｉＧｅ層１０７が形成される。
次に、図９に示すように、希フッ酸処理により、ＳｉＧｅ層１０７上の図示せぬＴＥＯＳ膜が除去された後、単結晶ＳｉＧｅ層１０７上に、単結晶ＳｉＧｅ層１０７を結晶核として、エピタキシャル成長法により単結晶Ｓｉ層１０８が形成される。これにより、単結晶化した半導体層（単結晶半導体層１０９）を、分離絶縁層１０５上に任意の膜厚で形成することが可能である。ここでは、例えば単結晶半導体層１０９の膜厚を３００ｎｍにする。すなわち、第１の実施形態と比較して、薄膜化された単結晶半導体層１０９が形成される。
その後、単結晶半導体層１０９内に、素子分離のための例えばシリコン酸化膜からなるＳＴＩ１１０が形成される。より具体的には、まず、単結晶半導体層１０９の表面からそれに対向する裏面まで貫通するように、ＳＴＩ溝が形成される。言い換えると、素子領域となる領域以外の半導体層は全て除去され、ＳＴＩ溝の底面において分離絶縁層１０５の表面が露出する。このとき、分離絶縁層１０５の表面の一部が除去されてもよい。その後、ＳＴＩ溝内に、例えばシリコン酸化膜が埋め込まれ、ＳＴＩ１１０が形成される。
次に、図８に示すように、公知のトランジスタ形成プロセスに準じた製造プロセスによって、セルアレイＡ上に回路部Ｂ（制御回路）が形成される。
より具体的には、まず、制御回路トランジスタＴｒを構成するゲート絶縁膜およびゲート電極が形成され、図示せぬソース／ドレイン拡散層が形成された後、全面に層間絶縁膜が形成される。次に、層間絶縁膜、単結晶半導体層１０８、および分離絶縁層１０５内に、メモリセルアレイ部Ａの上側に配置される配線層Ｍ１（ビット線ＢＬ）に達するコンタクトホールが形成される。このとき、コンタクトホールは、単結晶半導体層１０８内におけるＳＴＩ１１０内を貫通するように形成される。その後、コンタクトホール内に、例えばタングステン等で構成されるコンタクトプラグ１１２が埋め込まれ、第１の実施形態と同様の工程が行われる。
［効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
さらに、第２の実施形態では、回路部Ｂにおいて、単結晶半導体層１０９を貫通するようにＳＴＩ１１０が形成され、このＳＴＩ１１０内に回路部Ｂとメモリセルアレイ部Ａとを接続するコンタクトプラグ１１２が形成されている。これにより、コンタクトプラグ１１２と単結晶半導体層１０９と接することがない。したがって、コンタクトホールの内壁に側壁絶縁膜を形成する工程が不要となり、製造プロセスを容易にすることができる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１００…半導体（Ｓｉ）基板、１０６…結晶接続孔、１０７…第１半導体層（単結晶ＳｉＧｅ層）、１０８…第２半導体層（単結晶Ｓｉ層）、１０９…単結晶半導体層、１１０…ＳＴＩ、１０２，１０３，１０４，１１２，１１３，１１４…コンタクトプラグ、２００…メモリセルストリング、Ａ…メモリセルアレイ部、Ｂ…回路部、ＳＰ…シリコンピラー、ＣＧ…コントロールゲート、ＭＴｒ…メモリセルトランジスタ、Ｍ０，Ｍ１，Ｍ２，Ｍ３…配線層。

Claims (6)

  1. 半導体基板と、
    前記半導体基板上に形成され、データを記憶する複数のメモリセルが配置されたメモリセルアレイ部と、
    前記メモリセルアレイ部上に絶縁層を介して形成され、かつ、前記絶縁層および前記メモリセルアレイ部を貫通する孔内に形成されて前記半導体基板に接続された単結晶半導体層と、
    前記単結晶半導体層上に形成された回路部と、
    を具備し、
    前記メモリセルアレイ部上における前記単結晶半導体層の下部側は、上部側よりもＧｅ濃度が高いことを特徴とする半導体記憶装置。
  2. 前記メモリセルアレイ部は、前記半導体基板に対して垂直方向に３次元的に積層された前記複数のメモリセルを含むことを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記メモリセルアレイ部は、マトリクス状に配置された複数のメモリセルストリングを有し、
    各前記メモリセルストリングは、
    前記半導体基板に対して垂直方向に延び、カラム方向に並ぶ一対の柱状部、および前記一対の柱状部の下端を連結させるように形成された連結部を有するシリコンピラーと、
    前記柱状部と直交してロウ方向に延び、前記半導体基板に対して垂直方向に積層された複数のコントロールゲートと、
    前記柱状部と複数の前記コントロールゲートとの各交差部に形成され、前記半導体基板に対して垂直方向に直列に接続された複数のメモリセルトランジスタと、
    を含むことを特徴とする請求項１に記載の半導体記憶装置。
  4. 前記単結晶半導体層は、前記メモリセルアレイ部上に前記絶縁層を介して形成され、かつ、前記絶縁層および前記メモリセルアレイ部を貫通する孔内に形成されて前記半導体基板と接続された単結晶ＳｉＧｅ層と、前記単結晶ＳｉＧｅ層上に形成された単結晶Ｓｉ層と、で構成されている
    ことを特徴とする請求項１に記載の半導体記憶装置。
  5. 前記メモリセルアレイ部の配線層と前記回路部の配線層とは、前記メモリセルアレイ部の配線層の直上に形成されたコンタクトプラグを介して接続されていることを特徴とする請求項１に記載の半導体記憶装置。
  6. 前記単結晶半導体層内に形成され、前記単結晶半導体層の第１面から前記第１面に対向する第２面まで貫通するＳＴＩをさらに具備し、
    前記コンタクトプラグは、前記ＳＴＩ内に形成される
    ことを特徴とする請求項５に記載の半導体記憶装置。
JP2011004954A 2011-01-13 2011-01-13 半導体記憶装置 Withdrawn JP2012146861A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011004954A JP2012146861A (ja) 2011-01-13 2011-01-13 半導体記憶装置
US13/346,888 US8476708B2 (en) 2011-01-13 2012-01-10 Semiconductor memory device having a circuit formed on a single crystal semiconductor layer with varied germanium concentration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011004954A JP2012146861A (ja) 2011-01-13 2011-01-13 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2012146861A true JP2012146861A (ja) 2012-08-02

Family

ID=46490136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011004954A Withdrawn JP2012146861A (ja) 2011-01-13 2011-01-13 半導体記憶装置

Country Status (2)

Country Link
US (1) US8476708B2 (ja)
JP (1) JP2012146861A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912594B2 (en) 2012-03-07 2014-12-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device including silicon germanium semiconductor layer
JP2015065407A (ja) * 2013-09-02 2015-04-09 ソニー株式会社 半導体装置およびその製造方法、半導体ユニット
US9196629B2 (en) 2013-10-15 2015-11-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器
JP2016171243A (ja) * 2015-03-13 2016-09-23 株式会社東芝 不揮発性半導体記憶装置
US9691786B1 (en) 2016-04-29 2017-06-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US9818754B2 (en) 2016-03-15 2017-11-14 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US10090315B2 (en) 2014-09-12 2018-10-02 Toshiba Memory Corporation Semiconductor memory device in which an array chip including three-dimensionally disposed memory cells bonded to a control circuit chip
JP2019057662A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 記憶装置
US10297578B2 (en) 2017-03-07 2019-05-21 Toshiba Memory Corporation Memory device
US10515873B2 (en) 2017-03-10 2019-12-24 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
JP2020510316A (ja) * 2017-03-07 2020-04-02 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． メモリデバイスおよび方法
JP2020155487A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置およびその製造方法
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
WO2021105811A1 (ja) * 2019-11-26 2021-06-03 株式会社半導体エネルギー研究所 記憶装置、および電子機器
US11264397B2 (en) 2017-11-30 2022-03-01 Yangtze Memory Technologies Co., Ltd. Source structure of three-dimensional memory device and method for forming the same
JP2022172300A (ja) * 2017-08-21 2022-11-15 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
JP7377320B2 (ja) 2018-05-03 2023-11-09 長江存儲科技有限責任公司 ３次元メモリデバイス及び方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1398204B1 (it) 2010-02-16 2013-02-14 St Microelectronics Srl Sistema e metodo per eseguire il test elettrico di vie passanti nel silicio (tsv - through silicon vias).
US9595533B2 (en) * 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US10056371B2 (en) * 2013-08-13 2018-08-21 Macronix International Co., Ltd. Memory structure having array-under-periphery structure
KR20150100325A (ko) * 2014-02-25 2015-09-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9490365B2 (en) * 2014-06-12 2016-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of fin-like field effect transistor
US9502538B2 (en) 2014-06-12 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd Structure and formation method of fin-like field effect transistor
US20160064041A1 (en) * 2014-09-02 2016-03-03 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
KR20160029236A (ko) * 2014-09-04 2016-03-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2016171280A (ja) 2015-03-16 2016-09-23 株式会社東芝 半導体記憶装置の製造方法
JP6360457B2 (ja) 2015-04-08 2018-07-18 東芝メモリ株式会社 半導体装置及びその製造方法
US11049797B2 (en) * 2016-04-15 2021-06-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a semiconductor structure comprising a semiconductor device layer formed on a tem, porary substrate having a graded SiGe etch stop layer therebetween
US10090320B2 (en) 2016-05-19 2018-10-02 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
TWI645541B (zh) * 2016-07-19 2018-12-21 旺宏電子股份有限公司 具有陣列低於周邊結構的記憶體結構
US10276585B2 (en) * 2016-08-12 2019-04-30 Toshiba Memory Corporation Semiconductor memory device
US10068899B2 (en) * 2016-08-18 2018-09-04 Globalfoundries Inc. IC structure on two sides of substrate and method of forming
TWI654747B (zh) * 2016-09-12 2019-03-21 日商東芝記憶體股份有限公司 Semiconductor memory device
US9966318B1 (en) * 2017-01-31 2018-05-08 Stmicroelectronics S.R.L. System for electrical testing of through silicon vias (TSVs)
JP2018152496A (ja) * 2017-03-14 2018-09-27 東芝メモリ株式会社 半導体記憶装置
US11329077B2 (en) * 2017-03-31 2022-05-10 Sony Semiconductor Solutions Corporation Semiconductor device with a through electrode reception part wider than a through electrode, solid-state imaging device, and electronic equipment
US10727244B2 (en) 2017-06-12 2020-07-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and methods of fabricating the same
WO2020024282A1 (zh) * 2018-08-03 2020-02-06 长江存储科技有限责任公司 存储器结构及其形成方法
CN107658317B (zh) * 2017-09-15 2019-01-01 长江存储科技有限责任公司 一种半导体装置及其制备方法
US10283452B2 (en) 2017-09-15 2019-05-07 Yangtze Memory Technology Co., Ltd. Three-dimensional memory devices having a plurality of NAND strings
US10943916B2 (en) * 2017-11-23 2021-03-09 Yangtze Memory Technologies Co., Ltd. Method for manufacturing three-dimensional memory structure
US10833078B2 (en) 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
CN109155320B (zh) * 2018-08-16 2019-09-10 长江存储科技有限责任公司 三维存储器件的嵌入式焊盘结构及其制造方法
WO2020039574A1 (ja) * 2018-08-24 2020-02-27 キオクシア株式会社 半導体装置およびその製造方法
CN109417077B (zh) 2018-09-10 2019-10-18 长江存储科技有限责任公司 使用梳状路由结构以减少金属线装载的存储器件
WO2020051731A1 (en) * 2018-09-10 2020-03-19 Yangtze Memory Technologies Co., Ltd. Memory device using comb-like routing structure for reduced metal line loading
JP7458380B2 (ja) * 2018-09-14 2024-03-29 長江存儲科技有限責任公司 三次元メモリデバイス及びその形成方法
JP2020047814A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 半導体記憶装置
JP2020047833A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 記憶装置
KR102480631B1 (ko) 2018-10-01 2022-12-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102598761B1 (ko) * 2018-11-02 2023-11-07 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조방법
KR102650996B1 (ko) 2018-11-06 2024-03-26 삼성전자주식회사 반도체 장치
KR102658194B1 (ko) 2018-12-21 2024-04-18 삼성전자주식회사 반도체 장치
KR20200078746A (ko) 2018-12-21 2020-07-02 삼성전자주식회사 융합 메모리 소자 및 그 제조 방법
US10903223B2 (en) * 2019-01-15 2021-01-26 Micron Technology, Inc. Driver placement in memories having stacked memory arrays
JP2020155485A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体装置およびその製造方法
KR102517334B1 (ko) 2019-03-19 2023-04-03 삼성전자주식회사 선택기를 갖는 반도체 소자
KR20220106991A (ko) 2019-11-11 2022-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치 및 정보 처리 장치의 동작 방법
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11469321B2 (en) * 2020-02-27 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) * 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675185A (en) * 1995-09-29 1997-10-07 International Business Machines Corporation Semiconductor structure incorporating thin film transistors with undoped cap oxide layers
US8779597B2 (en) * 2004-06-21 2014-07-15 Sang-Yun Lee Semiconductor device with base support structure
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
JP3725266B2 (ja) * 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
US6140672A (en) * 1999-03-05 2000-10-31 Symetrix Corporation Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US7863746B2 (en) * 2001-02-20 2011-01-04 Mosaid Technologies Incorporated Semiconductor device having metal lines with slits
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
US6812504B2 (en) * 2003-02-10 2004-11-02 Micron Technology, Inc. TFT-based random access memory cells comprising thyristors
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
KR100665842B1 (ko) * 2004-12-24 2007-01-09 삼성전자주식회사 반도체 메모리 장치에서의 컬럼 패쓰 회로 배치구조
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
KR100673019B1 (ko) * 2005-12-12 2007-01-24 삼성전자주식회사 적층 구조를 가지는 낸드형 비휘발성 메모리 장치, 그 형성방법 및 동작 방법
KR100689842B1 (ko) * 2006-01-06 2007-03-08 삼성전자주식회사 강유전체막을 정보저장요소로 채택하는 플래시 메모리소자들 및 그 제조방법들
KR100714401B1 (ko) * 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7785938B2 (en) * 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US7670927B2 (en) * 2006-05-16 2010-03-02 International Business Machines Corporation Double-sided integrated circuit chips
KR100850508B1 (ko) * 2006-08-04 2008-08-05 삼성전자주식회사 3차원적으로 배열된 메모리 셀 트랜지스터들을 구비하는낸드 플래시 메모리 장치
KR100766501B1 (ko) * 2006-10-23 2007-10-15 삼성전자주식회사 다층의 비휘발성 기억 장치 및 그 제조 방법
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
KR20080075405A (ko) * 2007-02-12 2008-08-18 삼성전자주식회사 폴리 실리콘 핀을 갖는 비휘발성 메모리 트랜지스터, 상기트랜지스터를 구비하는 적층형 비휘발성 메모리 장치, 상기트랜지스터의 제조방법 및 상기 장치의 제조방법
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR100944339B1 (ko) * 2008-02-29 2010-03-02 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7955887B2 (en) * 2008-06-03 2011-06-07 International Business Machines Corporation Techniques for three-dimensional circuit integration
KR100991220B1 (ko) * 2008-07-21 2010-11-04 삼성전자주식회사 접착된 계면을 갖는 기판 내의 콘택 구조체, 이를 구비하는반도체 소자 및 이를 제조하는 방법들
US8044448B2 (en) 2008-07-25 2011-10-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2010034109A (ja) 2008-07-25 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置
US8241989B2 (en) * 2008-11-14 2012-08-14 Qimonda Ag Integrated circuit with stacked devices
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
JP2011023610A (ja) 2009-07-16 2011-02-03 Toshiba Corp 半導体装置の製造方法
US8815660B2 (en) * 2010-02-05 2014-08-26 International Business Machines Corporation Structure and method for reducing floating body effect of SOI MOSFETs
JP5121869B2 (ja) 2010-03-23 2013-01-16 株式会社東芝 不揮発性半導体記憶装置の製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912594B2 (en) 2012-03-07 2014-12-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device including silicon germanium semiconductor layer
JP2015065407A (ja) * 2013-09-02 2015-04-09 ソニー株式会社 半導体装置およびその製造方法、半導体ユニット
US9196629B2 (en) 2013-10-15 2015-11-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device having carbon doped columnar semiconductor layer
JP2016006855A (ja) * 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 半導体装置とその作製方法、電子機器
US10658389B2 (en) 2014-05-30 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US11282860B2 (en) 2014-05-30 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US11594547B2 (en) 2014-09-12 2023-02-28 Kioxia Corporation Semiconductor device having a pad proximate to a step structure section of an array chip
US10090315B2 (en) 2014-09-12 2018-10-02 Toshiba Memory Corporation Semiconductor memory device in which an array chip including three-dimensionally disposed memory cells bonded to a control circuit chip
US11871576B2 (en) 2014-09-12 2024-01-09 Kioxia Corporation Semiconductor memory device including integrated control circuit and solid-state drive controller
US10403635B2 (en) 2014-09-12 2019-09-03 Toshiba Memory Corporation Semiconductor memory device having bonding metal between an array chip and a circuit chip
US10892270B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having an array chip bonded to a circuit chip by a bonding metal
US10892269B2 (en) 2014-09-12 2021-01-12 Toshiba Memory Corporation Semiconductor memory device having a bonded circuit chip including a solid state drive controller connected to a control circuit
JP2016171243A (ja) * 2015-03-13 2016-09-23 株式会社東芝 不揮発性半導体記憶装置
US9818754B2 (en) 2016-03-15 2017-11-14 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9691786B1 (en) 2016-04-29 2017-06-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US11792989B2 (en) 2017-03-07 2023-10-17 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device
US10741527B2 (en) 2017-03-07 2020-08-11 Toshiba Memory Corporation Memory device
JP2020510316A (ja) * 2017-03-07 2020-04-02 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． メモリデバイスおよび方法
US11817428B2 (en) 2017-03-07 2023-11-14 Kioxia Corporation Memory device
US10297578B2 (en) 2017-03-07 2019-05-21 Toshiba Memory Corporation Memory device
JP2021106292A (ja) * 2017-03-07 2021-07-26 長江存儲科技有限責任公司Ｙａｎｇｔｚｅ Ｍｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． メモリデバイスおよびその形成方法
US11222903B2 (en) 2017-03-07 2022-01-11 Yangtze Memory Technologies Co., Ltd. Word line structure of three-dimensional memory device
US11270980B2 (en) 2017-03-07 2022-03-08 Kioxia Corporation Memory device
US10854534B2 (en) 2017-03-10 2020-12-01 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US11552000B2 (en) 2017-03-10 2023-01-10 Kioxia Corporation Semiconductor device and method for manufacturing same
US10515873B2 (en) 2017-03-10 2019-12-24 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
JP2022172300A (ja) * 2017-08-21 2022-11-15 長江存儲科技有限責任公司 Ｎａｎｄメモリデバイスおよびｎａｎｄメモリデバイスを形成するための方法
JP7002899B2 (ja) 2017-09-22 2022-01-20 キオクシア株式会社 記憶装置
JP2019057662A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 記憶装置
US11264397B2 (en) 2017-11-30 2022-03-01 Yangtze Memory Technologies Co., Ltd. Source structure of three-dimensional memory device and method for forming the same
JP7377320B2 (ja) 2018-05-03 2023-11-09 長江存儲科技有限責任公司 ３次元メモリデバイス及び方法
JP2020155487A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 半導体記憶装置およびその製造方法
WO2021105811A1 (ja) * 2019-11-26 2021-06-03 株式会社半導体エネルギー研究所 記憶装置、および電子機器

Also Published As

Publication number Publication date
US20120181602A1 (en) 2012-07-19
US8476708B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
JP2012146861A (ja) 半導体記憶装置
KR102427324B1 (ko) 3차원 반도체 메모리 장치
US9070589B2 (en) Nonvolatile semiconductor memory device
JP5121869B2 (ja) 不揮発性半導体記憶装置の製造方法
EP3218931B1 (en) Three dimensional nand device having reduced wafer bowing and method of making thereof
US10312257B2 (en) Semiconductor device and method for manufacturing the same
US7847342B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
US10636808B2 (en) Vertical memory device having an epitaxial layer in contact with a channel layer
KR20190057803A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
US20120068253A1 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US20110284946A1 (en) Semiconductor memory and method for manufacturing same
KR20190124031A (ko) 3차원 반도체 메모리 장치
US8980731B2 (en) Methods of forming a semiconductor device
US10692881B2 (en) Semiconductor memory device and method of manufacturing the same
JP2010205904A (ja) 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置
US11348938B2 (en) Methods of manufacturing a vertical memory device
US10804285B2 (en) Semiconductor device
JP2018078160A (ja) 半導体記憶装置
JP2019165132A (ja) 半導体記憶装置及びその製造方法
TW201537690A (zh) 非揮發性半導體記憶裝置及其製造方法
JP2019121717A (ja) 半導体記憶装置
US10276590B2 (en) Method for manufacturing a semiconductor device including a vertical channel between stacked electrode layers and an insulating layer
JP2013069841A (ja) 半導体記憶装置及びその製造方法
JP2013069751A (ja) 不揮発性半導体記憶装置、及びその製造方法
JP5819570B1 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140116

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140401