JP2012058634A - 表示装置、表示装置の駆動方法、及び、電子機器 - Google Patents
表示装置、表示装置の駆動方法、及び、電子機器 Download PDFInfo
- Publication number
- JP2012058634A JP2012058634A JP2010203969A JP2010203969A JP2012058634A JP 2012058634 A JP2012058634 A JP 2012058634A JP 2010203969 A JP2010203969 A JP 2010203969A JP 2010203969 A JP2010203969 A JP 2010203969A JP 2012058634 A JP2012058634 A JP 2012058634A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- pixel
- reverse bias
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】発光時間や発光輝度に応じた電気光学素子の発光効率の劣化に伴う発光輝度の低下を補完できるようにする。
【解決手段】APL検出部92は、表示画像の平均輝度、即ち、APL値を検出する。逆バイアス期間決定部93は、APL検出部92で検出したAPL値を基に駆動トランジスタの逆バイアス期間の長さを決定する。タイミングコントローラ95は、逆バイアス期間決定部93の決定結果を受けて、駆動トランジスタの逆バイアス期間の長さを制御し、有機EL素子の劣化がより進む状況にあるときは、駆動トランジスタの閾値電圧Vthをデプレッション側にシフトさせることによって発光輝度の低下を補完する。
【選択図】図9
【解決手段】APL検出部92は、表示画像の平均輝度、即ち、APL値を検出する。逆バイアス期間決定部93は、APL検出部92で検出したAPL値を基に駆動トランジスタの逆バイアス期間の長さを決定する。タイミングコントローラ95は、逆バイアス期間決定部93の決定結果を受けて、駆動トランジスタの逆バイアス期間の長さを制御し、有機EL素子の劣化がより進む状況にあるときは、駆動トランジスタの閾値電圧Vthをデプレッション側にシフトさせることによって発光輝度の低下を補完する。
【選択図】図9
Description
本発明は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、発光部を含む画素回路が行列状(マトリクス状)に2次元配置されてなる平面型の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素回路(以下、単に「画素」と記述する場合もある)が行列状に配置(配列)されてなる平面型(フラットパネル型)の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光部(発光素子)として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence;EL)を利用し、有機薄膜に電界をかけると発光する現象を用いた有機EL素子が知られている。
画素の発光部として有機EL素子を用いた有機EL表示装置は次のような特長を持っている。すなわち、有機EL素子は、10V以下の印加電圧で駆動できるために低消費電力である。有機EL素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機EL素子は、応答速度が数μsec程度と非常に高速であるために動画表示時の残像が発生しない。
ところで、有機EL素子を駆動するトランジスタ(以下、「駆動トランジスタ」と記述する)は、閾値電圧Vthや移動度μ等のトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素毎に異なったりする場合がある。そして、駆動トランジスタの特性が画素毎に異なると、駆動トランジスタに流れる電流値が画素毎にばらつく。
すると、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機EL素子の発光輝度が画素間でばらつくため、画面の一様性(ユニフォーミティ)が損なわれる。そこで、トランジスタ特性の経時変化や、画素毎のばらつき等の影響を受けることなく、有機EL素子の発光輝度を一定に維持するために、画素回路は各々、各種の補正機能を備えている(例えば、特許文献1参照)。
有機EL表示装置にあっては、駆動トランジスタの特性に限らず、有機EL素子の発光輝度も経時的に低下する。具体的には、有機EL素子の発光時間(通電時間)や発光輝度に応じて有機EL素子の発光効率が劣化(悪化)する。その結果、有機EL素子の発光輝度が低下する。図17に、有機EL素子の発光効率の劣化特性を示す。図17において、横軸は経過時間[hour]を、縦軸がCE(発光効率)/CE0(初期効率)を表わしている。
図17から明らかなように、経過時間とともに発光効率が劣化し、また、発光輝度が高いほど劣化が進む。そして、発光時間や発光輝度に応じて有機EL素子の発光効率が劣化し、画素(有機EL素子)の発光輝度が低下すると、表示画面の視認性が悪化する。この問題は、有機EL素子に限らず、無機EL素子、LED素子、半導体レーザー素子等の電気光学素子全般についての共通の問題であると言える。
そこで、本発明は、発光時間や発光輝度に応じた電気光学素子の発光効率の劣化に伴う発光輝度の低下を補完できる表示装置、表示装置の駆動方法、及び、電子機器を提供することを目的とする。
上記目的を達成するために、本発明は、
電気光学素子及び当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部を備え、前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動を行う表示装置において、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する
構成を採っている。
電気光学素子及び当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部を備え、前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動を行う表示装置において、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する
構成を採っている。
駆動トランジスタにおいて、ゲート電位に対してソース電位が逆バイアスの関係にある期間(逆バイアス期間)が長いほど閾値電圧Vthがデプレッション側にシフトし、逆バイアス期間が短いほど閾値電圧Vthがエンハンスメント側にシフトする。一方、電気光学素子にあっては、表示画像の平均的な発光輝度が高いときは低いときに比べてより劣化が進む。そこで、平均的な発光輝度が高いときは、駆動トランジスタの逆バイアス期間の長さを、長くする方向に制御することによって駆動トランジスタの閾値電圧Vthをデプレッション方向にシフトさせる。
本発明によれば、表示画像の平均輝度を基に駆動トランジスタの逆バイアス期間の長さを制御し、電気光学素子の劣化が進む状況にあるときには、駆動トランジスタの閾値電圧Vthをデプレッション側にシフトさせることによって発光輝度の低下を補完できる。
以下、発明を実施するための形態(以下、「実施形態」と記述する)について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
1.本発明が適用される有機EL表示装置
1−1.システム構成
1−2.基本的な回路動作
1−3.有機EL素子の発光効率の劣化について
2.本発明の一実施形態に係る有機EL表示装置
3.変形例
4.電子機器
1.本発明が適用される有機EL表示装置
1−1.システム構成
1−2.基本的な回路動作
1−3.有機EL素子の発光効率の劣化について
2.本発明の一実施形態に係る有機EL表示装置
3.変形例
4.電子機器
<1.本発明が適用される有機EL表示装置>
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。一般的には、絶縁ゲート型電界効果トランジスタとして、TFT(薄膜トランジスタ)を用いる。
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。一般的には、絶縁ゲート型電界効果トランジスタとして、TFT(薄膜トランジスタ)を用いる。
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機EL素子を画素(画素回路)の発光素子として用いるアクティブマトリクス型有機EL表示装置の場合を例に挙げて説明するものとする。
本適用例に係る有機EL表示装置は、有機EL素子を駆動する駆動トランジスタに対して電源電位を画素行の単位で供給する電源供給線を有し、当該電源供給線を順に走査しつつ電源電位を切り替えることによって発光/非発光の制御を行なう構成を採っている。この種の有機EL表示装置では、一般的に、ライン(画素行)毎に電源供給線を1本ずつ、即ち、1ラインにつき電源供給線を1本配線し、電源電位の切替え走査をライン毎に順に行う、所謂線順次走査方式が採られる。
これに対して、本適用例に係る有機EL表示装置は、複数の画素行(ライン)をユニット(単位)とし、当該ユニット毎に電源供給線を1本ずつ、即ち、1ユニットにつき電源供給線を1本配線し、電源電位の切替え走査をユニット毎に順に行う、所謂ユニット走査方式を採っている。1つのユニットとする画素行の本数(ライン数)については、数十ライン単位あるいは百ライン単位など任意である。
[1−1.システム構成]
図1は、本発明が適用される、ユニット走査方式を採るアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。
図1は、本発明が適用される、ユニット走査方式を採るアクティブマトリクス型有機EL表示装置の構成の概略を示すシステム構成図である。
図1に示すように、本適用例に係る有機EL表示装置10は、発光部として有機EL素子を含む複数の画素20、当該画素20が行列状に2次元配置されてなる画素アレイ部30、及び、当該画素アレイ部30の周辺に配置された駆動部を有する構成となっている。駆動部は、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60等から成り、画素アレイ部30の各画素20を駆動する。
ここで、有機EL表示装置10がカラー表示対応の場合は、1つの画素(単位画素)は複数の副画素(サブピクセル)から構成され、この副画素の各々が画素20に相当することになる。より具体的には、カラー表示用の表示装置では、1つの画素は、赤色光(R)を発光する副画素、緑色光(G)を発光する副画素、青色光(B)を発光する副画素の3つの副画素から構成される。
但し、1つの画素としては、RGBの3原色の副画素の組み合わせに限られるものではなく、3原色の副画素に更に1色あるいは複数色の副画素を加えて1つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光(W)を発光する副画素を加えて1つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも1つの副画素を加えて1つの画素を構成したりすることも可能である。
画素アレイ部30には、m行n列の画素20の配列に対して、行方向(画素行の画素の配列方向)に沿って走査線31(311〜31m)が画素行毎に配線されている。また、複数の画素行をユニットとし、当該ユニット毎に電源供給線32(321〜31i)が1本ずつ行方向に沿って配線されている。ここでは、図面の簡略化のために、3つの画素行を1つのユニットU(1),U(2),・・・,U(i)として表わしている。画素アレイ部30には更に、列方向(画素列の画素の配列方向)に沿って信号線33(331〜33n)が画素列毎に配線されている。
走査線31(311〜31m)は、書込み走査回路40の対応する行の出力端にそれぞれ接続されている。電源供給線32(321〜32i)は、ユニット毎に電源供給走査回路50内の対応するドライバ(DSドライバ)501〜50iの出力端にそれぞれ接続されている。信号線33(331〜33n)は、信号出力回路60の対応する列の出力端にそれぞれ接続されている。
画素アレイ部30は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機EL表示装置10は、平面型(フラット型)のパネル構造となっている。画素アレイ部30の各画素20の駆動回路は、アモルファスシリコンTFTまたは低温ポリシリコンTFTを用いて形成することができる。
書込み走査回路40は、画素アレイ部30の各画素20への映像信号の書込みに際し、走査線31(311〜31m)に対して書込み走査信号WS(WS1〜WSm)を順次供給することによって画素アレイ部30の各画素20を画素行単位で順番に走査(線順次走査)する。
電源供給走査回路50の各DSドライバ501〜50iは、書込み走査回路40による線順次走査に同期してユニット単位で、電源電位DS1〜DSiを電源供給線321〜32iに供給する。電源電位DS(DS1〜DSi)は、第1電源電位Vccと当該第1電源電位Vccよりも低い第2電源電位Vssとで切替え可能となっている。
信号出力回路60は、輝度情報に応じた映像信号の信号電圧(以下、単に「信号電圧」と記述する場合もある)Vsig、基準電圧Vofs、及び、消光電圧Versのいずれか1つを選択的に出力する。信号電圧Vsigは、図示せぬ信号供給源から供給される。基準電圧Vofsと消光電圧Versとは、図示せぬ電圧生成部で生成される。
ここで、基準電圧Vofsは、映像信号の信号電圧Vsigの基準となる電圧(例えば、映像信号の黒レベルに相当する電圧)であり、後述する閾値補正処理の際に用いられる。また、消光電圧Versは、発光状態にある有機EL素子21を消光(非発光)状態にするための電圧である。
信号出力回路60から出力される信号電圧Vsig/基準電圧Vofs/消光電圧Versは、信号線33(331〜33n)を介して画素アレイ部30の各画素20に対して、書込み走査回路40による走査によって選択された画素行(ライン)の単位で書き込まれる。すなわち、信号出力回路60は、信号電圧Vsigを画素行の単位で書き込む線順次書込みの駆動形態を採っている。
(画素回路)
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。
図2は、画素(画素回路)20の具体的な回路構成の一例を示す回路図である。画素20の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機EL素子21から成る。
図2に示すように、画素20は、有機EL素子21と、有機EL素子21に電流を流すことによって当該有機EL素子21を駆動する駆動回路とによって構成されている。有機EL素子21は、全ての画素20に対して共通に配線(所謂、ベタ配線)された共通電源供給線34にカソード電極が接続されている。
有機EL素子21を駆動する駆動回路は、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する構成となっている。駆動トランジスタ22及び書込みトランジスタ23としてNチャネル型のTFTを用いることができる。但し、ここで示した、駆動トランジスタ22及び書込みトランジスタ23の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
駆動トランジスタ22は、一方の電極(ソース/ドレイン電極)が有機EL素子21のアノード電極に接続され、他方の電極(ドレイン/ソース電極)が電源供給線32(321〜32i)に接続されている。
書込みトランジスタ23は、一方の電極(ソース/ドレイン電極)が信号線33(331〜33n)に接続され、他方の電極(ドレイン/ソース電極)が駆動トランジスタ22のゲート電極に接続されている。また、書込みトランジスタ23のゲート電極は、走査線31(311〜31m)に接続されている。
駆動トランジスタ22及び書込みトランジスタ23において、一方の電極とは、ソース/ドレイン領域の一方に電気的に接続された金属配線を言い、他方の電極とは、ソース/ドレイン領域の他方に電気的に接続された金属配線を言う。また、一方の電極の電位と他方の電極の電位との高低関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
保持容量24は、一方の電極が駆動トランジスタ22のゲート電極に接続され、他方の電極が駆動トランジスタ22の他方の電極、及び、有機EL素子21のアノード電極に接続されている。
補助容量25は、一方の電極が有機EL素子21のアノード電極に、他方の電極が共通電源供給線34にそれぞれ接続されている。この補助容量25は、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量25は必須の構成要素ではなく、有機EL素子21の等価容量が十分に大きい場合は省略可能である。
尚、ここでは、補助容量25の他方の電極を共通電源供給線34に接続するとしているが、他方の電極の接続先としては、共通電源供給線34に限られるものではなく、固定電位のノードであればよい。補助容量25の他方の電極を固定電位のノードに接続することで、有機EL素子21の容量不足分を補い、保持容量24に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
上記構成の画素20において、書込みトランジスタ23は、書込み走査回路40から走査線31を通してゲート電極に印加されるHighアクティブの書込み走査信号WSに応答して導通状態となる。これにより、書込みトランジスタ23は、信号線33を通して信号出力回路60から選択的に出力される、輝度情報に応じた映像信号の信号電圧Vsig、基準電圧Vofsまたは消光電圧Versをサンプリングして画素20内に書き込む。この書き込まれた信号電圧Vsig、基準電圧Vofsまたは消光電圧Versは、駆動トランジスタ22のゲート電極に印加されるとともに保持容量24に保持される。
駆動トランジスタ22は、電源供給線32(321〜32i)の電源電位DSが第1電源電位Vccにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ22は、電源供給線32から電流の供給を受けて有機EL素子21を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ22は、飽和領域で動作することにより、保持容量24に保持された信号電圧Vsigの電圧値に応じた電流値の駆動電流を有機EL素子21に供給し、当該有機EL素子21を電流駆動することによって発光させる。
駆動トランジスタ22は更に、電源電位DSが第1電源電位Vccから第2電源電位Vssに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ22は、有機EL素子21への駆動電流の供給を停止し、有機EL素子21を非発光(消光)状態にする。
電源供給走査回路50から電源供給線32を通して選択的に供給される第1,第2電源電位Vcc,Vssのうち、第1電源電位Vccは有機EL素子21を発光駆動する駆動電流を駆動トランジスタ22に供給するための電源電位である。また、第2電源電位Vssは、有機EL素子21に対して逆バイアスを掛けるための電源電位である。この第2電源電位Vssは、基準電圧Vofsよりも低い電位、例えば、駆動トランジスタ22の閾値電圧をVthとするときVofs−Vthよりも低い電位、好ましくは、Vofs−Vthよりも十分に低い電位に設定される。
(ユニット走査方式の利点について)
ここで、ユニット走査方式の利点について説明する。先ず、電源電位DSの切替え走査に関して一般的な線順次走査方式を採る場合には、図3に示すように、電源供給走査回路50Aは、画素行の数mのドライバ(DSドライバ)501〜50mによって構成されることになる。一例として、垂直方向に例えば540画素(m=540)あるものと仮定すると、DSドライバ501〜50mは540個必要になる。
ここで、ユニット走査方式の利点について説明する。先ず、電源電位DSの切替え走査に関して一般的な線順次走査方式を採る場合には、図3に示すように、電源供給走査回路50Aは、画素行の数mのドライバ(DSドライバ)501〜50mによって構成されることになる。一例として、垂直方向に例えば540画素(m=540)あるものと仮定すると、DSドライバ501〜50mは540個必要になる。
これに対して、電源電位DSの切替え走査に関してユニット走査方式を採ると、図1及び図4に示すように、電源電位DSをユニット単位(本例の場合、1ユニットのライン数が5ライン)で供給することになるため、DSドライバ501〜50iの数を大幅に削減できる。一例として、1ユニットのライン数を30ラインとしてユニット走査を行うものとすると、m=540の場合、DSドライバ501〜50mは18(=540/30)個で済む。
このように、電源電位DSの切替え走査に関してユニット走査方式を採ると、線順次走査方式を採る場合に比べて、DSドライバ501〜50iの数を大幅に削減できるため、電源供給走査回路50の回路構成を簡素化できるとともに、コストを大幅に低減できる利点がある。当然のことながら、1ユニットの単位となるライン数を増やすと、更に回路構成の簡素化及び低コスト化を図ることができる。
[1−2.基本的な回路動作]
続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図5のタイミング波形図を基に図6及び図7の動作説明図を用いて説明する。尚、図6及び図7の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。
続いて、上記構成の有機EL表示装置10の基本的な回路動作について、図5のタイミング波形図を基に図6及び図7の動作説明図を用いて説明する。尚、図6及び図7の動作説明図では、図面の簡略化のために、書込みトランジスタ23をスイッチのシンボルで図示している。
図5のタイミング波形図には、走査線31の電位(書込み走査信号)WS、電源供給線32の電位(電源電位)DS、信号線33の電位(Vsig/Vers/Vofs)、駆動トランジスタ22のゲート電圧Vg及びソース電圧Vsのそれぞれの変化を示している。また、ゲート電圧Vgの波形を一点鎖線で表わし、ソース電圧Vsの波形を点線で表わすことで、両者を識別できるようにしている。
ここで、電源電位DSの第1電源電位(以下、「高電位」と記す)Vcc、第2電源電位(以下、「低電位」と記す)Vss、基準電圧Vofs、消光電圧Vers、駆動トランジスタ22の閾値電圧Vth、及び、有機EL素子21の閾値電圧Vthelの電圧値について例示する。具体的には、例えば、Vcc=20V、Vss=−15V、Vofs=1V、Vers=3V、Vth=4V、Vthel=4Vとする。但し、これらの電圧値は、回路動作の理解を容易にするための一例に過ぎず、これらの数値に限定されるものではない。
以下の回路動作の説明では、ユニット走査方式を採用するに当って、jライン(j本の画素行)を1つのユニットとする。図1及び図4に示す例の場合は、j=5である。そして、図5のタイミング波形図には、走査線31の電位WSについては、1つ目のユニットU(1)のライン1〜ラインjについての電位WS1〜WSjの各波形を示している。
また、駆動トランジスタ22のゲート電圧Vg及びソース電圧Vsについては、図面の簡略化のために、ライン1(1行目)に属する駆動トランジスタ22についてのみ示している。尚、電源電位(電源供給線32の電位)DS(DS1〜DSi)の切替え走査は、ユニットU(1)→ユニットU(2)→・・・→ユニットU(i)、という具合にユニット単位で順に行われる。
(前表示フレームの発光期間)
図5のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、図6(A)に示すように、電源電位DS(DS1)が高電位Vcc(=20V)にあり、また、書込みトランジスタ23が非導通状態にある。
図5のタイミング波形図において、時刻t11以前は、前の表示フレームにおける有機EL素子21の発光期間となる。この前表示フレームの発光期間では、図6(A)に示すように、電源電位DS(DS1)が高電位Vcc(=20V)にあり、また、書込みトランジスタ23が非導通状態にある。
このとき、駆動トランジスタ22は飽和領域で動作するように設計されている。これにより、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた駆動電流(ドレイン−ソース間電流)Idsが、電源供給線32から駆動トランジスタ22を通して有機EL素子21に供給される。これにより、有機EL素子21が駆動電流Idsの電流値に応じた輝度で発光する。
(消光期間)
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、ユニットU(1)の1ライン目に属する走査線311の電位WS1が低電位側から高電位側に遷移する(アクティブ状態になる)ことで、図6(B)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して消光電圧Versが供給された状態にあるため、駆動トランジスタ22のゲート電極に対して消光電圧Versが書き込まれる。従って、駆動トランジスタ22のゲート電圧Vgが消光電圧Vers(=3V)になる。
時刻t11になると、線順次走査の新しい表示フレーム(現表示フレーム)に入る。そして、ユニットU(1)の1ライン目に属する走査線311の電位WS1が低電位側から高電位側に遷移する(アクティブ状態になる)ことで、図6(B)に示すように、書込みトランジスタ23が導通状態となる。このとき、信号出力回路60から信号線33に対して消光電圧Versが供給された状態にあるため、駆動トランジスタ22のゲート電極に対して消光電圧Versが書き込まれる。従って、駆動トランジスタ22のゲート電圧Vgが消光電圧Vers(=3V)になる。
ここで、消光電圧Vers(=3V)は、有機EL素子21の閾値電圧Vthel(=4V)よりも低い電圧値に設定されている。従って、駆動トランジスタ22のゲート電圧Vgが消光電圧Versになることで、駆動トランジスタ22が逆バイアス状態になるため、駆動トランジスタ22がカットオフする。ここで、駆動トランジスタ22の逆バイアス状態とは、ソース電圧Vsに対してゲート電圧Vgが低い状態を言う。因みに、駆動トランジスタ22がPチャネル型の場合には、Nチャネル型の場合の逆の電位関係の状態が逆バイアス状態となる。
駆動トランジスタ22がカットオフすることで、駆動トランジスタ22から有機EL素子21に対して電流が供給されなくなるため、1ライン目に属する有機EL素子21が発光を停止する(消光する)。尚、駆動トランジスタ22のゲート電圧Vgが消光電圧Versになると、その際の保持容量24を介してのカップリングによって駆動トランジスタ22のソース電圧Vsも低下する。そして、共通電源供給線34の電位、即ち、有機EL素子21のカソード電位をVcathとすると、駆動トランジスタ22のソース電圧Vsは、最終的に、(Vthel+Vcath)の電位になる。
時刻t12で1ライン目に属する走査線31の電位WS1が高電位側から低電位側に遷移し(非アクティブ状態になり)、以降、1つ目のユニットについて、2ライン目からjライン目まで、1ライン目と同様にして有機EL素子21を消光させるための動作が順に行われる。
図5のタイミング波形図において、走査線311の電位WS1〜WSjがアクティブになるタイミングから始まる、ハッチングで表わす期間が、ライン1〜ラインjの各消光期間となる。換言すれば、走査線311の電位WS1〜WSjがアクティブになるタイミングが、ライン1〜ラインjの各発光期間が終了するタイミングとなる。
(閾値補正準備期間)
jライン目の消光のための動作が終了し、時刻t13になると、ユニットU(1)に属する電源供給線321の電位DS1が、高電位Vcc(=20V)から低電位Vss(=−15V)に切り替わる。このとき、低電位VssをVss<Vthel+Vcathとすると、駆動トランジスタ22のソース電圧Vsが低電位Vssにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光状態を維持する。
jライン目の消光のための動作が終了し、時刻t13になると、ユニットU(1)に属する電源供給線321の電位DS1が、高電位Vcc(=20V)から低電位Vss(=−15V)に切り替わる。このとき、低電位VssをVss<Vthel+Vcathとすると、駆動トランジスタ22のソース電圧Vsが低電位Vssにほぼ等しくなるために、有機EL素子21は逆バイアス状態となって消光状態を維持する。
電源電位DS1が低電位Vssになると、駆動トランジスタ22の電源電位DS側の電極がソース電極となる。この状態においては、図6(C)に示すように、保持容量24→ノードN→駆動トランジスタ22→電源供給線32の経路で電流が流れる。このときの動作は、後述する閾値補正処理の動作と逆になる。
ここで、駆動トランジスタ22が飽和領域で動作するならば、即ち、Vgs−Vthd≦Vdsであるならば、電源電位DS側の電極がソース電極となるときの駆動トランジスタ22のゲート−ソース間に寄生容量Cpが発生する。尚、Vthdは電源電位DS側の電極がソース電極となるときの駆動トランジスタ22のゲート−ソース(電源)間の閾値電圧であり、Vdsは駆動トランジスタ22のドレイン−ソース間電圧である。
そして、駆動トランジスタ22が飽和領域で動作し続ければ、時刻t13から一定時間経過後に、駆動トランジスタ22のゲート電圧Vgは、(Vss+Vthd)の電位、即ち、閾値電圧Vthdを例えば4Vとすると、−11Vに収束する。また、有機EL素子21の閾値電圧Vthel(=4V)にあったドレイン電圧Vdは、低電位Vssまで落ちきらずに途中(例えば、−10V)で止まる。
そして、時刻t14で電源電位DS1が低電位Vssから高電位Vccに切り替わることで、後述する閾値補正処理のための準備期間、即ち、閾値補正を行うために、駆動トランジスタ22のゲート−ソース間電圧Vgsを閾値電圧Vth以上に開く準備期間が終了する。すなわち、時刻t13から時刻t14までの期間が閾値補正準備期間となる。この閾値補正準備期間においても、上述したことから明らかなように、駆動トランジスタ22は逆バイアス状態にある。従って、消光期間+閾値補正準備期間、即ち、時刻t11から時刻t14迄の期間が、駆動トランジスタ22の逆バイアス期間となる。
(閾値補正待ち期間)
時刻t14から閾値補正待ちの期間に入る。閾値補正待ち期間に入り、図6(D)に示すように、電源電位DS(DS1)が低電位Vssから高電位Vccに切り替わるとき、駆動トランジスタ22のゲート電極に対して、ゲート−ソース間に介在する寄生容量Cpを介してカップリングが入る。このときのカップリング量をΔVcとすると、駆動トランジスタ22のゲート電圧Vgは(Vss+Vthd+ΔVc)になる。ここで、カップリング量ΔVcを例えば1Vとすると、駆動トランジスタ22のゲート電圧Vgは、−11Vから−10Vに変化する。
時刻t14から閾値補正待ちの期間に入る。閾値補正待ち期間に入り、図6(D)に示すように、電源電位DS(DS1)が低電位Vssから高電位Vccに切り替わるとき、駆動トランジスタ22のゲート電極に対して、ゲート−ソース間に介在する寄生容量Cpを介してカップリングが入る。このときのカップリング量をΔVcとすると、駆動トランジスタ22のゲート電圧Vgは(Vss+Vthd+ΔVc)になる。ここで、カップリング量ΔVcを例えば1Vとすると、駆動トランジスタ22のゲート電圧Vgは、−11Vから−10Vに変化する。
電源電位DS1が高電位Vccになることで、駆動トランジスタ22の有機EL素子21側の電極がソース電極となり、駆動トランジスタ22のゲート−ソース間電圧Vgsに応じた電流が、電流供給線32(321)から駆動トランジスタ22に流れ得る状態になる。このとき、駆動トランジスタ22において、ゲート電圧Vgが−10Vであり、ソース電位Vsも−10Vであるため、ゲート−ソース間電圧Vgsが閾値電圧Vthよりも小さい。従って、駆動トランジスタ22には電流が流れないため、閾値補正処理は始まらず、閾値補正待ちの状態となる。
1つ目のユニットU(1)において、後述する閾値補正処理は、ライン1→ライン2→・・・→ラインj、という具合にライン単位で順に行われる。他のユニットU(2)〜U(i)についても同様である。従って、閾値補正待ち期間の長さは、ライン1〜ラインjの各々によって異なる。具体的には、図5のタイミング波形図において、ハッチングで表わす期間が、ライン1〜ラインjの各閾値補正待ち期間となり、閾値補正処理が最初に行われるライン1の閾値補正待ち期間が一番短く、最後に行われるラインjの閾値補正待ち期間が一番長い。
(閾値補正期間)
閾値補正処理について、以下では、ライン1の場合を例に挙げて説明する。信号線33に対して信号出力回路60から基準電圧Vofsが供給された状態にある時刻t15で走査線311の電位WS1が低電位側から高電位側に遷移すると、書込みトランジスタ23が導通状態になる。これにより、駆動トランジスタ22のゲート電極に対して基準電圧Vofsが書込まれるために、駆動トランジスタ22のゲート電圧Vgが基準電圧Vofs(=1V)になる。すなわち、駆動トランジスタ22のゲート電圧Vgが基準電圧Vofsに初期化される。
閾値補正処理について、以下では、ライン1の場合を例に挙げて説明する。信号線33に対して信号出力回路60から基準電圧Vofsが供給された状態にある時刻t15で走査線311の電位WS1が低電位側から高電位側に遷移すると、書込みトランジスタ23が導通状態になる。これにより、駆動トランジスタ22のゲート電極に対して基準電圧Vofsが書込まれるために、駆動トランジスタ22のゲート電圧Vgが基準電圧Vofs(=1V)になる。すなわち、駆動トランジスタ22のゲート電圧Vgが基準電圧Vofsに初期化される。
この初期化により、駆動トランジスタ22のゲート−ソース間電圧Vgsが、駆動トランジスタ22の閾値電圧Vth(=1V)よりも大きくなるため、図7(A)に示すように、電源供給線32→駆動トランジスタ22→ノードN→保持容量24の経路で電流が流れ始める。ここで、ゲート電圧Vgを初期化したときの駆動トランジスタ22のゲート−ソース間電圧Vgsがその閾値電圧Vthよりも大きくなるように基準電圧Vofs及び低電位Vssの各値を設定しておく必要がある。
駆動トランジスタ22に電流が流れることにより、当該電流によって保持容量24が充電される。その結果、駆動トランジスタ22のソース電圧Vsは、時間の経過とともに上昇していく。そして、一定時間経過後に、駆動トランジスタ22のゲート−ソース間電圧Vgsは、当該駆動トランジスタ22の閾値電圧Vthに収束する。
ここでは、駆動トランジスタ22のゲート電圧Vgの初期化電圧(基準電圧)Vofsを基準とし、当該初期化電圧Vofsから駆動トランジスタ22の閾値電圧Vthを減じた電位に向けて駆動トランジスタ22のソース電圧Vsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、上述したように、駆動トランジスタ22のゲート−ソース間電圧Vgsが当該駆動トランジスタ22の閾値電圧Vthに収束する。この閾値電圧Vthに相当する電圧は保持容量24に保持される。
尚、閾値補正処理を行う期間(閾値補正期間)において、駆動トランジスタ22に流れる電流が専ら保持容量22側に流れ、有機EL素子21側に流れないようにする必要がある。そのようにするために、閾値補正期間において、有機EL素子21がカットオフ状態になるように共通電源供給線34の電位Vcathを設定しておくこととする。
時刻t16で走査線311の電位WS1が高電位側から低電位側に遷移することで、図7(B)に示すように、書込みトランジスタ23が非導通状態になる。このとき、駆動トランジスタ22のゲート電極が信号線33から電気的に切り離されることによってフローティング状態になる。しかし、駆動トランジスタ22のゲート−ソース間電圧Vgsが駆動トランジスタ22の閾値電圧Vthに等しいために、駆動トランジスタ22はカットオフ状態にある。従って、駆動トランジスタ22に電流(ドレイン−ソース間電流Ids)は流れない。
〔分割閾値補正〕
上述した一連の閾値補正処理は、後述する信号書込み処理及び移動度補正処理と共に行う1H期間に加え、当該1H期間に先行する複数の水平期間に亘って分割して複数回(本例では、3回)行われる。具体的には、図5のタイミング波形図において、時刻t15のタイミングで1回目の閾値補正処理が行われ、時刻t17のタイミングで2回目の閾値補正処理が行われ、時刻t18のタイミングで3回目の閾値補正処理が行われる。
上述した一連の閾値補正処理は、後述する信号書込み処理及び移動度補正処理と共に行う1H期間に加え、当該1H期間に先行する複数の水平期間に亘って分割して複数回(本例では、3回)行われる。具体的には、図5のタイミング波形図において、時刻t15のタイミングで1回目の閾値補正処理が行われ、時刻t17のタイミングで2回目の閾値補正処理が行われ、時刻t18のタイミングで3回目の閾値補正処理が行われる。
このような駆動法、即ち、所謂分割閾値補正による駆動法を採ることにより、高精細化に伴う多画素化によって1H期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数H期間に亘って十分な時間を確保することができる。従って、1H期間として割り当てられる時間が短くなったとしても、閾値補正処理を確実に実行できる利点がある。
尚、ここでは、分割閾値補正による駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、信号書込み処理及び移動度補正処理を行う1H期間に1回だけ閾値補正処理を実行する駆動法を採ることも可能である。
(信号書込み&移動度補正期間)
次に、信号線33に対して信号出力回路60から映像信号の信号電圧Vsigが供給された状態にある時刻t19で走査線311の電位WS1が低電位側から高電位側に遷移する。これにより、図7(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
次に、信号線33に対して信号出力回路60から映像信号の信号電圧Vsigが供給された状態にある時刻t19で走査線311の電位WS1が低電位側から高電位側に遷移する。これにより、図7(C)に示すように、書込みトランジスタ23が導通状態になって映像信号の信号電圧Vsigをサンプリングして画素20内に書き込む。
この書込みトランジスタ23による信号電圧Vsigの書込みにより、駆動トランジスタ22のゲート電圧Vgが信号電圧Vsigになる。そして、映像信号の信号電圧Vsigによる駆動トランジスタ22の駆動の際に、当該駆動トランジスタ22の閾値電圧Vthが保持容量24に保持された閾値電圧Vthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
このとき、有機EL素子21はカットオフ状態(ハイインピーダンス状態)にある。従って、映像信号の信号電圧Vsigに応じて電源供給線32から駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)は、有機EL素子21の等価容量及び補助容量25に流れ込み、これらの容量の充電を開始する。
有機EL素子21の等価容量及び補助容量25が充電されることにより、駆動トランジスタ22のソース電圧Vsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきがキャンセルされており、駆動トランジスタ22のドレイン−ソース間電流Idsは当該駆動トランジスタ22の移動度μに依存したものとなる。尚、駆動トランジスタ22の移動度μは、当該駆動トランジスタ22のチャネルを構成する半導体薄膜の移動度である。
ここで、映像信号の信号電圧Vsigに対する保持容量24の保持電圧Vgsの比率、即ち、書込みゲインGが1(理想値)であると仮定する。すると、駆動トランジスタ22のソース電圧Vsが(Vofs−Vth+ΔV)の電位まで上昇することで、駆動トランジスタ22のゲート‐ソース間電圧Vgsは(Vsig−Vofs+Vth−ΔV)となる。
すなわち、駆動トランジスタ22のソース電圧Vsの上昇分ΔVは、保持容量24に保持された電圧(Vsig−Vofs+Vth)から差し引かれるように、換言すれば、保持容量24の充電電荷を放電するように作用し、当該保持容量24に対して負帰還がかけられたことになる。従って、ソース電圧Vsの上昇分ΔVは負帰還の帰還量となる。
このように、駆動トランジスタ22に流れるドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート‐ソース間電圧Vgsに負帰還をかけることで、駆動トランジスタ22のドレイン−ソース間電流Idsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ22の移動度μの画素毎のばらつきを補正する移動度補正処理である。
より具体的には、駆動トランジスタ22のゲート電極に書き込まれる映像信号の信号振幅Vin(=Vsig−Vofs)が高い程ドレイン−ソース間電流Idsが大きくなるため、負帰還の帰還量ΔVの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
また、映像信号の信号振幅Vinを一定とした場合、駆動トランジスタ22の移動度μが大きいほど負帰還の帰還量ΔVの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔVは、移動度補正処理の補正量と言うこともできる。移動度補正の原理の詳細については後述する。
(発光期間)
次に、時刻t20で走査線311の電位WS1が高電位側から低電位側に遷移することにより、図7(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
次に、時刻t20で走査線311の電位WS1が高電位側から低電位側に遷移することにより、図7(D)に示すように、書込みトランジスタ23が非導通状態となる。これにより、駆動トランジスタ22のゲート電極は、信号線33から電気的に切り離されるためにフローティング状態になる。
ここで、駆動トランジスタ22のゲート電極がフローティング状態にあるときは、駆動トランジスタ22のゲート−ソース間に保持容量24が接続されていることにより、駆動トランジスタ22のソース電圧Vsの変動に連動してゲート電圧Vgも変動する。このように、駆動トランジスタ22のゲート電圧Vgがソース電圧Vsの変動に連動して変動する動作が、保持容量24によるブートストラップ動作である。
駆動トランジスタ22のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ22のドレイン−ソース間電流Idsが有機EL素子21に流れ始めることにより、当該ドレイン−ソース間電流Idsに応じて有機EL素子21のアノード電位が上昇する。
そして、有機EL素子21のアノード電位がVthel+Vcathを越えると、有機EL素子21に駆動電流が流れ始めるため有機EL素子21が発光を開始する。また、有機EL素子21のアノード電位の上昇は、即ち、駆動トランジスタ22のソース電圧Vsの上昇に他ならない。そして、駆動トランジスタ22のソース電圧Vsが上昇すると、保持容量24のブートストラップ動作により、駆動トランジスタ22のゲート電圧Vgも連動して上昇する。
このとき、ブートストラップゲインが1(理想値)であると仮定した場合、駆動トランジスタ22のゲート電圧Vgの上昇量はソース電圧Vsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ22のゲート‐ソース間電圧Vgsは、(Vsig−Vofs+Vth−ΔV)で一定に保持される。
以上説明した一連の回路動作において、3回目の閾値補正、信号電圧Vsigの書込み(信号書込み)、及び、移動度補正の各処理は、1水平期間(1H)において実行される。また、信号書込み及び移動度補正の各処理は、時刻t19−t20の期間において並行して実行される。そして、以上では基本的に、1つ目のユニットU(1)のライン1の回路動作について説明したが、同様の回路動作がライン2〜ラインjに対して、更に、ユニットU(2)〜ユニットU(i)に対して繰り返して実行されることになる。
以上説明した、本適用例に係る有機EL表示装置10では、ユニット走査方式を採用しているために、電源供給線32の電位(電源電位)DSのVcc/Vssの切替えにより、有機EL素子21の発光期間と非発光期間の割合を制御するデューティ制御はできない。何故ならば、ユニット走査方式の場合、先述したように、電源供給線32を複数ライン間で共通化するためである。
そこで、ユニット走査方式を採用する、本適用例に係る有機EL表示装置10においては、図5のタイミング波形図に基づく上述した動作説明から明らかなように、書き込み走査信号WSによってデューティ制御を行う構成を採っている。具体的には、書き込み走査信号WSをアクティブ状態にし、書込みトランジスタ13を導通状態にすることによって消光電圧Versを駆動トランジスタ22のゲート電極に書き込み、有機EL素子21を消光させるようにしている。
このようにして、有機EL素子21の発光期間と非発光期間の割合を制御するデューティ制御を行うことにより、1表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
ここで、駆動トランジスタ22の閾値キャンセル(即ち、閾値補正)の原理について説明する。駆動トランジスタ22は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機EL素子21には駆動トランジスタ22から、次式(1)で与えられる一定のドレイン−ソース間電流(駆動電流)Idsが供給される。
Ids=(1/2)・μ(W/L)Cox(Vgs−Vth)2 ……(1)
ここで、Wは駆動トランジスタ22のチャネル幅、Lはチャネル長、Coxは単位面積当たりのゲート容量である。
図8(A)に、駆動トランジスタ22のドレイン−ソース間電流Ids対ゲート−ソース間電圧Vgsの特性を示す。図8(A)の特性図に示すように、駆動トランジスタ22の閾値電圧Vthの画素毎のばらつきに対するキャンセル処理(補正処理)を行わないと、閾値電圧VthがVth1のときに、ゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds1になる。
これに対して、閾値電圧VthがVth2(Vth2>Vth1)のとき、同じゲート−ソース間電圧Vgsに対応するドレイン−ソース間電流IdsがIds2(Ids2<Ids1)になる。すなわち、駆動トランジスタ22の閾値電圧Vthが変動すると、ゲート−ソース間電圧Vgsが一定であってもドレイン−ソース間電流Idsが変動する。
一方、上記構成の画素(画素回路)20では、先述したように、発光時の駆動トランジスタ22のゲート−ソース間電圧VgsはVsig−Vofs+Vth−ΔVである。従って、これを式(1)に代入すると、ドレイン−ソース間電流Idsは、次式(2)で表される。
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
Ids=(1/2)・μ(W/L)Cox(Vsig−Vofs−ΔV)2 ……(2)
すなわち、駆動トランジスタ22の閾値電圧Vthの項がキャンセルされており、駆動トランジスタ22から有機EL素子21に供給されるドレイン−ソース間電流Idsは、駆動トランジスタ22の閾値電圧Vthに依存しない。その結果、駆動トランジスタ22の製造プロセスのばらつきや経時変化等により、駆動トランジスタ22の閾値電圧Vthが画素毎に変動したとしても、ドレイン−ソース間電流Idsが変動しないために、有機EL素子21の発光輝度を一定に保つことができる。
〔移動度補正の原理〕
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8(B)に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
次に、駆動トランジスタ22の移動度補正の原理について説明する。図8(B)に、駆動トランジスタ22の移動度μが相対的に大きい画素Aと、駆動トランジスタ22の移動度μが相対的に小さい画素Bとを比較した状態で特性カーブを示す。駆動トランジスタ22をポリシリコン薄膜トランジスタなどで構成した場合、画素Aや画素Bのように、画素間で移動度μがばらつくことは避けられない。
画素Aと画素Bで移動度μにばらつきがある状態で、駆動トランジスタ22のゲート電極に例えば両画素A,Bに同レベルの信号振幅Vin(=Vsig−Vofs)を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Aに流れるドレイン−ソース間電流Ids1′と移動度μの小さい画素Bに流れるドレイン−ソース間電流Ids2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Idsに画素間で大きな差が生じると、画面のユニフォーミティ(一様性)が損なわれる。
ここで、先述した式(1)のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Idsが大きくなる。従って、負帰還における帰還量ΔVは移動度μが大きくなるほど大きくなる。図8(B)に示すように、移動度μの大きな画素Aの帰還量ΔV1は、移動度の小さな画素Bの帰還量ΔV2に比べて大きい。
そこで、移動度補正処理によって駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVでゲート−ソース間電圧Vgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
具体的には、移動度μの大きな画素Aで帰還量ΔV1の補正をかけると、ドレイン−ソース間電流IdsはIds1′からIds1まで大きく下降する。一方、移動度μの小さな画素Bの帰還量ΔV2は小さいために、ドレイン−ソース間電流IdsはIds2′からIds2までの下降となり、それ程大きく下降しない。結果的に、画素Aのドレイン−ソース間電流Ids1と画素Bのドレイン−ソース間電流Ids2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
以上をまとめると、移動度μの異なる画素Aと画素Bがあった場合、移動度μの大きい画素Aの帰還量ΔV1は移動度μの小さい画素Bの帰還量ΔV2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔVが大きく、ドレイン−ソース間電流Idsの減少量が大きくなる。
従って、駆動トランジスタ22のドレイン−ソース間電流Idsに応じた帰還量ΔVで、ゲート−ソース間電圧Vgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Idsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ22に流れる電流(ドレイン−ソース間電流Ids)に応じた帰還量(補正量)ΔVで、駆動トランジスタ22のゲート−ソース間電圧Vgsに対して、即ち、保持容量24に対して負帰還をかける処理が移動度補正処理となる。
[1−3.有機EL素子の発光効率の劣化について]
ところで、前にも述べたように、有機EL素子21の発光時間(通電時間)や発光輝度に応じて有機EL素子21の発光効率が劣化(悪化)するために、有機EL素子21の発光輝度が低下する。具体的には、図17に示すように、時間が経過するほど発光効率が劣化し、また、発光輝度が高いほど発光効率の劣化が進む。そして、発光時間や発光輝度に応じて有機EL素子21の発光効率が劣化し、画素20(有機EL素子21)の発光輝度が低下すると、表示画面の視認性が悪化する。
ところで、前にも述べたように、有機EL素子21の発光時間(通電時間)や発光輝度に応じて有機EL素子21の発光効率が劣化(悪化)するために、有機EL素子21の発光輝度が低下する。具体的には、図17に示すように、時間が経過するほど発光効率が劣化し、また、発光輝度が高いほど発光効率の劣化が進む。そして、発光時間や発光輝度に応じて有機EL素子21の発光効率が劣化し、画素20(有機EL素子21)の発光輝度が低下すると、表示画面の視認性が悪化する。
<2.本発明の一実施形態に係る有機EL表示装置>
本発明の一実施形態に係る有機EL表示装置は、上述した有機EL素子21の発光効率の劣化に起因する問題点に鑑みて為されたものである。そして、本実施形態に係る有機EL表示装置は、発光時間や発光輝度に応じた有機EL素子21の発光効率の劣化に伴う発光輝度の低下を補完できるようにすることを特徴としている。
本発明の一実施形態に係る有機EL表示装置は、上述した有機EL素子21の発光効率の劣化に起因する問題点に鑑みて為されたものである。そして、本実施形態に係る有機EL表示装置は、発光時間や発光輝度に応じた有機EL素子21の発光効率の劣化に伴う発光輝度の低下を補完できるようにすることを特徴としている。
具体的には、本実施形態に係る有機EL表示装置は、駆動トランジスタ22による有機EL素子21の駆動に先立って、駆動トランジスタ22を逆バイアス状態にする駆動を行うことを前提としている。駆動トランジスタ22を逆バイアス状態にする駆動は、先述した有機EL表示装置10の基本的な回路動作の説明から明らかなように、書込み走査回路40及び電源供給走査回路50によって行われる。そして、この駆動方式を採る有機EL表示装置において、画素アレイ部30の各画素20による表示画像の平均輝度を基に駆動トランジスタ22の逆バイアス期間の長さを制御する。
駆動トランジスタ22において、ゲート電位に対してソース電位が逆バイアスの関係にある逆バイアス期間が長いほど閾値電圧Vthがデプレッション側にシフトし、当該逆バイアス期間が短いほど閾値電圧Vthがエンハンスメント側にシフトする。一方、有機EL素子21にあっては、図17に示す効率劣化特性からもわかるように、表示画像の平均的な発光輝度が高いときは低いときに比べてより劣化が進む。
そこで、平均的な発光輝度が高いときは、駆動トランジスタ22の逆バイアス期間の長さを長くする方向に制御する。このように、表示画像の平均輝度を基に駆動トランジスタ22の逆バイアス期間の長さを制御し、有機EL素子21の劣化がより進む状況にあるときには、駆動トランジスタ22の閾値電圧Vthをデプレッション側にシフトさせることによって発光輝度の低下を補完ができる。
以下に、本発明の一実施形態に係る有機EL表示装置について具体的に説明する。図9は、本発明の一実施形態に係る有機EL表示装置の構成の概略を示すブロック図であり、図中、図1と同等部位には同一符号を付して示している。
図9に示すように、本実施形態に係る有機EL表示装置80は、表示パネル70、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60に加えて、制御部90を有する構成となっている。制御部90は、表示パネル70の表示画像の平均輝度を基に駆動トランジスタ22の逆バイアス期間の長さを制御するためのものであり、本実施形態の特徴とする部位である。
本実施形態に係る有機EL表示装置80も、図1に示す有機EL表示装置10の場合と同様に、電源電位DSの切替え走査に関してユニット走査方式を採っている。従って、表示パネル70については、図1に示す表示パネル70の場合と同じ構成となっている。また、画素20についても、図2に示す回路構成、即ち、有機EL素子21、駆動トランジスタ22、書込みトランジスタ23、保持容量24、及び、補助容量25を有する回路構成となっている。
また、図1に示す有機EL表示装置10においては、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60を表示パネル70の外部に設ける構成を採っているが、本実施形態に係る有機EL表示装置80においても同様の構成を採っている。但し、この構成に限られるものではなく、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60の少なくとも1つの構成要素を、画素アレイ部30と同じ表示パネル70上に実装する構成を採ることも可能である。
図9において、本実施形態に係る有機EL表示装置80に入力される映像信号は、データドライバ81を介して信号電圧Vsigとして信号出力回路60に供給されるとともに、制御部90にも供給される。信号出力回路60には、映像信号の信号電圧Vsigの他に、先述した消光電圧Vers及び基準電圧Vofsが適宜入力される。
制御部90は、時間計測部91、APL検出部92、逆バイアス期間決定部93、メモリ94、及び、タイミングコントローラ95を有する構成となっている。時間計測部91は、例えば、一定周期のクロックに同期してカウント動作を行うカウンタ等によって構成され、時間を計測することによって定期的に(例えば、200時間毎に)APL検出部92に対してトリガー信号を与える。
APL検出部92は、時間計測部91からトリガー信号が与えられる度に、即ち定期的に、表示パネル70の表示画像の平均輝度であるAPL(Average Picture Level;平均画像レベル)を検出し、APL値情報を逆バイアス期間決定部93に与える。以下に、APL検出部92によるAPL検出について、一例を挙げて具体的に説明する。
APL検出部92は、入力される映像信号の輝度信号レベルを基に、表示パネル70における全画素の輝度の総和を求め、当該総和を画素数で除することによって1表示フレームについて全画素の平均輝度を算出する。そして、APL検出部92は、複数の表示フレームついての各表示フレームの平均輝度をAPL値として検出する。
具体的には、APL検出部92は、前回トリガー信号が与えられたときから今回トリガー信号が与えられるまでの一定期間における複数の表示フレームについて、表示フレーム毎に上述したようにして平均輝度を求める。そして、APL検出部92は、一定期間における複数の表示フレームついての各表示フレームの平均輝度の総和を求め、当該総和を表示フレーム数で除した値を最終的なAPL値とする。この検出例の場合のAPL値は、一定期間における複数の表示フレームの平均的な輝度ということになる。
尚、ここでは、一定期間における複数の表示フレームについての各表示フレームの平均輝度をAPL値として定期的に検出するとしているが、この検出例は一例に過ぎない。他の検出例としては、例えば、時間計測部91からトリガー信号が与えられる度に、そのときの表示フレームについての平均輝度をAPL値として定期的に検出するようにしてもよい。この検出例の場合のAPL値は、時間計測部91からトリガー信号が与えられたときの1表示フレームについての全画素の平均的な輝度ということになる。
また、表示パネル70の全体についてのAPL値の検出に限られるものではなく、例えば、表示パネル70の特定の領域についてAPL値を検出するようにしたり、特定の画素(例えば、検出専用の画素)について一定期間のAPL値を検出するようにしたりすることも可能である。但し、駆動トランジスタ22の逆バイアス期間の制御は、表示パネル70の全画素に対して行う観点からすると、表示パネル70の全体についてのAPL値の検出が好ましいといえる。
逆バイアス期間決定部93は、APL検出部92から与えられるAPL値情報を基に、駆動トランジスタ22のゲート電位に対してソース電位が逆バイアスの関係にある逆バイアス期間の長さを決定する。すなわち、逆バイアス期間決定部93は、定期的に検出されるAPL値情報に応じて、駆動トランジスタ22の逆バイアス期間(図5の時刻t11-時刻t14)を調整する。
図10に示すように、駆動トランジスタ22は、逆バイアス期間が長いほど閾値電圧Vthがデプレッション側にシフトし、逆バイアス期間が短いほど閾値電圧Vthがエンハンスメント側にシフトする。ここで、図10は、駆動トランジスタ22の逆バイアス期間の長さ(時間)と閾値電圧Vthの変動分ΔVthとの関係を示す特性図である。一方、図17に示すように、有機EL素子21にあっては、表示画像の平均的な発光輝度が高いときは低いときに比べてより劣化が進む。
上記の駆動トランジスタ22のVth特性及び有機EL素子21の劣化特性を基にして、逆バイアス期間決定部93は、表示パネル70の平均的な発光輝度が高いときは、駆動トランジスタ22の逆バイアス期間の長さを長くする方向に調整する。このときの逆バイアス期間決定部93による逆バイアス期間の調整により、駆動トランジスタ22の閾値電圧Vthはデプレッション方向にシフトする。
駆動トランジスタ22の逆バイアス期間は、図5のタイミング波形図において、消光期間と閾値補正準備期間とを含む期間である。駆動トランジスタ22の逆バイアス期間を調整するには、閾値補正準備期間(図5の時刻t13-時刻t14)を調整することによって対応するのが好ましい。その理由は、消光期間(図5の時刻t11-時刻t13)を調整することによっても逆バイアス期間の調整は可能であるが、時刻t11のタイミング調整によって消光期間を変えてしまうと、時刻t11のタイミングで終了する発光期間の長さが変化してしまうからである。換言すれば、閾値補正準備期間を調整することで、発光期間の長さを一定に維持しつつ、駆動トランジスタ22の逆バイアス期間の長さを調整することができる。
本例の場合、逆バイアス期間決定部93は、予めメモリ94に記憶されているテーブルを用いることによって駆動トランジスタ22の逆バイアス期間の長さを決定する構成となっている。メモリ94にはテーブルとして、APL値と逆バイアス期間の長さとの対応関係を示すAPL−逆バイアス期間テーブルが予め記憶されている。
APL−逆バイアス期間テーブルは、例えば図11に示すように、APL値と閾値電圧Vthの変動分ΔVthと逆バイアス期間の長さ(時間)とが予め対応付けられてテーブル化されたものである。尚、閾値電圧Vthの変動分ΔVthについては必ずしも、メモリ94に格納しておく必要は無い。このAPL−逆バイアス期間テーブルを用いることで、逆バイアス期間決定部93は、APL検出部92から与えられるAPL値情報を基に瞬時に駆動トランジスタ22の逆バイアス期間の長さを決定することができる。
尚、ここでは、逆バイアス期間決定部93について、メモリ94に記憶されているAPL−逆バイアス期間テーブルを用いて駆動トランジスタ22の逆バイアス期間の長さを決定する構成としたが、これは一例に過ぎず、当該構成に限られるものではない。例えば、APL値を基に図11に示す対応関係にある逆バイアス期間の長さを導き出せるように演算式を用いて、APL値から逆バイアス期間の長さを算出する構成であってもよい。
逆バイアス期間決定部93は、APL検出部92から与えられるAPL値情報を基に決定した逆バイアス期間の長さ情報をタイミングコントローラ95に与える。タイミングコントローラ95は、パルスジェネレータを含み、書込み走査回路40、電源供給走査回路50、及び、信号出力回路60を駆動するための各種の駆動パルスを発生する。
書込み走査回路40は、タイミングコントローラ95から与えられる駆動パルスに基づいて、書込み走査信号WS(WS1〜WSm)を出力する。電源供給走査回路50は、タイミングコントローラ95から与えられる駆動パルスに基づいて、電源供給線32に対する電源電位DS(DS1〜DSi)の第1電源電位Vcc/第2電源電位Vssの切替えを行う。信号出力回路60は、タイミングコントローラ95から与えられる駆動パルスに基づいて、信号線33(331〜33n)に供給する信号電位Vsig/消光電圧Vers/基準電圧Vofsの切替えを行う。
そして、本実施形態に係るタイミングコントローラ95は、逆バイアス期間決定部93から与えられる逆バイアス期間の長さ情報を基に、駆動トランジスタ22の逆バイアス期間の長さの制御を行う。図5のタイミング波形図から明らかなように、駆動トランジスタ22の逆バイアス期間は、消光期間と閾値補正準備期間とを含む。そして、逆バイアス期間の長さは、消光期間の開始時刻t11及び閾値補正準備期間の終了時刻t14で決まる。
先述したように、駆動トランジスタ22の逆バイアス期間を調整するには、消光期間を調整するよりも閾値補正準備期間を調整する方が好ましい。従って、タイミングコントローラ95は、閾値補正準備期間の終了時刻t14のタイミング、即ち、閾値補正準備期間の長さを調整することによって駆動トランジスタ22の逆バイアス期間の長さを制御することになる。
この逆バイアス期間の制御に当っては、有機EL素子21の劣化がより進む状況にあるときには、駆動トランジスタ22の閾値電圧Vthをデプレッション側にシフトさせるように、即ち、逆バイアス期間の長さが短くなるように閾値補正準備期間の長さを調整する。すなわち、検出したAPL値を基に駆動トランジスタ22の逆バイアス期間の長さを制御し、有機EL素子21の劣化がより進む状況にあるときは、駆動トランジスタ22の閾値電圧Vthをデプレッション側にシフトさせることによって発光輝度の低下を補完できる。
<3.変形例>
上記実施形態では、電源電位DSの切替え走査に関してユニット走査方式を採る有機EL表示装置の場合を例に挙げて説明したが、本発明は、ユニット走査方式を採る有機EL表示装置への適用に限られるものではない。すなわち、本発明は、電源電位DSの切替え走査に関して線順次走査方式を採る有機EL表示装置など、駆動トランジスタ22による有機EL素子21の駆動に先立って、駆動トランジスタ22を逆バイアス状態にする駆動を行う有機EL表示装置全般に対して適用可能である。
上記実施形態では、電源電位DSの切替え走査に関してユニット走査方式を採る有機EL表示装置の場合を例に挙げて説明したが、本発明は、ユニット走査方式を採る有機EL表示装置への適用に限られるものではない。すなわち、本発明は、電源電位DSの切替え走査に関して線順次走査方式を採る有機EL表示装置など、駆動トランジスタ22による有機EL素子21の駆動に先立って、駆動トランジスタ22を逆バイアス状態にする駆動を行う有機EL表示装置全般に対して適用可能である。
また、上記実施形態においては、画素20の電気光学素子として、有機EL素子を用いた有機EL表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、有機EL表示装置以外にも、無機EL素子、LED素子、半導体レーザー素子など、特に、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子(発光素子)を用いた表示装置全般に対して適用可能である。
<4.電子機器>
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図12〜図16に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図12〜図16に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器における表示画像の視認性を向上できる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、発光時間や発光輝度に応じて電気光学素子の発光効率が劣化し、画素の発光輝度が低下しても、発光輝度の低下を補完できる。従って、各種の電子機器において、その表示装置として本発明による表示装置を用いることで、表示画像の視認性を向上できる。
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部にガラス等の透明な対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタや保護膜等が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やFPC(フレキシブルプリントサーキット)等が設けられていてもよい。
以下に、本発明が適用される電子機器の具体例について説明する。
図12は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本発明による表示装置を用いることにより作製される。
図13は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本発明による表示装置を用いることにより作製される。
図14は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本発明による表示装置を用いることにより作製される。
図15は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本発明による表示装置を用いることにより作製される。
図16は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、ディスプレイ144やサブディスプレイ145として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
10,80…有機EL表示装置、20…画素(画素回路)、21…有機EL素子、22…駆動トランジスタ、23…書込みトランジスタ、24…保持容量、25…補助容量、30…画素アレイ部、40…書込み走査回路、50…電源供給走査回路、60…信号出力回路、70…表示パネル、90…制御部、91…時間計測部、92…APL検出部、93…逆バイアス期間決定部、94…メモリ、95…タイミングコントローラ
Claims (11)
- 電気光学素子、信号線を通して供給される映像信号の信号電圧を画素内に書き込む書込みトランジスタ、及び、前記書込みトランジスタによって書き込まれた信号電圧に応じて前記電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部と、
前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動部と、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する制御部と
を備えた表示装置。 - 前記駆動トランジスタに対して前記電気光学素子を駆動する電流を供給する第1電源電位と、前記電気光学素子に対して逆バイアスを与える第2電源電位とを選択的に供給する電源供給線を有し、
前記画素アレイ部の複数の画素行をユニットとし、当該ユニット毎に前記電源供給線を1本ずつ配線し、前記第1電源電位と前記第2電源電位との切替え走査をユニット毎に行う走査方式を採る
請求項1に記載の表示装置。 - 前記駆動部は、
前記電気光学素子を消光状態にするために、前記書込みトランジスタに対して、前記信号線を通して供給される消光電圧を画素内に書き込む駆動を行う
請求項1または請求項2に記載の表示装置。 - 前記駆動部は、
前記駆動トランジスタのゲート電位の初期化電位を基準として当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向かって、前記駆動トランジスタのソース電位を変化させる閾値補正の駆動と、
前記閾値補正の駆動に先立って、前記駆動トランジスタのゲート−ソース間電圧を閾値電圧以上に開く閾値補正準備の駆動とを行う
請求項1乃至請求項3のいずれか1項に記載の表示装置。 - 前記駆動トランジスタの逆バイアス期間は、前記電気光学素子を消光状態にする駆動を行う消光期間と、前記閾値補正準備の駆動を行う閾値補正準備期間とを含む
請求項4に記載の表示装置。 - 前記閾値補正準備期間は、前記電源供給線の電位が、前記第1電源電位から前記第2電源電位に切り替わるタイミングから、前記第2電源電位から前記第1電源電位に切り替わるタイミングまでの期間である
請求項5に記載の表示装置。 - 前記制御部は、前記閾値補正準備期間の長さを調整することによって前記駆動トランジスタの逆バイアス期間の長さを制御する
請求項5または請求項6に記載の表示装置。 - 前記制御部は、前記電源供給線の電位が、前記第2電源電位から前記第1電源電位に切り替わるタイミングを調整することによって前記駆動トランジスタの逆バイアス期間の長さを制御する
請求項7に記載の表示装置。 - 前記制御部は、表示画像の平均輝度と前記駆動トランジスタの逆バイアス期間との対応関係を示すテーブルを用いて、前記駆動トランジスタの逆バイアス期間の長さを決定する
請求項7または請求項8に記載の表示装置。 - 電気光学素子、映像信号の信号電圧を画素内に書き込む書込みトランジスタ、及び、前記書込みトランジスタによって書き込まれた信号電圧に応じて前記電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部を備え、前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする表示装置の駆動に当って、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する
表示装置の駆動方法。 - 電気光学素子、映像信号の信号電圧を画素内に書き込む書込みトランジスタ、及び、前記書込みトランジスタによって書き込まれた信号電圧に応じて前記電気光学素子を駆動する駆動トランジスタを含む画素が行列状に配置されてなる画素アレイ部と、
前記駆動トランジスタによる前記電気光学素子の駆動に先立って、当該駆動トランジスタを逆バイアス状態にする駆動部と、
前記画素アレイ部の各画素による表示画像の平均輝度を基に前記駆動トランジスタの逆バイアス期間の長さを制御する制御部と
を備えた表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010203969A JP2012058634A (ja) | 2010-09-13 | 2010-09-13 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010203969A JP2012058634A (ja) | 2010-09-13 | 2010-09-13 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012058634A true JP2012058634A (ja) | 2012-03-22 |
Family
ID=46055767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010203969A Pending JP2012058634A (ja) | 2010-09-13 | 2010-09-13 | 表示装置、表示装置の駆動方法、及び、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012058634A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015012215A1 (ja) * | 2013-07-23 | 2015-01-29 | 凸版印刷株式会社 | El装置、および、el装置の駆動方法 |
JP2016048300A (ja) * | 2014-08-27 | 2016-04-07 | 株式会社Joled | 表示装置の駆動方法及び表示装置 |
KR20200047441A (ko) | 2017-09-12 | 2020-05-07 | 소니 주식회사 | 표시 장치, 및 신호 처리 장치 |
CN112133242A (zh) * | 2020-10-15 | 2020-12-25 | 厦门天马微电子有限公司 | 显示面板及其驱动方法以及显示装置 |
CN114822404A (zh) * | 2022-05-13 | 2022-07-29 | 北京奕斯伟计算技术有限公司 | 像素电路、时序控制方法、时序控制器及显示装置 |
CN114927101A (zh) * | 2022-05-26 | 2022-08-19 | 武汉天马微电子有限公司 | 一种显示装置及其驱动方法 |
-
2010
- 2010-09-13 JP JP2010203969A patent/JP2012058634A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015012215A1 (ja) * | 2013-07-23 | 2015-01-29 | 凸版印刷株式会社 | El装置、および、el装置の駆動方法 |
JP2016048300A (ja) * | 2014-08-27 | 2016-04-07 | 株式会社Joled | 表示装置の駆動方法及び表示装置 |
KR20200047441A (ko) | 2017-09-12 | 2020-05-07 | 소니 주식회사 | 표시 장치, 및 신호 처리 장치 |
US11158678B2 (en) | 2017-09-12 | 2021-10-26 | Sony Corporation | Display device and signal processing device |
US11621301B2 (en) | 2017-09-12 | 2023-04-04 | Saturn Licensing Llc | Display device and signal processing device |
CN112133242A (zh) * | 2020-10-15 | 2020-12-25 | 厦门天马微电子有限公司 | 显示面板及其驱动方法以及显示装置 |
CN112133242B (zh) * | 2020-10-15 | 2023-10-27 | 厦门天马微电子有限公司 | 显示面板及其驱动方法以及显示装置 |
CN114822404A (zh) * | 2022-05-13 | 2022-07-29 | 北京奕斯伟计算技术有限公司 | 像素电路、时序控制方法、时序控制器及显示装置 |
CN114822404B (zh) * | 2022-05-13 | 2023-05-12 | 北京奕斯伟计算技术股份有限公司 | 像素电路、时序控制方法、时序控制器及显示装置 |
CN114927101A (zh) * | 2022-05-26 | 2022-08-19 | 武汉天马微电子有限公司 | 一种显示装置及其驱动方法 |
CN114927101B (zh) * | 2022-05-26 | 2023-05-09 | 武汉天马微电子有限公司 | 一种显示装置及其驱动方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6311613B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5830761B2 (ja) | 表示装置及び電子機器 | |
US8493294B2 (en) | Display device and electronic apparatus | |
US8334822B2 (en) | Display apparatus, driving method for display apparatus and electronic apparatus | |
JP4508205B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP4293262B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
US20110122325A1 (en) | Display device, method of driving the display device, and electronic device | |
US20100309174A1 (en) | Display device, driving method of display device, and electronic device performing duty control of a pixel | |
US8345032B2 (en) | Display apparatus, display-apparatus driving method and eletronic instrument | |
JP2011076025A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP5531720B2 (ja) | 表示装置、表示装置の製造方法、及び、電子機器 | |
JP2010145446A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012058634A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2014048485A (ja) | 表示装置及び電子機器 | |
JP2012022168A (ja) | 有機el表示装置、有機el表示装置の製造方法、及び、電子機器 | |
JP2010145581A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JPWO2015170493A1 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP5494032B2 (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012237805A (ja) | 表示装置及び電子機器 | |
JP2010008718A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2008292619A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2012168358A (ja) | 表示装置、表示装置の駆動方法、及び、電子機器 | |
JP2012141525A (ja) | 表示装置及び電子機器 | |
JP2012243971A (ja) | ブートストラップ回路、インバータ回路、走査回路、表示装置、及び、電子機器 | |
JP5494115B2 (ja) | 表示装置及び電子機器 |