WO2015012215A1

WO2015012215A1 - Ｅｌ装置、および、ｅｌ装置の駆動方法

Info

Publication number: WO2015012215A1
Application number: PCT/JP2014/069169
Authority: WO
Inventors: 小倉　潤
Original assignee: 凸版印刷株式会社
Priority date: 2013-07-23
Filing date: 2014-07-18
Publication date: 2015-01-29
Also published as: TW201516999A; JP2015022283A

Abstract

　駆動トランジスタ（Ｔｒ３）のしきい値電圧がシフトすることを抑えることを目的とする。　ＥＬ装置は、基準電圧（ＥＬＶＳＳ）を有する接地電圧線（Ｌｂ）と、ゲート、ソース、およびドレインを有する駆動トランジスタと、接地電圧線と接続端とに電気的接続するＥＬ素子（１１）と、を備える。ソースおよびドレインの一方が接続端であり、他方が給電端である。ＥＬ装置は、発光期間において、ゲートとソースとの間に、駆動トランジスタを導通させる順方向の電位差を設定して、接地電圧線と給電端との間に、ＥＬ素子を発光させる順方向の電流を流す。ＥＬ装置は、非発光期間において、ゲートとソースとの間に、駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、接地電圧線と接続端との間に、ＥＬ素子を発光させない順方向の電位差を設定する。

Description

ＥＬ装置、および、ＥＬ装置の駆動方法

　本開示の技術は、駆動トランジスタを通して電流が供給されるＥｌｅｃｔｒｏ－Ｌｕｍｉｎｅｓｅｎｃｅ素子（ＥＬ素子）を備えるＥＬ装置、および、ＥＬ装置の駆動方法に関する。

　ＥＬ装置の一例であるＥＬ表示装置は、複数の画素回路を備え、複数の画素回路の各々は、駆動トランジスタ、サンプリングトランジスタ、および、保持容量を備えている。保持容量は、駆動トランジスタのゲート－ソース間に接続し、サンプリングトランジスタは、階調データに応じたレベルの電圧を保持容量に書き込む。駆動トランジスタは、飽和領域にて動作するように構成され、保持容量の保持する電圧に応じたドレイン電流をＥＬ素子に供給する。ＥＬ素子は、ドレイン電流によって駆動されて、階調データに応じた輝度で発光する（例えば、特許文献１参照）。

特開２０１０－１２８３９７号公報

　サンプリングトランジスタが保持容量に書き込む電圧は、駆動トランジスタのゲート－ソース間に単一の極性を与える。画像を表示するＥＬ表示装置では、画像が表示される期間に、こうした書込が繰り返される。そして、駆動トランジスタのゲート－ソース間に、単一の極性で電圧の印加が繰り返されるため、駆動トランジスタでは、ゲート－ソース間のしきい値電圧のシフトが進行してしまう。

　本開示の技術の目的は、駆動トランジスタのしきい値電圧がシフトすることを抑えるＥＬ装置、および、ＥＬ装置の駆動方法を提供することである。

　本開示のＥＬ装置における一態様は、基準電圧を有する基準電圧線と、ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち他方が給電端である駆動トランジスタと、前記基準電圧線と前記接続端とに電気的接続するＥＬ素子と、を備える。このＥＬ装置は、発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記ＥＬ素子を発光させる順方向の電流を流すように構成されている。そして、非発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記ＥＬ素子を発光させない順方向の電位差を設定するように構成されている。

　本開示のＥＬ装置の駆動方法における一態様は、基準電圧を有する基準電圧線と、ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち他方が給電端である駆動トランジスタと、前記基準電圧線と前記接続端とに電気的接続するＥＬ素子と、を備えるＥＬ装置の駆動方法である。このＥＬ装置の駆動方法は、発光工程において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記ＥＬ素子を発光させる順方向の電流を流すように構成されている。そして、非発光工程において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記ＥＬ素子を発光させない順方向の電位差を設定するように構成されている。

第１実施形態におけるＥＬ表示装置の全体的な構成を示すブロック図である。図１のＥＬ表示装置が備える制御部、および、選択ドライバの構成を示すブロック図である。図１のＥＬ表示装置が備えるデータドライバ、および、画素回路の構成を示すブロック図である。図１のＥＬ表示装置にて、ＥＬ素子に印加される順方向電圧と、ＥＬ素子に流れる駆動電流との関係を示すグラフである。図１のＥＬ表示装置が備える走査線、電源線、および、データ線に印加される電圧の相対的な関係を、接地電圧を基準として示す電位相関図である。図１のＥＬ表示装置が備える画素回路を示す回路図であって、発光用の書込操作時の状態を示す図である。図１のＥＬ表示装置が備える画素回路を示す回路図であって、発光操作時の状態を示す図である。図１のＥＬ表示装置が備える画素回路を示す回路図であって、非発光用の書込操作時の状態を示す図である。図１のＥＬ表示装置が備える画素回路を示す回路図であって、非発光操作時の状態を示す図である。図１のＥＬ表示装置の発光期間における走査線、および、電源線に印加される電圧の推移とデータドライバに入力される制御信号の推移とを示すタイミングチャートである。図１のＥＬ表示装置の非発光期間における走査線、および、電源線に印加される電圧の推移とデータドライバに入力される制御信号の推移とを示すタイミングチャートである。第２実施形態におけるＥＬ表示装置が備える制御部、および、選択ドライバの構成を示すブロック図である。第２実施形態のＥＬ表示装置が備えるデータドライバ、および、画素回路の構成を示すブロック図である。第２の実施形態における発光期間での制御信号のレベルの推移をスイッチの状態と共に示すタイミングチャートである。第２の実施形態における非発光期間での制御信号のレベルの推移をスイッチの状態と共に示すタイミングチャート。第２実施形態のＥＬ表示装置が備える駆動トランジスタのドレイン電流に対する発光電圧の依存性を示すグラフである。第２実施形態のＥＬ表示装置における検出動作での制御信号のレベルの推移をスイッチの状態と共に示すタイミングチャートである。第２実施形態におけるデータ線の電位と緩和時間との関係を示すグラフである。第２実施形態における第１フレームにて行われる各動作のタイミングを１行目の画素から５４０行目の画素の各々について示す模式図である。第２実施形態における第２フレームにて行われる各動作のタイミングを１行目の画素から５４０行目の画素の各々について示す模式図である。第２実施形態における第５４０フレームにて行われる各動作のタイミングを１行目の画素から５４０行目の画素の各々について示す模式図である。第２実施形態において１つのフレームが表示される期間での制御信号のレベルの推移を走査線、および、電源線ごとに示すタイミングチャート。変形例のＥＬ表示装置の画素回路を示す回路図である。変形例のＥＬ表示装置におけるデータドライバの構成を示すブロック図である。変形例のＥＬ表示装置におけるフレームごとのしきい値検出動作の検出対象の推移を模式的に示す図である。変形例のＥＬ表示装置におけるフレームごとのしきい値検出動作の検出対象の推移を模式的に示す図である。変形例のＥＬ表示装置におけるフレームごとのしきい値検出動作の検出対象の推移を模式的に示す図である。

　図１～図１１を参照して、本開示におけるＥＬ装置をＥＬ表示装置に具体化し、また、本開示におけるＥＬ装置の駆動方法をＥＬ表示装置の駆動方法に具体化した第１実施形態を説明する。

　［第１実施形態］
　図１を参照して、ＥＬ表示装置の全体構成を説明する。
　図１に示されるように、表示パネル１０の有する複数の画素Ｐｘは、ｍ行×ｎ列のマトリクス状に位置している。ｍは１以上の整数であり、また、ｎも１以上の整数である。複数の画素Ｐｘの各々は、１つの有機ＥＬ素子を含む１つの画素回路を有している。

　行方向に沿って延びるｍ本の走査線Ｌｓと、列方向に沿って延びるｎ本のデータ線Ｌｄとは、表示面に対する平面視にて互いに交差している。複数の画素Ｐｘの各々は、走査線Ｌｓとデータ線Ｌｄとの交点付近に位置している。行方向に沿って並ぶｎ個の画素Ｐｘの各々は、１本の走査線Ｌｓと１本の電源線Ｌａとに接続されている。列方向に沿って並ぶｍ個の画素Ｐｘの各々は、１本のデータ線Ｌｄに接続されている。

　ｍ本の走査線Ｌｓの各々は、選択ドライバ２０に電気的接続している。ｍ本の電源線Ｌａの各々は、電源ドライバ３０に電気的接続している。ｎ本のデータ線Ｌｄの各々は、データドライバ４０に電気的接続している。選択ドライバ２０の駆動、電源ドライバ３０の駆動、および、データドライバ４０の駆動の各々は、制御部５０によって制御される。

　制御部５０は、中央処理装置や記憶部を有するマイクロコンピューターを中心として構成されている。制御部５０は、外部から画像信号を受けて、その画像信号を用いて画素Ｐｘごとの表示データＤｉｎを生成する。画素Ｐｘごとの表示データＤｉｎは、例えば、８ビットから構成される階調データである。制御部５０は、画素Ｐｘごとの表示データＤｉｎをデータドライバ４０に入力する。

　選択ドライバ２０は、シフトレジスタやバッファなどを備えている。選択ドライバ２０は、制御部５０から入力される制御信号に応じて、基準電圧に対してハイレベルである選択電圧ＶｇＨと、基準電圧に対してローレベルである非選択電圧ＶｇＬとのいずれかを、走査線Ｌｓごとに印加する。選択ドライバ２０は、選択電圧ＶｇＨの印加される走査線Ｌｓを選択対象に設定する。選択ドライバ２０は、選択対象の候補を、１行目の走査線Ｌｓから最終行であるｍ行目の走査線Ｌｓまで順に切替え、こうした選択対象の候補の切替えを繰り返す。

　電源ドライバ３０は、シフトレジスタやバッファなどを備えている。電源ドライバ３０は、制御部５０から入力される制御信号に応じて、基準電圧に対してハイレベルである駆動電圧ＥＬＶＤＤと、基準電圧と等しいレベルである書込電圧ＷＤＶＳＳとのいずれかを、電源線Ｌａごとに印加する。電源ドライバ３０は、駆動電圧ＥＬＶＤＤの印加される電源線Ｌａを供給対象に設定する。電源ドライバ３０は、供給対象を、１行目の電源線Ｌａから最終行であるｍ行目の電源線Ｌａまで順に切替え、こうした供給対象の切替えを繰り返す。なお、電源ドライバ３０の供給対象がｋ行目（ｋは１からｍの整数）であるときに、選択ドライバ２０の選択対象もｋ行目であるように、電源ドライバ３０は構成されている。

　データドライバ４０は、表示データＤｉｎを用いて、発光電圧ＶＤ、あるいは、非発光電圧ＶＤＮを生成する。発光電圧ＶＤを生成するための表示データＤｉｎを、制御部５０がデータドライバ４０に入力するとき、データドライバ４０は、その表示データＤｉｎを用いて、発光電圧ＶＤを生成する。非発光電圧ＶＤＮを生成するための表示データＤｉｎを、制御部５０がデータドライバ４０に入力するとき、データドライバ４０は、その表示データＤｉｎを用いて、非発光電圧ＶＤＮを生成する。

　データドライバ４０は、発光期間において、発光電圧ＶＤをデータ線Ｌｄごとに生成する。データドライバ４０は、制御部５０から入力される制御信号に応じて、ｎ本のデータ線Ｌｄの各々に対し、一斉に、発光電圧ＶＤを印加する。

　データドライバ４０は、非発光期間において、非発光電圧ＶＤＮをデータ線Ｌｄごとに生成する。データドライバ４０は、制御部５０から入力される制御信号に応じて、ｎ本のデータ線Ｌｄの各々に対し、一斉に、非発光電圧ＶＤＮを印加する。非発光電圧ＶＤＮの書込電圧ＷＤＶＳＳに対する極性と、発光電圧ＶＤの書込電圧ＷＤＶＳＳに対する極性とは、互いに異なる。

　［制御部５０の構成］
　図２を参照して、制御部５０の構成について説明する。図２に示されるように、制御部５０は、画像信号入力部５１、タイミングコントローラ５２、記憶部５３、画像信号処理部５４、表示データ出力部５５を備えている。

　画像信号入力部５１は、制御部５０に入力される画像信号を保持し、保持された画像信号を記憶部５３に出力する。記憶部５３は、画像信号入力部５１の出力した画像信号を記憶し、記憶された画像信号を画像信号処理部５４に出力する。表示データ出力部５５は、画像信号処理部５４の処理の結果を表示データＤｉｎとしてデータドライバ４０に出力する。

　タイミングコントローラ５２は、記憶部５３に対する画像信号の書込のタイミング、および、記憶部５３に対する画像信号の読出しのタイミングを制御する。タイミングコントローラ５２は、画像信号処理部５４による処理のタイミングを制御する。タイミングコントローラ５２は、データシフトクロック信号Ｃｌｋｄ、および、表示用シフトクロック信号Ｃｌｋｓを生成する。タイミングコントローラ５２は、データシフトクロック信号Ｃｌｋｄをデータドライバ４０へ出力し、表示用シフトクロック信号Ｃｌｋｓを、選択ドライバ２０、および、電源ドライバ３０へ出力する。

　画像信号処理部５４は、記憶部５３から読出された画像信号を用いて、画素Ｐｘごとの発光用階調データを生成する。画像信号処理部５４は、画素Ｐｘごとの発光用階調データに、ガンマ補正、輝度調整、色度調整を施す。画像信号処理部５４は、例えば、各種の調整を行うためのルックアップテーブルと、画像信号処理部５４に入力される画像信号とを用いて、画素Ｐｘごとの発光用階調データを調整する。画像信号処理部５４は、発光期間において、調整後の発光用階調データを表示データＤｉｎとして、表示データ出力部５５に出力する。画像信号処理部５４は、非発光期間において、ＥＬ素子を発光させない画素Ｐｘごとの非発光用階調データを、表示データＤｉｎとして別途生成し、生成された表示データＤｉｎを表示データ出力部５５に出力する。

　データドライバ４０は、発光期間に入力された表示データＤｉｎを用い、その表示データＤｉｎから発光電圧ＶＤを生成する。データドライバ４０は、非発光期間に入力された表示データＤｉｎを用い、その表示データＤｉｎから非発光電圧ＶＤＮを生成する。

　データシフトクロック信号Ｃｌｋｄは、画素Ｐｘごとの表示データＤｉｎを表示データ出力部５５からデータドライバ４０に入力するタイミングを定める。データドライバ４０は、データシフトクロック信号Ｃｌｋｄが立ち上がるごとに、１列目の画素Ｐｘに対応する表示データＤｉｎ、２列目の画素Ｐｘに対応する表示データＤｉｎ、…、ｎ列目の画素Ｐｘに対応する表示データＤｉｎの順に、画素Ｐｘごとの表示データＤｉｎを入力する。データドライバ４０は、データシフトクロック信号Ｃｌｋｄのクロック周期で、画素Ｐｘごとの表示データＤｉｎを、その画素Ｐｘに接続するデータ線Ｌｄに対応づける。

　表示用シフトクロック信号Ｃｌｋｓは、発光期間において、選択対象の候補の切替わる周期、および、供給対象の候補の切替わる周期を定める。また、表示用シフトクロック信号Ｃｌｋｓは、非発光期間において、これもまた選択対象の候補の切替わる周期、および、供給対象の候補の切替わる周期を定める。選択ドライバ２０は、表示用シフトクロック信号Ｃｌｋｓが立ち上がるごとに、１行目の走査線Ｌｓ、２行目の走査線Ｌｓ、…、ｍ行目の走査線Ｌｓの順に、走査線Ｌｓを１本ずつ選択する。電源ドライバ３０は、表示用シフトクロック信号Ｃｌｋｓが立ち上がるごとに、１行目の電源線Ｌａ、２行目の電源線Ｌａ、…、ｍ行目の電源線Ｌａの順に、電源線Ｌａを１本ずつ選択する。表示用シフトクロック信号Ｃｌｋｓのクロック周期である表示用クロック周期は、データシフトクロック信号Ｃｌｋｄのクロック周期よりも十分に長い。例えば、表示用クロック周期は、データシフトクロック信号Ｃｌｋｄのクロック周期のｎ倍である。

　タイミングコントローラ５２は、スタートパルス信号ＳＰ１、スタートパルス信号ＳＰ２、および、ラッチパルス信号ＬＰを生成する。タイミングコントローラ５２は、スタートパルス信号ＳＰ１、および、ラッチパルス信号ＬＰをデータドライバ４０に入力する。タイミングコントローラ５２は、スタートパルス信号ＳＰ２を、選択ドライバ２０、および、電源ドライバ３０に入力する。

　スタートパルス信号ＳＰ１は、データドライバ４０の処理のタイミングを制御する制御信号であり、１行分の表示データＤｉｎを表示データ出力部５５からデータドライバ４０に入力するタイミングを制御する。データドライバ４０は、スタートパルス信号ＳＰ１の入力ごとに、ｍ行１列目の画素Ｐｘに対応する表示データＤｉｎから、ｍ行ｎ列目の画素Ｐｘに対応する表示データＤｉｎまで、画素Ｐｘごとの表示データＤｉｎを１行分だけ取込む。

　ラッチパルス信号ＬＰは、データドライバ４０の処理のタイミングを制御する制御信号であり、１行分の表示データＤｉｎをデータドライバ４０に保持させるタイミングを制御する。データドライバ４０は、ラッチパルス信号ＬＰの入力ごとに、ｍ行１列目の画素Ｐｘに対応する表示データＤｉｎから、ｍ行ｎ列目の画素Ｐｘに対応する表示データＤｉｎまで、１行分の表示データＤｉｎを保持する。

　スタートパルス信号ＳＰ２は、選択ドライバ２０の処理のタイミングを制御する制御信号であり、選択対象の候補がｍ回切替るごとに、選択対象の候補の切替えの始まるタイミングを制御する。スタートパルス信号ＳＰ２は、電源ドライバ３０の処理のタイミングを制御する制御信号であり、供給対象の候補がｍ回切替るごとに、供給対象の候補の切替えの始まるタイミングを制御する。選択ドライバ２０は、スタートパルス信号ＳＰ２の入力ごとに、選択対象の候補として、１行目の走査線Ｌｓからｍ行目の走査線Ｌｓまでを順に切替える。電源ドライバ３０は、スタートパルス信号ＳＰ２の入力ごとに、供給対象の候補として、１行目の電源線Ｌａからｍ行目の電源線Ｌａまでを順に切替える。

　［選択ドライバ２０の構成］
　図２を参照して、選択ドライバ２０の構成を説明する。なお、電源ドライバ３０での供給対象の候補を選択する構成は、選択ドライバ２０での選択対象の候補を選択する構成と同様である。そのため、以下では、選択ドライバ２０の構成について詳細に説明し、電源ドライバ３０の構成について省略する。

　図２に示されるように、制御部５０は、シフトレジスタ回路２１に、スタートパルス信号ＳＰ２、および、表示用シフトクロック信号Ｃｌｋｓを入力する。シフトレジスタ回路２１は、スタートパルス信号ＳＰ２の入力ごとに、１つの選択対象ビットが含まれるｍビットのパラレル信号を生成し、そのパラレル信号をシフト信号として出力する。シフトレジスタ回路２１は、表示用シフトクロック信号Ｃｌｋｓの入力ごとに、シフト信号における１つの選択対象ビットを、１行目の画素Ｐｘに対応する位置から、ｍ行目の画素Ｐｘに対応する位置まで、１行分の画素Ｐｘずつ順にシフトさせる。

　シフトレジスタ回路２１は、レベルシフタ回路２２にシフト信号を入力する。レベルシフタ回路２２は、低耐圧回路と高耐圧回路とを接続する電圧調整回路であり、シフト信号の電圧をバッファ回路２３の駆動レベルに調整する。レベルシフタ回路２２は、バッファ回路２３の駆動レベルのシフト信号を、バッファ回路２３に入力する。バッファ回路２３は、シフト信号の電圧を画素Ｐｘの駆動レベルに調整する。

　［データドライバ４０の構成］
　図３を参照して、データドライバ４０の構成を説明する。
　図３に示されるように、データドライバ４０は、シフトレジスタ回路４１、データレジスタ回路４２、データラッチ回路４３、電圧変換回路４４、および、バッファ回路４５を備えている。シフトレジスタ回路４１と、データレジスタ回路４２、および、データラッチ回路４３は、低耐圧回路として構成され、ロジック電源６０は、ハイレベルのロジック電源電圧ＬＶＤＤ、および、ローレベルのロジック基準電圧ＬＶＳＳを、これらの回路に印加する。電圧変換回路４４、および、バッファ回路４５は、高耐圧回路として構成され、アナログ電源７０は、ハイレベルのアナログ電源電圧ＤＶＳＳ、および、ローレベルのアナログ基準電圧ＶＥＥを、これらの回路に印加する。アナログ電源電圧ＤＶＳＳは、書込電圧ＷＤＶＳＳ、および、基準電圧ＥＬＶＳＳよりもハイレベルに設定されている。

　制御部５０は、シフトレジスタ回路４１にスタートパルス信号ＳＰ１とデータシフトクロック信号Ｃｌｋｄとを入力する。シフトレジスタ回路４１は、スタートパルス信号ＳＰ１の入力ごとに、１つの選択対象ビットが含まれるｎビットのパラレル信号を生成し、そのパラレル信号をシフト信号として出力する。シフトレジスタ回路４１は、データシフトクロック信号Ｃｌｋｄの入力ごとに、シフト信号における１つの選択対象ビットを順にシフトさせて出力する。

　制御部５０は、データレジスタ回路４２に表示データＤｉｎを入力する。表示データＤｉｎは、例えば、８ビットから構成される階調データである。データレジスタ回路４２は、シフト信号の各ビットに対応づけられたｎ個のレジスタを備え、１つのレジスタは、画素Ｐｘごとの表示データＤｉｎを取込む。データレジスタ回路４２は、１つの選択対象ビットによって選択される１つのレジスタに、その都度、画素Ｐｘごと表示データＤｉｎを入力する。データレジスタ回路４２は、１つの選択対象ビットのシフトによって全てのレジスタを選択し、１行分の表示データＤｉｎをｎ個のレジスタに取込む。

　制御部５０は、データラッチ回路４３にラッチパルス信号ＬＰを入力する。データラッチ回路４３は、データレジスタ回路４２の各レジスタに対応づけられたｎ個のデータラッチ４３ａを備えている。ｎ個のデータラッチ４３ａの各々は、データレジスタ回路４２に対して、互いに異なるレジスタに電気的接続している。ｎ個のデータラッチ４３ａの各々は、接続先であるレジスタに記憶された表示データＤｉｎを保持し、その保持をラッチパルス信号ＬＰごとに繰り返す。ｎ個のデータラッチ４３ａの各々は、保持される表示データＤｉｎを電圧変換回路４４に入力する。データラッチ回路４３は、データレジスタ回路４２に取込まれた１行分の表示データＤｉｎを、ラッチパルス信号ＬＰの入力ごとに保持し、保持された１行分の表示データＤｉｎを、電圧変換回路４４に入力する。

　電圧変換回路４４は、リニア電圧デジタル－アナログ変換回路であるｎ個の表示用ＤＡＣ４４ａを備えている。ｎ個の表示用ＤＡＣ４４ａの各々は、データラッチ回路４３に対し、別々のレベルシフタ４６ａを通じて、互いに異なるデータラッチ４３ａに電気的接続している。ｎ個の表示用ＤＡＣ４４ａの各々は、接続先であるデータラッチ４３ａに保持された表示データＤｉｎをアナログ電圧に変換する。表示用ＤＡＣ４４ａは、入力されるデジタルデータに対して、出力されるアナログ電圧に線形性を有している。表示用ＤＡＣ４４ａによって変換されるアナログ電圧は、アナログ電源７０から印加されるアナログ電源電圧ＤＶＳＳと、アナログ基準電圧ＶＥＥとの間に設定されている。

　バッファ回路４５は、ｎ個のバッファ４５ａを備えている。ｎ個のバッファ４５ａの各々は、電圧変換回路４４に対し、互いに異なる表示用ＤＡＣ４４ａに電気的接続している。また、ｎ個のバッファ４５ａの各々は、互いに異なるデータ線Ｌｄに電気的接続している。ｎ個のバッファ４５ａの各々は、接続先である表示用ＤＡＣ４４ａにて生成されたアナログ電圧を、画素回路の駆動レベルに増幅する。ｎ個のバッファ４５ａの各々は、発光期間において、画素Ｐｘごとの表示データＤｉｎに対応する発光電圧ＶＤを生成する。また、ｎ個のバッファ４５ａの各々は、非発光期間において、画素Ｐｘごとの表示データＤｉｎに対応する非発光電圧ＶＤＮを生成する。

　［駆動回路ＰＣＣの構成］
　図３を参照して、駆動回路ＰＣＣの構成を説明する。
　図３に示されるように、画素Ｐｘは、ＥＬ素子１１と、ＥＬ素子１１を発光させる駆動回路ＰＣＣとを備えている。駆動回路ＰＣＣは、３つのトランジスタＴｒ１～Ｔｒ３と保持容量Ｃｓとを備えている。トランジスタＴｒ１～Ｔｒ３は、ｎチャネル型のトランジスタである。

　サンプリングトランジスタＴｒ１にて、ソースはデータ線Ｌｄに電気的接続し、ドレインはＥＬ素子１１のアノードに電気的接続し、ゲートは走査線Ｌｓに電気的接続している。選択電圧ＶｇＨが走査線Ｌｓに印加されるとき、サンプリングトランジスタＴｒ１は導通状態になる。一方で、非選択電圧ＶｇＬが走査線Ｌｓに印加されるとき、サンプリングトランジスタＴｒ１は非導通状態になる。

　スイッチングトランジスタＴｒ２にて、ソースは駆動トランジスタＴｒ３のゲートに電気的接続し、ドレインは電源線Ｌａに電気的接続し、ゲートはサンプリングトランジスタＴｒ１のゲートに電気的接続している。選択電圧ＶｇＨが走査線Ｌｓに印加されるとき、スイッチングトランジスタＴｒ２は導通状態になる。一方で、非選択電圧ＶｇＬが走査線Ｌｓに印加されるとき、スイッチングトランジスタＴｒ２は非導通状態になる。

　駆動トランジスタＴｒ３にて、接続端の一例であるソースはＥＬ素子１１のアノードに電気的接続し、給電端の一例であるドレインはスイッチングトランジスタＴｒ２のドレインに電気的接続し、ゲートはスイッチングトランジスタＴｒ２のソースに電気的接続している。

　保持容量Ｃｓは、駆動トランジスタＴｒ３のゲートとソースとの間を電気的接続している。保持容量Ｃｓは、駆動トランジスタＴｒ３のゲートとソースとの間に形成される寄生容量であってもよいし、寄生容量に対して他の容量素子が並列に接続してもよい。

　ＥＬ素子１１のカソードは、基準電圧線の一例である接地電圧線Ｌｂに電気的接続している。接地電圧線Ｌｂは、基準電圧ＥＬＶＳＳに設定され、基準電圧ＥＬＶＳＳは、アナログ基準電圧ＶＥＥに対してハイレベルであり、アナログ電源電圧ＤＶＳＳに対してローレベルである。なお、画素Ｐｘでは、ＥＬ素子１１に画素容量Ｃｅが含まれ、データ線Ｌｄに寄生容量Ｃｐが含まれている。

　［電位相関関係］
　図４から図９を参照して、走査線Ｌｓ、電源線Ｌａ、および、データ線Ｌｄに印加される電圧の相関関係を、接地電圧を基準にして説明する。まず、ＥＬ素子１１が有する特性の１つとして、ＥＬ素子１１に印加される順方向電圧と、ＥＬ素子１１に流れる駆動電流との関係を説明する。なお、図４にて、ＥＬ素子１１の発光に伴って流れる電流は、ＥＬ素子１１の駆動電流であり、ＥＬ素子１１に駆動電流が流れる方向に向けてＥＬ素子１１に印加される駆動電圧は、順方向電圧である。

　図４に示されるように、ＥＬ素子１１の順方向電圧が、発光開始電圧Ｖｅｌｓ以下であるとき、ＥＬ素子１１の駆動電流は殆ど流れない。そして、ＥＬ素子１１の駆動電流が流れるとしても、その駆動電流の大きさは、ＥＬ素子１１を発光させる程度には満たない。結局のところ、ＥＬ素子１１の順方向電圧が、発光開始電圧Ｖｅｌｓ以下であるとき、ＥＬ素子１１は発光しない。

　これに対して、ＥＬ素子１１の順方向電圧が、発光開始電圧Ｖｅｌｓを越えるとき、順方向電圧が高いほど、ＥＬ素子１１の駆動電流は大きい。そして、ＥＬ素子１１の順方向電圧が、発光開始電圧Ｖｅｌｓを越えるとき、ＥＬ素子１１の駆動電流の大きさは、ＥＬ素子１１を発光させる程度であって、順方向電圧が高いほど、ＥＬ素子１１の生成する光の輝度は高い。

　要するに、ＥＬ素子１１に印加される電圧が逆方向電圧であれば、ＥＬ素子１１は発光せず、ＥＬ素子１１に印加される電圧が順方向電圧であっても、発光開始電圧Ｖｅｌｓ以下の順方向電圧では、これもまたＥＬ素子１１は発光しない。そして、ＥＬ素子１１の順方向電圧が発光開始電圧Ｖｅｌｓを越えるとき、ＥＬ素子１１は発光する。

　次に、走査線Ｌｓ、電源線Ｌａ、および、データ線Ｌｄに印加される電圧の相関関係を、発光開始電圧Ｖｅｌｓを用いて説明する。なお、図５には、走査線Ｌｓ、電源線Ｌａ、および、データ線Ｌｄに印加される電圧の一例として、基準電圧ＥＬＶＳＳが接地電圧に設定され、かつ、基準電圧ＥＬＶＳＳと書込電圧ＷＤＶＳＳとが等しい電位である構成が示されている。

　図５に示されるように、電源線Ｌａに印加される書込電圧ＷＤＶＳＳは、接地電圧線Ｌｂに印加される基準電圧ＥＬＶＳＳと、互いに等しい電位に設定されている。データ線Ｌｄに印加される発光電圧ＶＤは、階調データの示す階調ごとに異なる電圧である一方で、非発光電圧ＶＤＮは、一定の値に設定されている。

　書込電圧ＷＤＶＳＳを基準とする発光電圧ＶＤの極性は、書込電圧ＷＤＶＳＳを基準とする非発光電圧ＶＤＮの極性と異なり、これらは互いに逆極性を有している。書込電圧ＷＤＶＳＳを基準とする発光電圧ＶＤの極性は負である一方で、書込電圧ＷＤＶＳＳを基準とする非発光電圧ＶＤＮの極性は正である。書込電圧ＷＤＶＳＳを基準とする非発光電圧ＶＤＮの極性は、書込電圧ＷＤＶＳＳを基準とする駆動電圧ＥＬＶＤＤの極性と同じく正である。

　なお、書込電圧ＷＤＶＳＳを基準とする非発光電圧ＶＤＮの極性は、書込電圧ＷＤＶＳＳを基準とする選択電圧ＶｇＨの極性とも同じく正である。また、非発光電圧ＶＤＮは、駆動電圧ＥＬＶＤＤのレベル、および、選択電圧ＶｇＨのレベルよりも低く、非発光電圧ＶＤＮを基準とする駆動電圧ＥＬＶＤＤの極性は、非発光電圧ＶＤＮを基準とする書込電圧ＷＤＶＳＳの極性と異なる。

　また、書込電圧ＷＤＶＳＳを基準とする発光電圧ＶＤの極性は、書込電圧ＷＤＶＳＳを基準とする非選択電圧ＶｇＬの極性と同じく負である。発光電圧ＶＤのレベルは、非選択電圧ＶｇＬと書込電圧ＷＤＶＳＳとの間に設定されている。

　ちなみに、基準電圧ＥＬＶＳＳは、接地電圧よりもハイレベルであってもよいし、接地電圧よりもローレベルであってもよい。また、書込電圧ＷＤＶＳＳは、基準電圧ＥＬＶＳＳよりもローレベルであってもよい。

　こうした発光電圧ＶＤ、および、非発光電圧ＶＤＮは、駆動回路ＰＣＣによるＥＬ素子１１の駆動の形態と、上述した発光開始電圧Ｖｅｌｓとに基づいて、以下のように設定されている。

　図６に示されるように、電源線Ｌａに書込電圧ＷＤＶＳＳが印加され、走査線Ｌｓに選択電圧ＶｇＨが印加されるとき、サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２は、導通状態である。サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２が導通状態であるとき、駆動トランジスタＴｒ３は、飽和領域で駆動する。この状態にて、データ線Ｌｄに発光電圧ＶＤが印加されるとき、電源線Ｌａの電圧とデータ線Ｌｄの電圧との電位差に応じた書込電圧が、駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓとして、保持容量Ｃｓに保持される。

　この際に、発光電圧ＶＤが基準電圧ＥＬＶＳＳよりもローレベルであるため、ＥＬ素子１１には、ＥＬ素子１１の逆方向電圧が印加される。また、発光電圧ＶＤが書込電圧ＷＤＶＳＳよりもローレベルであるため、駆動トランジスタＴｒ３を流れる電流は、ＥＬ素子１１へは流れず、データ線Ｌｄに向けて引込まれる。

　図７に示されるように、発光用の書込電圧が保持容量Ｃｓに保持された状態にて、走査線Ｌｓに非選択電圧ＶｇＬが印加されるとき、サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２は、非導通状態である。この状態にて、電源線Ｌａに駆動電圧ＥＬＶＤＤが印加されるとき、駆動電圧ＥＬＶＤＤが基準電圧ＥＬＶＳＳよりもハイレベルであるため、駆動トランジスタＴｒ３は、ゲート－ソース間電圧Ｖｇｓに応じたドレイン電流をＥＬ素子１１に流す。この際に、駆動トランジスタＴｒ３におけるドレイン電流は、その飽和領域において、ゲート－ソース間電圧Ｖｇｓと、駆動トランジスタＴｒ３におけるしきい値電圧Ｖｔｈとの差に応じて変る。結果として、保持容量Ｃｓに保持された書込電圧と、駆動トランジスタＴｒ３におけるしきい値電圧Ｖｔｈとの差に応じたドレイン電流が、ＥＬ素子１１に流れる。

　ここで、発光電圧ＶＤは、発光用の書込操作に際して、駆動トランジスタＴｒ３のゲート－ソース間に、駆動トランジスタＴｒ３を導通させる順方向の電位差を設定する。また、発光電圧ＶＤは、こうした書込操作後における駆動トランジスタＴｒ３のソースと基準電圧ＥＬＶＳＳとの間に、発光開始電圧Ｖｅｌｓ以上の電位差を設定する。

　図８に示されるように、電源線Ｌａに書込電圧ＷＤＶＳＳが印加され、走査線Ｌｓに選択電圧ＶｇＨが印加されるとき、サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２は、導通状態である。サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２が導通状態であるとき、駆動トランジスタＴｒ３は、飽和領域で駆動する。この状態にて、データ線Ｌｄに非発光電圧ＶＤＮが印加されるとき、電源線Ｌａの電圧とデータ線Ｌｄの電圧との電位差に応じた書込電圧が、駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓとして、保持容量Ｃｓに保持される。

　この際に、非発光電圧ＶＤＮが書込電圧ＷＤＶＳＳよりもハイレベルであるため、駆動トランジスタＴｒ３に電流は流れない。一方で、非発光電圧ＶＤＮが基準電圧ＥＬＶＳＳよりもハイレベルであるため、ＥＬ素子１１には、ＥＬ素子１１の順方向電圧が印加される。

　ここで、非発光電圧ＶＤＮは、非発光用の書込操作に際して、書込操作時における駆動トランジスタＴｒ３のソースと基準電圧ＥＬＶＳＳとの間に、発光開始電圧Ｖｅｌｓ以下の電位差を設定する。そして、書込操作時における駆動トランジスタＴｒ３のソースと基準電圧ＥＬＶＳＳとの間の電位差が、発光開始電圧Ｖｅｌｓ以下であれば、ＥＬ素子１１に印加される電圧が順方向電圧であっても、ＥＬ素子１１は発光しない。

　図９に示されるように、非発光用の書込電圧が保持容量Ｃｓに保持された状態にて、走査線Ｌｓに非選択電圧ＶｇＬが印加されるとき、サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２は、非導通状態である。この状態にて、電源線Ｌａに書込電圧ＷＤＶＳＳが印加され続けるとき、上述の書込と同様に、駆動トランジスタＴｒ３に電流は流れない。一方で、書込操作後における駆動トランジスタＴｒ３のソースは、少なからず基準電圧ＥＬＶＳＳよりもハイレベルであるため、ＥＬ素子１１には順方向電圧が印加され続ける。そして、ＥＬ素子１１が発光しない程度の電流がＥＬ素子１１を流れることによって、保持容量Ｃｓが放電される。

　［ＥＬ表示装置の作用］
　図１０、および、図１１を参照して、ＥＬ表示装置の発光期間の動作、および、ＥＬ表示装置の非発光期間の動作を説明する。まず、ＥＬ表示装置の発光期間の動作を説明する。

　図１０に示されるように、タイミングｔｄ１にて、制御部５０は、スタートパルス信号ＳＰ１をデータドライバ４０に入力する。これによって、シフトレジスタ回路４１がデータレジスタ回路４２にシフト信号を入力し、データレジスタ回路４２が１行目の表示データＤｉｎを取込む。そして、制御部５０は、スタートパルス信号ＳＰ２を、選択ドライバ２０、および、電源ドライバ３０に入力する。

　タイミングｔｄ２にて、制御部５０は、１行目の走査線Ｌｓに選択電圧ＶｇＨを印加して、１行目の各サンプリングトランジスタＴｒ１と１行目の各スイッチングトランジスタＴｒ２とを導通状態に変える。また、制御部５０は、ラッチパルス信号ＬＰをデータドライバ４０に入力し、これによって、１行目の表示データＤｉｎを各データラッチ４３ａに保持させる。ｎ個のデータラッチ４３ａに保持された１行目の表示データＤｉｎは、ｎ個のレベルシフタ４６ａを介してｎ個の表示用ＤＡＣ４４ａによってアナログ電圧に変換され、発光電圧ＶＤとして各データ線Ｌｄに印加される。

　一方で、制御部５０は、１行目の電源線Ｌａに、書込電圧ＷＤＶＳＳを印加し続ける。結果として、１行目の各駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと発光電圧ＶＤとの差に応じた値となり、書込電圧として保持容量Ｃｓに保持される。これによって、制御部５０は、１行目の各画素Ｐｘに対して、駆動トランジスタＴｒ３の順方向となるゲート－ソース間電圧Ｖｇｓを保持させ、１行目の各駆動トランジスタＴｒ３を飽和領域で駆動できる状態とし、１行目の各画素Ｐｘに対する発光用の書込操作を終える。

　なお、この間に、制御部５０は、スタートパルス信号ＳＰ１を再びデータドライバ４０に入力する。これによって、シフトレジスタ回路４１が、シフト信号をデータレジスタ回路４２に入力して、２行目の表示データＤｉｎを制御部５０から取込む。

　タイミングｔｄ３にて、制御部５０は、１行目の走査線Ｌｓに非選択電圧ＶｇＬを印加して、１行目の各サンプリングトランジスタＴｒ１と１行目の各スイッチングトランジスタＴｒ２とを非導通状態に変える。また、制御部５０は、１行目の電源線Ｌａに、駆動電圧ＥＬＶＤＤを印加する。結果として、１行目の各駆動トランジスタＴｒ３は、１行目の保持容量Ｃｓに保持された書込電圧と、それが接続された駆動トランジスタＴｒ３におけるしきい値電圧Ｖｔｈとの差に応じたドレイン電流を、対応するＥＬ素子１１に供給する。これによって、制御部５０は、１行目の各画素Ｐｘに対する発光操作を始める。

　なお、この間に、制御部５０は、２行目の走査線Ｌｓに選択電圧ＶｇＨを印加し、かつ、２行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加して、２行目の各サンプリングトランジスタＴｒ１と２行目の各スイッチングトランジスタＴｒ２とを導通状態に変える。また、制御部５０は、ラッチパルス信号ＬＰを再びデータドライバ４０に入力して、２行目の表示データＤｉｎを各データラッチ４３ａに保持させる。各データラッチ４３ａに保持された２行目の表示データＤｉｎは、レベルシフタ４６ａを通じて表示用ＤＡＣ４４ａによってアナログ電圧に変換されて、発光電圧ＶＤとしてデータ線Ｌｄに入力される。そして、２行目の各駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと発光電圧ＶＤとの差に応じた値となり、２行目の各保持容量Ｃｓに書込電圧として保持される。これによって、制御部５０は、２行目の各画素Ｐｘに対する書込操作を終える。

　以後、発光用の書込操作と発光操作とを含む発光工程が、画素Ｐｘの行ごとにこの順で進められ、こうした発光工程が１行目からｎ行目まで順に表示用クロック周期で繰り返される。これによって、制御部５０は、階調表現された画像を、１つのサブフレームとして表示させる。

　次に、ＥＬ表示装置の非発光期間の動作を説明する。
　図１１に示されるように、タイミングｔａ１にて、制御部５０は、スタートパルス信号ＳＰ１をデータドライバ４０に入力する。これによって、シフトレジスタ回路４１は、シフト信号をデータレジスタ回路４２に入力し、１行目の表示データＤｉｎをデータレジスタ回路４２に取込む。そして、制御部５０は、スタートパルス信号ＳＰ２を、選択ドライバ２０、および、電源ドライバ３０に入力する。

　タイミングｔａ２にて、制御部５０は、１行目の走査線Ｌｓに選択電圧ＶｇＨを印加して、１行目の各サンプリングトランジスタＴｒ１と１行目の各スイッチングトランジスタＴｒ２とを導通状態に変える。また、制御部５０は、ラッチパルス信号ＬＰをデータドライバ４０に入力して、１行目の表示データＤｉｎをデータラッチ４３ａに保持させる。データラッチ４３ａに保持された表示データＤｉｎは、レベルシフタ４６ａを通じて表示用ＤＡＣ４４ａによってアナログ電圧に変換され、非発光電圧ＶＤＮとしてデータ線Ｌｄに印加される。

　このとき、制御部５０は、１行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加する。１行目の各駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと非発光電圧ＶＤＮとの差に応じた値となり、書込電圧として保持容量Ｃｓに保持される。これによって、制御部５０は、１行目の各画素Ｐｘに対して、駆動トランジスタＴｒ３の逆方向となるゲート－ソース間電圧Ｖｇｓを保持させ、１行目の各駆動トランジスタＴｒ３の各々を飽和領域で駆動できる状態とし、１行目の各画素Ｐｘに対する非発光用の書込操作を終える。

　なお、この間に、制御部５０は、スタートパルス信号ＳＰ１を再びデータドライバ４０に入力する。これによって、シフトレジスタ回路４１は、シフト信号をデータレジスタ回路４２に入力して、２行目の表示データＤｉｎをデータレジスタ回路４２に取込む。

　タイミングｔｄ３にて、制御部５０は、１行目の走査線Ｌｓに非選択電圧ＶｇＬを印加して、１行目の各サンプリングトランジスタＴｒ１と１行目の各スイッチングトランジスタＴｒ２とを非導通状態に変える。また、制御部５０は、１行目の電源線Ｌａに、書込電圧ＷＤＶＳＳを印加し続ける。これによって、制御部５０は、１行目の各駆動トランジスタＴｒ３に、１行目の保持容量Ｃｓに保持された書込電圧、すなわち、駆動トランジスタＴｒ３の逆方向となるゲート－ソース間電圧Ｖｇｓを印加し続ける。

　この際に、制御部５０は、駆動トランジスタＴｒ３のソースと基準電圧ＥＬＶＳＳとの間に、発光開始電圧Ｖｅｌｓ以下の電位差を設定する。それゆえに、ＥＬ素子１１に印加される電圧が順方向電圧であっても、ＥＬ素子１１は発光しない。なお、この状態にて、制御部５０は、電源線Ｌａに書込電圧ＷＤＶＳＳを印加し続けるため、駆動トランジスタＴｒ３に電流は流れない。一方で、書込操作後における駆動トランジスタＴｒ３のソースは、少なからず基準電圧ＥＬＶＳＳよりもハイレベルであるため、ＥＬ素子１１には順方向電圧が印加され続ける。そして、ＥＬ素子１１が発光しない程度の電流がＥＬ素子１１を流れることによって、保持容量Ｃｓが放電する。

　なお、この間に、制御部５０は、２行目の走査線Ｌｓに選択電圧ＶｇＨを印加し、かつ、２行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加して、２行目の各サンプリングトランジスタＴｒ１と２行目の各スイッチングトランジスタＴｒ２とを導通状態に変える。また、制御部５０は、ラッチパルス信号ＬＰを再びデータドライバ４０に入力して、各データラッチ４３ａに２行目の表示データＤｉｎを保持させる。データラッチ４３ａに保持された２行目の表示データＤｉｎは、レベルシフタ４６ａを通じて表示用ＤＡＣ４４ａによってアナログ電圧に変換されて、各列の非発光電圧ＶＤＮとしてデータ線Ｌｄへ出力される。そして、制御部５０は、２行目の各駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓを、書込電圧ＷＤＶＳＳと非発光電圧ＶＤＮとの差に応じた値とし、２行目の保持容量Ｃｓに書込電圧として保持させる。これによって、制御部５０は、２行目の各画素Ｐｘに対する非発光用の書込操作を終える。

　以後、非発光用の書込操作と非発光操作とが行われる非発光工程が、画素Ｐｘの行ごとにこの順で行われ、こうした非発光期間が１行目からｎ行目まで順に表示用クロック周期で繰り返される。これによって、黒色で表現された画像が、１つのサブフレームとして表示される。

　上記第１実施形態によれば、以下に列挙する利点が得られる。
　（１）ＥＬ素子１１が発光するとき、駆動トランジスタＴｒ３の順方向となる電位差が、ゲート－ソース間電圧Ｖｇｓとして設定される。これに対して、ＥＬ素子１１が発光しないとき、駆動トランジスタＴｒ３の逆方向となる電位差が、ゲート－ソース間電圧Ｖｇｓとして設定される。結果として、ゲート－ソース間電圧Ｖｇｓが、順方向と逆方向とに変わるため、駆動トランジスタＴｒ３のしきい値電圧のシフトが抑えられる。

　（２）ＥＬ素子に設定される電位差の候補は、３種類であって、ＥＬ素子が発光する順方向の電位差、ＥＬ素子が発光しない順方向の電位差、および、ＥＬ素子が発光しない逆方向の電位差である。これらのうち、ＥＬ素子が発光しない順方向の電位差が、ＥＬ素子に設定されるときに限らず、ＥＬ素子の逆方向となる電位差が、ＥＬ素子に設定されるときもまた、ＥＬ素子は発光しない。そのため、非発光期間において、基準電圧線と接続端との電位差は、ＥＬ素子の逆方向であってもよい。ただし、こうした逆方向の電位差の設定は、逆方向の電位差に対する耐性をＥＬ素子に対して強いてしまう。この点、本実施形態では、非発光期間において、駆動トランジスタＴｒ３のソースと接地電圧線Ｌｂとの電位差は、ＥＬ素子１１の順方向である。それゆえに、駆動トランジスタＴｒ３のしきい値電圧のシフトを抑えることに際し、逆方向の電位差の設定に対する耐性をＥＬ素子１１にて高める必要がない。

　（３）非発光期間において、駆動トランジスタＴｒ３の逆方向となる電位差が保持容量Ｃｓに保持される。したがって、こうした逆方向の電位差を保持容量Ｃｓが保持する期間は、ソース－ドレイン間電圧Ｖｇｓが逆方向に保たれる。

　（４）ＥＬ素子１１が発光しないとき、駆動トランジスタＴｒ３のドレインと接地電圧線Ｌｂとに対して基準電圧が設定され、かつ、駆動トランジスタＴｒ３のゲートに対しては、基準電圧に基づく電位が設定される。それゆえに、駆動トランジスタＴｒ３のしきい値電圧のシフトを抑えるために必要とされる電圧を生成するための構成の簡素化が可能である。

　（５）発光用の書込電圧は、駆動トランジスタＴｒ３のソースに対するサンプリングトランジスタＴｒ１を通じた発光電圧ＶＤの印加によって設定される。また、非発光用の書込電圧は、これもまた、駆動トランジスタＴｒ３のソースに対するサンプリングトランジスタＴｒ１を通じた非発光電圧ＶＤＮの印加によって設定される。そして、発光電圧ＶＤの設定と、非発光電圧ＶＤＮの設定とが、サンプリングトランジスタの駆動によって実現される。したがって、発光用の書込操作に必要とされる構成と、非発光用の書込操作に必要とされる構成との共通化が図られる。

　（６）非発光期間において、ＥＬ素子１１を通して保持容量Ｃｓが放電するので、ＥＬ表示装置の動作が、非発光期間から発光期間へ切替わる際に、保持容量Ｃｓの保持する電位差が急激に変わることが抑えられる。

　（７）スイッチングトランジスタＴｒ２のゲートと、サンプリングトランジスタＴｒ１のゲートとを電気的接続する制御線をさらに備えるので、サンプリングトランジスタＴｒ１の導通と、スイッチングトランジスタＴｒ２の導通とが同期し、かつ、サンプリングトランジスタＴｒ１の非導通と、スイッチングトランジスタＴｒ２の非導通とが同期する。それゆえに、発光用の書込操作、発光操作、非発光用の書込操作、および、非発光操作の各々において、駆動トランジスタＴｒ３のゲート、ソース、および、ドレインでは、電圧の変更が円滑に進む。

　［第２実施形態］
　図１２～図２２を参照して、本開示におけるＥＬ装置をＥＬ表示装置に具体化し、また、本開示におけるＥＬ装置の駆動方法をＥＬ表示装置の駆動方法に具体化した第２実施形態を説明する。なお、第２実施形態のＥＬ表示装置、および、ＥＬ表示装置の駆動方法は、第１実施形態のＥＬ装置、および、ＥＬ表示装置の駆動方法に対し、さらに、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈを検出する検出動作、および、検出工程が加わる。そのため、以下では、検出動作、および、検出工程について詳細に説明し、第１実施形態の構成と同様の構成に対しては、同一の符号を付してその詳細な説明を省略する。

　［制御部５０の構成］
　図１２に示されるように、タイミングコントローラ５２は、データシフトクロック信号Ｃｌｋｄ、表示用シフトクロック信号Ｃｌｋｓ、および、検出用シフトクロック信号Ｃｌｋｒを生成する。タイミングコントローラ５２は、データシフトクロック信号Ｃｌｋｄをデータドライバ４０へ出力し、表示用シフトクロック信号Ｃｌｋｓを、選択ドライバ２０および電源ドライバ３０へ出力し、検出用シフトクロック信号Ｃｌｋｒを、選択ドライバ２０および電源ドライバ３０へ出力する。

　検出用シフトクロック信号Ｃｌｋｒは、検出動作において、選択対象の候補の切替わる周期を定める。選択ドライバ２０は、検出用シフトクロック信号Ｃｌｋｒが立ち上がるごとに、１行目の走査線Ｌｓ、２行目の走査線Ｌｓ、…、ｍ行目の走査線Ｌｓの順に、選択電圧ＶｇＨの印加される候補を１本ずつ選択する。電源ドライバ３０は、検出用シフトクロック信号Ｃｌｋｒが立ち上がるごとに、１行目の電源線Ｌａ、２行目の電源線Ｌａ、…、ｍ行目の電源線Ｌａの順に、電源線Ｌａを１本ずつ選択する。検出用シフトクロック信号Ｃｌｋｍのクロック周期である検出用クロック周期は、表示用周期よりも十分に短いことが好ましい。例えば、検出用クロック周期は、データシフトクロック信号Ｃｌｋｄのクロック周期と同じであることが好ましい。

　そして、発光期間において、選択ドライバ２０は、選択対象の候補を表示用クロック周期で走査し、非発光期間においても、選択対象の候補を表示用クロック周期で走査する。一方で、検出動作において、選択ドライバ２０は、選択対象の候補を検出用クロック周期で走査する。また、発光期間において、電源ドライバ３０は、供給対象の候補を表示用クロック周期で走査し、非発光期間においても、供給対象の候補を表示用クロック周期で走査する。一方で、検出動作において、電源ドライバ３０は、供給対象の候補を検出用クロック周期で走査する。

　検出用シフトクロック信号Ｃｌｋｒは、ハイレベルとローレベルとが検出用クロック周期で繰り返されるなかに、ローレベルが検出期間だけ維持されるシフト待機部分を含む。シフト待機部分の出力されるタイミングは、検出用シフトクロック信号Ｃｌｋｒの出力される機会ごとに、すなわち、検出動作が行われるごとにシフトする。

　例えば、今回の検出動作において、検出用シフトクロック信号Ｃｌｋｒは、ハイレベルとローレベルとをクロック周期でｑ回繰り返し（１≦ｑ≦ｍ）、その後に、シフト待機部分を続ける。一方で、次回の検出動作において、検出用シフトクロック信号Ｃｌｋｒは、ハイレベルとローレベルとをｑ＋１回繰り返し（１≦ｑ≦ｍ）、その後に、シフト待機部分を続ける。これによって、今回の検出動作において、１本目の走査線Ｌｓからｑ本目の走査線Ｌｓまでが、選択対象の候補として、検出用クロック周期で順に切替わる。そして、検出期間が経過した後に、ｑ＋１本目の走査線Ｌｓからｍ本目の走査線Ｌｓまでが、選択対象の候補として、検出用クロック周期で順に再び切替わる。また、次回の検出動作において、１本目の走査線Ｌｓからｑ＋１本目の走査線Ｌｓまでが、選択対象の候補として、検出用クロック周期で順に切替わる。そして、検出期間が経過した後に、ｑ＋２本目の走査線Ｌｓからｍ本目の走査線Ｌｓまでが、選択対象の候補として、検出用クロック周期で順に切替わる。

　タイミングコントローラ５２は、スタートパルス信号ＳＰ１、スタートパルス信号ＳＰ２、ラッチパルス信号ＬＰ、および、マスクパルス信号ＭＰを生成する。タイミングコントローラ５２は、スタートパルス信号ＳＰ１、および、ラッチパルス信号ＬＰをデータドライバ４０に入力する。タイミングコントローラ５２は、スタートパルス信号ＳＰ２、および、マスクパルス信号ＭＰを、選択ドライバ２０、電源ドライバ３０、および、画像信号処理部５４に入力する。

　スタートパルス信号ＳＰ２は、選択ドライバ２０の処理のタイミングを制御する制御信号であり、選択対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期と検出用クロック周期とに切替える。スタートパルス信号ＳＰ２は、電源ドライバ３０の処理のタイミングを制御する制御信号であり、供給対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期と検出用クロック周期とに切替える。タイミングコントローラ５２は、スタートパルス信号ＳＰ２を設定回数だけ入力するごとに、選択対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期から検出用クロック周期へ切替える。タイミングコントローラ５２は、スタートパルス信号ＳＰ２を設定回数だけ入力するごとに、供給対象の候補の切替えに用いられるシフトクロック信号を、表示用クロック周期から検出用クロック周期へ切替える。

　なお、第２実施形態では、設定回数が３回に設定され、タイミングコントローラ５２は、スタートパルス信号ＳＰ２を３回入力するごとに、シフトクロック信号を表示用クロック周期から検出用クロック周期へ変更する。そして、例えば、３ｎ回目のスタートパルス信号ＳＰ２の入力によって、ｍ本の走査線Ｌｓが選択対象の候補として表示用クロック周期で順に切替えて、発光用の書込操作と発光操作とが進められる。次いで、３ｎ＋１回目のスタートパルス信号ＳＰ２の入力によって、ｍ本の走査線Ｌｓが選択対象の候補として表示用クロック周期で順に切替えられて、非発光用の書込操作と非発光操作とが進められる。そして、３ｎ＋２回目のスタートパルス信号ＳＰ２の入力によって、ｍ本の走査線Ｌｓが選択対象の候補として検出用クロック周期で順に切替えられて、検出動作が進められる。

　マスクパルス信号ＭＰは、選択ドライバ２０の処理のタイミングを制御する制御信号であり、選択ドライバ２０にて生成されるシフト信号の出力を制御する。マスクパルス信号ＭＰがハイレベルであるとき、選択ドライバ２０では、選択ドライバ２０にて生成されるシフト信号に基づき、走査線Ｌｓのいずれかに選択電圧ＶｇＨが印加される。一方で、マスクパルス信号ＭＰがローレベルであるとき、選択ドライバ２０では、選択ドライバ２０にて生成されるシフト信号にかかわらず、全ての走査線Ｌｓに非選択電圧ＶｇＬが印加される。

　マスクパルス信号ＭＰは、通常はハイレベルに設定され、スタートパルス信号ＳＰ２が設定回数だけ出力されるごとに、ハイレベルからローレベルに切替わり、かつ、ハイレベルが検出期間だけ維持されるマスク解除部分を含む。マスク解除部分の出力されるタイミングは、上記シフト待機部分の出力と同期し、検出動作が行われるごとにシフトする。

　例えば、今回の検出動作では、検出用シフトクロック信号Ｃｌｋｒにて、ハイレベルとローレベルとがｑ回繰り返され（１≦ｑ≦ｍ）、その後にマスク解除部分が出力される。一方で、次回の検出動作では、検出用シフトクロック信号Ｃｌｋｒにて、ハイレベルとローレベルとがｑ＋１回繰り返され（１≦ｑ≦ｍ）、その後にマスク解除部分が出力される。これによって、今回の検出動作では、まず、１本目の走査線Ｌｓからｑ本目の走査線Ｌｓまでが、選択対象の候補として、検出用クロック周期で順に切替えられる。そして、この期間では、走査線Ｌｓに対する選択電圧ＶｇＨの印加が禁止される。次いで、選択対象の候補の切替えが止められる検出期間にて、そのときの候補であるｑ行目の走査線Ｌｓに対し、選択電圧ＶｇＨが印加される。一方で、次回の検出動作では、まず、１本目の走査線Ｌｓからｑ＋１本目の走査線Ｌｓまでが、選択対象の候補として、検出用クロック周期で走査される。そして、この期間では、走査線Ｌｓに対する選択電圧ＶｇＨの印加が禁止される。次いで、選択対象の候補の切替えが止められる検出期間にて、そのときの候補であるｑ＋１行目の走査線Ｌｓに対し、選択電圧ＶｇＨが印加される。

　記憶部５３は、複数の画素Ｐｘの各々に対応づけられたｍ行×ｎ列の記憶領域を備えている。記憶部５３は、検出データＤｏｕｔをデータドライバ４０から取込む。検出データＤｏｕｔは、画素Ｐｘごとのしきい値電圧Ｖｔｈに関するデータであり、例えば、８ビットのデータである。記憶部５３は、画素Ｐｘごとの検出データＤｏｕｔを、その画素Ｐｘに対応づけられた記憶領域に記憶する。記憶部５３は、画素Ｐｘに対応づけられた記憶領域にその都度のデータを記憶して、検出データＤｏｕｔを更新する。

　画像信号処理部５４は、記憶部５３に記憶された画素Ｐｘごとの検出データＤｏｕｔを読込む。画像信号処理部５４は、画素Ｐｘごとの発光用階調データに対し、画素Ｐｘごとの検出データＤｏｕｔに基づく加減演算を施して、画素Ｐｘごとの表示データＤｉｎとして出力する。

　［選択ドライバ２０の構成］
　図１２を参照して、選択ドライバ２０の構成を説明する。なお、電源ドライバ３０での供給対象の候補を選択する構成は、選択ドライバ２０での選択対象の候補を選択する構成と同様である。そのため、以下では、選択ドライバ２０の構成について詳細に説明し、電源ドライバ３０の構成について省略する。

　図１２に示されるように、制御部５０は、シフトレジスタ回路２１に検出用シフトクロック信号Ｃｌｋｒを入力する。シフトレジスタ回路２１は、検出用シフトクロック信号Ｃｌｋｒの入力ごとに、シフト信号における１つの選択対象ビットを、１行目からｍ行目まで１行ずつ順にシフトさせる。

　制御部５０は、シフトレジスタ回路２１にマスクパルス信号ＭＰを入力する。マスクパルス信号ＭＰがハイレベルであるとき、シフトレジスタ回路２１はシフト信号を出力する。一方で、マスクパルス信号ＭＰがローレベルであるとき、シフトレジスタ回路２１は選択対象ビットが含まれないシフト信号を出力する。そして、シフトクロック信号が表示用シフトクロック信号Ｃｌｋｓであるとき、シフトレジスタ回路２１は、マスクパルス信号ＭＰがハイレベルであることに基づいて、選択対象ビットが含まれるシフト信号を出力する。一方で、シフトクロック信号が検出用シフトクロック信号Ｃｌｋｒであるとき、シフトレジスタ回路２１は、検出期間以外において、マスクパルス信号ＭＰがローレベルであることに基づいて、選択対象ビットが含まれないシフト信号を出力する。

　こうしたシフト信号の出力の制御は、例えば、シフトレジスタ回路２１の入力端にシフト信号の各ビットに対応するｍ個の論理積回路が接続し、ｍ個の論理積回路の各々にマスクパルス信号ＭＰが入力されることによって実現される。

　［データドライバ４０の構成］
　図１３を参照して、データドライバ４０の構成を説明する。
　図１３に示されるように、データラッチ回路４３は、ｎ個のデータラッチ４３ａと、ｎ個のデータラッチ４３ａの各々の入力端に接続するｎ個の入力スイッチＳＷ１と、ｎ個のデータラッチ４３ａの各々の出力端に接続するｎ個の出力スイッチＳＷ２とを備えている。また、データラッチ回路４３は、１列目の出力スイッチＳＷ２と制御部５０とに接続された転送スイッチＳＷｔｒｓとを備えている。

　入力スイッチＳＷ１は、制御部５０からの制御信号に基づいて駆動され、ｐ列目のデータラッチ４３ａの入力端を、データレジスタ回路４２におけるｐ列目のレジスタと、ｐ列目の検出用ＡＤＣ４４ｂと、ｐ＋１列目のデータラッチ４３ａの出力端とのいずれか１つに接続する。

　データラッチ４３ａの入力端とデータレジスタ回路４２とが接続されるとき、データラッチ４３ａは、ラッチパルス信号ＬＰに同期したタイミングで、データレジスタ回路４２に記憶される表示データＤｉｎを保持する。

　データラッチ４３ａの入力端と検出用ＡＤＣ４４ｂとが接続されるとき、データラッチ４３ａは、ラッチパルス信号ＬＰに同期したタイミングで、検出用ＡＤＣ４４ｂから出力されるデータを検出データＤｏｕｔとして保持する。

　ｐ列目のデータラッチ４３ａの入力端とｐ＋１列目のデータラッチ４３ａの出力端とが接続するとき、ｐ列目のデータラッチ４３ａは、ラッチパルス信号ＬＰに同期したタイミングで、ｐ＋１列目のデータラッチ４３ａが保持する検出データＤｏｕｔを保持する。なお、最後列であるｎ列目のデータラッチ４３ａは、ロジック電源６０に接続され、ｎ列目のデータラッチ４３ａにはロジック基準電圧ＬＶＳＳが印加される。

　出力スイッチＳＷ２は、制御部５０からの制御信号に基づいて駆動され、ｐ＋１列目のデータラッチ４３ａの出力端を、電圧変換回路４４の表示用ＤＡＣ４４ａと、ｐ列目のデータラッチ４３ａの入力端とのいずれか１つに接続する。

　データラッチ４３ａの出力端と電圧変換回路４４の表示用ＤＡＣ４４ａとが接続するとき、データラッチ４３ａの保持する表示データＤｉｎは、ラッチパルス信号ＬＰに同期したタイミングで、表示用ＤＡＣ４４ａに入力される。

　ｐ＋１列目のデータラッチ４３ａの出力端とｐ列目のデータラッチ４３ａの入力端とが接続するとき、ｐ＋１列目のデータラッチ４３ａの保持する検出データＤｏｕｔは、ラッチパルス信号ＬＰに同期したタイミングで、ｐ列目のデータラッチ４３ａに保持される。

　転送スイッチＳＷｔｒｓは、制御部５０からの制御信号に基づいて駆動され、１列目のデータラッチ４３ａと制御部５０との接続と切断とを切替える。１列目のデータラッチ４３ａと制御部５０とが接続するとき、１列目のデータラッチ４３ａの保持する検出データＤｏｕｔは制御部５０へ出力される。

　電圧変換回路４４は、ｎ個の表示用ＤＡＣ４４ａと、アナログ－デジタル変換回路であるｎ個の検出用ＡＤＣ４４ｂとを備えている。ｎ個の検出用ＡＤＣ４４ｂの各々は、その検出用ＡＤＣ４４ｂに接続するバッファ回路４５から入力されるアナログ電圧を、例えば、８ビットの検出データＤｏｕｔに変換し、その検出用ＡＤＣ４４ｂに接続されるデータラッチ４３ａに検出データＤｏｕｔを出力する。検出用ＡＤＣ４４ｂは、入力されるアナログ電圧に対して、出力されるデジタルデータに線形性を有している。表示用ＤＡＣ４４ａと検出用ＡＤＣ４４ｂとには、電圧変換時のデジタルデータのビット長として、同一のビット長である、例えば、８ビットが設定されている。

　バッファ回路４５は、データ線Ｌｄごとのバッファ４５ａと、データ線Ｌｄごとのバッファ４５ｂと、データ線Ｌｄとバッファ４５ａとの接続と切断とを切替えるデータ線Ｌｄごとの表示用スイッチＳＷｄとを備えている。また、バッファ回路４５は、データ線Ｌｄとバッファ４５ｂとの接続と切断とを切替えるデータ線Ｌｄごとの検出用スイッチＳＷｍと、データ線Ｌｄとアナログ電源７０との接続と切断とを切替えるデータ線Ｌｄごとの検出用電圧スイッチＳＷｓとを備えている。

　表示用スイッチＳＷｄは、制御部５０からの制御信号に基づいて駆動され、バッファ４５ａとデータ線Ｌｄとを接続し、バッファ４５ａからデータ線Ｌｄに発光電圧ＶＤ、および、非発光電圧ＶＤＮを印加する。バッファ４５ｂは、データ線Ｌｄの電圧を取込み、取込まれた電圧を検出用ＡＤＣ４４ｂの駆動レベルに増幅して検出用ＡＤＣ４４ｂへ出力する。検出用スイッチＳＷｍは、制御部５０からの制御信号に基づいて駆動され、バッファ４５ｂとデータ線Ｌｄとを接続して、データ線Ｌｄの電圧をバッファ４５ｂに取込む。検出用電圧スイッチＳＷｓは、アナログ電源７０からデータ線Ｌｄへの検出用電圧ＶＭの印加を制御する。

　ｎ個のデータラッチ４３ａの各々の入力端は、発光期間、および、非発光期間において、データレジスタ回路４２における対応するレジスタに接続する。ｎ個のデータラッチ４３ａの各々は、対応するレジスタに記憶された階調データを保持し、その保持をラッチパルス信号ＬＰに同期させる。ｎ個のデータラッチ４３ａの各々は、そのデータラッチ４３ａに保持される表示データＤｉｎを電圧変換回路４４へ出力する。これによって、データラッチ回路４３は、データレジスタ回路４２に取込まれた１行分の表示データＤｉｎをラッチパルス信号ＬＰの入力ごとに保持し、保持された１行分の表示データＤｉｎを電圧変換回路４４へ出力する。

　ｎ個のデータラッチ４３ａの各々の入力端は、検出動作において、表示用ＤＡＣ／ＡＤＣ４４における対応する検出用ＡＤＣ４４ｂに接続する。ｎ個のデータラッチ４３ａの各々は、対応する検出用ＡＤＣ４４ｂから出力されるデータを検出データＤｏｕｔとして保持し、その保持をラッチパルス信号ＬＰに同期させる。

　ｐ列目（１≦ｐ≦ｎ）のデータラッチ４３ａの入力端は、検出動作において、ｐ＋１列目のデータラッチ４３ａの出力端に接続する。ｐ列目のデータラッチ４３ａの各々は、ｐ＋１列目のデータラッチ４３ａに保持されるデータを検出データＤｏｕｔとして保持し、その保持をラッチパルス信号ＬＰに同期させる。

　１列目のデータラッチ４３ａの出力端は、検出動作において、制御部５０に接続され、１列目のデータラッチ４３ａに保持される検出データＤｏｕｔを制御部５０へ出力する。これによって、１列目のデータラッチ４３ａは、ｐ＋１列目のデータラッチ４３ａに保持される全てデータを２列目のデータラッチ４３ａから順に保持し、その保持されたデータを順に制御部５０へ出力する。

　［ＥＬ表示装置の作用］
　図１４～図１８を参照して、ＥＬ表示装置の発光期間の動作、および、検出動作を含むＥＬ表示装置の非発光期間の動作を説明する。まず、ＥＬ表示装置の発光期間の動作を説明する。

　［発光期間］
　図１４を参照して、発光期間における選択ドライバ２０、電源ドライバ３０、および、データドライバ４０の駆動状態の推移を説明する。発光期間では、第１実施形態と同様に、発光用の書込操作と発光操作とがこの順に行われる。

　図１４に示されるように、発光期間において、制御部５０は、検出用スイッチＳＷｍ、検出用電圧スイッチＳＷｓ、および、転送スイッチＳＷｔｒｓを、オフに保つ。また、制御部５０は、データラッチ４３ａと表示用ＤＡＣ４４ａとが接続する状態に、出力スイッチＳＷ２を保ち、データラッチ４３ａとデータレジスタ回路４２とが接続する状態に、入力スイッチＳＷ１を保つ。そして、制御部５０は、第１実施形態での発光期間と同様に、スタートパルス信号ＳＰ１の入力、スタートパルス信号ＳＰ２の入力、および、ラッチパルス信号ＬＰの入力を制御する。

　すなわち、タイミングｔｋ１にて、制御部５０は、表示用スイッチＳＷｄをオンに切替えて、シフトレジスタ回路４１、データレジスタ回路４２、データラッチ４３ａ、表示用ＤＡＣ４４ａ、バッファ４５ａ、および、データ線Ｌｄを直列に接続する。

　タイミングｔｋ２にて、制御部５０は、スタートパルス信号ＳＰ１をデータドライバ４０に入力して、１行目の表示データＤｉｎをデータレジスタ回路４２に取込ませる。そして、制御部５０は、選択ドライバ２０、および、電源ドライバ３０にスタートパルス信号ＳＰ２を入力する。

　タイミングｔｋ３にて、制御部５０は、１行目の走査線Ｌｓに選択電圧ＶｇＨを印加し、かつ、１行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加する。この際に、制御部５０は、ラッチパルス信号ＬＰをデータドライバ４０に入力して、１行目の表示データＤｉｎを一斉にデータラッチ４３ａに保持させる。データラッチ４３ａに保持された１行目の表示データＤｉｎは、アナログ電圧である発光電圧ＶＤとして、データ線Ｌｄに入力される。これによって、制御部５０は、１行目の画素Ｐｘに対する発光用の書込操作を終える。この際に、制御部５０は、スタートパルス信号ＳＰ１をデータドライバ４０に再び入力して、２行目の表示データＤｉｎをデータレジスタ回路４２に取込ませる。

　なお、制御部５０は、１行目の画素Ｐｘに対応づけられた検出データＤｏｕｔと、基準となるしきい値電圧Ｖｔｈとの差分を、補正値として取扱う。そして、制御部５０は、調整後の発光用階調データに対して補正値を加減演算し、その演算結果を、各データ線Ｌｄに印加される発光電圧ＶＤとする。

　タイミングｔｄ４にて、制御部５０は、１行目の走査線Ｌｓに非選択電圧ＶｇＬを印加し、かつ、１行目の電源線Ｌａに駆動電圧ＥＬＶＤＤを印加する。そして、１行目の駆動トランジスタＴｒ３の各々は、１行目の保持容量Ｃｓに保持された書込電圧と、それが接続された駆動トランジスタＴｒ３におけるしきい値電圧Ｖｔｈとの差に応じたドレイン電流を、対応するＥＬ素子１１に供給する。この際に、各データ線Ｌｄに印加される発光電圧ＶＤでは、しきい値電圧Ｖｔｈの変動分が補正されているため、ＥＬ素子１１に供給されるドレイン電流も、しきい値電圧Ｖｔｈの変動分が補正されたものとなる。これによって、制御部５０は、１行目の画素Ｐｘに対する発光期間を終える。

　なお、この際に、制御部５０は、２行目の走査線Ｌｓに選択電圧ＶｇＨを印加し、かつ、２行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加する。また、制御部５０は、ラッチパルス信号ＬＰをデータドライバ４０に再び入力して、各データラッチ４３ａに２行目の表示データＤｉｎを保持させる。データラッチ４３ａに保持された２行目の表示データＤｉｎは、アナログ電圧である発光電圧ＶＤとして、データ線Ｌｄに入力される。これによって、制御部５０は、２行目の画素Ｐｘに対する発光用の書込操作を終える。以降、発光用の書込操作と発光操作とが行ごとにこの順で行われ、こうした発光期間が１行目からｎ行目まで順に表示用クロック周期で繰り返される。

　［非発光期間］
　図１５から図１８を参照して、ＥＬ表示装置の非発光期間における選択ドライバ２０、電源ドライバ３０、および、データドライバ４０の駆動状態の推移を説明する。非発光期間では、非発光用の書込操作、非発光操作、および、検出動作がこの順に行われる。なお、図１５は、非発光用の書込操作、および、非発光操作における選択ドライバ２０、電源ドライバ３０、および、データドライバ４０の駆動状態の推移を示し、図１７は、検出動作における選択ドライバ２０、電源ドライバ３０、および、データドライバ４０の駆動状態の推移を示す。

　図１５に示されるように、非発光用の書込操作、および、非発光操作が行われる期間にて、制御部５０は、発光期間に続き、検出用スイッチＳＷｍ、検出用電圧スイッチＳＷｓ、および、転送スイッチＳＷｔｒｓを、オフに保つ。また、制御部５０は、データラッチ４３ａと表示用ＤＡＣ４４ａとが接続する状態に、出力スイッチＳＷ２を保ち、データラッチ４３ａとデータレジスタ回路４２とが接続する状態に、入力スイッチＳＷ１を保つ。また、制御部５０は、表示用スイッチＳＷｄをオンに保ち、シフトレジスタ回路４１、データレジスタ回路４２、データラッチ４３ａ、表示用ＤＡＣ４４ａ、バッファ４５ａ、および、データ線Ｌｄを直列に接続し続ける。そして、制御部５０は、第１実施形態での非発光用の書込操作、および、非発光操作と同様に、スタートパルス信号ＳＰ１、スタートパルス信号ＳＰ２、および、ラッチパルス信号ＬＰを入力する。

　すなわち、タイミングｔｊ１にて、制御部５０は、スタートパルス信号ＳＰ１をデータドライバ４０に入力して、１行目の表示データＤｉｎをデータレジスタ回路４２に取込ませる。そして、制御部５０は、選択ドライバ２０、および、電源ドライバ３０にスタートパルス信号ＳＰ２を入力する。

　タイミングｔｊ２にて、制御部５０は、１行目の走査線Ｌｓに選択電圧ＶｇＨを印加し、かつ、１行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加する。この際に、制御部５０は、ラッチパルス信号ＬＰをデータドライバ４０に入力して、１行目の表示データＤｉｎを一斉にデータラッチ４３ａに保持させる。データラッチ４３ａに保持された１行目の表示データＤｉｎは、アナログ電圧である非発光電圧ＶＤＮとして、データ線Ｌｄに入力される。これによって、制御部５０は、１行目の各画素Ｐｘに対して、駆動トランジスタＴｒ３の逆方向となるゲート－ソース間電圧Ｖｇｓを保持させ、１行目の画素Ｐｘに対する非発光用の書込操作を終える。この際に、制御部５０は、スタートパルス信号ＳＰ１をデータドライバ４０に再び入力して、２行目の表示データＤｉｎをデータレジスタ回路４２に取込ませる。

　なお、制御部５０は、１行目の画素Ｐｘに対応づけられた検出データＤｏｕｔと、基準となるしきい値電圧Ｖｔｈとの差分を、補正値として取扱う。そして、制御部５０は、補正値の加味された非発光電圧ＶＤＮを、各データ線Ｌｄに印加する。

　タイミングｔｊ３にて、制御部５０は、１行目の走査線Ｌｓに非選択電圧ＶｇＬを印加し、かつ、１行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加し続ける。これによって、制御部５０は、１行目の各駆動トランジスタＴｒ３に、１行目の保持容量Ｃｓに保持された書込電圧、すなわち、駆動トランジスタＴｒ３の逆方向となるゲート－ソース間電圧Ｖｇｓを印加し続ける。そして、ＥＬ素子１１が発光しない程度の電流がＥＬ素子１１を流れることによって、保持容量Ｃｓが放電する。これによって、制御部５０は、１行目の画素Ｐｘに対する非発光操作を終える。

　なお、この際に、制御部５０は、２行目の走査線Ｌｓに選択電圧ＶｇＨを印加し、かつ、２行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加する。また、制御部５０は、ラッチパルス信号ＬＰをデータドライバ４０に再び入力して、各データラッチ４３ａに２行目の表示データＤｉｎを保持させる。データラッチ４３ａに保持された２行目の表示データＤｉｎは、アナログ電圧である非発光電圧ＶＤＮとして、データ線Ｌｄに入力される。これによって、制御部５０は、２行目の画素Ｐｘに対する非発光用の書込操作を終える。以降、非発光用の書込操作と非発光操作とが行ごとにこの順で進められ、こうした非発光用の書込操作と非発光操作とが、１行目からｎ行目まで順に表示用クロック周期で繰り返される。

　次に、検出動作での選択ドライバ２０、電源ドライバ３０、および、データドライバ４０の駆動状態の推移を説明する。まず、図１６を参照して、駆動トランジスタＴｒ３のドレイン電流に対する発光電圧ＶＤの依存性を説明する。なお、図１６では、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈが互いに異なる２つの駆動トランジスタＴｒ３における上記依存性を例示する。

　図１６にて実線で示される曲線Ｌ１は、駆動トランジスタＴｒ３のドレイン電流Ｉｄに対する発光電圧ＶＤの依存性を示し、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈと、駆動回路ＰＣＣにおける電流増幅率βとが初期値であるときの依存性を示す。しきい値電圧Ｖｔｈの初期値をＶｔｈ_０とすると、初期状態での駆動回路ＰＣＣを流れるドレイン電流Ｉｄは、下記式（１）で示される。なお、Ｖ_０は、書込電圧ＷＤＶＳＳである。

　Ｉｄ＝β（Ｖ_０－Ｖｄ－Ｖｔｈ_０）^２　・・・（１）
　図１６にて破線で示される曲線Ｌ２は、駆動トランジスタＴｒ３のドレイン電流Ｉｄに対する発光電圧ＶＤの依存性を示し、駆動トランジスタＴｒ３のドレイン電流Ｉｄが経時によって初期状態から変わったときを示す。しきい値電圧ＶｔｈをＶｔｈ_１（＝Ｖｔｈ_０＋ΔＶｔｈ）とすると、この状態での駆動回路ＰＣＣを流れるドレイン電流Ｉｄは、下記式（２）で示される。

　Ｉｄ＝β（Ｖ_０－Ｖｄ－Ｖｔｈ_１）^２　・・・（２）
　図１６、および、上記式（１），（２）に示されるように、曲線Ｌ２は、曲線Ｌ１がシフト量ΔＶｔｈだけ並進された形状を示し、しきい値電圧Ｖｔｈの変動の前後では、これら曲線Ｌ１と曲線Ｌ２との形状はほぼ変わらない。これは、しきい値電圧Ｖｔｈの変動に比べて電流増幅率βの変動が無視される程度であること、そして、駆動トランジスタＴｒ３におけるシフト量ΔＶｔｈを用いて発光電圧ＶＤが補正されることによって、駆動トランジスタＴｒ３のドレイン電流Ｉｄが補正されることを示唆する。第２実施形態のＥＬ表示装置は、しきい値電圧Ｖｔｈの検出動作において、こうした駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈを検出し、駆動回路ＰＣＣに印加される発光電圧ＶＤを補正する。

　図１７を参照して、検出動作での選択ドライバ２０、電源ドライバ３０、および、データドライバ４０の駆動状態の推移を説明する。検出動作では、電圧保持動作、電圧飽和動作、電圧測定動作、および、電圧出力動作がこの順に行われる。なお、しきい値電圧Ｖｔｈの検出動作は、画素Ｐｘの並ぶ行ごとに互いに等しいため、以下では、検出対象となる行がｑ行目である場合を一例として説明する。

　図１７の下側に示されるように、ｑ行目の画素Ｐｘの検出動作が行われる期間にて、制御部５０は、ｑ行目の電源線Ｌａに書込電圧ＷＤＶＳＳを印加し続ける。また、制御部５０は、表示用スイッチＳＷｄをオフに保ち、ｑ行目の駆動回路ＰＣＣを、シフトレジスタ回路４１、および、データレジスタ回路４２から切断し続ける。また、制御部５０は、出力スイッチＳＷ２を、隣接する他のデータラッチ４３ａに接続し続ける。

　タイミングｔ１にて、制御部５０は、入力スイッチＳＷ１を検出用ＡＤＣ４４ｂに接続し、かつ、転送スイッチＳＷｔｒｓをオフに維持する。この状態にて、制御部５０は、ｑ行目の走査線Ｌｓに選択電圧ＶｇＨを印加して、ｑ行目のスイッチングトランジスタＴｒ２と、ｑ行目のサンプリングトランジスタＴｒ１とを導通状態とし、ｑ行目の駆動トランジスタＴｒ３を飽和領域で駆動する状態に変える。また、制御部５０は、検出用電圧スイッチＳＷｓをオンに切替えて、アナログ電源７０から各データ線Ｌｄに対し、一斉に、検出用電圧ＶＭを印加する。

　この際に、想定されるしきい値電圧Ｖｔｈよりも高い電圧がゲート－ソース間電圧Ｖｇｓとして印加されるように、検出用電圧ＶＭは予め設定されている。すなわち、書込電圧ＷＤＶＳＳと検出用電圧ＶＭとの差が、想定されるしきい値電圧Ｖｔｈよりも大きくなるように、制御部５０は、駆動トランジスタＴｒ３のゲート－ソース間に、検出用電圧ＶＭを印加する。なお、検出用電圧ＶＭの印加される各データ線Ｌｄの電位は、書込電圧ＷＤＶＳＳよりもローレベルであり、かつ、ＥＬ素子１１のカソードよりもローレベルである。

　検出用電圧ＶＭが各データ線Ｌｄに印加されると、検出用電圧ＶＭと書込電圧ＷＤＶＳＳとの差に応じた画素Ｐｘごとの電流が、ｑ行目の駆動トランジスタＴｒ３と、ｑ行目のサンプリングトランジスタＴｒ１とを介して、アナログ電源７０へ流れる。これに伴い、ｑ行目の保持容量Ｃｓには、駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓが保持され、これによって、電圧保持動作が終わる。なお、ＥＬ素子１１のアノードの電位が、ＥＬ素子１１のカソードの電位よりもローレベルであるため、ＥＬ素子１１は発光しない。

　タイミングｔ２では、制御部５０は、ｑ行目の走査線Ｌｓに対して選択電圧ＶｇＨの印加を保ち、また、検出用スイッチＳＷｍのオフを保ちながら、検出用電圧スイッチＳＷｓのみをオフに切替える。これによって、各データ線Ｌｄのうち、サンプリングトランジスタＴｒ１と接続する部位よりもデータドライバ４０に近い部位は、ハイインピーダンス状態に切替わる。

　この際に、ｑ行目の保持容量Ｃｓが、ｑ行目の駆動トランジスタＴｒ３のゲート－ソース間電圧Ｖｇｓを保持しているため、ｑ行目の駆動トランジスタＴｒ３のソースの電位が、ｑ行目の駆動トランジスタＴｒ３のドレインの電位に近づくように、ｑ行目の駆動トランジスタＴｒ３にて、ドレイン電流は流れる。そして、タイミングｔ２から経過した時間である緩和時間ｔが進むほど、ｑ行目の保持容量Ｃｓは電荷を放電し、ｑ行目の保持容量Ｃｓの両端間の電圧は、すなわち、ｑ行目の駆動トランジスタＴｒ３におけるゲート－ソース間電圧Ｖｇｓは、ドレイン電流が流れなくなるしきい値電圧Ｖｔｈまで低下する。

　結果として、ｑ行目の保持容量Ｃｓは、ｑ行目の駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに相当する電圧を保持して、電圧飽和動作が終わる。なお、制御部５０は、各データ線Ｌｄに検出用電圧ＶＭを印加するための検出用スイッチＳＷｍを、タイミングｔ２以降においてオフに保つ。

　タイミングｔ３にて、制御部５０は、ｑ行目の走査線Ｌｓに対して選択電圧ＶｇＨの印加を保ち、また、検出用スイッチＳＷｍのみをオンに切替える。これによって、データ線Ｌｄと検出用ＡＤＣ４４ｂとが接続し、ハイインピーダンス状態であったデータ線Ｌｄの電位は、検出用ＡＤＣ４４ｂに取込まれる。

　この際に、ｑ行目の保持容量Ｃｓは、ｑ行目の駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに相当する電圧を保持している。それゆえに、検出用ＡＤＣ４４ｂに取込まれる電位と書込電圧ＷＤＶＳＳとの電位差から、ｑ行目の駆動トランジスタＴｒ３におけるゲート－ソース間電圧Ｖｇｓ、すなわち、ｑ行目の駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに対応する電圧が検出される。検出用ＡＤＣ４４ｂに取込まれたデータ線Ｌｄの電位は、検出用ＡＤＣ４４ｂによってデジタルデータである検出データＤｏｕｔに変換されて、レベルシフタ４６ｂを通じてデータラッチ４３ａへ出力される。そして、データラッチ４３ａは、検出データＤｏｕｔを保持し、これによって、電圧測定動作が終わる。

　タイミングｔ４にて、制御部５０は、ｑ行目の走査線Ｌｓに非選択電圧ＶｇＬを印加し、ｑ行目のスイッチングトランジスタＴｒ２と、ｑ行目のサンプリングトランジスタＴｒ１とを非導通状態に切替える。この状態にて、制御部５０は、検出用スイッチＳＷｍをオフに切替え、かつ、転送スイッチＳＷｔｒｓをオンに切替える。さらに、制御部５０は、入力スイッチＳＷ１を隣接するデータラッチ４３ａに接続して、各データラッチ４３ａを直列に接続する。

　この際に、制御部５０は、データドライバ４０にラッチパルス信号ＬＰを入力し、各データラッチ４３ａに保持されている検出データＤｏｕｔを、ラッチパルス信号ＬＰのタイミングに同期させて順に転送させる。これによって、制御部５０は、ｑ行目の駆動トランジスタＴｒ３の各々のしきい値電圧Ｖｔｈに関するデータを、データドライバ４０に順に転送させる。なお、図１５では、駆動状態の推移を説明する便宜上、ラッチパルス信号ＬＰの繰り返される回数が省略して示されている。

　タイミングｔ５にて、制御部５０は、ｑ行目の走査線Ｌｓに対して非選択電圧ＶｇＬの印加を保ち、かつ、転送スイッチＳＷｔｒｓをオフに切替える。また、制御部５０は、データラッチ４３ａの入力端をデータレジスタ回路４２のレジスタに接続する。これによって、電圧出力動作が終了し、ｑ行目の駆動トランジスタＴｒ３に対する検出動作が終わる。

　図１８を参照して、タイミングｔ２からタイミングｔ３までの期間におけるデータ線Ｌｄの電位であるデータ線電位ＶＬｄの推移を説明する。
　図１８に示されるように、タイミングｔ２から経過した時間である緩和時間ｔが進むと、データ線電位ＶＬｄは、そのデータ線Ｌｄに接続した保持容量Ｃｓでの電荷の放電に従って、検出用電圧ＶＭから書込電圧ＷＤＶＳＳに近づく。そして、緩和時間ｔが飽和時間ｔｓまで進むと、データ線電位ＶＬｄは、飽和電圧ＶＬｄｓにて飽和し、ドレイン電流は流れなくなる。この際に、書込電圧ＷＤＶＳＳと飽和電圧ＶＬｄｓとの差がしきい値電圧Ｖｔｈとして設定される。なお、飽和時間ｔｓは、例えば、３ｎｓｅｃから１０ｎｓｅｃであって、タイミングｔ２からタイミングｔ３までの期間は、こうした飽和時間ｔｓ以上に設定されている。

　［検出動作タイミング］
　図１９～図２１を参照して、非発光期間に含まれる検出動作のタイミングを説明する。なお、以下では、画素Ｐｘの配置における行の数とフレームの数とを用いて検出動作のタイミングを説明する便宜上、画素Ｐｘが５４０行×９６０列に位置し、フレームレートが６０ｆｐｓである構成を一例として説明する。図１９は、第１フレームの非発光期間における検出動作のタイミングを示し、図２０は、第２フレームの非発光期間における検出動作のタイミングを示し、図２１は、第５４０フレームの非発光期間における検出動作のタイミングを示す。なお、画素Ｐｘの配置における行の数は、５４０以外であってもよい。画素Ｐｘの配置における行の数がｍ行であるときには、第ｍフレームの検出動作のタイミングが、図２１に示される内容に相当する。

　図１９に示されるように、タイミングＴｆ１ａにて、１行目の画素Ｐｘにおいて発光用の書込操作が始まる。発光用の書込操作が１行目の画素Ｐｘにて終わると、発光操作が１行目の画素Ｐｘにて始まり、かつ、発光用の書込操作が２行目の画素Ｐｘにて始まる。こうして、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、表示用クロック周期で、発光用の書込操作が順に繰り返され、発光用の書込操作が終わった行から順に発光操作が始まる。

　タイミングＴｆ１ｂにて、５４０行目の画素Ｐｘにおいて発光用の書込操作が進み、かつ、１行目の画素Ｐｘにおいて非発光用の書込操作が始まる。非発光用の書込操作が１行目の画素Ｐｘにて終わると、非発光操作が１行目の画素Ｐｘにて始まり、非発光用の書込操作が２行目の画素Ｐｘにて始まる。こうして、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、表示用クロック周期で、非発光用の書込操作が順に繰り返され、非発光用の書込操作が終わった行から順に非発光操作が始まる。

　タイミングＴｆ１ｃにて、５４０行目の画素Ｐｘにおいて非発光操作が進み、次いで、選択対象の候補が、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、検出用クロック周期で順に走査される。この際に、まず、しきい値電圧Ｖｔｈの検出される検出対象に１行目の画素Ｐｘが設定され、１行目の画素Ｐｘに対する検出動作が進む。そして、１行目の駆動トランジスタＴｒ３に対する検出データＤｏｕｔは、記憶部５３に記憶される。

　１行目の画素Ｐｘにおいて検出動作が終わると、選択対象の候補は、２行目の画素Ｐｘから５４０行目の画素Ｐｘまで、検出用クロック周期で順に走査される。この走査の間は、全ての走査線Ｌｓに非選択電圧ＶｇＬが印加されて、全ての画素Ｐｘは、ＥＬ素子１１を発光させない状態を保つ。

　タイミングＴｆ２ａにて、選択対象の候補が５４０行目の画素Ｐｘまで走査されると、１行目の画素Ｐｘに対する発光用の書込操作が再び始まる。
　図２０に示されるように、タイミングＴｆ２ａにて、１行目の画素Ｐｘにおいて発光用の書込操作が始まる。発光用の書込操作が１行目の画素Ｐｘにて終わると、発光操作が１行目の画素Ｐｘにて始まり、かつ、発光用の書込操作が２行目の画素Ｐｘにて始まる。こうして、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、表示用クロック周期で、発光用の書込操作が順に繰り返され、発光用の書込操作が終わった行から順に発光操作が始まる。

　タイミングＴｆ２ｂにて、５４０行目の画素Ｐｘにおいて発光用の書込操作が進み、かつ、１行目の画素Ｐｘにおいて非発光用の書込操作が始まる。非発光用の書込操作が１行目の画素Ｐｘにて終わると、非発光操作が１行目の画素Ｐｘにて始まり、非発光用の書込操作が２行目の画素Ｐｘにて始まる。こうして、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、表示用クロック周期で、非発光用の書込操作が順に繰り返され、非発光用の書込操作が終わった行から順に非発光操作が始まる。

　タイミングＴｆ２ｃにて、５４０行目の画素Ｐｘにおいて非発光操作が進み、次いで、選択対象の候補が、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、検出用クロック周期で順に走査される。この際に、まず、しきい値電圧Ｖｔｈの検出される検出対象に２行目の画素Ｐｘが設定され、検出用クロック周期での選択対象ビットのシフトが、２行目の画素Ｐｘまで進む。ここで、選択対象の候補が１行目の画素Ｐｘであるとき、走査線Ｌｓに対しては、非選択電圧ＶｇＬが印加される。そして、選択対象の候補が２行目の画素Ｐｘであるとき、２行目の画素Ｐｘに対して検出動作が進む。

　これによって、２行目の駆動トランジスタＴｒ３に関する検出データＤｏｕｔが、制御部５０の記憶部５３に記憶される。そして、２行目の画素Ｐｘに対する検出動作が終わると、選択対象の候補は、３行目の画素Ｐｘから５４０行目の画素Ｐｘまで、検出用クロック周期で順に走査される。この走査の間は、全ての走査線Ｌｓに非選択電圧ＶｇＬが印加されて、全ての画素Ｐｘは、ＥＬ素子１１を発光させない状態を保つ。

　タイミングＴｆ３ａにて、選択対象の候補が５４０行目の画素Ｐｘまで走査されると、１行目の画素Ｐｘに対する発光用の書込操作が再び始まる。
　図２１に示されるように、タイミングＴｆｍａにて、１行目の画素Ｐｘにおいて発光用の書込操作が始まる。発光用の書込操作が１行目の画素Ｐｘにて終わると、発光操作が１行目の画素Ｐｘにて始まり、かつ、発光用の書込操作が２行目の画素Ｐｘにて始まる。こうして、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、表示用クロック周期で、発光用の書込操作が順に繰り返され、発光用の書込操作が終わった行から順に発光操作が始まる。

　タイミングＴｆｍｂにて、５４０行目の画素Ｐｘにおいて発光用の書込操作が進み、かつ、１行目の画素Ｐｘにおいて非発光用の書込操作が始まる。非発光用の書込操作が１行目の画素Ｐｘにて終わると、非発光操作が１行目の画素Ｐｘにて始まり、非発光用の書込操作が２行目の画素Ｐｘにて始まる。こうして、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、表示用クロック周期で、非発光用の書込操作が順に繰り返され、非発光用の書込操作が終わった行から順に非発光操作が始まる。

　タイミングＴｆｍｃにて、５４０行目の画素Ｐｘにおいて非発光操作が進み、次いで、選択対象の候補が、１行目の画素Ｐｘから５４０行目の画素Ｐｘまで、検出用クロック周期で順に走査される。この際に、まず、しきい値電圧Ｖｔｈの検出される検出対象に５４０行目の画素Ｐｘが設定され、検出用クロック周期での選択対象ビットのシフトが、５３９行目の画素Ｐｘまで進む。ここで、選択対象の候補が１行目の画素Ｐｘから５３９行目の画素Ｐｘであるとき、走査線Ｌｓに対しては、非選択電圧ＶｇＬが印加される。そして、選択対象の候補が５４０行目の画素Ｐｘであるとき、５４０行目の画素Ｐｘに対して検出動作が進む。これによって、５４０行目の駆動トランジスタＴｒ３に関する検出データＤｏｕｔが、制御部５０の記憶部５３に記憶される。タイミングＴｆｍｄにて、５４０行目の画素Ｐｘに対する検出動作が終わり、１行目の画素Ｐｘに対して、発光用の書込操作が再び始まる。

　このように、１つのフレームが表示されるごとに、５４０行目の画素Ｐｘまで非発光操作が進み、その後に、特定の行の画素Ｐｘに対する検出動作が行われる。しきい値電圧Ｖｔｈの検出対象は、１行目の画素Ｐｘから走査方向に沿って１行ずつ、フレームごとに順にずれる。すなわち、第ｋフレーム（ｋは１以上の整数）において、ｑ行目（１≦ｑ≦５３９）の画素Ｐｘに対する検出動作が行われると、第ｋ＋１フレームでは、ｑ＋１行目の画素Ｐｘに対する検出動作が行われる。検出対象が最終行の画素Ｐｘまで進むと、検出対象は再び１行目の画素Ｐｘに戻る。

　この際に、検出対象がｑ行目であるときに得られた検出データＤｏｕｔは、制御部５０における記憶部５３にて、ｑ行目の画素Ｐｘが対応づけられた記憶領域に記憶されて更新される。そして、制御部５０は、第ｋ＋１フレームにおいて表示データＤｉｎを生成する際に、ｑ行目の検出データＤｏｕｔとして最新の検出データＤｏｕｔを用いる。なお、制御部５０は、ｑ行目以外の検出データＤｏｕｔとして第ｋフレームで用いられた検出データＤｏｕｔを再び用いる。これによって、各行の検出データＤｏｕｔは、フレームの表示が５４０回繰り返されるごとに更新される。

　図２２を参照して、１つのフレームが表示される期間における制御信号の推移について詳しく説明する。なお、１つのフレームが表示される期間における制御信号の推移は、検出対象ごとに同様であるため、以下では、第ｋフレームにおける検出対象がｑ行目の画素Ｐｘであるときの制御信号の推移を一例として説明する。

　選択ドライバ２０は、スタートパルス信号ＳＰ２の入力に応じ、表示用クロック周期でシフト信号を生成し、シフト信号に基づくタイミングで、各走査線Ｌｓに順に選択電圧ＶｇＨを印加する。この際に、選択ドライバ２０は、１行目の走査線Ｌｓから５４０行目の走査線Ｌｓまで順に、表示用クロック周期で、選択電圧ＶｇＨを印加する。

　電源ドライバ３０は、スタートパルス信号ＳＰ２の入力に応じ、表示用クロック周期でシフト信号を生成し、シフト信号に基づくタイミングで、供給対象の候補を順に選択する。この際に、電源ドライバ３０は、１行目の電源線Ｌａから５４０行目の電源線Ｌａまで順に、これもまた表示用クロック周期で、書込電圧ＷＤＶＳＳを印加する。

　そして、ｑ行目（ｑは１から５４０の整数）の走査線Ｌｓに選択電圧ＶｇＨが印加され、かつ、ｑ行目の電源線Ｌａに書込電圧ＷＤＶＳＳが印加されているとき、表示データＤｉｎに基づく発光電圧ＶＤが、データ線Ｌｄに印加される。また、選択電圧ＶｇＨが印加された行から順に、走査線Ｌｓに非選択電圧ＶｇＬが印加され、かつ、書込電圧ＷＤＶＳＳが印加された行から順に、電源線Ｌａに駆動電圧ＥＬＶＤＤが印加される。そして、ｑ行目の走査線Ｌｓに非選択電圧ＶｇＬが印加され、かつ、ｑ行目の電源線Ｌａに駆動電圧ＥＬＶＤＤが印加されているとき、表示データＤｉｎに基づくドレイン電流がＥＬ素子１１に供給される。

　５４０行目の画素Ｐｘまで発光操作が進むと、選択ドライバ２０は、スタートパルス信号ＳＰ２の入力に応じ、再び、選択電圧ＶｇＨの印加の走査を始める。また、駆動電圧ＥＬＶＤＤの印加が５４０行目の画素Ｐｘまで進むと、電源ドライバ３０は、スタートパルス信号ＳＰ２の入力に応じ、再び、書込電圧ＷＤＶＳＳの印加の走査を始める。

　そして、ｑ行目の走査線Ｌｓに選択電圧ＶｇＨが印加され、かつ、ｑ行目の電源線Ｌａに書込電圧ＷＤＶＳＳが印加されているとき、表示データＤｉｎに基づく非発光電圧ＶＤＮが、データ線Ｌｄに印加される。これによって、駆動トランジスタＴｒ３の逆方向となるゲート－ソース間電圧Ｖｇｓが、駆動トランジスタＴｒ３に印加される。

　５４０行目の画素Ｐｘまで非発光操作が進むと、スタートパルス信号ＳＰ２の入力が設定回数に到達し、走査線Ｌｓの走査に用いられるシフトクロック信号は、表示用クロック周期から検出用クロック周期に切替わる。そして、選択ドライバ２０は、検出用クロック周期で、選択対象の候補をシフトさせ、電源ドライバ３０は、検出用クロック周期で、供給対象の候補をシフトさせる。この期間にて、マスクパルス信号ＭＰはローレベルであるから、選択ドライバ２０は、選択対象の候補に選択電圧ＶｇＨを印加しない。なお、この期間にて、電源ドライバ３０は、供給対象の候補に書込電圧ＷＤＶＳＳを印加し続ける。

　選択対象の候補がｑ行目までシフトすると、マスクパルス信号ＭＰがハイレベルに切替わり、選択ドライバ２０はｑ行目の走査線Ｌｓに選択電圧ＶｇＨを印加する。そして、制御部５０は、ｑ行目の画素Ｐｘのしきい値電圧Ｖｔｈを検出する。

　ｑ行目の画素Ｐｘに対する検出データＤｏｕｔを制御部５０が取得すると、マスクパルス信号ＭＰは、再び、ローレベルに切替わる。そして、選択ドライバ２０は、検出用クロック周期で、選択対象の候補を５４０行目までシフトさせ、電源ドライバ３０も、検出用クロック周期で、供給対象の候補を５４０行目までシフトさせる。この期間にて、マスクパルス信号ＭＰはローレベルであるから、選択ドライバ２０は、選択対象の候補に選択電圧ＶｇＨを印加しない。なお、この期間にて、電源ドライバ３０は、供給対象の候補に書込電圧ＷＤＶＳＳを印加し続ける。

　選択対象の候補が５４０行目までシフトすると、マスクパルス信号ＭＰは、再びハイレベルに切替わる。そして、１行目の走査線Ｌｓから５４０行目の走査線Ｌｓまで順に、発光用の書込操作と発光操作とが再び始まる。

　上記第２実施形態によれば、以下に列挙する利点が得られる。
　（１）駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈが検出され、しきい値電圧Ｖｔｈによって表示データＤｉｎが補正される。それゆえに、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈの変化に起因したＥＬ素子の輝度の変化が抑えられ、しきい値電圧Ｖｔｈの変動による画質の劣化が抑えられる。

　（２）１つのフレームが表示される期間に検出動作が行われるため、しきい値電圧Ｖｔｈの変動が短い期間で大きくなる場合であっても、表示される画質の劣化が抑えられる。
　（３）しきい値電圧Ｖｔｈの検出の対象は、１回の検出動作にて、１本の走査線Ｌｓに接続されているｎ個の画素Ｐｘである。それゆえに、１回の検出動作におけるしきい値電圧Ｖｔｈの検出が、全ての画素Ｐｘである構成と比べて、１度の検出動作に要する時間が短くなる。結果として、１つの非発光期間に検出動作を組み込むことに際し、非発光期間が長くなることに起因して画像の質が低下することが抑えられる。

　（４）特に、動画の表示を鮮明にするために挿入される非発光期間に検出動作が行われるため、検出動作が画像の表示性能に与える影響は効果的に抑えられる。
　（５）選択対象の候補の切替えは、発光用の書込操作、発光操作、非発光用の書込操作、および、非発光操作と同様に、検出動作において進められる。そのため、選択ドライバ２０は、１つのフレームが表示されるごとに検出対象を変える構成としても機能する。

　（６）検出動作において、検出対象の候補の切替わる周期は、表示用クロック周期よりも短い検出用クロック周期である。それゆえに、例えば、検出対象の候補の切替わる周期が、表示用クロック周期である構成と比べて、検出動作に要する時間は短くなる。

　（７）１つのフレームが表示されるごとに、しきい値電圧Ｖｔｈの検出対象は、１行目の画素Ｐｘから走査方向に沿って、１行ずつずれる。したがって、しきい値電圧Ｖｔｈの検出対象が走査方向に沿って間欠的に設定される構成と比べて、しきい値電圧Ｖｔｈに基づく表示データＤｉｎの補正は、走査方向においてきめ細やかとなる。

　［変形例］
　上記実施形態は、以下のように変更して実施することが可能である。
　［駆動回路ＰＣＣ］
　・図２３に示されるように、駆動回路ＰＣＣの備える３つのトランジスタＴｒ１～Ｔｒ３は、ｎ型トランジスタに限らず、ｐ型トランジスタであってもよい。この際に、ＥＬ素子１１のアノードが、基準電圧線の一例である電源線Ｌａに電気的接続し、駆動トランジスタＴｒ３のソースＮｓがＥＬ素子１１のカソードに電気的接続し、駆動トランジスタＴｒ３のドレインＮｄが接地電圧線Ｌｂに電気的接続する。このような構成であっても、第１実施形態の（１）から（７）、および、第２実施形態の（１）から（７）に準じた利点は得られる。

　・駆動回路ＰＣＣは、基準電圧を有する基準電圧線と、ゲート－ソース、および、ドレインを有し、ソースとドレインのいずれか一方が接続端であり、ソースとドレインのうち他方が給電端である駆動トランジスタＴｒ３と、接地電圧線Ｌｂと接続端とに電気的接続するＥＬ素子１１とを備えることが最も重要である。そして、駆動回路ＰＣＣにて、サンプリングトランジスタＴｒ１、スイッチングトランジスタＴｒ２、および、保持容量Ｃｓの少なくとも１つが省略されてもよい。

　例えば、ＥＬ表示装置において、サンプリングトランジスタＴｒ１、および、スイッチングトランジスタＴｒ２が省略され、駆動トランジスタＴｒ３のゲートに走査線Ｌｓが電気的接続し、かつ、駆動トランジスタＴｒ３のソースにデータ線Ｌｄが電気的接続してもよい。また、例えば、ＥＬ装置が、１つのＥＬ素子１１と１つの駆動回路ＰＣＣとから構成されるＥＬ照明装置に具体化され、サンプリングトランジスタＴｒ１、スイッチングトランジスタＴｒ２、および、保持容量Ｃｓが省略されてもよい。この際に、駆動トランジスタＴｒ３のゲートに走査線Ｌｓが電気的接続し、かつ、駆動トランジスタＴｒ３のソースにデータ線Ｌｄが電気的接続する。

　要するに、駆動回路ＰＣＣ、ひいては、ＥＬ装置は、発光期間において、ゲート－ソース間に、駆動トランジスタＴｒ３を導通させる順方向の電位差を設定して、接地電圧線Ｌｂと給電端との間に、ＥＬ素子を発光させる順方向の電流を流す。さらに、ＥＬ装置は、非発光期間において、ゲート－ソース間に、駆動トランジスタＴｒ３を導通させない逆方向の電位差を設定し、かつ、接地電圧線Ｌｂと接続端との間に、ＥＬ素子１１を発光させない順方向の電位差を設定する構成であればよい。

　［非発光電圧ＶＤＮ］
　・非発光電圧ＶＤＮは、表示データＤｉｎから生成される構成に限らず、アナログ電源７０からデータドライバ４０に入力される電圧であってもよい。例えば、第２実施形態のアナログ電源７０は、検出用電圧スイッチＳＷｓに印加する電圧を、検出用電圧ＶＭと非発光電圧ＶＤＮとに切替える。そして、制御部５０は、非発光用の書込操作において、表示用スイッチＳＷｄをオフに設定し、かつ、検出用電圧スイッチＳＷｓをオンに設定し、アナログ電源７０が、検出用電圧スイッチＳＷｓを通じて、非発光電圧ＶＤＮをデータ線Ｌｄに印加してもよい。

　・図２４に示されるように、第１実施形態のデータドライバ４０が、表示用スイッチＳＷｄ、および、検出用電圧スイッチＳＷｓを備え、かつ、アナログ電源７０が、検出用電圧スイッチＳＷｓに非発光電圧ＶＤＮを印加するように、第１実施形態のＥＬ表示装置が構成される。そして、発光期間において、制御部５０が、表示用スイッチＳＷｄをオンに設定し、かつ、検出用電圧スイッチＳＷｓをオフに設定する。また、非発光期間において、制御部５０が、表示用スイッチＳＷｄをオフに設定し、かつ、検出用電圧スイッチＳＷｓをオンに設定し、アナログ電源７０が、検出用電圧スイッチＳＷｓを通じて、非発光電圧ＶＤＮをデータ線Ｌｄに印加する構成であってもよい。

　こうした構成においても、第１実施形態の（１）から（７）に準じた利点は得られ、かつ、非発光用の書込操作において、表示データＤｉｎの生成や転送に要する負荷が軽減される。

　・第２実施形態の制御部５０は、非発光電圧ＶＤＮを生成するための表示データＤｉｎを、検出データＤｏｕｔを用いて補正してもよいし、補正しなくてもよい。
　・非発光電圧ＶＤＮを生成するための表示データＤｉｎは、互いに異なる２つ以上の階調データであって、非発光電圧ＶＤＮは、画素Ｐｘごと、あるいは、非発光期間ごとに、互いに異なる値であってもよい。例えば、非発光電圧ＶＤＮとして基準電圧ＥＬＶＳＳが設定される非発光期間と、駆動トランジスタＴｒ３の逆方向となるゲート－ソース間電圧Ｖｓｇが非発光電圧ＶＤＮによって設定される非発光期間とが、互いに繰り返されてもよい。

　要するに、非発光電圧ＶＤＮは、非発光期間において、ゲート－ソース間に、駆動トランジスタＴｒ３を導通させない逆方向の電位差を設定し、かつ、接地電圧線Ｌｂと接続端との間に、ＥＬ素子１１を発光させない順方向の電位差を設定する値であればよい。

　［検出動作］
　・ｍ行の走査線が、互いに隣り合う１０行の走査線からなる複数の走査線群に区画され、フレームごとのしきい値電圧Ｖｔｈの検出対象が、走査線群ごとに設定されてもよい。

　図２５に示されるように、第１フレームの検出動作において、１番目の走査線群から、１行目の画素Ｐｘが検出対象に設定される。第２フレームの検出動作において、２番目の走査線群から、１１行目の画素Ｐｘが検出対象に設定される。このように、１つのフレームが表示されるごとに、１行目の画素Ｐｘから５３１行目の画素Ｐｘまで、１０行おきに検出対象はシフトする。

　図２６に示されるように、第５５フレームでは、１番目の走査線群から、２行目の画素Ｐｘが検出対象に設定される。第５６フレームでは、２番目の走査線群から、１２行目の画素Ｐｘが検出対象に設定される。このように、１つのフレームが表示されるごとに、２行目の画素Ｐｘから５３２行目の画素Ｐｘまで、１０行おきに検出対象はシフトする。

　図２７に示されるように、第４８７フレームでは、１番目の走査線群から、１０行目の画素Ｐｘが検出対象に設定される。第４８８フレームでは、２番目の走査線群から、２０行目の画素Ｐｘが検出対象に設定される。このように、１つのフレームが表示されるごとに、１０行目の画素Ｐｘから５４０行目の画素Ｐｘまで、１０行おきに検出対象はシフトする。これによって、各行の検出データＤｏｕｔは、フレームがｍ回表示されるごとに１回更新される。

　・なお、ｍ行の走査線が、互いに隣り合う１０行の走査線からなる複数の走査線群に区画されるとき、検出データＤｏｕｔに基づく表示データＤｉｎの補正は、以下のような態様で実施されてもよい。

　すなわち、制御部５０における記憶部５３は、ｍ／１０行×ｎ列の記憶領域を備え、列方向に沿って並ぶ１０個の画素Ｐｘの各々を、１つの記憶領域に対応づける。例えば、記憶部５３は、１番目の走査線群における１列目の画素Ｐｘを、１行目１列目の記憶領域に対応づけ、２番目の走査線群における２列目の画素Ｐｘを、２行目２列目の記憶領域に対応づけている。また、記憶部５３は、５４番目の走査線群における９５９列目の画素Ｐｘを、５４行目９５９列目の記憶領域に対応づけ、５４番目の走査線群における９６０列目の画素Ｐｘを、５４行目９６０列目の記憶領域に対応づける。

　制御部５０の画像信号処理部５４は、表示データＤｉｎの生成に際し、画素Ｐｘごとの階調データと、その画素Ｐｘが対応づけられた検出データＤｏｕｔとを、記憶部５３から読出す。そして、画像信号処理部５４は、画素Ｐｘごとの階調データに対し、その画素Ｐｘが対応づけられた検出データＤｏｕｔに基づく加減演算を施して、画素Ｐｘごとの表示データＤｉｎを生成する。

　・今回のフレームが表示される期間にて得られた検出データＤｏｕｔが、次回のフレームが表示される期間において、全ての行の検出データＤｏｕｔとして取り扱われてもよい。

　・検出対象は、フレームごとに同じ行に設定されてもよい。また、検出対象は、フレームごとに不規則に設定されてもよい。なお、検出対象がフレームごとに不規則に設定される場合には、例えば、１からｍまでの間でフレームごとに乱数を発生させるランダム関数が制御部５０にて用いられる。そして、検出用シフトクロック信号Ｃｌｋｒにてシフト待機部分の出力されるタイミングと、マスクパルス信号ＭＰにてマスク解除部分の出力されるタイミングとが同期し、かつ、発生された乱数に応じた時間だけこれらがスタートパルス信号ＳＰ２から遅れる構成であればよい。

　・検出対象は、フレームごとに２以上設定されてもよい。この際に、検出用シフトクロック信号Ｃｌｋｒでは、相互に異なるタイミングで２つのシフト待機部分が出力され、マスクパルス信号ＭＰでも、相互に異なるタイミングで２つのマスク解除部分が出力される。そして、２つのシフト待機部分の各々が出力されるタイミングと、２つのマスク解除部分の各々が出力されるタイミングとが同期する。

　・例えば、ＥＬ装置が起動されるとき、ＥＬ装置が休止してから復帰するとき等、１つのフレームが表示される期間以外において、全ての行、もしくは、一部の行の各駆動回路ＰＣＣに対して、検出動作が行われてもよい。

　・１回の検出動作において印加される検出用電圧ＶＭは、データ線Ｌｄごとに相互に異なる構成であってもよい。この際に、検出動作では、複数のデータ線Ｌｄの各々は、相互に異なる配線を通じてアナログ電源７０に接続されてもよい。あるいは、検出用電圧ＶＭは、デジタルデータとしてデータドライバ４０からデータ線Ｌｄに供給されてもよい。

　・１回の検出動作において検出用電圧ＶＭの印加されるデータ線Ｌｄは、全てのデータ線Ｌｄにおける一部であってもよい。この際に、１回の検出動作では、検出用電圧ＶＭの印加の対象となる一部のデータ線Ｌｄのみが、検出用電圧スイッチＳＷｓを介してアナログ電源７０と接続される。

　・上記実施形態では、駆動トランジスタＴｒ３の特性としてしきい値電圧Ｖｔｈが検出され、検出されたしきい値電圧Ｖｔｈに基づいて発光電圧ＶＤが補正される。これに限らず、駆動トランジスタＴｒ３の特性として電流増幅率βが検出され、検出された電流増幅率βに基づいて発光電圧ＶＤが補正されてもよい。また、駆動トランジスタＴｒ３の特性としてしきい値電圧Ｖｔｈと電流増幅率βとの両方が検出されてもよい。要するに、検出動作における検出対象は、駆動トランジスタＴｒ３の素子特性のうち、ＥＬ素子１１に供給される駆動電流に対し影響を与えるパラメータであれよい。

　・発光電圧ＶＤの補正に際しては、駆動トランジスタＴｒ３の素子特性に加えて、発光輝度などのＥＬ素子１１の発光特性が用いられてもよい。
　・発光素子は、有機ＥＬ素子であってもよいし、無機ＥＬ素子であってもよい。ＥＬ装置は、ＥＬ表示装置であってもよいし、ＥＬ照明装置であってもよい。

Claims

　基準電圧を有する基準電圧線と、
　ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち他方が給電端である駆動トランジスタと、
　前記基準電圧線と前記接続端とに電気的接続するＥＬ素子と、
　を備え、
　発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記ＥＬ素子を発光させる順方向の電流を流し、
　非発光期間において、前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記ＥＬ素子を発光させない順方向の電位差を設定するように構成されている
　ＥＬ装置。
　前記ゲートと前記ソースとを電気的接続する保持容量をさらに備え、
　前記発光期間において、前記駆動トランジスタを導通させる順方向の電位差を前記保持容量に保持させる発光用の書込操作と、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記ＥＬ素子に流す発光操作と、を行い、
　前記非発光期間において、前記駆動トランジスタを導通させない逆方向の電位差を前記保持容量に保持させる非発光用の書込操作を行うように構成されている
　請求項１に記載のＥＬ装置。
　第１導通端および第２導通端を有するスイッチングトランジスタをさらに備え、
　前記第１導通端は、前記ゲートに電気的接続し、
　前記第２導通端は、前記給電端に電気的接続し、
　前記発光用の書込操作において、前記給電端の電圧を前記基準電圧に設定し、かつ、前記スイッチングトランジスタを導通させた状態にて、前記駆動トランジスタを導通させる順方向の電位差を前記保持容量に保持し、
　前記発光操作において、前記スイッチングトランジスタを非導通状態として前記給電端の電圧を電源電圧に設定し、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記ＥＬ素子に流し、
　前記非発光用の書込操作において、前記給電端の電圧を前記基準電圧に設定し、かつ、前記スイッチングトランジスタを導通させた状態にて、前記駆動トランジスタを導通させない逆方向の電位差を前記保持容量に保持するように構成されている
　請求項２に記載のＥＬ装置。
　入力端および出力端を有するサンプリングトランジスタと、
　前記入力端に電気的接続するデータ線と、をさらに備え、
　前記出力端は、前記接続端に接続し、
　前記発光用の書込操作において、前記スイッチングトランジスタを導通状態とし、かつ、前記サンプリングトランジスタを導通状態とし、前記データ線の電圧を発光電圧に設定して、前記発光電圧に応じた電位差を前記保持容量に保持し、
　前記発光操作において、前記スイッチングトランジスタを非導通状態とし、かつ、前記サンプリングトランジスタを非導通状態とし、前記保持容量の保持する電位差に応じた電流を、前記駆動トランジスタを通じて前記ＥＬ素子に流し、
　前記非発光用の書込操作において、前記スイッチングトランジスタを導通状態とし、かつ、前記サンプリングトランジスタを導通状態とし、前記データ線の電圧を非発光電圧に設定して、前記非発光電圧に応じた電位差を前記保持容量に保持するように構成されている
　請求項３に記載のＥＬ装置。
　前記非発光期間において、
　前記非発光用の書込操作の後、前記スイッチングトランジスタを非導通状態とし、かつ、前記サンプリングトランジスタを非導通状態とし、前記ＥＬ素子を通して前記保持容量を放電するように構成されている
　請求項４に記載のＥＬ装置。
　前記スイッチングトランジスタのゲートと、前記サンプリングトランジスタのゲートとを電気的接続する制御線をさらに備える
　請求項４に記載のＥＬ装置。
　前記非発光期間において、前記駆動トランジスタのしきい値電圧を検出する検出動作を行い、
　前記発光期間において、前回の検出動作による検出結果を用いて、前記駆動トランジスタを導通させる順方向の電位差を予め補正するように構成されている
　請求項１から６のいずれか１項に記載のＥＬ装置。
　基準電圧を有する基準電圧線と、
　ゲート、ソース、および、ドレインを有し、前記ソースと前記ドレインのいずれか一方が接続端であり、前記ソースと前記ドレインのうち他方が給電端である駆動トランジスタと、
　前記基準電圧線と前記接続端とに電気的接続するＥＬ素子と、
　を備えるＥＬ装置の駆動方法であって、
　前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させる順方向の電位差を設定して、前記基準電圧線と前記給電端との間に、前記ＥＬ素子を発光させる順方向の電流を流す発光工程と、
　前記ゲートと前記ソースとの間に、前記駆動トランジスタを導通させない逆方向の電位差を設定し、かつ、前記基準電圧線と前記接続端との間に、前記ＥＬ素子を発光させない順方向の電位差を設定する非発光工程と
　を備えるＥＬ装置の駆動方法。
　前記非発光工程は、
　前記駆動トランジスタのしきい値電圧を検出する検出工程をさらに含み、
　前記発光工程において、前回の前記検出工程による検出結果を用いて、前記駆動トランジスタを導通させる順方向の電位差を予め補正する
　請求項８に記載のＥＬ装置の駆動方法。